JP2008118081A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008118081A5 JP2008118081A5 JP2006303960A JP2006303960A JP2008118081A5 JP 2008118081 A5 JP2008118081 A5 JP 2008118081A5 JP 2006303960 A JP2006303960 A JP 2006303960A JP 2006303960 A JP2006303960 A JP 2006303960A JP 2008118081 A5 JP2008118081 A5 JP 2008118081A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- connection hole
- manufacturing
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 claims 22
- 239000004065 semiconductor Substances 0.000 claims 19
- 238000005530 etching Methods 0.000 claims 10
- 239000000758 substrate Substances 0.000 claims 10
- 238000000034 method Methods 0.000 claims 7
- 239000004020 conductor Substances 0.000 claims 6
- 230000000875 corresponding Effects 0.000 claims 5
- 239000011347 resin Substances 0.000 claims 3
- 229920005989 resin Polymers 0.000 claims 3
- 125000003700 epoxy group Chemical group 0.000 claims 2
- 229910010272 inorganic material Inorganic materials 0.000 claims 1
- 239000011147 inorganic material Substances 0.000 claims 1
- 230000001678 irradiating Effects 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 239000011368 organic material Substances 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims 1
- 125000005373 siloxane group Chemical group [SiH2](O*)* 0.000 claims 1
- 238000004528 spin coating Methods 0.000 claims 1
Claims (17)
- デュアルダマシンプロセスを用いる半導体装置の製造方法であって、
基板上に第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
配線溝と第1の接続孔とに対応したパターンを有するモールドを前記層にインプリントして、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔の長さよりも長く、且つ該第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成し、
前記配線溝、前記第1の接続孔、及び前記第2の接続孔に導電性材料を充填することを特徴とする半導体装置の製造方法。 - 前記第2の接続孔の長さは、前記第1の接続孔の長さの2倍以上の長さであることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1の絶縁膜は、比誘電率が4.0以下である有機材料あるいはポーラス無機材料からなることを特徴とする請求請1或は2に記載の半導体装置の製造方法。
- 前記第2の絶縁膜を形成するための前記層は、ハイドロジェンシルセスキオキサン、エポキシ基を含有するシロキサン、若しくはエポキシ基を含有するシルセスキオキサンから選択される材料からなる請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
- 前記導電性材料の充填は、メッキ法により金属を充填することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
- 前記基板上に、平坦化処理が施されている第1の絶縁膜を有する部材を用意することを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
- 前記平坦化処理は、前記基板上への前記第1の絶縁膜の形成をスピン塗布によって行われる請求項6記載の半導体装置の製造方法。
- 前記平坦化処理は、前記基板上へ前記第1の絶縁膜を形成した後、該第1の絶縁膜の表面を化学的機械的研磨することによって行われる請求項6記載の半導体装置の製造方法。
- 前記モールドと前記第1の絶縁膜との間に、紫外線硬化型の樹脂層を介在させ、
前記樹脂層へ紫外線を照射することによって該樹脂層を硬化させ、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜を形成することを特徴とする請求項1乃至8のいずれか1項に記載の半導体装置の製造方法。 - 前記エッチングは、前記第2の絶縁膜を除去することなく行われることを特徴とする請求項1乃至9のいずれか1項に記載の半導体装置の製造方法。
- 前記エッチングは、前記第2の絶縁膜のエッチングレートに対して、前記第1の絶縁膜のエッチングレートが5倍以上となるように行われることを特徴とする請求項1乃至9のいずれか1項に記載の半導体装置の製造方法。
- 前記基板上に絶縁層を介して第1の絶縁膜を有する部材を用意し、
前記第2の接続孔の底部に露出する絶縁層を除去して、前記第2の接続孔に連結する第3の接続孔を形成することを特徴とする請求項1乃至11のいずれか1項に記載の半導体装置の製造方法。 - 連通孔を有する物品の製造方法であって、
基板上に第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
溝と第1の接続孔とに対応しているパターンを有するモールドを前記層にインプリントして、前記溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔の長さよりも長く、且つ該第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成し、
前記配線溝、前記第1の接続孔、及び前記第2の接続孔に導電性材料を充填することを特徴とする物品の製造方法。 - 前記基板上に、平坦化処理されている第1の絶縁膜を有する部材を用意することを特徴とする請求項13に記載の物品の製造方法。
- デュアルダマシンプロセスを用いる半導体装置の製造方法であって、
基板上に第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
配線溝と第1の接続孔とに対応したパターンを有するモールドを前記層にインプリントして、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、該配線溝に連結する第2の接続孔を該第1の絶縁膜に形成し、
前記配線溝及び前記第2の接続孔に導電性材料を充填することを特徴とする半導体装置の製造方法。 - デュアルダマシンプロセスを用いる半導体装置の製造方法であって、
基板上に第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
配線溝と第1の接続孔とに対応したパターンを有するモールドを前記層にインプリントして、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔の長さよりも長く、且つ該第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成し、
前記第2の絶縁膜をエッチングすることによって、前記第2の接続孔に連結する前記配線溝を前記第2の絶縁膜に形成し、
前記配線溝及び前記第2の接続孔に導電性材料を充填することを特徴とする半導体装置の製造方法。 - デュアルダマシンプロセスを用いる半導体装置の製造方法であって、
基板上に絶縁層を介して第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
配線溝と第1の接続孔とに対応しているパターンを有するモールドを、前記層にインプリントして、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成し、
該第2の接続孔の底部に露出する絶縁層を除去して、前記第2の接続孔に連結する第3の接続孔を形成し、
前記配線溝、前記第1の接続孔、前記第2の接続孔、及び前記第3の接続孔に導電性材料を充填することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006303960A JP4684984B2 (ja) | 2005-12-07 | 2006-11-09 | 半導体装置の製造方法と物品の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005353752 | 2005-12-07 | ||
JP2006277726 | 2006-10-11 | ||
JP2006303960A JP4684984B2 (ja) | 2005-12-07 | 2006-11-09 | 半導体装置の製造方法と物品の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008118081A JP2008118081A (ja) | 2008-05-22 |
JP2008118081A5 true JP2008118081A5 (ja) | 2008-09-18 |
JP4684984B2 JP4684984B2 (ja) | 2011-05-18 |
Family
ID=39503765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006303960A Expired - Fee Related JP4684984B2 (ja) | 2005-12-07 | 2006-11-09 | 半導体装置の製造方法と物品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4684984B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5853071B2 (ja) * | 2014-08-12 | 2016-02-09 | Hoya株式会社 | モールド製造用マスクブランクスおよびモールド製造用レジスト付きマスクブランクス |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330235A (ja) * | 1998-05-11 | 1999-11-30 | Sony Corp | 半導体装置の絶縁層加工方法および半導体装置の絶縁層加工装置 |
JP2003100753A (ja) * | 2001-09-27 | 2003-04-04 | Dainippon Screen Mfg Co Ltd | 薄膜整形装置および薄膜整形方法 |
KR100791443B1 (ko) * | 2003-09-29 | 2008-01-10 | 인터내셔널 비지네스 머신즈 코포레이션 | 제조 방법 |
WO2007030527A2 (en) * | 2005-09-07 | 2007-03-15 | Toppan Photomasks, Inc. | Photomask for the fabrication of a dual damascene structure and method for forming the same |
-
2006
- 2006-11-09 JP JP2006303960A patent/JP4684984B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8889332B2 (en) | Low-K dielectric functional imprinting materials | |
JP4726789B2 (ja) | 製造方法 | |
JP5722223B2 (ja) | 選択的な基板領域メッキを可能とする方法 | |
KR100851448B1 (ko) | 듀얼 다마신공정을 이용한 반도체장치의 제조방법 및연통구멍을 가진 물품의 제조방법 | |
EP2194574A3 (en) | Method for producing interconnect structures for integrated circuits | |
US8946080B2 (en) | Pattern transfer method | |
KR20060004903A (ko) | 패턴형성방법 및 반도체장치의 제조방법 | |
US9153480B2 (en) | Interconnect structure and fabrication method | |
TW200741971A (en) | Damascene interconnection having porous low k layer with improved mechanical properties | |
JP2008118081A5 (ja) | ||
KR100601474B1 (ko) | 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법 | |
CN102738076A (zh) | 通孔优先铜互连制作方法 | |
CN101667555B (zh) | 使用双镶嵌工艺制造半导体器件的方法以及制造具有连通孔的制品的方法 | |
KR101358254B1 (ko) | 기판 상에 기능성 조성물의 패턴을 형성하는 방법 및 그 방법에 의하여 형성된 기능성 패턴을 구비한 전자 장치 | |
JPWO2004114388A1 (ja) | 半導体装置の製造方法 | |
US7060633B2 (en) | Planarization for integrated circuits | |
JP2011159904A (ja) | パターン形成方法および含浸装置 | |
US20090123877A1 (en) | Method for forming an opening of nano-meter scale | |
WO2005084163A3 (en) | Method for creating flip-chip conductive polymer bumps using photolithography and polishing | |
JP4684984B2 (ja) | 半導体装置の製造方法と物品の製造方法 | |
CN104851847B (zh) | 封装装置及其制作方法 | |
US7329600B2 (en) | Low dielectric semiconductor device and process for fabricating the same | |
Nagai et al. | Copper multilayer interconnection using ultravaiolet nanoimprint lithography with a double-deck mold and electroplating | |
US20120140350A1 (en) | Printing plate and mirror thereof | |
TW200921843A (en) | Method for forming an opening of nano-meter scale |