JP2008118081A - 半導体装置の製造方法と物品の製造方法 - Google Patents
半導体装置の製造方法と物品の製造方法 Download PDFInfo
- Publication number
- JP2008118081A JP2008118081A JP2006303960A JP2006303960A JP2008118081A JP 2008118081 A JP2008118081 A JP 2008118081A JP 2006303960 A JP2006303960 A JP 2006303960A JP 2006303960 A JP2006303960 A JP 2006303960A JP 2008118081 A JP2008118081 A JP 2008118081A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- connection hole
- manufacturing
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 32
- 239000011347 resin Substances 0.000 claims description 28
- 229920005989 resin Polymers 0.000 claims description 28
- 230000009977 dual effect Effects 0.000 claims description 23
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 9
- 125000003700 epoxy group Chemical group 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 7
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims description 4
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 69
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000007789 gas Substances 0.000 description 11
- 238000011049 filling Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229920000090 poly(aryl ether) Polymers 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000009429 electrical wiring Methods 0.000 description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 基板上に第1の絶縁膜1001を有する部材1999を用意し、前記第1の絶縁膜上に層1002を設け、配線溝と第1の接続孔とに対応したパターンを有するモールドを前記層にインプリントする。そして、配線溝1003と該第1の接続孔1004とを有する第2の絶縁膜1002を形成する。その後、前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成する。
【選択図】 図1
Description
基板上に第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
配線溝と第1の接続孔とに対応したパターンを有するモールドを、前記層にインプリントして、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔の長さよりも長く、且つ該第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成する
ことを特徴とする。
デュアルダマシンプロセスを用いる半導体装置の製造方法は、
基板上に、平坦化処理が施されている第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
配線溝と第1の接続孔とに対応したパターンを有するモールドを、前記層にインプリントして、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成する
ことを特徴とする。
デュアルダマシンプロセスを用いる半導体装置の製造方法は、
基板上に、第1の絶縁膜を有する部材を用意し、
配線溝と第1の接続孔とに対応したパターンを有するモールドを用意し、
前記モールドと前記第1の絶縁膜との間に、紫外線硬化型の樹脂層を介在させ、
前記樹脂層へ紫外線を照射することによって該樹脂層を硬化させ、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜を選択的にエッチングすることによって、前記第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成することを特徴とする。
デュアルダマシンプロセスを用いる半導体装置の製造方法は、
基板上に絶縁層を介して第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
パターンを有するモールドを、前記層にインプリントして、該配線溝と該第1の接続孔とを有する第2の絶縁膜を形成し、前記パターンは前記配線溝と前記第1の接続孔とに対応しており、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成し、
該第2の接続孔の底部に露出する絶縁層を除去して、前記第2の接続孔に連結する第3の接続孔を形成する
ことを特徴とする。
デュアルダマシンプロセスを用いる半導体装置の製造方法であって、
基板上に第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
配線溝と第1の接続孔とに対応したパターンを有するモールドを、前記層にインプリントして、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして用い、前記第2の絶縁膜に対して、5倍以上のエッチングレート比で、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成する
ことを特徴とする。
基板上に第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
溝と第1の接続孔とに対応したパターンを有するモールドを前記層にインプリントして、前記溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔の長さよりも長く、且つ該第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成することを特徴とする。
基板上に、平坦化処理されている第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
溝と第1の接続孔とに対応したパターンを有するモールドを前記層にインプリントして、前記溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔に連結する第2の接続孔を前記第1の絶縁膜に形成する
ことを特徴とする。
図1を用いて、第1の本発明に係る実施形態について説明する。
前記第2の接続孔の長さtを、前記第1の接続孔の長さsよりも長くするために、前記第1の絶縁膜1001の厚さ(膜厚方向の長さ)は、前記第2の接続孔の長さよりも長くしておく。また、前記第1の絶縁膜の厚さを、前記第2の絶縁膜の厚さよりも厚くしておくことは好ましい。なお、前記第2の接続孔の長さtは、前記第1の接続孔の長さsの2倍以上の長さであることが好ましく、更に好ましくは3倍以上の長さであるのがよい。上限としては、例えば、前記第2の接続孔の長さtは、前記第1の接続孔の長さsの20倍あるいは10倍以下である。
前記第1の絶縁膜は、比誘電率kが4.0以下である有機材料あるいはポーラス無機材料から適宜選択されるのがよい。
前記第2の絶縁膜を形成する為の前記層を構成する材料として、ハイドロジェンシルセスキオキサン、エポキシ基を含有するシロキサン、若しくはエポキシ基を含有するシルセスキオキサンから選択される材料を使用するのがよい。
なお、第1の絶縁膜1001が設けられる基板は、例えば、シリコンウエハや、SiGeウエハや、多層膜を有する基板などである。基板と第1の絶縁膜とは直接接触していても、何らか別の層(単層、複数層を問わない。)を介在させて、間接的に基板上に前記第1の絶縁膜が設けられていてもよい。
以下に、本実施形態に係る部材1999について説明する。
第1の絶縁膜1001上に、配線溝1003と第1の接続孔1004とを有する第2の絶縁膜1002を有する部材(図1(a))は、例えば以下のようにして形成することができる。
具体的には、第1の絶縁膜1401上において、所定のインプリントパターンを有するモールド1470と、第2の絶縁膜となり得る材料(光硬化性を有する樹脂)とを、直接あるいは間接的に接触させる。必要に応じて、両者間に、加圧力を加える。
前記パターンは、配線溝と第1の接続孔に対応して形成されている。
第2の絶縁膜を形成するための材料としては、前述のHSQなどが好適に用いられる。
こうして前述の部材1999が得られる。
その後、第2の絶縁膜1402をマスクとして利用し、第1の絶縁膜1401に第2の接続孔1405を形成する(図4(c))。
図1Bあるいは、図2に示すような、配線溝(トレンチ)と第2の接続孔(ビアホール)とが形成された後は、導電性材料(例えばCu)1201を充填する。
なお、図1の部材1999において、必要に応じて、第1の絶縁膜1002と、第2の絶縁膜1001間に、あるいは第1の絶縁膜の下に、別な絶縁膜を設けることもできる。例えば、SiC、SiOC、SiN、SiO2などである。
本発明における半導体装置には、例えば以下のものが含まれる。
第2の本実施形態に係る発明は、前述のデュアルダマシンプロセスを用いる半導体装置の製造方法であることは同じであるが、基板上に、平坦化処理が施されている第1の絶縁膜を有する部材を用意することが特徴である。
図6(a)において、1800は凹凸を有する基板である。
ここでいう基板には、多層膜からなる基板が含まれる。前記多層膜には、Cuなどからなる導電層、あるいはSiCなどの絶縁層が含まれる。
平坦化処理には、少なくとも、以下の2つの概念が含まれる。
前記平坦化処理は、CMPに替えて、あるいは、CMPと共に、前記第1の絶縁膜を熱処理することによって、実現することもできる。例えば、成膜時の温度よりも高い温度雰囲気でのアニール処理して平坦化を実現できる。
第3の実施形態に係る半導体装置の製造方法に関する発明は、以下のように行われる。
まず、基板上に、第1の絶縁膜を有する部材を用意する。
更に、配線溝と第1の接続孔とに対応したパターンを有するモールドを用意する。
そして、前記モールドと前記第1の絶縁膜との間に、紫外線硬化型の樹脂層を介在させ、前記樹脂層へ紫外線を照射することによって該樹脂層を硬化させる。
こうして、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜が得られる。
第4の実施形態に係る発明は、
デュアルダマシンプロセスを用いる半導体装置の製造方法であって、以下の特徴を有する。
前記第1の絶縁膜上に層を設け、
配線溝と第1の接続孔とに対応したパターンを有するモールドを、前記層にインプリントして、該配線溝と該第1の接続孔とを有する第2の絶縁膜を形成する。
第5の実施形態に係る、連通孔を有する物品の製造方法に関する発明は以下の特徴を有する。
前記第1の絶縁膜上に層(a layer)を設け、
溝(trench)と第1の接続孔(via)とに対応したパターンを有するモールドを前記層にインプリントして、該溝と該第1の接続孔とを有する第2の絶縁膜を形成する。
図6(a)において、1800は凹凸を有する基板である。ここでいう基板には、Cuなどからなる導電層、あるいはSiCなどの絶縁層が含まれる。表面に凹凸を有する基板上に第1の絶縁膜(PAE)1801を、スピンコートにより形成する。斯かる場合、基板1800の凹凸の影響を受けた表面形状を有する絶縁膜となる(図6(a))。
1002 第2の絶縁膜
1003 溝
1004 第1の接続孔
1005 第2の接続孔
1999 部材
Claims (15)
- デュアルダマシンプロセスを用いる半導体装置の製造方法であって、
基板上に第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
配線溝と第1の接続孔とに対応したパターンを有するモールドを前記層にインプリントして、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔の長さよりも長く、且つ該第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成することを特徴とする半導体装置の製造方法。 - 前記第2の接続孔の長さは、前記第1の接続孔の長さの2倍以上の長さであることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1の絶縁膜は、比誘電率が4.0以下である有機材料あるいはポーラス無機材料からなることを特徴とする請求請1に記載の半導体装置の製造方法。
- 前記第2の絶縁膜を形成するための前記層は、ハイドロジェンシルセスキオキサン、エポキシ基を含有するシロキサン、若しくはエポキシ基を含有するシルセスキオキサンから選択される材料からなる請求項1に記載の半導体装置の製造方法。
- 前記第2の接続孔を形成した後、前記配線溝、前記第1の接続孔、及び第2の接続孔に導電性材料を充填することを特徴とする請求項1に記載の半導体装置の製造方法。
- デュアルダマシンプロセスを用いる半導体装置の製造方法であって、
基板上に、平坦化処理が施されている第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
配線溝と第1の接続孔に対応したパターンを有するモールドを、前記層にインプリントして、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成することを特徴とする半導体装置の製造方法。 - 前記平坦化処理は、前記基板上への前記第1の絶縁膜の形成をスピン塗布によって行われる請求項6記載の半導体装置の製造方法。
- 前記平坦化処理は、前記基板上へ前記第1の絶縁膜を形成した後、該第1の絶縁膜の表面を化学的機械的研磨することによって行われる請求項6記載の半導体装置の製造方法。
- デュアルダマシンプロセスを用いる半導体装置の製造方法であって、
基板上に、第1の絶縁膜を有する部材を用意し、
配線溝と第1の接続孔とに対応したパターンを有するモールドを用意し、
前記モールドと前記第1の絶縁膜との間に、紫外線硬化型の樹脂層を介在させ、
前記樹脂層へ紫外線を照射することによって該樹脂層を硬化させ、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜を選択的にエッチングすることによって、前記第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成することを特徴とする半導体装置の製造方法。 - 前記エッチングは、前記第2の絶縁膜を実質的に除去することなく行われるか、あるいは、前記第2の絶縁膜のエッチングレートに対して、前記第1の絶縁膜のエッチングレートが5倍以上となるように行われる、請求項9記載の半導体装置の製造方法。
- 前記第2の接続孔の長さは、前記第1の接続孔の長さよりも長いことを特徴とする請求項9に記載の半導体装置の製造方法。
- デュアルダマシンプロセスを用いる半導体装置の製造方法であって、
基板上に絶縁層を介して第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
配線溝と第1の接続孔とに対応しているパターンを有するモールドを、前記層にインプリントして、前記配線溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成し、
該第2の接続孔の底部に露出する絶縁層を除去して、前記第2の接続孔に連結する第3の接続孔を形成することを特徴とする半導体装置の製造方法。 - デュアルダマシンプロセスを用いる半導体装置の製造方法であって、
基板上に第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
配線溝と第1の接続孔とに対応しているパターンを有するモールドを、前記層にインプリントして、配線溝と第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして用い、前記第2の絶縁膜に対して、5倍以上のエッチングレート比で、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成することを特徴とする半導体装置の製造方法。 - 連通孔を有する物品の製造方法であって、
基板上に第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
溝と第1の接続孔とに対応しているパターンを有するモールドを前記層にインプリントして、前記溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔の長さよりも長く、且つ該第1の接続孔に連結する第2の接続孔を該第1の絶縁膜に形成することを特徴とする物品の製造方法。 - 連通孔を有する物品の製造方法であって、
基板上に、平坦化処理されている第1の絶縁膜を有する部材を用意し、
前記第1の絶縁膜上に層を設け、
溝と第1の接続孔とに対応しているパターンを有するモールドを前記層にインプリントして、前記溝と前記第1の接続孔とを有する第2の絶縁膜を形成し、
前記第2の絶縁膜をマスクとして、前記第1の絶縁膜をエッチングすることによって、前記第1の接続孔に連結する第2の接続孔を前記第1の絶縁膜に形成することを特徴とする物品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006303960A JP4684984B2 (ja) | 2005-12-07 | 2006-11-09 | 半導体装置の製造方法と物品の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005353752 | 2005-12-07 | ||
JP2006277726 | 2006-10-11 | ||
JP2006303960A JP4684984B2 (ja) | 2005-12-07 | 2006-11-09 | 半導体装置の製造方法と物品の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008118081A true JP2008118081A (ja) | 2008-05-22 |
JP2008118081A5 JP2008118081A5 (ja) | 2008-09-18 |
JP4684984B2 JP4684984B2 (ja) | 2011-05-18 |
Family
ID=39503765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006303960A Expired - Fee Related JP4684984B2 (ja) | 2005-12-07 | 2006-11-09 | 半導体装置の製造方法と物品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4684984B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015019077A (ja) * | 2014-08-12 | 2015-01-29 | Hoya株式会社 | モールド製造用マスクブランクスおよびモールド製造用レジスト付きマスクブランクス |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330235A (ja) * | 1998-05-11 | 1999-11-30 | Sony Corp | 半導体装置の絶縁層加工方法および半導体装置の絶縁層加工装置 |
JP2003100753A (ja) * | 2001-09-27 | 2003-04-04 | Dainippon Screen Mfg Co Ltd | 薄膜整形装置および薄膜整形方法 |
WO2005031855A1 (en) * | 2003-09-29 | 2005-04-07 | International Business Machines Corporation | Fabrication method |
JP2009523312A (ja) * | 2005-09-07 | 2009-06-18 | トッパン、フォウタマスクス、インク | デュアル・ダマシン構造を製造するためのフォトマスクおよびその形成方法 |
-
2006
- 2006-11-09 JP JP2006303960A patent/JP4684984B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330235A (ja) * | 1998-05-11 | 1999-11-30 | Sony Corp | 半導体装置の絶縁層加工方法および半導体装置の絶縁層加工装置 |
JP2003100753A (ja) * | 2001-09-27 | 2003-04-04 | Dainippon Screen Mfg Co Ltd | 薄膜整形装置および薄膜整形方法 |
WO2005031855A1 (en) * | 2003-09-29 | 2005-04-07 | International Business Machines Corporation | Fabrication method |
JP2009523312A (ja) * | 2005-09-07 | 2009-06-18 | トッパン、フォウタマスクス、インク | デュアル・ダマシン構造を製造するためのフォトマスクおよびその形成方法 |
Non-Patent Citations (1)
Title |
---|
JPN7010003714, Michael D. Stewart, et al., "Direct Imprinting of Dielectric Materials for Dual Damascene Processing", Proceedings of SPIE, 20050513, Vol.5751, pp.210−218 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015019077A (ja) * | 2014-08-12 | 2015-01-29 | Hoya株式会社 | モールド製造用マスクブランクスおよびモールド製造用レジスト付きマスクブランクス |
Also Published As
Publication number | Publication date |
---|---|
JP4684984B2 (ja) | 2011-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI698929B (zh) | 半導體裝置的圖案化方法 | |
US6995439B1 (en) | Method of fabricating low dielectric constant dielectric films | |
US7598172B2 (en) | Method for manufacturing semiconductor device by using dual damascene process and method for manufacturing article having communicating hole | |
US10978389B2 (en) | Semiconductor device and manufacturing method thereof | |
US8183694B2 (en) | Reversing tone of patterns on integrated circuit and nanoscale fabrication | |
KR20070005912A (ko) | 가변 반사방지 코팅을 포함하는 구조 및 그의 형성 방법 | |
TWI722059B (zh) | 半導體結構與其製造方法 | |
JP4104426B2 (ja) | 半導体装置の製造方法 | |
TWI713113B (zh) | 半導體裝置之形成方法 | |
CN110890321A (zh) | 半导体结构的制作方法 | |
US8647991B1 (en) | Method for forming dual damascene opening | |
JPWO2007116515A1 (ja) | 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置 | |
US7192880B2 (en) | Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching | |
JP4684984B2 (ja) | 半導体装置の製造方法と物品の製造方法 | |
CN100552916C (zh) | 使用双镶嵌工艺制造半导体器件和含连通孔的制品的方法 | |
TWI744897B (zh) | 形成半導體裝置結構的方法 | |
JP2006344815A (ja) | 半導体装置の製造方法 | |
TWI231528B (en) | Method of preventing photoresist residues | |
TW202133225A (zh) | 形成半導體結構的方法 | |
JPH10340903A (ja) | 層間絶縁膜の平坦化方法 | |
KR20070069354A (ko) | 반도체 소자의 콘택 홀 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090209 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4684984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |