JP2014509785A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014509785A5 JP2014509785A5 JP2013556909A JP2013556909A JP2014509785A5 JP 2014509785 A5 JP2014509785 A5 JP 2014509785A5 JP 2013556909 A JP2013556909 A JP 2013556909A JP 2013556909 A JP2013556909 A JP 2013556909A JP 2014509785 A5 JP2014509785 A5 JP 2014509785A5
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- interconnect
- instance
- parallel
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims 27
- 238000005286 illumination Methods 0.000 claims 6
- 239000002184 metal Substances 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 3
- 230000000875 corresponding Effects 0.000 claims 2
Claims (10)
- 集積回路を形成するプロセスであって、
基板の上に誘電体層を形成する工程と、
前記誘電体層の頂部表面上の複数の平行ルートトラックのためのエリアを画定する工程であって、前記複数の平行ルートトラックが或るピッチ距離を有する、前記工程と、
第1のリードパターンを含む複数の第1の露光エリアをつくる第1の相互接続パターンを形成する工程であって、前記第1のリードパターンが前記複数の平行ルートトラックのインスタンスに位置する、前記工程と、
前記複数の第1の露光エリアに複数の第1の相互接続トレンチを形成するために第1のトレンチエッチングプロセスを実行する工程と、
第2のリードパターンを含む複数の第2の露光エリアをつくる第2の相互接続パターンを形成する工程であって、前記第2のリードパターンが前記複数の平行ルートトラックの前記インスタンスに位置し、前記第2のリードパターンが、前記第1のリードパターンと前記複数の平行ルートトラックの隣接するインスタンスに位置する隣接するリードパターンとの間のスペースの1倍から1と1/2倍の距離だけ前記第1のリードパターンから分離される、前記工程と、
前記複数の第2の露光エリアに複数の第2の相互接続トレンチを形成するために第2のトレンチエッチングプロセスを実行する工程と、
前記第1の相互接続トレンチと前記第2の相互接続トレンチとに金属相互接続ラインを形成する工程と、
を含み、
前記第1の相互接続パターンと前記第2の相互接続パターンとが、ダイポール照明源を有する2つの個別のフォトリソグラフィプロセスを用いて形成される、プロセス。 - 請求項1に記載のプロセスであって、
前記第1のリードパターンが前記第2のリードパターンに隣接して終端する、プロセス。 - 請求項1に記載のプロセスであって、
前記第1のリードパターンが前記第2のリードパターンに隣接して分岐する、プロセス。 - 請求項1に記載のプロセスであって、
前記ダイポール照明源が193ナノメートル放射を提供し、前記複数の平行ルートトラックの前記ピッチ距離が75〜81ナノメートルである、プロセス。 - 集積回路を形成するプロセスであって、
基板の上に誘電体層を形成する工程と、
前記誘電体層の頂部表面上の複数の平行ルートトラックを画定する工程であって、前記複数の平行ルートトラックが或るピッチ距離を有する、前記工程と、
前記複数の平行ルートトラックに前記複数の平行ルートトラックのルートトラックに位置する第1のリードパターンを含む第1の相互接続パターンを形成する工程と、
前記複数の平行ルートトラックに前記ルートトラックに位置する第2のリードパターンを含む第2の相互接続パターンを形成する工程であって、前記第2のリードパターンが、前記複数の平行ルートトラックの隣接するインスタンスにおける相互接続パターン間のスペースの1倍から1と2分の1倍の距離だけ前記ルートトラックにおいて前記第1のリードパターンから分離される、前記工程と、
前記第1の相互接続パターンと前記第2の相互接続パターンとにより画定されるように前記誘電体層に金属相互接続ラインを形成する工程と、
を含み、
前記第1の相互接続パターンと前記第2の相互接続パターンとが、前記複数の平行ルートトラックの隣接するインスタンスにおける前記相互接続パターンを分解することが可能なダイポール照明源を有する2つの個別のフォトリソグラフィプロセスを用いて形成される、プロセス。 - 請求項5に記載のプロセスであって、
前記ダイポール照明源が193ナノメートル放射を提供し、前記平行ルートトラックの前記ピッチ距離が75〜81ナノメートルである、プロセス。 - 集積回路を形成するプロセスであって、
基板の上に誘電体層を形成する工程と、
前記誘電体層の頂部表面上の複数の平行ルートトラックのためのエリアを画定する工程であって、前記複数の平行ルートトラックが或るピッチ距離を有する、前記工程と、
前記誘電体層の上に第1の相互接続パターンを形成する工程であって、前記第1の相互接続パターンが、前記平行ルートトラックのインスタンスにおける第1のポイントのインスタンスまで延びる第1の複数のリードパターンをつくる、前記工程と、
前記第1の相互接続パターンを用いて第1の複数の相互接続トレンチを形成するために第1のトレンチエッチングプロセスを実行する工程と、
前記誘電体層の上に第2の相互接続パターンを形成する工程であって、前記第2の相互接続パターンが、前記平行ルートトラックの前記インスタンスにおける第2のポイントのインスタンスまで延びる第2の複数のリードパターンをつくり、前記第2のポイントの各インスタンスが、前記平行ルートトラックにおける前記第1の複数の露光エリアと前記第2の複数の露光エリアの隣接する平行のインスタンス間のスペースの1倍から1及び2分の1倍の距離まで前記第1のポイントの対応するインスタンスから横方向に分離される、前記工程と、
前記第2の相互接続パターンを用いて第2の複数の相互接続トレンチを形成するために第2のトレンチエッチングプロセスを実行する工程と、
前記第1の複数の相互接続トレンチと前記第2の複数の相互接続トレンチとに金属相互接続ラインを形成する工程と、
を含み、
前記金属相互接続ラインが、
前記平行ルートトラックのインスタンスにおける前記第1のポイントのインスタンスまで延びる第1の複数のラインと、
前記ルートトラックのインスタンスにおける前記第1のポイントの対応するインスタンスに近接する前記第2のポイントのインスタンスまで延びる第2の複数のラインと、
を含み、
前記第1の相互接続パターンと前記第2の相互接続パターンとが、ダイポール照明源を有する2つの個別のフォトリソグラフィプロセスを用いて形成される、プロセス。 - 請求項1に記載のプロセスであって、
前記第1の複数のラインのサブセットが前記第1のポイントの前記インスタンスで終端する、プロセス。 - 請求項1に記載のプロセスであって、
前記第1の複数のラインのサブセットが前記第1のポイントの前記インスタンスで分岐する、プロセス。 - 請求項1に記載のプロセスであって、
前記ダイポール照明源が193ナノメートル放射を提供し、複数の前記平行ルートトラックの前記ピッチ距離が75〜81ナノメートルである、プロセス。
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161448447P | 2011-03-02 | 2011-03-02 | |
US201161448451P | 2011-03-02 | 2011-03-02 | |
US201161448423P | 2011-03-02 | 2011-03-02 | |
US201161448437P | 2011-03-02 | 2011-03-02 | |
US61/448,437 | 2011-03-02 | ||
US61/448,447 | 2011-03-02 | ||
US61/448,423 | 2011-03-02 | ||
US61/448,451 | 2011-03-02 | ||
US13/410,188 US8575020B2 (en) | 2011-03-02 | 2012-03-01 | Pattern-split decomposition strategy for double-patterned lithography process |
US13/410,188 | 2012-03-01 | ||
PCT/US2012/027534 WO2012119098A2 (en) | 2011-03-02 | 2012-03-02 | Pattern-split decomposition strategy for double-patterned lithography process |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014509785A JP2014509785A (ja) | 2014-04-21 |
JP2014509785A5 true JP2014509785A5 (ja) | 2015-04-16 |
JP6140616B2 JP6140616B2 (ja) | 2017-05-31 |
Family
ID=46758517
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013556909A Active JP6140616B2 (ja) | 2011-03-02 | 2012-03-02 | ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー |
JP2013556653A Active JP6134652B2 (ja) | 2011-03-02 | 2012-03-02 | ハイブリッドピッチ分割パターン分割リソグラフィプロセス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013556653A Active JP6134652B2 (ja) | 2011-03-02 | 2012-03-02 | ハイブリッドピッチ分割パターン分割リソグラフィプロセス |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP6140616B2 (ja) |
WO (2) | WO2012119098A2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9583609B2 (en) * | 2013-03-25 | 2017-02-28 | Texas Instruments Incorporated | MOS transistor structure and method of forming the structure with vertically and horizontally-elongated metal contacts |
TWI721231B (zh) * | 2016-11-16 | 2021-03-11 | 日商東京威力科創股份有限公司 | 次解析度基板圖案化方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5561317A (en) * | 1990-08-24 | 1996-10-01 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor devices |
JP3050210B2 (ja) * | 1998-09-24 | 2000-06-12 | 株式会社ニコン | 露光方泡および該方法を用いる素子製造方法 |
JP4109944B2 (ja) * | 2002-09-20 | 2008-07-02 | キヤノン株式会社 | 固体撮像装置の製造方法 |
US7681171B2 (en) * | 2005-04-12 | 2010-03-16 | Asml Masktooks B.V. | Method, program product and apparatus for performing double exposure lithography |
US7824842B2 (en) * | 2005-10-05 | 2010-11-02 | Asml Netherlands B.V. | Method of patterning a positive tone resist layer overlaying a lithographic substrate |
EP1843202B1 (en) * | 2006-04-06 | 2015-02-18 | ASML Netherlands B.V. | Method for performing dark field double dipole lithography |
JP2007294500A (ja) * | 2006-04-21 | 2007-11-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
KR100861363B1 (ko) * | 2006-07-21 | 2008-10-01 | 주식회사 하이닉스반도체 | 이중 노광을 위한 패턴분할 방법 |
JP2006303541A (ja) * | 2006-07-28 | 2006-11-02 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
JP4945367B2 (ja) * | 2006-08-14 | 2012-06-06 | エーエスエムエル マスクツールズ ビー.ブイ. | 回路パターンを複数の回路パターンに分離する装置および方法 |
JP2008071838A (ja) * | 2006-09-12 | 2008-03-27 | Nec Electronics Corp | 半導体装置の製造方法 |
JP5032948B2 (ja) * | 2006-11-14 | 2012-09-26 | エーエスエムエル マスクツールズ ビー.ブイ. | Dptプロセスで用いられるパターン分解を行うための方法、プログラムおよび装置 |
JP2008311502A (ja) * | 2007-06-15 | 2008-12-25 | Toshiba Corp | パターン形成方法 |
JP5218227B2 (ja) * | 2008-12-12 | 2013-06-26 | 信越化学工業株式会社 | パターン形成方法 |
KR101532012B1 (ko) * | 2008-12-24 | 2015-06-30 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 패턴 형성 방법 |
JP5235719B2 (ja) * | 2009-02-27 | 2013-07-10 | 株式会社日立ハイテクノロジーズ | パターン測定装置 |
-
2012
- 2012-03-02 WO PCT/US2012/027534 patent/WO2012119098A2/en active Application Filing
- 2012-03-02 WO PCT/US2012/027554 patent/WO2012119105A2/en active Application Filing
- 2012-03-02 JP JP2013556909A patent/JP6140616B2/ja active Active
- 2012-03-02 JP JP2013556653A patent/JP6134652B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013247367A5 (ja) | ||
JP2015502668A5 (ja) | ||
JP2013153140A5 (ja) | 半導体装置の作製方法 | |
JP2014186333A5 (ja) | 透過型マスクブランク、透過型マスク及び半導体装置の製造方法 | |
JP2016009118A5 (ja) | ||
GB2530193A (en) | Non-lithographically patterned directed self assembly alignment promotion layers | |
JP2013084579A5 (ja) | ||
JP2015510219A5 (ja) | ||
JP2010278189A5 (ja) | 半導体集積回路の設計方法 | |
JP2016035967A5 (ja) | ||
JP2020510857A5 (ja) | ||
WO2011143013A3 (en) | Method for integrated circuit design and manufacture using diagonal minimum-width patterns | |
JP2015088216A5 (ja) | ||
JP2014021472A5 (ja) | ||
SG2014008841A (en) | Overlay targets with orthogonal underlayer dummyfill | |
JP2014135417A5 (ja) | ||
JP2012190789A5 (ja) | 絶縁パターンの形成方法 | |
JP2014509785A5 (ja) | ||
TW200710938A (en) | Overlay vernier and method for manufacturing semiconductor device using the same | |
JP2014510403A5 (ja) | ||
TW201612625A (en) | Pattern formation method, and method for manufacturing electronic device employing same | |
JP2020107845A5 (ja) | ||
JP2013174728A5 (ja) | ||
JP2015503244A5 (ja) | ||
FR3008718B1 (fr) | Procede de fabrication d'une sous-couche metallique a base de platine sur un substrat metallique |