JP6134652B2 - ハイブリッドピッチ分割パターン分割リソグラフィプロセス - Google Patents

ハイブリッドピッチ分割パターン分割リソグラフィプロセス Download PDF

Info

Publication number
JP6134652B2
JP6134652B2 JP2013556653A JP2013556653A JP6134652B2 JP 6134652 B2 JP6134652 B2 JP 6134652B2 JP 2013556653 A JP2013556653 A JP 2013556653A JP 2013556653 A JP2013556653 A JP 2013556653A JP 6134652 B2 JP6134652 B2 JP 6134652B2
Authority
JP
Japan
Prior art keywords
pattern
interconnect
root
track
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013556653A
Other languages
English (en)
Other versions
JP2014510403A (ja
JP2014510403A5 (ja
Inventor
ウォルター ブラッチフォード ジェームズ
ウォルター ブラッチフォード ジェームズ
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/410,145 external-priority patent/US8372743B2/en
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2014510403A publication Critical patent/JP2014510403A/ja
Publication of JP2014510403A5 publication Critical patent/JP2014510403A5/ja
Application granted granted Critical
Publication of JP6134652B2 publication Critical patent/JP6134652B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Wire Bonding (AREA)

Description

本願は、集積回路の分野に関し、より特定的には集積回路を形成するためのフォトリソグラフィプロセスに関する。
集積回路は、その集積回路の金属相互接続ラインの所望のピッチの２倍より大きい波長を有する照明源を用いるフォトリソグラフィプロセスを用いて形成され得る。製造コストと製造歩留まりの間で望ましいトレードオフを達成することは困難であり得る。例えば、１９３ナノメートルの照明源を用いる２８ナノメートルノード及びそれを超える技術ノードは、所望の第１の金属相互接続レイアウトを得るために２つ以上のパターンステップを必要とし得る。隣接する平行ルート（経路）トラック間のクロスオーバー部、及び所望の横方向寸法を有する第１の金属レベルにおいて分離されたラインを形成することが課題となり得る。
複数の平行ルートトラックに第１の相互接続パターンを形成し、その複数の平行ルートトラックに第２の相互接続パターンを形成し、その複数の平行ルートトラックに第３の相互接続パターンを形成するプロセスにより集積回路が形成され得る。これらの３つの相互接続パターンは、ルートトラックに直交する方向のピッチ距離が平行ルートトラックのピッチ距離の２倍に実質的に等しい特徴を分解できる照明源を備えるフォトリソグラフィプロセスを用いて形成される。第１の相互接続パターンは、平行ルートトラックの第１の事例（ｉｎｓｔａｎｃｅ）の第１のポイントまで延びる第１のリードパターンを含む。第２の相互接続パターンは、平行ルートトラックの直接隣接する（隣り合う）事例の第１のリードパターンに平行であり且つ直接隣接する（隣り合う）第２のリードパターンを含む。第３の相互接続パターンは第３のリードパターンを含み、第３のリードパターンは、平行ルートトラックの直接隣接する事例の第２のパターンに平行であり且つ直接隣接し、また平行ルートトラックの第１の事例の第２のポイントまで延び、そのため、平行ルートトラックの相互接続パターンの隣接する事例間のスペースの１と１／２倍未満の距離だけ、第２のポイントが第１のポイントから横方向に離れるようになっている。第１の相互接続パターン、第２の相互接続パターン、及び第３の相互接続パターンにより画定される相互接続レベルにおいて金属相互接続ラインを形成するための金属相互接続形成プロセスが実行される。金属相互接続ラインの第１のリードが第１のリードパターンに形成され、第１のポイントまで延びる。金属相互接続ラインの第２のリードが第２のリードパターンに形成される。金属相互接続ラインの第３のリードが第３のリードパターンに形成され、第２のポイントまで延びる。
本明細書で説明される実施形態に従った集積回路を形成するために用いられ得るフォトリソグラフィプロセスのための例示の照明源を示す。 本明細書で説明される実施形態に従った集積回路を形成するために用いられ得るフォトリソグラフィプロセスのための例示の照明源を示す。 本明細書で説明される実施形態に従った集積回路を形成するために用いられ得るフォトリソグラフィプロセスのための例示の照明源を示す。
ダマシン金属プロセス、及びダイポール構成要素を備える照明源を用いて第１の実施形態に従って形成される集積回路を製造の連続段階で示した上面図である。 ダマシン金属プロセス、及びダイポール構成要素を備える照明源を用いて第１の実施形態に従って形成される集積回路を製造の連続段階で示した上面図である。 ダマシン金属プロセス、及びダイポール構成要素を備える照明源を用いて第１の実施形態に従って形成される集積回路を製造の連続段階で示した上面図である。 ダマシン金属プロセス、及びダイポール構成要素を備える照明源を用いて第１の実施形態に従って形成される集積回路を製造の連続段階で示した上面図である。 ダマシン金属プロセス、及びダイポール構成要素を備える照明源を用いて第１の実施形態に従って形成される集積回路を製造の連続段階で示した上面図である。 ダマシン金属プロセス、及びダイポール構成要素を備える照明源を用いて第１の実施形態に従って形成される集積回路を製造の連続段階で示した上面図である。 ダマシン金属プロセス、及びダイポール構成要素を備える照明源を用いて第１の実施形態に従って形成される集積回路を製造の連続段階で示した上面図である。
本明細書で説明される実施形態に従って集積回路を形成するために用いられ得るフォトリソグラフィプロセスのための例示の照明源を示す。 本明細書で説明される実施形態に従って集積回路を形成するために用いられ得るフォトリソグラフィプロセスのための例示の照明源を示す。 本明細書で説明される実施形態に従って集積回路を形成するために用いられ得るフォトリソグラフィプロセスのための例示の照明源を示す。
例えば図３Ａから図３Ｃに関連して説明される照明源の任意のものの等方性照明源を用いて、図２Ａから図２Ｇに関連して説明されるプロセスに従って形成される集積回路の上面図である。
複数の平行ルートトラックに第１の相互接続パターンを形成し、その複数の平行ルートトラックに第２の相互接続パターンを形成し、その複数の平行ルートトラックに第３の相互接続パターンを形成するプロセスにより集積回路が形成され得る。これらの３つの相互接続パターンは、ルートトラックに直交する方向のピッチ距離が平行ルートトラックのピッチ距離の２倍に等しい特徴を分解できる照明源を備えるフォトリソグラフィプロセスを用いて形成される。第１の相互接続パターンは、平行ルートトラックの第１の事例の第１のポイントまで延びる第１のリードパターンを含む。第２の相互接続パターンは、平行ルートトラックの直接隣接する事例の第１のリードパターンに平行であり且つ直接隣接する第２のリードパターンを含む。第３の相互接続パターンは第３のリードパターンを含み、第３のリードパターンは、平行ルートトラックの直接隣接する事例の第２のパターンに平行であり且つ直接隣接し、また平行ルートトラックの第１の事例の第２のポイントまで延び、そのため、平行ルートトラックの相互接続パターンの隣接する事例間のスペースの１と１／２倍未満の距離だけ、第２のポイントが第１のポイントから横方向に離れるようになっている。第１の相互接続パターン、及び第２の相互接続パターンにより画定される相互接続レベルにおいて金属相互接続ラインを形成するための金属相互接続形成プロセスが実行される。金属相互接続ラインの第１のリードが第１のリードパターンに形成され、第１のポイントまで延びる。金属相互接続ラインの第２のリードが第２のリードパターンに形成される。金属相互接続ラインの第３のリードが第３のリードパターンに形成され、第２のポイントまで延びる。
図１Ａ〜図１Ｃは本明細書で説明する実施形態に従って集積回路を形成するために用いられ得るフォトリソグラフィプロセスのための例示の照明源を示す。図１Ａは中度のダイポール構成要素を備えるオフアクシス照明源を示す。その発光エリアは、垂直方向に沿った２つの大きなダイポール領域１００、及び水平及び対角方向に沿った、より小さい光源領域１０２から構成される。図１Ｂは強度のダイポール構成要素を備えるオフアクシス照明源を示す。その発光エリアは、垂直方向に沿った２つの大きなダイポール領域１０４、及び水平及び対角方向に沿った、より小さく、より弱い、光源領域１０６から構成される。図１Ｃはダイポール構成要素を備えるオフアクシス照明源を示す。その発光エリアは、垂直方向に沿った２つのダイポール領域１０８、及び分散された環状領域１１０から構成される。
図２Ａ〜図２Ｇはダマシン金属プロセス、及びダイポール構成要素を備える照明源を用いて第１の実施形態に従って形成される集積回路を、製造の連続段階で示した上面図である。この実施形態はダイポール構成要素を備える照明源、例えば、図１Ａ〜図１Ｃに関連して説明した照明源の任意のもの、を用いる。図２Ａを参照すると、半導体基板２０２内及び上に集積回路２００が形成される。半導体基板２０２は、例えば、単結晶シリコンウエハ、シリコンゲルマニウム領域を備えるシリコンウエハ、シリコンオンインシュレ−タ（ＳＯＩ）ウエハ、異なる結晶配向の領域を備えるハイブリッド配向技術（ＨＯＴ）ウエハ、又は集積回路２００の製造に適切な他の材料であり得る。
基板２０２の上に誘電体層２０４が形成される。誘電体層２０４は誘電体副層の積層であり得、例えば、プリメタル誘電体（ＰＭＤ）層及びインターメタル誘電体（ＩＬＤ）層を含み得る。ＰＭＤ層は、図示されていないＰＭＤライナー、ＰＭＤ主層、及び任意選択的なＰＭＤキャップ層を含み得る。ＰＭＤライナーは、集積回路２００の既存の頂部表面にプラズマエンハンスト化学蒸着（ＰＥＣＶＤ）によって堆積される１０〜１００ナノメートルの厚みの窒化珪素又は二酸化シリコンを含み得る。ＰＭＤ主層は、高アスペクト比プロセス（ＨＡＲＰ）により形成される二酸化シリコンの層に続き、二酸化シリコン、リン珪酸ガラス（ＰＳＧ）、又はほうリン珪酸ガラス（ＢＰＳＧ）の層が、一般に１００〜１０００ナノメートルの厚みで、ＰＥＣＶＤプロセスにより、ＰＭＤライナーの頂部表面に堆積され得る。ＰＭＤライナーの頂部表面は場合によっては化学機械的研磨（ＣＭＰ）プロセスにより平坦化される。任意選択的なＰＭＤキャップ層は、ＰＭＤ主層の頂部表面に形成される一般に１０〜１００ナノメートルの厚みの、窒化珪素、炭化珪素窒化物、又は炭化珪素等の硬い材料である。
ＩＬＤ層は、例えば、窒化シリコン、炭化珪素、又は炭化珪素窒化物の５〜２５ナノメートルのエッチストップ層、オルガノシリケートガラス（ＯＳＧ）、炭素ドープシリコン酸化物（ＳｉＣＯ又はＣＤＯ）等の低ｋ誘電体材料、又はメチルシルセスキオキサン（ＭＳＱ）から形成される誘電体材料、或いは多孔性ＯＳＧ（ｐ−ＯＳＧ）等の超低ｋ誘電体材料の、１００〜２００ナノメートルの主層、及び窒化珪素、炭化珪素窒化物、又は炭化珪素の、１０〜４０ナノメートルのキャップ層を含み得る。
集積回路２００の上に複数の平行ルートトラック２０６のためのエリアが画定される。図２Ａに点描パターンで示される第１の相互接続パターン２０８が誘電体層２０４の上にフォトレジストで形成されて、平行ルートトラック２０６に第１の複数の露光エリア２１０が生成される。第１の相互接続パターン２０８を形成するために用いられるフォトリソグラフィプロセスは、平行ルートトラック２０６に直交する方向のピッチ距離が平行ルートトラック２０６のピッチ距離の２倍に実質的に等しいリードパターンを平行ルートトラック２０６に形成することができ、そのため、平行ルートトラック２０６の事例の第１の複数の露光エリア２１０の事例には、平行ルートトラック２０６の直接隣接する事例の露光エリア２１０事例に直接隣接する第１の複数の露光エリア２１０の事例はない。
第１の複数の露光エリア２１０は、平行ルートトラック２０６の事例の第１のリードパターン２１２の事例を含む。第１のリードパターン２１２は、平行ルートトラック２０６の事例の第１のポイント２１４の事例まで延びる。第１のリードパターン２１２は、例えば、第１のポイント２１４で終端してもよく、或いは第１のポイント２１４で、平行ルートトラック２０６の別の事例へ分岐してもよい。
本実施形態の１つの変形において、第１の相互接続パターン２０８は、１９３ナノメートルの放射に適した増幅型フォトレジストで形成され得、アルカリ性水性現像液に曝すなどのポジティブトーン現像プロセスを用いて現像され得る。別の変形において、第１の相互接続パターン２０８は、フォトレジストで形成され得、ネガティブトーン現像プロセスを用いて現像され得る。本実施形態の１つの変形において、照明源は１９３ナノメートルの放射を提供し得、平行ルートトラック２０６のピッチ距離は４０〜４２ナノメートルであり得る。
図２Ｂを参照すると、第１の複数の露光エリア２１０において誘電体層２０４から誘電体材料を除去して第１の複数の相互接続トレンチ２１６を形成するための第１の相互接続トレンチエッチプロセスが実行される。第１の複数の相互接続トレンチ２１６には、第１のリードパターン２１２により画定されたエリアに形成され、第１のポイント２１４の事例まで延びる第１のリードトレンチ２１８の事例が含まれる。第１の相互接続トレンチエッチプロセスが完了した後、例えば、集積回路２００を酸素含有プラズマに曝し、続いて湿式洗浄によって全ての有機残滓を誘電体層２０４の頂部表面から除去することにより、第１の相互接続パターン２０８が除去される。
図２Ｃを参照すると、図２Ｃに点描パターンで示される第２の相互接続パターン２２０が誘電体層２０４の上にフォトレジストで形成されて、平行ルートトラック２０６に第２の複数の露光エリア２２２が生成される。第２の相互接続パターン２２０を形成するために用いられるフォトリソグラフィプロセスは、第１の相互接続パターン２０８を形成するために用いられるフォトリソグラフィプロセスと同様の解像特性を有し、そのため、平行ルートトラック２０６の事例の第２の複数の露光エリア２２２の事例には、平行ルートトラック２０６の直接隣接する事例の露光エリア２２２事例に直接隣接する第２の複数の露光エリア２２２の事例はない。第２の複数の露光エリア２２２は、平行ルートトラック２０６の直接隣接する事例において、第１のリードパターン２１２の事例、及び従って第１のリードトレンチ２１８の事例に、平行であり且つ直接隣接する第２のリードパターン２２４の事例を含む。
図２Ｄを参照すると、第２の複数の露光エリア２２２において誘電体層２０４から誘電体材料を除去して、第２のリードパターン２２４により画定されたエリアに第２の複数の第２のリードトレンチ２２８を含む第２の複数の相互接続トレンチ２２６を形成するための第２の相互接続トレンチエッチプロセスが実行される。第２のリードトレンチ２２８は、平行ルートトラック２０６の直接隣接する事例の第１のリードトレンチ２１８の事例に平行であり且つ直接隣接する。第２の相互接続トレンチエッチプロセスが完了した後、例えば、図２Ｂに関連して説明されたように第２の相互接続パターン２２０が除去される。
図２Ｅを参照すると、図２Ｅに点描パターンで示される第３の相互接続パターン２３０が誘電体層２０４の上にフォトレジストで形成されて、平行ルートトラック２０６に第３の複数の露光エリア２３２が生成される。第３の相互接続パターン２３０を形成するために用いられるフォトリソグラフィプロセスは、第１の相互接続パターン２０８を形成するために用いられるフォトリソグラフィプロセスと同様の解像特性を有し、そのため、平行ルートトラック２０６の事例の第３の複数の露光エリア２３２の事例には、平行ルートトラック２０６の直接隣接する事例の露光エリア２３２事例に直接隣接する第３の複数の露光エリア２３２の事例はない。第３の複数の露光エリア２３２は第３のリードパターン２３４の事例を含む。第３のリードパターン２３４の事例は、平行ルートトラック２０６の直接隣接する事例において、第２のリードパターン２２４の事例、及び従って第２のリードトレンチ２２８の事例に、平行であり且つ直接隣接する。また第３のリードパターン２３４の事例は、第１のポイント２１４の事例を含むルートトラックの同一の事例の第１のポイント２１４の事例に近接する第２のポイントの事例まで延び、そのため、第２のポイント２３６の事例が、平行ルートトラック２０６の相互接続パターンの隣接する事例間のスペースの１と１／２倍未満の距離だけ、第１のポイント２１４の対応する事例から横方向に離れるようになっている。本実施形態の１つの変形において、第２のポイント２３６の事例は、平行ルートトラック２０６の相互接続パターンの隣接する事例間の間のスペースより小さい距離だけ、第１のポイント２１４の対応する事例から横方向に離れ得る。
図２Ｆを参照すると、第３の複数の露光エリア２３２において誘電体層２０４から誘導体材料を除去して、第３のリードパターン２３６により画定されたエリアにおける第３の複数の第３のリードトレンチ２４０を含む第３の複数の相互接続トレンチ２３８を形成するための第３の相互接続トレンチエッチプロセスが実行される。第３のリードトレンチ２４０は、平行ルートトラック２０６の直接隣接する事例の第２のリードトレンチ２２８の事例に平行であり且つ直接隣接し、第１のポイント２１４の事例を含むルートトラックの同一の事例の第１のポイント２１４の事例に近接する第２のポイント２３６の事例まで延びる。第３の相互接続トレンチエッチプロセスが完了した後、例えば、図２Ｂに関連して説明したように第３の相互接続パターン２３０が除去される。なお、図２Ｆに示される相互接続トレンチの構成を提供するために、３つの相互接続パターン２０８、２２０及び２３０、及び対応する相互接続トレンチエッチプロセスが任意の順に実行されてよいことが理解されるであろう。
図２Ｇを参照すると、第１の複数の相互接続トレンチ２１６、第２の複数の相互接続トレンチ２２６、及び第３の複数の相互接続トレンチ２３８に金属相互接続ラインを形成するためのダマシン金属相互接続形成プロセスが実行される。金属相互接続ライン２４２は、図２Ｇにスターハッチパターンで示される。ダマシン金属相互接続形成プロセスは、例えば、第１の複数の相互接続トレンチ２１６、第２の複数の相互接続トレンチ２２６、及び第３の複数の相互接続トレンチ２３８に１〜５ナノメートルの厚みの窒化タンタルのライナーを原子層蒸着（ＡＬＤ）プロセスにより形成すること、ライナー上に５〜８０ナノメートルの厚みの銅シード層をスパッタリングにより形成すること、第１の複数の相互接続トレンチ２１６、第２の複数の相互接続トレンチ２２６、及び第３の複数の相互接続トレンチ２３８を充填するようにシード層に銅を電気メッキすること、及び続いて、銅ＣＭＰプロセスにより誘電体層２０４の頂部表面から銅及びライナー金属を除去することを含み得る。
金属相互接続ライン２４２は、第１のリードトレンチ２１８に形成される複数の第１のリード２４４、第２のリードトレンチ２２８に形成される複数の第２のリード２４６、及び第３のリードトレンチ２４０に形成される複数の第３のリード２４８を含む。第１のリード２４４は、平行ルートトラック２０６の事例の第１のポイント２１４の事例まで延びる。第２のリード２４６は、平行ルートトラック２０６の直接隣接する事例の第１のリード２４４の事例に平行であり且つ直接隣接する。第３のリード２４８は、平行ルートトラック２０６の直接隣接する事例の第２のリード２４６の事例に平行であり且つ直接隣接し、また第１のポイント２１４の事例を含むルートトラックの同一の事例の第１のポイント２１４の事例に近接する第２のポイント２３６の事例まで延びる。
相互接続パターン２０８、２２０、及び２３０を形成するために用いられる照明源がダイポール構成であるため、クロスオーバー区域２５０の、ルートトラック２０６に平行な最小幅は、ルートトラック２０６の金属相互接続ライン２４２の幅の２倍より大きい。クロスオーバー区域２５０は、例えば、平行ルートトラック２０６の２つの隣接する事例に延びてもよく、或いは、平行ルートトラック２０６の別の事例で分離された平行ルートトラックの２つの事例に延びてもよい。
図２Ａ〜図２Ｇに関連して説明したように、３つの相互接続パターン及び３つの相互接続トレンチエッチプロセスを用いて金属相互接続ライン２４２を形成することは、望ましいことに、２つの相互接続パターン及び２つの相互接続トレンチエッチプロセスにより形成される金属相互接続ライン２４２の他の構成に比べ、集積回路２００上の一層小さいスペースで金属相互接続ライン２４２の構成を提供し得る。金属相互接続ライン２４２を一層小さいスペースで形成することは、集積回路２００のコスト削減を有利に提供し得る。
図３Ａ〜図３Ｃは、本明細書で説明される実施形態に従って集積回路を形成するために用いられ得るフォトリソグラフィプロセスのための例示の照明源を示す。図３Ａは発光エリア３００が環状構成を有する等方性オフアクシス照明源を示す。図３Ｂは水平方向及び垂直方向の両方向に実質的に同じ空間分解能を提供するように発光エリア３０２が照明源の光軸の周りに均一の間隔が置かれる４つの領域から構成されるクアドラプル（ｑｕａｄｒｕｐｌｅ）オフアクシス照明源を示す。図３Ｃは複合ダイポール−クアドラポール（ｑｕａｄｒｕｐｏｌｅ）−オクトポール（ｏｃｔｏｐｏｌｅ）オフアクシス照明源を示す。この例では、発光エリアは、垂直方向に沿った２つの強度の放射領域３０４、水平方向に沿った２つの中度の放射領域３０６、及び対角方向に沿った４つの弱度の放射領域３０８から構成される。
図４は、例えば図３Ａ〜図３Ｃに関連して説明した照明源の任意のものの等方性照明源を用いて、図２Ａ〜図２Ｇに関連して説明したプロセスに従って形成される集積回路の上面図である。図４を参照すると、集積回路４００が半導体基板４０２内及び半導体基板４０２の上に形成され、誘電体層４０４が基板４０２の上に、図２Ａに関連して説明したように形成される。複数の平行ルートトラック４０６のためのエリアが集積回路４００上に画定される。
図２Ａ〜図２Ｇに関連して説明したように、３つのフォトリソグラフィプロセス、及び３つの相互接続トレンチエッチプロセス、続いてダマシン金属相互接続形成プロセスを用いて、誘電体層４０４に金属相互接続ライン４０８が形成される。金属相互接続ライン４０８は図４にスターハッチパターンで示される。金属相互接続ライン４０８は、第１の相互接続パターンにより画定される複数の第１のリード４１０、第２の相互接続パターンにより画定される複数の第２のリード４１２、及び第３の相互接続パターンにより画定される複数の第３のリード４１４を含む。第１のリード４１０は、平行ルートトラック４０６の事例の第１のポイント４１６の事例まで延びる。第２のリード４１２は、平行ルートトラック４０６の直接隣接する事例の第１のリード４１０の事例に平行であり且つ直接隣接する。第３のリード４１４は、平行ルートトラック４０６の直接隣接する事例の第２のリード４１２の事例に平行であり且つ直接隣接する。また、第３のリード４１４は、第１のポイント４１６の事例を含むルートトラックの同一事例の第１のポイント４１６の事例に近接する第２のポイント４１８の事例まで延び、そのため、第２のポイント４１８の事例が、平行ルートトラック４０６の隣接する金属相互接続ライン４０８間のスペースの１と１／２倍未満の距離だけ、第１のポイント４１６の対応する事例から横方向に離れるようになっている。
相互接続パターンを形成するために用いられる照明源が等方性構成であるため、クロスオーバー区域４２０の、ルートトラック４０６と平行の最小幅は、ルートトラック４０６の金属相互接続ライン４０８の幅の１と１／２倍未満である。図２Ａ〜図２Ｇに関連して説明したように、３つの相互接続パターン及び３つの相互接続トレンチエッチプロセスを用い、等方性照明源を用いて、金属相互接続ライン４０８を形成することは、望ましいことに、２つの相互接続パターン及び２つの相互接続トレンチエッチプロセスにより形成される金属相互接続ライン４０８の他の構成に比べ、集積回路４００上の一層小さいスペースで金属相互接続ライン４０８構成を提供し得る。金属相互接続ライン４０８を一層小さいスペースで形成することは、集積回路４００のコスト削減を有利に提供し得る。
当業者であれば、説明された実施形態に変更が可能であること、及び、本発明の請求の範囲内で他の実施形態が可能であることが理解されるであろう。

Claims (17)

  1. 集積回路を形成するプロセスであって、
    基板の上に誘電体層を形成するステップと、
    前記誘電体層に或るピッチ距離を有する複数の平行ルートトラックを画定するステップと、
    前記複数の平行ルートトラックの第１のルートトラックに位置する第１のリードパターンを含む、第１の相互接続パターンを前記複数の平行ルートトラックに形成するステップと、
    前記第１のルートトラックに直接隣接する前記複数の平行ルートトラックの第２のルートトラックに位置する第２のリードパターンを含む、第２の相互接続パターンを前記複数の平行ルートトラックに形成するステップと、
    前記第１のルートトラックに位置する第３のリードパターンを含む、第３の相互接続パターンを前記複数の平行ルートトラックに形成するステップであって、前記第３のリードパターンが、前記第１のリードパターンと前記第２のリードパターンとの間のスペースの１と１／２倍未満の距離だけ第１のルートトラックの前記第１のリードパターンから離れている、前記ステップと、
    前記第１の相互接続パターンと前記第２の相互接続パターンと前記第３の相互接続パターンとにより画定されるように前記誘電体層に金属相互接続ラインを形成するステップと、
    を含み、
    前記第１の相互接続パターンと前記第２の相互接続パターンと前記第３の相互接続パターンとが、前記複数の平行ルートトラックの１つおきのルートトラックにおいてパターンを分解することができ、前記複数の平行ルートトラックの直接隣接するルートトラックにおいてパターンを分解することができない、ダイポール照明源を有する３つの別個のフォトリソグラフィプロセスを用いて形成される、プロセス。
  2. 請求項１に記載のプロセスであって、
    前記ダイポール照明源が１９３ナノメートルの放射を提供し、前記複数の平行ルートトラックの前記ピッチ距離が４０〜４２ナノメートルである、プロセス。
  3. 請求項１に記載のプロセスであって、
    前記第１のリードパターンが、前記第３のリードパターンから前記距離である、前記第１のルートトラックのポイントで終端する、プロセス。
  4. 請求項１に記載のプロセスであって、
    前記第１のリードパターンが、前記第３のリードパターンから前記距離である、前記第１のルートトラックのポイントで分岐してクロスオーバー部を形成する、プロセス。
  5. 請求項４に記載のプロセスであって、
    前記クロスオーバー部が前記第１のルートトラックから前記第２のルートトラックの反対側の第３のルートトラックまで延びる、プロセス。
  6. 請求項４に記載のプロセスであって、
    前記クロスオーバー部の前記第１のルートトラックに平行な最小幅が前記ピッチ距離をより大きい、プロセス。
  7. 請求項４に記載のプロセスであって、
    前記クロスオーバー部の前記第１のルートトラックに平行な最小幅が前記ピッチ距離の２／３未満である、プロセス。
  8. 集積回路を形成するプロセスであって、
    基板の上に誘電体層を形成するステップと、
    前記誘電体層に第１のルートトラックと第２のルートトラックと第３のルートトラックとを含む複数の平行ルートトラックを画定するステップであって、前記第２のルートトラックが前記第１のルートトラックと前記第３のルートトラックとに直接隣接し、前記複数の平行ルートトラックが或るピッチ距離を有する、前記ステップと、
    第１のリードパターンを含む複数の第１の露光エリアを生成する第１の相互接続パターンを形成するステップであって、前記第１のリードパターンが前記第２のルートトラックの第１の部分に位置する、前記ステップと、
    前記複数の第１の露光エリアに複数の第１の相互接続トレンチを形成するように第１のトレンチエッチプロセスを実行するステップと、
    第２のリードパターンを含む複数の第２の露光エリアを生成する第２の相互接続パターンを形成するステップであって、前記第２のリードパターンが、前記第１のルートトラックの前記第１の部分に隣接する前記第３のルートトラックの第１の部分に位置する、前記ステップと、
    前記複数の第２の露光エリアに複数の第２の相互接続トレンチを形成するように第２のトレンチエッチプロセスを実行するステップと、
    前記第２のルートトラックに位置する第３のリードパターンを含む複数の第３の露光エリアを生成する第３の相互接続パターンを形成するステップであって、前記第３のリードパターンが、前記第１のリードパターンと前記第２のリードパターンとの間のスペースの１と１／２倍未満の距離だけ前記第１のリードパターンから離れている、前記ステップと、
    前記複数の第３の露光エリアに複数の第３の相互接続トレンチを形成するように第３のトレンチエッチプロセスを実行するステップと、
    前記第１の相互接続トレンチと前記第２の相互接続トレンチと前記第３の相互接続トレンチとに金属相互接続ラインを形成するステップと、
    を含み、
    前記第１の相互接続パターンと前記第２の相互接続パターンと前記第３の相互接続パターンとが、前記複数の平行ルートトラックの１つおきのルートトラックにおいてパターンを分解することができ、前記複数の平行ルートトラックの直接隣接するルートトラックｊにおいてパターンを分解することができない、ダイポール照明源を有する３つの別個のフォトリソグラフィプロセスを用いて形成される、プロセス。
  9. 請求項８に記載のプロセスであって、
    前記第１のルートトラックの隣接する第１の部分に第１の露光領域が形成されない、プロセス。
  10. 請求項９に記載のプロセスであって、
    前記複数の第２の露光エリアが、前記第１のルートトラックの前記隣接する第１の部分に位置する第４のリードパターンを含む、プロセス。
  11. 請求項８に記載のプロセスであって、
    前記第１のリードパターンが第１のポイントで終端する、プロセス。
  12. 請求項８に記載のプロセスであって、
    前記第１のリードパターンが第１のポイントで分岐する、プロセス。
  13. 請求項１２に記載のプロセスであって、
    前記第１のリードパターンが分岐してクロスオーバー部を形成する、プロセス。
  14. 請求項８に記載のプロセスであって、
    前記ダイポール照明源が１９３ナノメートルの放射を提供し、前記ピッチ距離が４０〜４２ナノメートルである、プロセス。
  15. 集積回路を形成するプロセスであって、
    基板の上に誘電体層を形成するステップと、
    前記誘電体層に或るピッチ距離を有する複数の平行ルートトラックを画定するステップと、
    前記複数の平行ルートトラックに複数の第１の露光エリアを生成する第１の相互接続パターンを形成するステップであって、前記第１の露光エリアの各々が、前記ピッチ距離より大きい距離だけ前記複数の第１の露光エリアの全ての他の露光エリアから物理的に離れている、前記ステップと、
    前記複数の第１の露光エリアに第１の複数のトレンチを形成するように第１のトレンチエッチプロセスを実行するステップと、
    前記複数の平行ルートトラックに複数の第２の露光エリアを生成する第２の相互接続パターンを形成するステップであって、前記第２の露光エリアの各々が前記ピッチ距離より大きい距離だけ前記複数の第２の露光エリアの全ての他の露光エリアから物理的に離れている、前記ステップと、
    前記複数の第２の露光エリアに第２の複数のトレンチを形成するように第２のトレンチエッチプロセスを実行するステップと、
    前記複数の平行ルートトラックに複数の第３の露光エリアを生成する第３の相互接続パターンを形成するステップであって、前記複数の第３の露光エリアのサブセットの各々が、前記平行ルートトラックにおける隣接する相互接続パターンの間のスペースの１と１／２倍未満の横方向距離だけ対応する第１の露光エリアから離れ、前記第３の露光エリアの各々が、前記ピッチ距離より大きい距離だけ前記複数の第３の露光エリアの他の全ての露光エリアから物理的に離れている、前記ステップと、
    前記複数の第３の露光エリアに第３の複数のトレンチを形成するように第３のトレンチエッチプロセスを実行するステップと、
    前記第１の複数の相互接続トレンチと前記第２の複数の相互接続トレンチと前記第３の複数の相互接続トレンチとに金属相互接続ラインを形成するステップと、
    を含み、
    前記第１の相互接続パターンと前記第２の相互接続パターンと前記第３の相互接続パターンとが、前記複数の平行ルートトラックの１つおきのルートトラックにおいてパターンを分解することができ、前記複数の平行ルートトラックの直接隣接するルートトラックにおいてパターンを分解することができない、ダイポール照明源を有する３つの別個のフォトリソグラフィプロセスを用いて形成される、プロセス。
  16. 請求項１５に記載のプロセスであって、
    前記複数の第２の露光エリアのサブセットが、対応する第１の露光領域に直接隣接する前記複数の平行ルートトラックの１つのルートトラックにそれぞれ位置する、プロセス。
  17. 請求項１５に記載のプロセスであって、
    前記照明源が１９３ナノメートルの放射を提供し、前記平行ルートトラックの前記ピッチ距離が４０〜４２ナノメートルである、プロセス。
JP2013556653A 2011-03-02 2012-03-02 ハイブリッドピッチ分割パターン分割リソグラフィプロセス Active JP6134652B2 (ja)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US201161448447P 2011-03-02 2011-03-02
US201161448451P 2011-03-02 2011-03-02
US201161448423P 2011-03-02 2011-03-02
US201161448437P 2011-03-02 2011-03-02
US61/448,437 2011-03-02
US61/448,447 2011-03-02
US61/448,423 2011-03-02
US61/448,451 2011-03-02
US13/410,145 US8372743B2 (en) 2011-03-02 2012-03-01 Hybrid pitch-split pattern-split lithography process
US13/410,145 2012-03-01
PCT/US2012/027554 WO2012119105A2 (en) 2011-03-02 2012-03-02 Hybrid pitch-split pattern-split litrography process

Publications (3)

Publication Number Publication Date
JP2014510403A JP2014510403A (ja) 2014-04-24
JP2014510403A5 JP2014510403A5 (ja) 2015-04-23
JP6134652B2 true JP6134652B2 (ja) 2017-05-24

Family

ID=46758517

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013556909A Active JP6140616B2 (ja) 2011-03-02 2012-03-02 ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー
JP2013556653A Active JP6134652B2 (ja) 2011-03-02 2012-03-02 ハイブリッドピッチ分割パターン分割リソグラフィプロセス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013556909A Active JP6140616B2 (ja) 2011-03-02 2012-03-02 ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー

Country Status (2)

Country Link
JP (2) JP6140616B2 (ja)
WO (2) WO2012119098A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583609B2 (en) * 2013-03-25 2017-02-28 Texas Instruments Incorporated MOS transistor structure and method of forming the structure with vertically and horizontally-elongated metal contacts
TWI721231B (zh) * 2016-11-16 2021-03-11 日商東京威力科創股份有限公司 次解析度基板圖案化方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561317A (en) * 1990-08-24 1996-10-01 Canon Kabushiki Kaisha Method of manufacturing semiconductor devices
JP3050210B2 (ja) * 1998-09-24 2000-06-12 株式会社ニコン 露光方泡および該方法を用いる素子製造方法
JP4109944B2 (ja) * 2002-09-20 2008-07-02 キヤノン株式会社 固体撮像装置の製造方法
US7681171B2 (en) * 2005-04-12 2010-03-16 Asml Masktooks B.V. Method, program product and apparatus for performing double exposure lithography
US7824842B2 (en) * 2005-10-05 2010-11-02 Asml Netherlands B.V. Method of patterning a positive tone resist layer overlaying a lithographic substrate
EP1843202B1 (en) * 2006-04-06 2015-02-18 ASML Netherlands B.V. Method for performing dark field double dipole lithography
JP2007294500A (ja) * 2006-04-21 2007-11-08 Nec Electronics Corp 半導体装置およびその製造方法
KR100861363B1 (ko) * 2006-07-21 2008-10-01 주식회사 하이닉스반도체 이중 노광을 위한 패턴분할 방법
JP2006303541A (ja) * 2006-07-28 2006-11-02 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4945367B2 (ja) * 2006-08-14 2012-06-06 エーエスエムエル マスクツールズ ビー．ブイ． 回路パターンを複数の回路パターンに分離する装置および方法
JP2008071838A (ja) * 2006-09-12 2008-03-27 Nec Electronics Corp 半導体装置の製造方法
JP5032948B2 (ja) * 2006-11-14 2012-09-26 エーエスエムエル マスクツールズ ビー．ブイ． Ｄｐｔプロセスで用いられるパターン分解を行うための方法、プログラムおよび装置
JP2008311502A (ja) * 2007-06-15 2008-12-25 Toshiba Corp パターン形成方法
JP5218227B2 (ja) * 2008-12-12 2013-06-26 信越化学工業株式会社 パターン形成方法
KR101532012B1 (ko) * 2008-12-24 2015-06-30 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
JP5235719B2 (ja) * 2009-02-27 2013-07-10 株式会社日立ハイテクノロジーズ パターン測定装置

Also Published As

Publication number Publication date
WO2012119105A3 (en) 2012-11-15
JP2014510403A (ja) 2014-04-24
JP6140616B2 (ja) 2017-05-31
WO2012119098A3 (en) 2012-11-08
WO2012119105A2 (en) 2012-09-07
JP2014509785A (ja) 2014-04-21
WO2012119098A2 (en) 2012-09-07

Similar Documents

Publication Publication Date Title
US8372743B2 (en) Hybrid pitch-split pattern-split lithography process
US8575020B2 (en) Pattern-split decomposition strategy for double-patterned lithography process
US8466068B2 (en) Methods and apparatus for forming memory lines and vias in three dimensional memory arrays using dual damascene process and imprint lithography
US20140083972A1 (en) Pattern forming method
US7611994B2 (en) Fine patterning method for semiconductor device
JP2017500744A (ja) リソ・フリーズ・リソ・エッチプロセスを用いる伸長コンタクト
US8716133B2 (en) Three photomask sidewall image transfer method
US9024450B2 (en) Two-track cross-connect in double-patterned structure using rectangular via
TWI654665B (zh) 使用半雙向圖案化形成半導體裝置的方法及中間半導體裝置
TWI658493B (zh) 使用半雙向圖案化形成半導體裝置的方法以及島構件
US8461038B2 (en) Two-track cross-connects in double-patterned metal layers using a forbidden zone
CN101136318A (zh) 用于制造半导体集成电路器件的方法
TW201816846A (zh) 自動對準雙重間隙壁圖案化製程
US8633108B1 (en) Dual damascene process
US20150243598A1 (en) Semiconductor structure and method for manufacturing the same
JP6134652B2 (ja) ハイブリッドピッチ分割パターン分割リソグラフィプロセス
US7339272B2 (en) Semiconductor device with scattering bars adjacent conductive lines
US11527406B2 (en) Trench etching process for photoresist line roughness improvement
US9312170B2 (en) Metal on elongated contacts
US9147601B2 (en) Method of forming via hole
US8709947B2 (en) Method for forming pattern
US10366900B2 (en) Semiconductor device and manufacturing method thereof
KR20030052665A (ko) 나노 크기의 스페이스 패턴 형성 방법
KR101103809B1 (ko) 반도체 소자의 제조 방법
KR100972888B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160810

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170424

R150 Certificate of patent or registration of utility model

Ref document number: 6134652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250