TWI545622B - 藉由交叉多重圖案化層以增加圖案密度的方法 - Google Patents

藉由交叉多重圖案化層以增加圖案密度的方法 Download PDF

Info

Publication number
TWI545622B
TWI545622B TW104105536A TW104105536A TWI545622B TW I545622 B TWI545622 B TW I545622B TW 104105536 A TW104105536 A TW 104105536A TW 104105536 A TW104105536 A TW 104105536A TW I545622 B TWI545622 B TW I545622B
Authority
TW
Taiwan
Prior art keywords
layer
conformal film
mandrel
substrate
patterning
Prior art date
Application number
TW104105536A
Other languages
English (en)
Other versions
TW201545204A (zh
Inventor
安東Ｊ 德維利耶
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201545204A publication Critical patent/TW201545204A/zh
Application granted granted Critical
Publication of TWI545622B publication Critical patent/TWI545622B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

藉由交叉多重圖案化層以增加圖案密度的方法
相關申請案的交互參照：本專利申請案主張於西元2014年2月23日申請之美國暫時專利申請案第61/943,483號的優先權，該暫時專利申請案的發明名稱為“Method for Multiplying Pattern Density by Crossing Multiple Patterned Layers”，其全部內容於此藉由參照納入本案揭示內容。
此揭露內容係相關於基板處理，且更具體而言，相關於包含圖案化半導體晶圓之圖案化基板的技術。
傳統上，在微影製程中縮小線路寬度的方法，涉及使用更大的數值孔徑（NA, numerical aperture）光學器件、較短的曝光波長、或別於空氣的界面介質（例如：浸於水中）。當傳統微影製程的解析度已趨近理論極限時，生產者已開始轉向雙圖案化（DP, double-patterning）方法以克服光學限制。
在材料製程方法學（諸如光微影術）裡，建立圖案化層包含塗佈例如光阻之輻射敏感材料的薄層至基板的上表面。此輻射敏感材料係轉換為可用來蝕刻或轉移圖案至基板上底層的圖案化光罩。輻射敏感材料的圖案化通常涉及使用例如光微影系統以一個輻射源經由一個倍縮光罩（及相關光學器件）在輻射敏感材料之上曝光。此曝光過程之後可接著使用顯影溶劑移除輻射敏感材料的照射區域（在正光阻的情況），或非照射區域（在負光阻的情況）。此光罩層可包含多個子層。
曝露輻射或光的圖案至基板之上的傳統微影技術具有各種挑戰，其限制曝光特徵部之尺寸，及限制曝光特徵部之間的節距或間距。一個減輕曝光限制的傳統技術，係使用雙圖案化方法以允許與利用傳統微影技術目前可達成者相比較小節距之較小特徵部的圖案化。
存在各種圖案化方法，諸如微影/蝕刻/微影/蝕刻（LELE, Litho/Etch/Litho/Etch）、微影/微影/蝕刻（LLE, Litho/Litho/Etch）、微影/凝結/微影/蝕刻（LFLE, Litho/Freeze/Litho/Etch）、嵌段共聚物的定向自組裝、及使用原子層沉積（ALD, atomic layer deposition）之側壁影像轉移。雖然對於這些圖案化技術而言，增加圖案密度是可能的，但是傳統的圖案化技術受限於差解析度或接觸窗開口及其他特徵部的粗糙表面，特別是當試圖建立非常小的接觸窗開口及溝之時，諸如具有小於約20奈米的關鍵尺寸（CDs）之特徵部時。因此，傳統技術無法提供所期望非常小尺寸之均勻性及保真度的水平。可靠的微影技術可產生具有節距約80奈米的特徵部。然而，傳統及新興設計的規範期望製造具有小於約20奈米或10奈米的關鍵尺寸。嵌段共聚物技術的定向自組裝（DSA, directed self-assembly）可進一步降低微影技術的節距，然而，不幸地，DSA技術無法針對蝕刻特定特徵部（諸如槽接觸窗），以可接受之均勻性及保真度提供足夠的預圖案。
在此揭露的技術提供增加圖案密度的方法，以建立高解析度接觸窗開口及其他特徵部。此處圖案化技術結合雙圖案化技術、側壁影像技術、以及新型的平坦化和定向技術。在此，圖案化技術可使一給定圖案內之特徵部的密度放大四倍。換句話說，此圖案化技術可採用一初始關鍵尺寸的節距及縮減此初始節距，使得其為其初始尺寸的四分之一或八分之一。此特徵部縮減技術亦提供具有高均勻性及保真度的特徵部或開口。
一個實施例包括圖案化基板的方法。此方法包括提供一基板，該基板具有位於目標層上的第一結構。該第一結構包含定向於第一方向的平行細長結構。該第一結構包含至少兩材料層，包括置於平坦化停止層上之上材料層。該平行細長結構的每個細長結構具有預定的寬度及具有一定位，該定位定義等於預定寬度三倍的彼此間水平距離。第一保形膜係沉積於該第一結構的曝露表面上及該目標層的曝露表面上。該保形膜具有約等於該預定寬度的沉積厚度。第一保形膜係加以（非等向性）蝕刻，使得來自保形膜的材料從該上材料層的頂部表面移除，及從該目標層表面介於保形膜的側壁沉積物間的地方移除。填充材料係加以沉積，填入由保形膜的側壁沉積物間定義的空間。基板藉由移除保形膜材料、填充材料、及上材料層平坦化，使得實質平坦的表面係於平坦化停止層的上水平表面形成。其致使基板的平坦表面具有不同材料的交替線路。用於第一結構的此圖案化技術可於該平坦表面頂部上的第二結構重覆，但來自第二結構的細長結構係加以定向以與下層的線路交叉。
此圖案化製程的結果產生保形膜材料（及/或其他使用的材料）之細長特徵部的交叉線路。每個交叉點定義接觸窗開口、槽、或其他特徵部以轉移至下層的目標層。因此，執行蝕刻製程，蝕刻保形膜材料且選擇性地不蝕刻填充劑材料及心軸材料。此蝕刻製程可為高度非等向性。事實上，上部層上之保形膜材料的細長線路或特徵部，於選擇性的蝕刻製程期間將全部移除；而填充材料和心軸材料的線路將防止蝕刻下部層上之保形膜材料的整個線路。此結果係只有保形膜材料線路的交叉點轉移至下層的目標層。此圖案化及蝕刻操作因此可定義接觸窗開口、線區段、或槽（或其他特徵部）進入下層的目標層。兩個交叉的多成分層之後可移除。
當然，為清楚起見，在此呈現描述不同步驟的討論順序。通常，這些步驟可以任何適當的順序施行。此外，雖然在此每一個不同的特徵部、技術、構形等可在本揭露內容不同的地方討論，其意圖為每一個概念可彼此獨立或彼此結合實行。因此，本發明可以許多不同方法體現及審視。
注意此發明內容章節不明確指出本揭露內容或申請專利範圍之本發明的每個實施例及/或增加的新型實施態樣。取而代之的是，此發明內容僅提供不同實施例的初步討論，及新穎性優於傳統技術的對應點。對於本發明及實施例的額外細節及/或可能的看法，如下述進一步的討論，讀者係被引導至實施方式章節及在此揭露內容之相對應的圖示。
在此揭露的技術包括增加圖案密度以建立高解析度接觸窗開口、槽、溝、及其他特徵部。此處圖案化技術結合雙圖案化技術、側壁影像技術、以及新型的平坦化和定向技術。在此，圖案化技術可使一給定圖案內之特徵部的密度放大四倍。換句話說，此圖案化技術可採用一初始關鍵尺寸的節距及縮減此初始節距，使得其為其初始尺寸的四分之一或八分之一。此特徵部縮減技術亦提供具有高均勻性及保真度的特徵部或開口。
在一個示例實施例中，具有1比3縱橫間距比的初始預圖案係轉移至兩層或更多層下面，以建立雙層或多層心軸。保形材料係包覆這些雙層心軸。該保形材料係加以非等向性蝕刻，以曝露心軸頂部及目標底層頂部在保形材料之側壁隔離層間的位置。填充劑材料接著沉積以便填入保形材料（現側壁隔離層）間的空間。此雙堆疊心軸、側壁隔離層、及填充材料的多成分層係水平地平坦化，使得該雙堆疊心軸的上部分被移除。換句話說，此多成分層係往下平坦化至雙堆疊心軸內之平坦化停止層的頂部表面。此操作的結果係大約相等寬度的一組細長特徵部，其中保形膜交替於心軸材料和填充材料之間。在此平面的多成分層完成之後，重覆相似的圖案化製程以產生置於該初始之平面多成分層頂部上之第二平面多成分層。然而，該第二多成分層係非與該第一多成分層定向相同，而是與來自第一層的特徵部交叉之細長特徵部圖案，諸如垂直交叉。此定向可為互相正交或選擇為足以使來自每一層的細長特徵部彼此交叉的任何特定角度。換句話說，該兩層的定向係非彼此平行。
示例實施例現在將參照附圖說明。現在參考圖3，實施例包括圖案化基板105的方法。基板105可包括一個或多個底層，且係一般關於多個不同特徵部可沉積和形成於其上方的基板。此方法包括提供基板105，該基板105具有位於目標層107上的第一結構110。該第一結構110包括定向於第一方向的平行細長結構。注意此全部圖案可包括或可不包括平行線性結構，但該第一結構的至少一部分包括多個平行線性結構。圖3的觀點係線路的延長方向，及因此第一結構110顯示為心軸。第一結構110包含至少兩材料層，包括位於平坦化停止層115之上的上材料層112。該平行細長結構的每個細長結構具有預定的寬度及具有一定位，該定位定義等於預定寬度三倍的彼此間水平距離。因此，對於基板105的至少一部分而言，特徵部線路彼此平行，且每一個具有等於彼此間間距距離三倍的寬度。每個上材料層112和平坦化停止層115的相對高度可取決於特別製造方案的各種設計目標。
第一結構110可看成雙層心軸或雙堆疊心軸。雖然圖3顯示包含心軸的兩層，但可使用多於兩層來建立這些心軸。各種不同的材料亦可使用。做為一個非限制性的例子，上材料層112可為非晶形碳、多晶矽、氧化物等。上材料層112可由不同於平坦化停止層115的材料所構成。上材料層112最終將由平坦化移除，及因此對於後續製程的電漿蝕刻選擇性不需成為選擇此材料的一個因素，但好的選擇包括可由CMP相對容易平坦化的材料。平坦化停止層115可為氮化矽（SiN）、氮化鈦、矽鍺基材料等。選擇用於平坦化停止層115的材料應為可抗化學機械研磨的材料。換句話說，該平坦化停止層材料係選擇以提供CMP停止層。
還要注意由第一結構110定義的間距，亦即第一結構相鄰結構間的距離，可相等於第一結構110部分之一給定（個別）結構之給定寬度的三倍。換句話說，該基板係提供具有間距比例1:3或某些其他間距比例的雙堆疊心軸。
各種不同的圖案化方案或操作可用來達到圖3所示的基板堆疊。例如：參考圖1，平坦化停止層115可沉積於目標層107上。上材料層112之後可沉積於平坦化停止層115上。可為凸紋圖案的預圖案103可形成以建立底層中的圖案。此預圖案層可為已被執行的雙圖案化製程的結果。在某些實施例中，該預圖案103可為受光微影術圖案化的光阻。注意此預圖案層可具有1:3的間距比例。換句話說，預圖案中的每一個地貌特徵具有預定的寬度，及這些地貌特徵間的間距距離係與預定的寬度相等。注意這些地貌特徵包括形成一組平行線路或平行地貌特徵的細長部分。該預圖案層下方的層可藉由各種沉積技術沉積為膜。
亦注意可使用其他間距方案。1:3的預圖案間距的益處在於在縮減後結果為1-1-1的間距。其他實施例可用於窄溝應用，及可開始於諸如1:10的其他預圖案比例。對於其他接觸窗建立方案，初始的1:5比例可加以使用（小接觸窗-大間距-小接觸窗-大間距）。較小的比例可允許較大的蝕刻預算或容忍度。使用較小的接觸窗，存在更多過蝕刻空間且同時維持在一給定CD預算之內。另一個選擇係形成多個雙溝渠（double trench），包含一個大間隙及一個雙溝渠（一個示例比例可為1:3:1:8:1:3:1:8）。
任何選擇的預圖案及間距方案可轉移至兩個或多個底層，以形成雙堆疊或三堆疊心軸，如圖2所示。此圖案轉移係通常藉由非等向性的蝕刻製程實行。蝕刻化學品可依據被蝕刻材料的類型調整。在預圖案層的蝕刻移轉完成之後，該預圖案層可藉由基於使用材料類型的傳統材料移除技術移除。此可包括灰化製程或濕-清潔製程（wet-clean process）等。此結果係第一結構的圖案。
現在參考圖4，第一保形膜120係沉積於第一結構110的曝露表面上及目標層107的曝露表面上。第一保形膜120可具有約相等於該第一結構預定寬度的沉積厚度。在其他實施例中，沉積厚度可大於或小於第一結構的預定寬度。在某些實施例中，保形膜的厚度可為相對地小，因為保形膜將後續地被支撐且不需為自立式的。此保形膜可藉由例如原子層沉積（ALD, atomic layer deposition）塗佈。使用ALD的一個益處係此保形膜的厚度可控制在原子等級。做為一個非限制性的例子，第一保形膜120可為氧化物。
第一保形膜120沉積後，側壁隔離層121係從第一保形膜120產生。此可藉由施行非等向性的蝕刻達成，該非等向性的蝕刻從第一結構頂部表面及從目標層107介於側壁隔離層之間位置移除保形膜材料。注意某些保形膜可留存在目標層107毗連第一結構的位置上，但側壁隔離層121間定義的區域（及，推而廣之，在第一結構110間）被移除。
在側壁隔離層121產生之後，填充材料130係沉積在基板105上，其填入由第一保形膜120的側壁隔離層121間定義的空間。一個例示結果顯示於圖6。注意此填充沉積物係不需要完全覆蓋上材料層112。完全填滿結構間的空間可為有益或方便的，但替代的實施例可進行於空間被填充至（或略高於）平坦化停止層115的高度（例如：高於氮化矽頂部表面）之狀態。注意填充材料130僅需沉積至接近平坦化停止層的頂部水平表面。然而，事實上，可能更容易過量填入該填充材料130。在某些實施例中，過量填充可高於結構高度的三倍。填充材料130（間隙填充材料）可為非晶形碳、多晶矽或任何給予隔離層材料及平坦化停止層115選擇性的材料，使得能夠選擇性移除保形材料。在某些實施例中，光阻的特殊類型可用為填充材料130。其他選擇包括非晶形矽或旋塗玻璃（SOG, spin-on-glass）材料。理想的材料可使用CMP輕易地平坦化。填充材料130可沉積為旋轉填充物（spin fill）或對保形膜材料的蝕刻具有選擇性之任何類型的保護膜材料。雖然其他材料亦為適合的，但是非晶形碳可為有益的，因為其均勻地鍍膜，及可輕易地平坦化，且對塗佈而言是相對經濟的。
此時，基板可接著被平坦化。此基板的平坦化係藉由移除保形膜材料、沉積的填充材料、及上材料層112執行，使得實質平坦的表面在平坦化停止層115的上水平表面形成（假定該基板係視為水平放置）。平坦化可使用為一般所熟知的化學機械研磨（CMP, chemical-mechanical polishing）技術達成。結果如圖7所示。例如：氮化矽提供好的CMP停止材料。因此，對於圖3-7的圖案化序列可視為線路生成序列，其轉變一給定間距之雙堆疊（或三堆疊）心軸的地貌圖案為一平坦化的複式線路層，其包含由氮化矽及非晶形碳（或其他材料）交替界定之氧化物（或其他材料）的平行線路之，如圖7及圖8所示。因此，源於間隙的膜現在係有兩種或多種材料設置在任何一側──氮化矽設置在一側，及非晶形碳設置在另一側。此平面的複式線路層，因此為「可堆疊的」，理由在於額外的層可沉積在此平坦的複式線路層上。
此處技術包括複製此複式線路層的產生，在第一複式線路層頂部上堆疊第二複式線路層。然而，該第二複式線路層係配置成使得其平行線路與來自第一或初始複式線路層的平行線路之定向不同，且以一高度與第一複式線路層交叉。換句話說，來自第二複式線路層的線路橫跨來自第一複式線路層的線路（相對於線路的頂視圖）。每個複式線路層的此交叉布局或對準的益處，係相對小的接觸窗開口可憑藉由兩高度組合之膜層交叉加以建立。因此，基板可具有包含由三種不同材料做成的線路之第一平面複式線路層。
在完成第一平面複式線路層之後，該圖案化製程可重複。此可包括建立雙堆疊（或三堆積）心軸的1:3間距（或其他間距），該心軸隨後以保形膜包覆。注意建立雙堆疊心軸的圖案可使用一個額外的微影步驟或對準（例如：沉積抗反射層（氮氧化矽）、光罩層、光阻層等）。保形膜係加以蝕刻以建立側壁隔離層，且沉積的填充材料藉沉積平坦化基板。隨後，基於材料移除的平坦化製程（諸如CMP）係用以使用心軸的平坦化停止層當做平坦化停止層以平坦化基板。此圖案化序列產生第二複式線路層，其定向使得第二複式線路層中的保形膜線路與來自第一複式線路層之保形膜線路交叉。圖10顯示兩個複式線路平坦化層交叉的舉例說明，亦即，第一複式線路層117與第二複式線路層147交叉。在某些實施例中，第二複式線路層的定向相對於第一複式線路層可為旋轉90o 。此堆疊之圖案化序列的益處係接觸窗開口或孔洞可以高度均勻性及保真度於非常小尺寸加以建立。圖9顯示基板105的三個不同的橫剖面側視圖，以說明三種不同材料的線路如何垂直地及高度不同地與第一複式線路層117交叉。這些材料可包括第二保形膜材料150、第二填充材料160、及第二平坦化停止層140。
因此，實施例可包括提供位於實質平坦表面的第二結構。該第二結構包括定向於第二方向的第二平行細長結構。該第二方向可放置平行細長結構以與來自第一結構的平行細長結構以不同高度交叉。平行細長結構交叉的角度可為約互相正交。該第二結構包含至少二不同的材料層，包括置於第二平坦化停止層上的第二上材料層。第二平行細長結構的每個第二細長結構可具有相等於預定寬度的寬度，及具有定義彼此間等於預定寬度三倍之水平距離的定位。第二保形膜係沉積於第二結構的曝露表面上，及實質平坦的表面的曝露表面上。第二保形膜具有約相等於預定寬度的沉積厚度。注意當一個或多個圖案化膜可能以建立第二預圖案塗佈時，沉積可能不會於實質平坦的表面上直接發生。
第二保形膜係加以非等向性蝕刻，使得來自第二保形膜的材料從第二上材料層的頂部表面移除，及從實質平坦的表面之第二保形膜的側壁沉積物間之位置移除。第二填充材料係加以沉積，填充由第二保形膜的側壁沉積物間定義的空間，及藉由移除第二保形膜材料、第二填充材料、及第二上材料層平坦化基板，使得第二實質平坦的表面係於第二平坦化停止層的上水平表面形成。
實施例可包括執行接觸蝕刻操作，其非等向性蝕刻第二保形膜材料及保形膜材料（或其選擇性蝕刻一種其他類型的材料）。
建立接觸窗開口或孔洞可藉由使用與其中一種材料反應且對其餘兩種材料為選擇性的化學成分實行非等向性的蝕刻製程，該蝕刻化學成分不會蝕刻其他兩種材料，或以顯著較慢的速率蝕刻其他兩種材料。此技術一個重要的益處係ALD-沉積的膜之關鍵尺寸或膜厚度可提供轉移此蝕刻圖案的基礎。這是非常有利的，因為ALD-沉積的膜可具有以原子等級控制的尺寸，因此，此原子級控制的CD成為轉移的CD。因此，相對薄的保形膜可沉積，其後續支持移除任何傾倒危險的兩側。
注意在雙堆疊層的一給定蝕刻操作中，欲選擇性蝕刻的特定材料將從第二複式線路層147中完全移除，因為此材料的全部線路將曝露至一給定電漿處理室中的反應劑。圖11顯示第二複式線路層147的頂視圖，其置於第一複式線路層117上。注意從這個角度，三種不同材料層的線路係曝露於電漿或可被電漿看見。一給定的蝕刻製程係隨後開始，其選擇性地蝕刻第二保形膜材料150而基本上沒有蝕刻第二填充材料160或第二平坦化停止層140。藉由一特定的例子，ALD氧化膜係使用基本上不蝕刻非晶形碳或氮化矽的化學成分蝕刻。換句話說，隔離層材料的材料選擇係使得該隔離層材料可相對於平坦化停止層及填充材料兩者為選擇性而加以蝕刻。
在此蝕刻製程期間，最終所有來自第二複式線路層147的保形膜材料將被蝕刻掉。這將露出第一複式線路層117（底複式線路層）的頂部表面。圖12顯示第一複式線路層117之上表面的部分，其通過位於在第二複式線路層147上第二保形膜材料150先前所在位置的溝曝露而現為可見的。注意因為第一複式線路層117係定向成與第二複式線路層147互相正交，材料的交替圖案通過第二複式線路層147中新建立的溝，現在露出且為可見的。為了方便，此蝕刻步驟係解釋成猶如一個蝕刻步驟於此時點停止，以顯示蝕穿第二複式線路層147之第二保形膜材料150之後所露出者。然而，事實上，一給定的蝕刻步驟可持續通過複式線路層二者，甚至進入目標層107，雖然蝕刻的化學成分可需要改變以蝕刻目標層107。
當蝕刻操作繼續通過第一複式線路層117，矩形孔洞係於保形膜線路互相交叉之處建立，其餘交叉材料線路則作為光罩。如圖13所示，在完成此蝕刻操作通過兩個複式線路層後，目標層107的部分露出。使用此技術，妥善定義的開口可一路向下蝕刻至接觸窗。
填充材料及平坦化停止層材料層（非晶形碳及氮化矽）的其餘線路隨後作用為光罩，以轉移接觸窗開口進入或通過目標層。兩個複式線路層接著可移除，造成具有非常小接觸窗開口的圖案之目標層。範例結果顯示於圖14（頂視圖）及圖15（橫剖面側視圖）。
因此，此處技術可使初始節距的密度放大四倍，建立可稱作為四重（quad）或複式線路/複式管道（runner）層。這些四重或複式線路層中的兩者係堆疊及交叉（非平行布局），其中雙層皆已平坦化。之後，膜材料的其中一種可加以非等向性蝕刻（移除），使得來自堆疊之多層組合的特定膜之交叉點在蝕刻步驟期間為一擷取點。換句話說，蝕刻特定的隔離層材料，且接著，交叉的層定義材料線路的交叉點，其可加以蝕刻通過兩層進入底層。因此，CD的X維度及CD的Y維度現在定義流程的成效。這些X及Y維度來自頂部堆疊及底部堆疊管道/線路之間。每一個待蝕刻/移除的隔離層材料可為在原子尺度上精確的原子層沉積（ALD）層，其可被視為在或接近材料膜之準確極限。
由於在後續轉移之前切通過隔離層的CMP平坦化步驟，蝕刻/移除ALD材料係可能的。傳統上，在側壁影像轉移流程中，隔離層間的空間係用來轉移圖案。然而，使用此處的技術，使用CMP步驟在雙堆疊心軸上以切通過側壁隔離層的中間。此切通的隔離層隨後在後續的轉移步驟中被移除，而非使用側壁隔離層間的空間作為一硬光罩。傳統上，側壁隔離層係留存且用作轉移圖案的硬光罩。然而，此一傳統的技術有均勻性的問題。例如：來自蝕刻隔離層的圓化效應（rounding effect）不允許在較小的尺寸縮放──或至少不允許均勻性地縮放。
然而，此平坦化步驟，結合此處使用的基板堆疊，防止由於圓化效應產生的非均勻性。藉由具有雙堆疊心軸（或三堆疊心軸），複式堆疊心軸的中部或平坦化停止層可為作用為氮化物CMP停止層材料的SiN層。因此，該心軸係在心軸本身之內設有或建立一CMP停止部。執行此心軸建立，可藉由首先沉積氮化矽膜，及之後在氮化物膜的頂部沉積非晶形碳膜。該氮化物層的高度或厚度可選擇使得CMP步驟在一優化的點可切進入隔離層，以移除隔離層上部分的圓化效應（圓頭隔離物邊緣之下及任何心軸底腳（footer）之上的一個點）。這幫助提供具有基本上矩形橫剖面的氮化物管道或線路。這幫助提供對於堆疊複式線路、節距降低層之平滑的、平坦的表面。
在某些實施例中，氧化物或類氧化物（oxide-like）膜可沉積在氮化物膜下方，這可消除從蝕刻預圖案以產生複式線路心軸所產生的任何底腳問題。因此，氧化物或類氧化物膜係加以選擇以蝕刻成如同一種氧化物，使得當轉移圖案至底層時，任何突出的腳將不會阻擋最終氧化物膜的蝕刻。
其他實施例包括圖案化基板的方法。該方法包括在底層上設置第一圖案的心軸。該心軸具有至少兩層，包含置於一心軸底層上的一心軸頂層。執行一沉積製程，沉積保形膜在心軸及底層的曝露表面上。保形膜的厚度可選擇性地與心軸的寬度約為相等。在其他實施例中，保形膜的厚度可為大於或小於心軸的寬度。某些實施例可包括具有具備高縱橫比（例如5:1或10:1等）的側壁隔離層，因為從保形膜建立的側壁隔離層將由材料在兩側支持。
非等向性散射蝕刻保形膜使得該保形膜從心軸頂部表面及從底層在保形膜的側壁部分間的位置移除。平坦化填充層係加以沉積，填充由心軸和保形膜隔離層之間所定義的空間。基板係平坦化，使得基板上的材料往下移除至心軸底層的頂部表面，如此以造成心軸底層、保形膜材料、及平坦化填充材料的平行線路。
實施例亦可包括提供第二圖案的第二心軸，其配置於基板上使得第二心軸的線路與心軸底層、保形膜材料、及平坦化填充材料的平行線路交叉。第二心軸具有包含第二心軸頂層及第二心軸底層的至少兩層。執行第二沉積製程，沉積第二保形膜至第二心軸的曝露表面上。第二保形膜的厚度係等於、小於、或大於第二心軸的寬度。第二保形膜係加以非等向性蝕刻，使得第二保形膜從第二心軸的頂部表面及從第二保形膜的側壁部分間移除。第二平坦化填充層係加以沉積，填充由第二心軸及第二保形膜隔離層之間所定義的空間。基板係平坦化使得基板上的材料往下移除至第二心軸底層的頂部表面。
此實施例亦可包括利用第二心軸及第二平坦化填充層為蝕刻光罩，蝕刻第二保形膜及保形膜。或者，該第二心軸及心軸係使用第二保形膜及第二平坦化填充層為蝕刻光罩而加以蝕刻，或第二平坦化填充層及平坦化填充層係使用第二心軸及第二保形膜為蝕刻光罩而加以蝕刻。此第一圖案可包括1:3間距比例使得心軸間距離係約為心軸寬度的三倍。要注意的是，可選擇其他間距圖案且造成各種不同的線路寬度。在此的技術亦能夠使用具備高縱橫比及/或非常小厚度的保形膜。亦要注意的是，任何數量的光罩、切割的光罩、或圖案可沉積在平行線路（或線路片段）之平坦化基板的頂部上。例如：頂部光罩層可只定義少數接觸窗位置用以轉移，而基板的其餘部分則加以遮罩。在另一個例子中，相對大陣列的點係轉移至底層。
在另一個實施例中，圖案化基板的方法包括提供一基板，該基板具有位於目標層上之第一結構的凸紋圖案。第一結構凸紋圖案中的第一結構包含至少二材料層，包括位於下部層之上的一上部層。下部層由第一材料構成。第一結構具有預定的寬度及具有定義彼此間水平距離的平行細長結構。執行第一線路產生序列，轉換第一結構的凸紋圖案為第一平坦化複式線路層，其包括由第二材料及第三材料的線路交替界定之第一材料的平行線路。提供或建立第二結構的凸紋圖案並置於該第一平坦化複式線路層上。第二結構的凸紋圖案包含至少兩材料層，包括置於第二下部層上的第二上部層。該下部層係由第四材料構成。第二結構具有預定的寬度及包括定義彼此間水平距離的平行細長結構。第二結構係定向成使得第二結構與第一材料的平形線路高度不同地交叉。執行第二線路生成序列，轉換第二結構的凸紋圖案為第二平坦化複式線路層，其包括由第五材料及第六材料之線路交替界定之第四材料的平行線路。
第一線路生成序列可包括：藉由原子層沉積保形地沉積氧化物膜於第一結構的曝露表面上及下層目標層的曝露表面上；蝕刻氧化物膜以從該氧化物膜側壁沉積物之間和第一結構的水平表面移除氧化物膜；沉積非晶形碳於基板上使得非晶形碳填充由氧化物膜的側壁沉積物之間所定義的空間；及藉由化學機械研磨平坦化基板，使得平坦化停止在下部層上。額外的步驟可包括非等向性蝕刻該氧化物膜通過第一平坦化複式線路層及第二平坦化複式線路層兩者。每個平行細長結構間的水平距離可為相等於第一結構預定寬度的三倍。第一材料可為氧化物，第二材料可為氮化物，及第三材料可為非晶形碳。第一材料和第四材料係相同的材料，其中第二材料和第五材料係相同的材料，且其中第三材料和第六材料係相同的材料。
因此，圖案密度可增加（四倍地增加），以建立高解析度接觸窗開口、槽、溝、及其他的特徵部。
在之前的描述已說明具體的細節，諸如製程系統的特殊幾何形狀及使用其中的各種元件及製程的描述。然而，應當被理解，在此的技術可在背離這些具體細節的其他實施例中實行，及這些細節係以解釋而非限制為目的。在此揭露的實施例已參考附圖描述。相似地，為了解擇的目的，說明具體數字、材料、及結構以提供完整的理解。僅管如此，實施例可不以此具體細節實施。具有基本上同樣功能性結構之元件以類似的參考符號表示，及因此任何冗餘的描述可省略。
各種操作，為了有助於理解各種實施例，以多個分立操作來描述。描述的順序不應被解釋為暗示這些操作係必然順序相關的。尤其，這些操作不需以陳述的順序執行。描述的操作可以不同於提及之實施例的順序執行。各種額外的操作可被執行，及/或已敘述的操作於其他實施例中可被省略。
根據本發明，「基板」或「目標基板」在此用於泛指稱將處理的物件。基板可包括元件的任何材料部分或結構，特別是半導體或其他電子元件，及例如，可為基底基板結構，諸如半導體晶圓、倍縮光罩、或基底基板結構之上或覆蓋基底基板結構的一層，諸如薄膜。因此，基板係非限於任何特定的基底結構、底層或覆蓋層、圖案化或非圖案化，而是，係設想以包括任何這樣的層或基底結構，及層及/或基底結構的任何組合。描述可論及特定的基板類型，但此係僅用於說明用途。
精於本項技術之人士亦將了解對於上所述技術的操作，可做出許多變化，且仍達到本發明的相同目標。這些變化係意圖由此揭露內容之範圍所包含。因此，前述本發明實施例之描述係非意圖限制，而是本發明實施例之任何限制係呈現於以下專利申請範圍中。
103‧‧‧預圖案
105‧‧‧基板
107‧‧‧目標層
110‧‧‧第一結構
112‧‧‧上材料層
115‧‧‧平坦化停止層
117‧‧‧第一複式線路層
120‧‧‧第一保形膜
121‧‧‧側壁隔離層
122‧‧‧項目
130‧‧‧填充材料
140‧‧‧第二平坦化停止層
147‧‧‧第二複式線路層
150‧‧‧第二保形膜材料
160‧‧‧第二填充材料
本發明的各種實施例之更完整的理解及伴隨其中的許多優點，參照以下詳細說明，特別是結合隨附圖式考量時，將更容易理解。圖式係未必按照比例，而是將重點放在說明特徵、原理和概念上。
根據在此揭露的實施例，圖1係顯示製造流程的一示例基板區塊之橫剖面示意側視圖。
根據在此揭露的實施例，圖2係顯示製造流程的一示例基板區塊之橫剖面示意側視圖。
根據在此揭露的實施例，圖3係顯示製造流程的一示例基板區塊之橫剖面示意側視圖。
根據在此揭露的實施例，圖4係顯示製造流程的一示例基板區塊之橫剖面示意側視圖。
根據在此揭露的實施例，圖5係顯示製造流程的一示例基板區塊之橫剖面示意側視圖。
根據在此揭露的實施例，圖6係顯示製造流程的一示例基板區塊之橫剖面示意側視圖。
根據在此揭露的實施例，圖7係顯示製造流程的一示例基板區塊之橫剖面示意側視圖。
根據在此揭露的實施例，圖8係顯示製造流程的一示例基板區塊之橫剖面示意透視圖。
根據在此揭露的實施例，圖9係顯示製造流程的一示例基板區塊之橫剖面示意側視圖。
根據在此揭露的實施例，圖10係顯示製造流程的一示例基板區塊之橫剖面示意透視圖。
根據在此揭露的實施例，圖11係顯示製造流程的一示例基板區塊之橫剖面示意頂視圖。
根據在此揭露的實施例，圖12係顯示製造流程的一示例基板區塊之橫剖面示意頂視圖。
根據在此揭露的實施例，圖13係顯示製造流程的一示例基板區塊之橫剖面示意頂視圖。
根據在此揭露的實施例，圖14係顯示製造流程的一示例基板區塊之橫剖面示意頂視圖。
根據在此揭露的實施例，圖15係顯示製造流程的一示例基板區塊之橫剖面示意側視圖。
105‧‧‧基板
107‧‧‧目標層
117‧‧‧第一複式線路層
147‧‧‧第二複式線路層

Claims (20)

  1. 一種圖案化基板的方法，該方法包含： 提供一基板，該基板具有位於一目標層上的第一結構，該等第一結構具有定向於一第一方向的平行細長結構，該等第一結構包含至少二材料層，該至少二材料層包括置於一平坦化停止層上之一上材料層，該等平行細長結構的每個細長結構具有一預定的寬度及具有一定位，該定位定義等於該預定寬度三倍的彼此間水平距離； 沉積一第一保形膜至該等第一結構的曝露表面上及該目標層的曝露表面上，該保形膜具有約等於該預定寬度之一沉積厚度； 非等向性蝕刻該第一保形膜，使得來自該保形膜之材料從該上材料層的一頂部表面移除，及從該目標層表面介於該保形膜之側壁沉積物間的位置移除； 沉積一填充材料，其填入由該保形膜之該等側壁沉積物間定義的空間； 藉由移除保形膜材料、填充材料、及該上材料層，平坦化該基板，使得一實質平坦的表面係於該平坦化停止層的一上水平表面形成； 提供第二結構，該第二結構位於該實質平坦的表面上，該等第二結構具有定向於一第二方向的第二平行細長結構，該等第二結構包含至少二不同材料層，該至少二不同材料層包括置於一第二平坦化停止層上之一第二上材料層，第二平行細長結構的每個第二細長結構具有等於該預定寬度之寬度，及具有定義等於該預定寬度三倍的彼此間水平距離之定位； 沉積一第二保形膜至該等第二結構的曝露表面上及該實質平坦的表面的曝露表面上；該第二保形膜具有約等於該預定寬度之一沉積厚度； 非等向性蝕刻該第二保形膜，使得來自該第二保形膜之材料自該第二上材料層的一頂部表面移除，及自該實質平坦的表面介於該第二保形膜之側壁沉積物間的位置移除； 沉積一第二填充材料，其填入由該第二保形膜之該等側壁沉積物間定義的空間；及 藉由移除第二保形膜材料、第二填充材料、及該第二上材料層，平坦化該基板，使得一第二實質平坦的表面於該第二平坦化停止層的一上水平表面形成。
  2. 如申請專利範圍第1項之圖案化基板的方法，其中該第二方向配置平行細長結構，以與來自該等第一結構的平行細長結構以不同高度交叉。
  3. 如申請專利範圍第2項之圖案化基板的方法，其中平行細長結構交叉的角度係約互相正交。
  4. 如申請專利範圍第1項之圖案化基板的方法，更包含： 施行一接觸蝕刻操作，其非等向性蝕刻該第二保形膜材料及保形膜材料。
  5. 如申請專利範圍第1項之圖案化基板的方法，其中該上材料層係由不同於該平坦化停止層之材料構成。
  6. 如申請專利範圍第1項之圖案化基板的方法，其中平坦化包括實施一化學機械研磨（CMP）製程。
  7. 如申請專利範圍第1項之圖案化基板的方法，其中該平坦化停止層包含氮化矽，其中該保形膜材料包含氧化物，及其中該填充材料包含非晶形碳。
  8. 如申請專利範圍第7項之圖案化基板的方法，其中該上材料層係非晶形碳。
  9. 一種圖案化基板的方法，該方法包含： 設置一第一圖案之心軸於一底層之上，該等心軸具有至少兩層，其包括置於一心軸底層上之一心軸頂層； 實施一沉積製程，其沉積一保形膜至該等心軸及該底層的曝露表面上； 非等向性蝕刻該保形膜，使得該保形膜從心軸的頂部表面及從該底層介於該保形膜之側壁部分間的位置移除； 沉積一平坦化填充層，其填入由該等心軸及保形膜隔離層間定義的空間；及 平坦化該基板，使得基板上的材料向下移除至該心軸底層的頂部表面，造成心軸底層、保形膜材料、及平坦化填充材料之平行線路。
  10. 如申請專利範圍第9項之圖案化基板的方法，更包含： 設置一第二圖案的第二心軸，該第二圖案的第二心軸係配置在該基板上使得第二心軸的線路與心軸底層、保形膜材料、及平坦化填充材料的該平行線路交叉，該等第二心軸具有至少兩層，該至少兩層包括一第二心軸頂層及一第二心軸底層； 實施一第二沉積製程，其沉積一第二保形膜至該等第二心軸的曝露表面上； 非等向性蝕刻該第二保形膜，使得該第二保形膜從第二心軸的頂部表面及從該第二保形膜之側壁部分間移除； 沉積一第二平坦化填充層，其填入由該等第二心軸及第二保形膜隔離層間定義的空間；及 平坦化該基板，使得基板上的材料向下移除至該第二心軸底層的頂部表面。
  11. 如申請專利範圍第10項之圖案化基板的方法，更包含：使用第二心軸及該第二平坦化填充層為一蝕刻光罩，蝕刻該第二保形膜及該保形膜。
  12. 如申請專利範圍第10項之圖案化基板的方法，更包含：使用該第二保形膜及該第二平坦化填充層為一蝕刻光罩，蝕刻該等第二心軸及該等心軸。
  13. 如申請專利範圍第10項之圖案化基板的方法，更包含：使用第二心軸及該第二保形膜為一蝕刻光罩，蝕刻該第二平坦化填充層及該平坦化填充層。
  14. 如申請專利範圍第10項之圖案化基板的方法，其中該第一圖案包括一1:3的間距比例，使得心軸間的距離係心軸寬度約三倍。
  15. 一種圖案化基板的方法，該方法包含： 提供一基板，該基板具有置於一目標層上之第一結構的一凸紋圖案，第一結構的該凸紋圖案中的該等第一結構包含至少二材料層，該至少二材料層包括置於一下部層上的一上部層，該下部層由一第一材料組成，該第一結構具有一預定的寬度及具有定義彼此間一水平距離的平行細長結構； 實施一第一線路生成序列，其轉換第一結構的該凸紋圖案至一第一平坦化複式線路層，其具有由一第二材料及一第三材料的線路交替界定的第一材料之平行線路； 設置第二結構的一凸紋圖案，其位於該第一平坦化複式線路層上，第二結構的該凸紋圖案包含至少二材料層，該至少二材料層包括位於一第二下部層上之一第二上部層，該下部層由一第四材料組成，該等第二結構具有一預定的寬度及具有定義彼此間一水平距離的平行細長結構，該第二結構係定向成使得第二結構與該第一材料的該等平行線路以不同高度交叉；及 實施一第二線路生成序列，其轉換第二結構的該凸紋圖案為一第二平坦化複式線路層，其具有由一第四材料及一第六材料的線路交替界定之第四材料的平行線路。
  16. 如申請專利範圍第15項之圖案化基板的方法，其中該第一線路生成序列包含： 藉由原子層沉積保形地沉積一氧化物膜至該等第一結構的曝露表面上及下層目標層之曝露表面上； 蝕刻該氧化物膜以從該氧化物膜的側壁沉積物之間和該等第一結構的水平表面移除氧化物膜； 沉積非晶形碳至該基板上，使得非晶形碳填入由該氧化物膜的該等側壁沉積物間定義的空間；及 藉由化學機械研磨平坦化該基板，使得平坦化停止於該下部層上。
  17. 如申請專利範圍第16項之圖案化基板的方法，更包含： 非等向性蝕刻該氧化物膜通過該第一平坦化複式線路層及該第二平坦化複式線路層兩者。
  18. 如申請專利範圍第17項之圖案化基板的方法，其中每個平行細長結構間的該水平距離係等於該等第一結構之該預定寬度三倍。
  19. 如申請專利範圍第15項之圖案化基板的方法，其中該第一材料係氧化物，該第二材料係氮化物，及該第三材料係非晶形碳。
  20. 如申請專利範圍第19項之圖案化基板的方法，其中該第一材料及該第四材料係一相同的材料，其中該第二材料及該第五材料係一相同的材料，及其中該第三材料及該第六材料係一相同的材料。
TW104105536A 2014-02-23 2015-02-17 藉由交叉多重圖案化層以增加圖案密度的方法 TWI545622B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201461943483P 2014-02-23 2014-02-23

Publications (2)

Publication Number Publication Date
TW201545204A TW201545204A (zh) 2015-12-01
TWI545622B true TWI545622B (zh) 2016-08-11

Family

ID=53878870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105536A TWI545622B (zh) 2014-02-23 2015-02-17 藉由交叉多重圖案化層以增加圖案密度的方法

Country Status (4)

Country Link
US (1) US9240329B2 (zh)
KR (1) KR101860249B1 (zh)
TW (1) TWI545622B (zh)
WO (1) WO2015126812A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352304B (zh) * 2015-09-24 2022-03-08 东京毅力科创株式会社 形成用于亚分辨率衬底图案化的刻蚀掩模的方法
KR102323660B1 (ko) * 2015-10-13 2021-11-08 삼성전자주식회사 반도체 소자 제조 방법
CN108369899B (zh) 2015-11-20 2023-11-17 东京毅力科创株式会社 形成用于亚分辨率基板图案化的蚀刻掩模的方法
KR102387944B1 (ko) 2015-12-24 2022-04-18 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
SG11201806451VA (en) * 2016-01-29 2018-08-30 Tokyo Electron Ltd Method and system for forming memory fin patterns
KR102394042B1 (ko) 2016-03-11 2022-05-03 인프리아 코포레이션 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
US10056265B2 (en) * 2016-03-18 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Directed self-assembly process with size-restricted guiding patterns
TWI661466B (zh) 2016-04-14 2019-06-01 日商東京威力科創股份有限公司 使用具有多種材料之一層的基板圖案化方法
KR102328551B1 (ko) * 2016-04-29 2021-11-17 도쿄엘렉트론가부시키가이샤 복수의 재료의 층을 이용하여 기판을 패터닝하는 방법
CN109844905B (zh) * 2016-10-20 2023-01-13 东京毅力科创株式会社 减小通孔至栅格图案化中的套准误差的方法
CN109983564B (zh) * 2016-11-16 2023-05-02 东京毅力科创株式会社 亚分辨率衬底图案化的方法
US10056292B2 (en) * 2016-11-22 2018-08-21 Globalfoundries Inc. Self-aligned lithographic patterning
US10056291B2 (en) 2016-11-23 2018-08-21 Globalfoundries Inc. Post spacer self-aligned cuts
US9881794B1 (en) 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor methods and devices
US10762940B2 (en) 2016-12-09 2020-09-01 Integrated Magnetoelectronics Corporation Narrow etched gaps or features in multi-period thin-film structures
US9887127B1 (en) * 2016-12-15 2018-02-06 Globalfoundries Inc. Interconnection lines having variable widths and partially self-aligned continuity cuts
US10163633B2 (en) 2017-03-13 2018-12-25 Globalfoundries Inc. Non-mandrel cut formation
DE102017127686A1 (de) 2017-03-15 2018-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung
US10157776B2 (en) 2017-03-15 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
EP3419047A1 (en) * 2017-06-22 2018-12-26 IMEC vzw A method for patterning a target layer
EP3704737A4 (en) * 2017-11-03 2021-07-07 INTEL Corporation TECHNIQUES FOR FORMING INTERCONNECTION HOLES AND OTHER INTERCONNECTIONS FOR INTEGRATED CIRCUIT STRUCTURES
US11075079B2 (en) * 2017-11-21 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Directional deposition for semiconductor fabrication
US10593870B2 (en) 2017-12-14 2020-03-17 International Business Machines Corporation Sidewall image transfer on magnetic tunnel junction stack for magnetoresistive random-access memory patterning
KR102460716B1 (ko) 2017-12-26 2022-10-31 삼성전자주식회사 집적회로 소자의 제조 방법
WO2019195422A1 (en) * 2018-04-03 2019-10-10 Tokyo Electron Limited Subtractive interconnect formation using a fully self-aligned scheme
KR20200011174A (ko) * 2018-07-24 2020-02-03 에스케이하이닉스 주식회사 대칭형 구조를 갖는 전도성 패턴들을 갖는 반도체 소자
US10910381B2 (en) * 2018-08-01 2021-02-02 Applied Materials, Inc. Multicolor approach to DRAM STI active cut patterning
EP3671822A1 (en) * 2018-12-20 2020-06-24 IMEC vzw Self-aligned contact hole and pillar array patterning
CN111640660B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11107728B2 (en) 2019-05-22 2021-08-31 International Business Machines Corporation Interconnects with tight pitch and reduced resistance
US11049721B2 (en) 2019-07-31 2021-06-29 Tokyo Electron Limited Method and process for forming memory hole patterns
US11195995B2 (en) 2020-01-06 2021-12-07 International Business Machines Corporation Back-end-of-line compatible processing for forming an array of pillars
US11024511B1 (en) 2020-04-21 2021-06-01 Winbond Electronics Corp. Patterning method
EP4147269A4 (en) 2020-05-06 2024-06-05 Inpria Corporation MULTIPLE PATTERNING WITH ORGANOMETALLIC PHOTOSTRUCTURING LAYERS WITH INTERMEDIATE FREEZING STEPS
US11776812B2 (en) 2020-05-22 2023-10-03 Tokyo Electron Limited Method for pattern reduction using a staircase spacer
CN113725081B (zh) * 2021-08-30 2024-08-06 上海华力微电子有限公司 一种改善nand闪存有源区光刻显影缺陷的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618383A (en) * 1994-03-30 1997-04-08 Texas Instruments Incorporated Narrow lateral dimensioned microelectronic structures and method of forming the same
US6576537B2 (en) * 2001-08-08 2003-06-10 Vanguard International Semiconductor Corp. Flash memory cell and method for fabricating a flash memory cell
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
KR100714305B1 (ko) 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
KR100744683B1 (ko) * 2006-02-27 2007-08-01 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US8802451B2 (en) * 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
US7838341B2 (en) * 2008-03-14 2010-11-23 Ovonyx, Inc. Self-aligned memory cells and method for forming
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US7972959B2 (en) 2008-12-01 2011-07-05 Applied Materials, Inc. Self aligned double patterning flow with non-sacrificial features
US8455364B2 (en) 2009-11-06 2013-06-04 International Business Machines Corporation Sidewall image transfer using the lithographic stack as the mandrel
US8222140B2 (en) * 2009-12-23 2012-07-17 Intel Corporation Pitch division patterning techniques
US8673165B2 (en) * 2011-10-06 2014-03-18 International Business Machines Corporation Sidewall image transfer process with multiple critical dimensions
US8956942B2 (en) * 2012-12-21 2015-02-17 Stmicroelectronics, Inc. Method of forming a fully substrate-isolated FinFET transistor
US9437447B2 (en) * 2014-02-23 2016-09-06 Tokyo Electron Limited Method for patterning a substrate for planarization
US9412822B2 (en) * 2014-03-07 2016-08-09 Globalfoundries Inc. Methods of forming stressed channel regions for a FinFET semiconductor device and the resulting device

Also Published As

Publication number Publication date
KR101860249B1 (ko) 2018-05-21
TW201545204A (zh) 2015-12-01
WO2015126812A1 (en) 2015-08-27
US9240329B2 (en) 2016-01-19
KR20160115970A (ko) 2016-10-06
US20150243518A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
TWI545622B (zh) 藉由交叉多重圖案化層以增加圖案密度的方法
TWI625764B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
TWI622861B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
KR101860251B1 (ko) 평탄화를 위해 기판을 패터닝하는 방법
TWI657534B (zh) 半導體製程及形成罩幕圖案之方法
TWI676292B (zh) 一種在基底上製造半導體裝置之鰭結構的方法
TWI633583B (zh) 形成記憶體fin圖案的方法與系統
TWI661466B (zh) 使用具有多種材料之一層的基板圖案化方法
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
TWI391988B (zh) 利用間距減縮製造裝置之方法及相關結構
US10366890B2 (en) Method for patterning a substrate using a layer with multiple materials
TWI731143B (zh) 基於蝕刻之基板平坦化方法
TW202123340A (zh) 在晶圓上增加圖案密度的方法
TWI721231B (zh) 次解析度基板圖案化方法
US11854806B2 (en) Method for pattern reduction using a staircase spacer
TWI545618B (zh) 用於平坦化之基板圖案化方法
JP2009094379A (ja) 半導体装置の製造方法
TWI224363B (en) Manufacturing method for semiconductor pitch
KR101103809B1 (ko) 반도체 소자의 제조 방법