TWI657534B - 半導體製程及形成罩幕圖案之方法 - Google Patents

半導體製程及形成罩幕圖案之方法 Download PDF

Info

Publication number
TWI657534B
TWI657534B TW106132414A TW106132414A TWI657534B TW I657534 B TWI657534 B TW I657534B TW 106132414 A TW106132414 A TW 106132414A TW 106132414 A TW106132414 A TW 106132414A TW I657534 B TWI657534 B TW I657534B
Authority
TW
Taiwan
Prior art keywords
layer
mask
mandrels
dummy
spacer layer
Prior art date
Application number
TW106132414A
Other languages
English (en)
Other versions
TW201830576A (zh
Inventor
蘇怡年
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201830576A publication Critical patent/TW201830576A/zh
Application granted granted Critical
Publication of TWI657534B publication Critical patent/TWI657534B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在一些實施例中，一半導體製程之方法包括共形地形成間隔物層於設置在罩幕層上之複數個心軸(mandrels)上。上述間隔物層於相鄰之上述心軸的相對側壁之間定義出複數個溝槽。上述半導體製程之方法亦包括以虛設材料填充此些溝槽、移除此些溝槽中之虛設材料之第一部分以於上述虛設材料中形成複數個開口、以第一材料填充上述複數個開口、移除此些溝槽中之虛設材料之剩餘部分以及於移除上述虛設材料之步驟之後移除上述複數個心軸。

Description

半導體製程及形成罩幕圖案之方法
本發明實施例係有關於一種半導體製程之方法，且特別有關於一種形成罩幕圖案之方法。
因為各類電子元件(例如：電晶體、二極體、電阻器、電容器等)之積體密度(integration density)不斷地被優化，半導體工業經歷了快速的成長。大體而言，持續降低之最小特徵尺寸(minimum feature size)使得在既定面積下所能容納之元件增加，而可改善積體密度。
隨著特徵尺寸在先進的半導體製程中持續地縮減，傳統之微影技術可能無法針對預期之節距尺寸提供足夠的解析度。多重圖案化技術(Multiple-patterning techniques，例如：自對準雙圖案法(self-aligned double-patterning，SADP)、自對準四重圖案法(self-aligned quadruple patterning，SAQP))可被用來圖案化具有小節距尺寸之罩幕層。由多重圖案化所定義之罩幕層圖案可能須被截切(cut，例如：當圖案化的罩幕層於後續製程中將被用來形成導電元件時)。截切罩幕(cut mask)係被用來形成截切圖案(cut pattern)。截切罩幕之形成存在著挑戰。於此技藝中需要更好的方法來形成截切罩幕。
本發明實施例包括一種半導體製程之方法。上述方法包括共形地形成間隔物層於設置在罩幕層上之複數個心軸(mandrels)上，其中上述間隔物層於相鄰之上述心軸的相對側壁之間定義出複數個溝槽；以虛設材料填充此些溝槽；移除此些溝槽中之虛設材料之第一部分，以於上述虛設材料中形成複數個開口。上述方法亦包括以第一材料填充上述複數個開口；移除此些溝槽中之虛設材料之剩餘部分；以及於移除上述虛設材料之步驟之後移除上述複數個心軸。
本發明實施例亦包括一種形成罩幕圖案之方法。上述方法包括形成複數個心軸於罩幕層上；形成複數個間隔物於上述複數個心軸之側壁上，其中相鄰之上述心軸的相對側壁上的間隔物之間係形成了複數個溝槽；以犧牲材料填充此些溝槽。上述方法亦包括以第一材料取代上述犧牲材料之第一部分；移除上述犧牲材料之剩餘部分；移除上述複數個心軸；以及自上述間隔物及第一材料轉移第一圖案至上述罩幕層。
本發明實施例又包括一種半導體製程之方法。上述方法包括共形地形成間隔物層於設置在罩幕層上之複數個心軸上；至少部分地使用旋轉塗佈沉積法或流動式化學氣相沉積法沉積犧牲材料於上述間隔物層及罩幕層上，其中上述犧牲材料包括氧化矽碳化物、氧化矽或金屬氧化物，其中上述犧牲材料填充上述複數個心軸之相鄰的心軸之間的溝槽；移除上述犧牲材料之頂部以露出上述間隔物層之上表面。上述方法亦包括進行至少一圖案化及蝕刻製程以移除上述犧牲材料之第一 部分而形成開口於上述犧牲材料中。上述進行至少一圖案化及蝕刻製程之步驟包括形成第一蝕刻罩幕以露出位於第一位置之犧牲材料，其中上述第一蝕刻罩幕具有第一長度及第一寬度；以及於形成上述第一蝕刻罩幕之步驟之後選擇性地移除位於上述第一位置之犧牲材料。上述方法亦包括使用第一材料填充上述開口。上述填充開口之步驟包括使用原子層沉積法沉積第一材料於上述間隔物層以及罩幕層上，其中上述第一材料包括氮化矽、氧化矽或氧化鈦；以及移除上述第一材料之頂部以露出上述犧牲材料之剩餘部分之上表面。上述方法亦包括移除上述犧牲材料之剩餘部分；以及移除上述複數個心軸。
100、200、300‧‧‧半導體裝置
110、113、115‧‧‧心軸層
103、210、310、410‧‧‧硬罩幕層
120、122、122’、122A3、122B‧‧‧間隔物
121‧‧‧間隔物層
123、123’‧‧‧溝槽
130‧‧‧虛設插塞
131‧‧‧虛設材料
133、133’、143、513、515‧‧‧開口
140‧‧‧第一罩幕層
150‧‧‧第二罩幕層
160‧‧‧光阻
170‧‧‧截切材料
170U‧‧‧截切材料之上表面
510‧‧‧介電層
610‧‧‧蝕刻停止層
710‧‧‧半導體層
1000‧‧‧半導體製程
1010、1020、1030、1040、1050、1060‧‧‧步驟
H‧‧‧高度
W‧‧‧寬度
X‧‧‧長度
Y‧‧‧寬度
A-A‧‧‧切割線
P1、P2、P3‧‧‧圖案
以下將配合所附圖式詳述本發明實施例之各層面。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。
第1圖根據一些實施例繪示出半導體裝置之剖面圖。
第2圖根據一些實施例繪示出另一半導體裝置之剖面圖。
第3-8、9A-9B、10、11A-11B、12、13A-15A、13B-15B、16-18圖根據一實施例繪示出半導體裝置在半導體製程之各階段的剖面圖。
第19-23、24A-24B、25、26A-26B、27、28A-28B、29、30A-30B、31A-31B、32-34圖根據另一實施例繪示出半導體裝置在半導體製程之各階段的剖面圖。
第35-37圖根據又一實施例繪示出半導體裝置在半導體製 程之各階段的立體圖。
第38圖根據一些實施例繪示出半導體製程之流程圖。
以下公開許多不同的實施方法或是例子來實行本發明實施例之不同特徵。以下描述具體的元件及其排列以闡述本發明實施例。當然這些實施例僅用以例示，且不該以此限定本發明實施例的範圍。例如，在說明書中提到第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也包括於第一特徵與第二特徵之間另外有其他特徵的實施例，亦即，第一特徵與第二特徵並非直接接觸。
此外，其中可能用到與空間相關用詞，例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
於此討論之實施例係關於半導體製程，且特別有關於在先進的半導體製程節點中(例如：24nm、14nm、10nm、7nm或更小之節點)用於圖案化(例如：產生截切圖案)之罩幕層的形成。
第1圖根據一些實施例繪示出半導體裝置100在半導體製程之某階段的剖面圖。如第1圖所示，半導體裝置100包括位於一或多個半導體層710之上的蝕刻停止層(ESL)610、位 於蝕刻停止層610之上的介電層510(例如：低介電常數介電層510)以及依序形成於介電層510之上的三個罩幕層(例如：硬罩幕層210、310及410)。心軸層115係形成於硬罩幕層210之上。
一或多個半導體層710可為或包括半導體基板(亦可稱為基板)。基板可包括結晶矽(crystalline silicon)基板(例如：晶圓)，然而亦可使用其他適當之元素半導體，如適當之化合物半導體(例如：砷化鎵(gallium arsenide)、碳化矽(silicon carbide)、砷化銦(indium arsenide)、磷化銦(indium phosphide)或類似之材料)、或適當之合金半導體(例如：碳化矽鍺(silicon germanium carbide)、磷砷化鎵(gallium arsenic phosphide)或磷化銦鎵(gallium indium phosphide))或類似之材料。此外，基板可包括磊晶層(epi-layer)，可被施加應力以強化效能，及/或可包括絕緣層上矽(silicon-on-insulator，SOI)結構。可於基板之中或之上形成如主動裝置(例如：電晶體)及/或非主動裝置(例如：電阻器、電容器、二極體及類似之裝置)之電子裝置。此外，一或多個半導體層710可包括位於半導體基板及電子裝置之上的金屬層。金屬層可包括互連結構(例如：導電線及/或導孔(via))，其可連接電子裝置以根據設計需求實現某些功能。舉例而言，本揭露所揭示之製程可被用來形成連接至一或多個半導體層710中之電子裝置及/或互連結構的導電元件(例如：導線及/或導孔)。另舉一例，一或多個半導體層710可包括於預先之圖案化製程中所形成之半導體鰭結構(例如：鰭式場效電晶體(FinFETs)之鰭結構)，而本揭露所揭示之製程可被用來形成用於鰭結構之截切圖案。
蝕刻停止層610係由相對於其上之介電層510具有高蝕刻選擇性之材料所形成，因此蝕刻停止層610可被用來停止介電層510之蝕刻。蝕刻停止層610可包括SiC、SiN、SiON、SiCN或類似之材料。介電層510可包括氧化矽、氮化矽、低介電常數介電材料(介電常數(k值)約低於3.0、2.5或更低)或其他適當之材料。
在一些實施例中，硬罩幕層210包括SiO、SiN或金屬氧化物(例如：TiO、ZrO、ZrTiO)，且其厚度可約為5nm至22nm。舉例而言，硬罩幕層310包括TiN或金屬氧化物(例如：TiO、ZrO、ZrTiO)，且其厚度可約為5nm至22nm。在一例示性的實施例中，硬罩幕層410包括SiO或SiN，且其厚度可約為5nm至22nm。
舉例而言，心軸層115包括矽(如非晶矽)，且其厚度可約為50nm。另舉一例，心軸層115可包括SiC或SiOC，且可以旋轉塗佈沉積製程或化學氣相沉積製程形成。在一些實施例中，圖案化心軸層115以形成第3圖中之心軸110，其於後續製程中將被用來圖案化其下之其他膜層(例如：硬罩幕層210)。
第2圖根據另一實施例繪示出另一半導體裝置200在半導體製程之某階段的剖面圖。第2圖中之半導體裝置200類似於第1圖中之半導體裝置100，惟其具有依序形成於心軸層115之上的硬罩幕層103以及心軸層113。在一些實施例中，硬罩幕層103包括SiO、SiN或金屬氧化物(例如：TiO、ZrO、ZrTiO)。硬罩幕層103之厚度可約為5nm至22nm。心軸層113之成分及尺寸可類似於心軸層115，但亦有可能為其他成分及尺 寸。第2圖中之半導體裝置200之其他膜層的材料及尺寸可類似於第1圖中之相應的膜層，因此不再詳細地重複說明。此技藝人士可無困難地理解如何變化及修改第1圖及第2圖之半導體裝置。舉例而言，可根據如設計需求或製程技術等因素增加或減少硬罩幕層之數量。舉例而言，可省略第1圖及第2圖中之硬罩幕層210及硬罩幕層410。
第3-18圖根據一實施例繪示出半導體裝置100在半導體製程(例如：圖案化製程)之各階段的剖面圖。在第3-18圖中，具有“B”的圖示編號(例如：第9B圖)代表半導體裝置之上視圖，而具有“A”的圖示編號(例如：第9A圖)代表沿著相應上視圖(例如：第9B圖)之切割線A-A的剖面圖。不具有“A”或“B”的圖示編號(例如：第3圖)繪示與第9A圖相同之剖面圖。應注意的是，為了簡化起見，並未於所有圖示中繪示出半導體裝置100所有的膜層。舉例而言，第3圖僅繪示出心軸110及硬罩幕層210而未繪示出硬罩幕層210下方之其他膜層。當此技藝人士閱讀本揭露時將可無困難地辨識出於圖示中被省略之半導體裝置100之膜層。
如第3圖所示，舉例而言，經由圖案化心軸層(例如：第1圖中之心軸層115或第2圖中之心軸層115)以形成複數個心軸110於硬罩幕層210上。舉例而言，可以微影及蝕刻製程圖案化第1圖中之心軸層115以形成第3圖中之心軸110。可使用包括氟(F)或氯(Cl)之蝕刻製程氣體的乾蝕刻製程以圖案化心軸層115。在一例示性的實施例中，心軸層115包括矽，而使用包括氯的蝕刻製程氣體蝕刻心軸層115。在特定的實施例中，蝕刻 製程氣體係為氣體之組合且可包括Cl2、HBr、N2、CH4、He以及Ar。在另一實施例中，心軸層115包括碳，而使用包括氟(F)、氫(H)或氧(O)之蝕刻製程氣體蝕刻心軸層115。在特定的實施例中，蝕刻製程氣體可為氣體之組合且可包括N2、H2、NH3以及Ar。可使用異向性電漿蝕刻製程圖案化心軸層115。心軸110之寬度W可取決於所使用之半導體製程的節點。舉例而言，W在某特定的製程節點約為22nm，而在另一更先進的製程節點則約為14nm。舉例而言，心軸110之高度H可約為50nm，但亦有可能為其他尺寸。雖然第3圖僅繪示出四個心軸110，應理解的是，可根據半導體裝置之設計形成多於或少於四個心軸。
於此描述之蝕刻製程氣體的實施例僅作為舉例說明而並非用來限定。其他適當之蝕刻製程氣體(包括與於此描述之實施例之氣體不同的氣體)亦為可行的，且應被完全地包括在本揭露之範圍當中。
另舉一例，可以自對準雙圖案製程圖案化第1圖中之心軸層115以形成第3圖中所繪示之心軸110。可使用自對準雙圖案製程形成圖案，其尺寸可小於傳統微影製程可達到之尺寸。在自對準雙圖案製程中，先以微影及蝕刻製程圖案化位於第1圖中心軸層115之上的另一心軸層(未繪示)以形成複數個心軸(未繪示)，其設置在上述另一心軸層及心軸層115之間的罩幕層(未繪示)上。接著，共形地沉積間隔物層(未繪示)於上述複數個心軸及罩幕層上。進行蝕刻製程(例如：異向性蝕刻製程)以移除設置於上述罩幕層之頂表面及上述複數個心軸之頂表面上之間隔物層之部分，而實質上未移除設置於上述複數個心 軸之側壁上的間隔物層。一後續的選擇性蝕刻製程移除上述複數個心軸。間隔物層之剩餘部分(其在上述複數個心軸被選擇性地移除之前係設置在上述複數個心軸的側壁上)係形成了具有小節距(例如：半導體製程節點之臨界尺寸的一半)之複數個間隔物(未繪示)。轉移上述間隔物之圖案至心軸層115上之罩幕層(例如：以異向性蝕刻製程)，並使用上述圖案化的罩幕層圖案化第1圖之心軸層115以形成第3圖中之心軸110。
在另一實施例中，進行自對準四重圖案製程圖案化第2圖中之心軸層115以形成第3圖中之心軸110。可進行自對準雙圖案製程中之製程兩次以實現自對準四重圖案製程。舉例而言，就第2圖中所繪示之半導體裝置200而言，進行一第一自對準雙圖案製程(其類似於前述用來圖案化第1圖中之心軸層115的自對準雙圖案製程)以圖案化第2圖中之心軸層113而形成複數個心軸(未繪示)於罩幕層103之上。上述複數個心軸係被用於一被進行來圖案化第2圖之心軸層115的第二自對準雙圖案製程中，而產生第3圖中所示之心軸110。自對準四重圖案製程所產生之圖案(例如：心軸110)的節距可小於自對準雙圖案製程。
如第4圖所示，形成間隔物層121於心軸110及硬罩幕層210之上。在一些實施例中，間隔物層121包括SiO、SiN或金屬氧化物(例如：TiO)。在所繪示的實施例中，間隔物層121係為共形的(conformal)，且係以如原子層沉積法之共形沉積法形成。亦可使用其他適當之沉積方法(例如：化學氣相沉積法)。在一實施例中，間隔物層121之厚度可約為5nm至22nm，但亦 可能為其他尺寸。在另一實施例中，間隔物層121之厚度係取決於所使用之半導體製程的節點。舉例而言，於某半導體製程節點之間隔物層121的厚度係約為22nm，而於另一較先進的半導體製程節點之間隔物層121的厚度係約為14nm。如第4圖中所繪示，在沉積間隔物層121之後，溝槽123’(例如：凹陷(recesses)、開口(openings)或空的空間)係形成於相鄰的心軸110之間。
接著，如第5圖所示，舉例而言，使用乾蝕刻製程(例如：異向性電漿蝕刻)凹蝕間隔物層121以露出心軸110之上表面及硬罩幕層210之上表面。在間隔物層121包括SiO或SiN的實施例中，以包括氟之蝕刻製程氣體蝕刻間隔物層121。在特定的實施例中，蝕刻製程氣體可為氣體組合，其可包括CF4、CHF3、CH3F、N2、CH4、O2、He及Ar。在間隔物層121包括金屬氧化物(例如：TiO)的實施例中，以包括氯之蝕刻製程氣體蝕刻間隔物層121。在特定的實施例中，蝕刻製程氣體可為氣體組合，其可包括Cl2、HBr、CH4、N2、H2、He、Ar及O2。如第5圖中所示，上述異向性電漿蝕刻製程移除了設置於心軸110之上表面及硬罩幕層210之上表面之上的間隔物層121之部分，而實質上未移除心軸110之側壁上的間隔物層121之剩餘部分。心軸110之側壁上的間隔物層121之剩餘部分亦可稱作間隔物120。設置在相鄰的心軸110之相對側壁上的相鄰的間隔物120之間的空間亦可稱作溝槽123。
如第6圖所示，形成虛設材料131(亦可稱作犧牲材料)於間隔物120、心軸110及硬罩幕層210之上並填充(第5圖所 繪示之)溝槽123。位於溝槽123內之虛設材料131之部分稱為虛設插塞(dummy plug)，於後續製程中將以另一材料取代上述虛設插塞之部分。虛設材料131包括適當之介電材料，例如：旋塗式玻璃(spin-on glass，SOG)(例如：SiOC)、旋塗式介電材料(spin-on dielectric，SOD)(例如：SiO)或旋塗式金屬氧化物(spin-on metal oxide，SOM)(例如：TiO)，且在一些實施例中可使用旋轉塗佈沉積製程沉積虛設材料131。在其他實施例中，虛設材料131包括使用流動式化學氣相沉積(FCVD)製程所沉積之流動氧化物(flowable oxide)(例如：SiO)。可於上述沉積製程之後進行適當之一或多個固化製程以固化所沉積之虛設材料131。
晶圓之包括半導體裝置100之不同的區域可具有不同的圖案密度(例如：心軸密度、溝槽密度等)。上述圖案密度之差異可能造成虛設材料131於晶圓之不同區域上具有不同之厚度(例如：肇因於晶圓之不同的區域中溝槽123可能具有不同數量之虛設材料131)，而產生負載效應(loading effect)。可進行如化學機械研磨製程(chemical mechanical planarization，CMP)之平坦化製程以平坦化虛設材料131之上表面。在另一實施例中，晶圓具有實質上均勻之圖案密度，因此負載效應較小或是沒有負載效應，在這樣的情況下可省略平坦化製程。
然而，藉由使用前文所揭露之用於虛設材料131的材料，在此所揭露的方法中可以化學機械研磨製程有效地降低或消除負載效應。舉例而言，虛設材料131一旦經固化後即具有足夠之硬度並對於化學機械研磨製程具有良好的反應(例如 於化學機械研磨製程之後得到實質上平坦的上表面)。相反地，傳統的製程可能使用旋塗碳(spin-on carbon，SOC)填充溝槽123。因為旋塗碳相對較軟，化學機械研磨製程無法有效地平坦化旋塗碳之不均勻的上表面，因此傳統製程可能無法有效地處理負載效應。
如第7圖所示，移除虛設材料131之頂部以露出心軸110之上表面及間隔物120之上表面。溝槽123(參照第5圖)內的虛設材料131之剩餘部分亦稱為虛設插塞130。可使用包括氟或氯的蝕刻製程氣體進行如乾蝕刻製程之回蝕刻製程以移除虛設材料131之頂部。在一例示性的實施例中，虛設材料131包括旋塗式玻璃(例如：SiOC)或旋塗式介電材料(例如：SiO)，使用包括氟的蝕刻製程氣體蝕刻虛設材料131。在特定的實施例中，使用包括CH3F、C4F6、O2、CF4、He及Ar的蝕刻製程氣體蝕刻旋塗式玻璃。在另一實施例中，虛設材料131包括旋塗式金屬氧化物(例如：TiO)，使用包括氯的蝕刻製程氣體蝕刻虛設材料131。在特定的實施例中，蝕刻製程氣體可為氣體組合，其包括Cl2、HBr、CH4、N2、He及Ar。除了前文所揭露之回蝕刻製程，亦可使用其他適當的製程(例如：化學機械研磨製程)移除虛設材料131之頂部。如第7圖中所示，在移除虛設材料131之頂部之後，心軸110之上表面、虛設插塞130之上表面以及間隔物120之上表面係實質上相互對齊。
第8-11B圖繪示出移除第一位置上(例如：第9A圖中之開口143或第9B圖中之圖案P1、P2及P3所露出之位置)之虛設插塞130的製程步驟。在第8圖中，使用適當的形成方法(例如： 旋轉塗佈沉積製程)依序形成第一罩幕層140(例如：包括碳之旋塗碳層)以及第二罩幕層150(例如：包括SiOC之旋塗式玻璃層)於第7圖中所示的結構之上。在一例示性的實施例中，第一罩幕層140係為旋塗碳層而第二罩幕層150係為旋塗式玻璃層，旋塗碳層140之厚度約為40nm至200nm，而旋塗式玻璃層150之厚度約為10nm至40nm。接著，形成光阻(photo resist，PR)160於第二罩幕層150之上並將之圖案化(例如：以微影製程)。圖案化的光阻160具有長度為X之開口143。在一些實施例中，長度X約為間隔物120之厚度的1至3倍，其中間隔物120的厚度(亦稱為間隔物層121的厚度)係於垂直於心軸110之側壁的方向上量測。
在第9A圖中，以適當的蝕刻製程(例如：異向性電漿蝕刻製程)轉移光阻160之圖案(例如：開口143)至第一罩幕層140(例如：旋塗碳層)及第二罩幕層150(例如：旋塗式玻璃層)，並以如灰化製程(ashing process)或剝除製程(stripping process)移除光阻160。在一些實施例中，第二罩幕層150係為旋塗式玻璃層，以使用包括氟之蝕刻製程氣體的電漿製程蝕刻第二罩幕層150。可使用類似於用來移除包括旋塗式玻璃之虛設材料131之頂部的蝕刻製程氣體(參照第7圖描述)。此外，在一些實施例中，第一罩幕層140係為旋塗碳層，以使用包括H2、N2、O2、NH3、He及Ar之蝕刻製程氣體的電漿製程蝕刻第一罩幕層140。在蝕刻第一罩幕層140及第二罩幕層150之後，開口143延伸至第二罩幕層150及第一罩幕層140中並露出開口143中的虛設插塞130之部分。
第9B圖繪示出第9A圖中所示之結構的上視圖。承前述，第9A圖係為對應第9B圖沿著切割線A-A的剖面圖。三個圖案(例如：開口)P1、P2及P3係繪示於第9B圖中，其中圖案P2係對應於第9A圖中所示之開口143。在上述上視圖中，各圖案具有長度X(亦繪示於第8圖中)及寬度Y。雖然各圖案(例如：P1、P2或P3)在前述的範圍中可具有不同的長度X，所有圖案(例如：P1、P2及P3)可具有相同的寬度Y。寬度Y可約為5nm至50nm(例如：20nm)。根據本揭露之實施例，寬度Y係與用來製造半導體裝置100之半導體製程節點的臨界尺寸(critical dimension，CD)相等。使所有圖案具有相同之寬度Y使得如原子層沉積法之共形沉積製程可被用來填充開口133(參照第11A、11B及12圖)，且可於上述原子層沉積後的後續製程中使截切材料170(參照第12圖)具有平坦的上表面，將於後文詳加敘述。
應注意的是，圖案P1、P2及P3可以不是同時(例如：在一相同的製程步驟中或使用一相同的微影步驟)形成的。舉例而言，P2與P1之間的距離以及P2與P3之間的距離對於微影製程的解析度來說可能太小，因此無法使用單一微影製程同時形成三個圖案P1、P2及P3。作為替代方案，可使用一微影製程形成圖案P2，而使用另一微影製程形成圖案P1及P3。舉例而言，可在第一處理週期(iteration)進行第8-11B圖中所繪示之製程步驟以形成圖案P2並移除圖案P2所露出之虛設插塞130。接著，可在第二處理週期進行第8-11B圖中所繪示之製程步驟以形成圖案P1及P3並移除圖案P1及P3所露出之虛設插塞130。於後文 將參照第10、11A及11B圖描述關於移除圖案(例如：P1、P2或P3)所露出之虛設插塞130的詳細內容。雖然第9B圖繪示三個圖案(例如：P1、P2及P3)，此技藝人士應理解其他數量之圖案以及其他次數之處理週期亦為可行的，且各處理週期中所形成之圖案可根據如設計需求進行調整。
如第10圖所示，自半導體裝置100移除第二罩幕層150(例如：以蝕刻製程或化學機械研磨製程)，並進行蝕刻製程以移除開口143所露出之虛設插塞130之部分(例如：亦可參照第9B圖中的圖案P2)，而於被移除的虛設插塞130之部分本來所在的位置上形成一或多個開口133。在一些實施例中，以使用包括氯或氟的蝕刻製程氣體之乾蝕刻製程(例如：電漿製程)移除開口143所露出之虛設插塞130。在一例示性的實施例中，虛設插塞130包括旋塗式玻璃(例如：SiOC)或旋塗式介電材料(例如：SiO)，使用包括氟的蝕刻製程氣體蝕刻虛設插塞130。在另一實施例中，虛設插塞130包括旋塗式金屬氧化物(例如：TiO)，使用包括氯的蝕刻製程氣體蝕刻虛設插塞130。在所繪示的實施例中，相對於間隔物120，蝕刻製程氣體對於虛設插塞130具有高蝕刻選擇性(例如：虛設插塞130相對於間隔物120之選擇性大於50)，因此蝕刻製程氣體移除開口143所露出之虛設插塞130而實質上未損害間隔物120。
如第11A及11B圖所示，以蝕刻製程移除第一罩幕層140。可以使用包括H2、N2或O2之蝕刻製程氣體的乾蝕刻製程移除第一罩幕層140(例如：旋塗碳層)。第11B圖繪示出對應於第11A圖的上視圖。應注意的是，於第10圖中僅移除了開口 143(例如：圖案P2)所露出之虛設插塞130之部分，因此開口133係被繪示成虛設插塞130之剩餘部分中的小矩形/正方形。雖然於第11B圖中所繪示之開口133係為矩形或正方形，開口133的形狀可以不是完美的矩形或正方形，且開口133可為其他形狀。此外，如第11B圖之上視圖所示，因為開口133露出了下方的硬罩幕層210(參照第11A圖)，在開口133中硬罩幕層210是可見的。
應注意的是，如前文參照第9B圖之內容所述，可能不是在同一製程步驟或處理週期中形成第11B圖中之所有開口133。舉例而言，在使用圖案P2(參照第9B圖)的第一處理週期中形成設置於切割線A-A上之開口133，其中各處理週期遵循第8-11B圖中所繪示之製程步驟。接著，在另一處理週期中使用圖案P1及P3(參照第9B圖)形成其他開口133(例如：不在切割線A-A上的開口)。
接著，如第12圖所示，形成截切材料170(亦稱為第一材料)於心軸110、間隔物120、虛設插塞130(剩餘部分)及硬罩幕層210之上。截切材料170亦填充前述之移除虛設插塞之製程所產生之開口133。在一例示性的實施例中，截切材料170包括SiO、SiN、金屬氧化物(例如：TiO)、上述之組合或類似之材料。在所繪示的實施例中，使用共形沉積製程(例如：原子層沉積製程)共形地沉積截切材料170並以截切材料170填充開口133。承前述，在形成圖案P1、P2及P3(參照第9B圖)的時候，所有圖案的寬度Y具有小尺寸且可能相等，其係為半導體製程節點之臨界尺寸。因此，原子層沉積法可填充開口133並使截 切材料170達到實質上平坦的上表面，於後文將對此進行討論。
使用原子層沉積法填充開口133具有許多優點。因為原子層沉積法形成共形膜層，且因為心軸110之上表面、間隔物120之上表面及虛設插塞130之上表面係相互對齊，共形地形成之截切材料170亦具有於心軸110之上表面、間隔物120之上表面及虛設插塞130之上表面上的平坦上表面，且於截切材料170之平坦度(planarity)中發生在開口133上的凹陷(dip)(因其小的本質而未各別繪示)較小。舉例而言，對於節距為40nm(例如：沿著垂直第11B圖中之切割線A-A的方向量測)的開口133而言，開口133的尺寸(例如：沿著垂直第11B圖中之切割線A-A的方向量測)可為20nm，且可使用厚度約為15nm的截切材料170填充開口133。另舉一例，對於節距為28nm的開口133而言，開口133的尺寸可為14nm，且可使用厚度約為10.5nm的截切材料170填充開口133。在使用原子層沉積法以截切材料170填充開口133之後，截切材料170可具有平坦的表面(除了深度約為50nm的小凹陷)。因為具有前述平坦的表面，使用原子層沉積法沉積截切材料170可避免傳統製程所伴隨之負載效應的問題，且在原子層沉積的步驟之後不需要平坦化截切材料170。經由在製程中使用虛設材料131及截切材料170，於所沉積之截切材料170之下不再需要旋塗碳層，而可放寬對於低溫沉積法的要求(例如：約低於200℃)。前述伴隨原子層沉積法之使用所產生之改進使得更多先前因使用傳統方法(例如：使用旋塗碳於截切材料170之下)而不可行的材料可供選擇並用於截切材料170。
接著，如第13A圖所示，移除截切材料170之頂部以露出心軸110、間隔物120以及虛設插塞130。控制截切材料170之移除製程，使其停止於間隔物120之上表面上。可使用蝕刻製程氣體包括Cl或F的乾蝕刻製程。在一例示性的實施例中，截切材料170包括SiO或SiN，使用包括F的蝕刻製程氣體蝕刻截切材料170。在另一實施例中，截切材料170包括金屬氧化物(例如：TiO)，使用包括Cl的蝕刻製程氣體蝕刻截切材料170。前述之蝕刻製程氣體可相同於用來移除包括相同材料之間隔物層121的蝕刻製程氣體(如參照第5圖所述)。在一些實施例中，蝕刻製程氣體對於截切材料170相對於間隔物120的蝕刻選擇性大於10。第13B圖繪示出在移除截切材料170之頂部之後對應於第13A圖的上視圖。如第13B圖中所示，以截切材料170取代位於第一位置(例如：對應第11A及11B圖中之開口133的位置)的虛設插塞130之部分，因此截切材料170係內嵌於(embedded into)虛設插塞130之中。
如第14A及14B圖所示，移除虛設插塞130之剩餘部分並露出硬罩幕層210之上表面。可使用蝕刻製程氣體包括Cl或F的乾蝕刻製程。在一例示性的實施例中，虛設插塞130包括旋塗式玻璃(例如：SiOC)或旋塗式介電材料(例如：SiO)，使用包括F的蝕刻製程氣體蝕刻虛設插塞130。在另一實施例中，虛設插塞130包括SOM(例如：TiO)，使用包括Cl的蝕刻製程氣體蝕刻虛設插塞130。在所繪示的實施例中，蝕刻製程氣體對於虛設插塞130相對於間隔物120及截切材料170的蝕刻選擇性大於50。因此，蝕刻製程氣體係移除虛設插塞130之剩餘部分而實 質上未損害間隔物120及截切材料170。
接著，如第15A及15B圖所示(其更繪示出硬罩幕層310)，移除心軸110。在移除心軸110之後，留下間隔物120及截切材料170於硬罩幕層210之上。間隔物120及截切材料170所定義之圖案將被轉移至硬罩幕層210並用來蝕刻下方的膜層。在一些實施例中，以使用包括Cl或F的蝕刻製程氣體之乾蝕刻製程移除心軸110。在一例示性的實施例中，心軸110包括矽，使用包括Cl的蝕刻製程氣體蝕刻心軸110。在另一實施例中，心軸110包括碳，使用包括F、H或O的蝕刻氣體蝕刻心軸110。上述蝕刻製程對於心軸110具有高選擇性，例如心軸110相對於間隔物120及截切材料170的選擇性大於50。
在一些前述的製程步驟中使用有利的蝕刻選擇性以移除目標材料而不損害其他材料(例如：在移除虛設插塞130及移除心軸110的步驟中)。可經由使用不同材料形成半導體裝置100之不同膜層，並使用對於不同材料具有不同蝕刻速率的蝕刻製程氣體而達到蝕刻選擇性。在一例示性的實施例中，間隔物層121(及間隔物120)包括金屬氧化物(例如：TiO)且使用包括Cl的蝕刻製程氣體蝕刻之，虛設材料131(及虛設插塞130)包括旋塗式玻璃(例如：SiOC)或旋塗式介電材料(例如：SiO)且使用包括F的蝕刻製程氣體蝕刻之，截切材料170包括SiO或SiN且使用包括F的蝕刻製程氣體蝕刻之，而心軸110包括矽且使用包括Cl的蝕刻製程氣體蝕刻之。其他材料及蝕刻製程氣體的組合亦可能為可行的，並應完全地包括在本揭露之範圍當中。
接著，於第16圖中，轉移間隔物120及截切材料170 所定義之圖案至硬罩幕層210。可使用異向性電漿蝕刻法轉移圖案至硬罩幕層210，但亦可使用其他適當的蝕刻方法。在一些實施例中，使用包括F的蝕刻製程氣體蝕刻硬罩幕層210。
在第17圖中，以如蝕刻或研磨之適當的方法移除間隔物層120及截切材料170，並使用適當的製程(例如：異向性電漿蝕刻製程)將硬罩幕層210之圖案轉移至硬罩幕層310。在一些實施例中，硬罩幕層310包括TiN，使用包括Cl的蝕刻製程氣體蝕刻硬罩幕層310。第17圖亦繪示出硬罩幕層310下方之硬罩幕層410，於後續製程中將圖案化硬罩幕層410。
接著，於第18圖中，以適當的方法(例如：蝕刻或研磨)移除硬罩幕層210，並使用如異向性電漿蝕刻製程之製程將硬罩幕層310之圖案轉移至硬罩幕層410。在一些實施例中，硬罩幕層410包括SiO或SiN，使用包括F的蝕刻製程氣體蝕刻硬罩幕層410。接著，使用硬罩幕層310及硬罩幕層410圖案化下方之介電層510。可使用如電漿蝕刻製程之異向性蝕刻製程圖案化介電層510。在圖案化介電層510之後，開口(例如：開口515及513)係形成於介電層510中。
開口515及513可具有不同的深度，其可經由施加不同的蝕刻量(例如：於二或多個製程步驟中)來達成。舉例而言，可進行第一蝕刻製程以形成開口515以及開口513之上部(例如：在介電層510中具有與開口515相同深度之部分)。接著，形成罩幕層(例如：光阻，未繪示)於硬罩幕層310上以覆蓋開口515但仍露出開口513，然後進行第二蝕刻製程以延伸(例如：加深)開口513至例如露出蝕刻停止層610，接著可使用第三蝕 刻製程移除開口513所露出之蝕刻停止層610之部分。如第18圖中所示，開口513延伸穿過介電層510及蝕刻停止層610，而開口515延伸進入介電層510但未穿過介電層510。此技藝人士應理解不同的開口可被用於形成不同的導電元件(例如：導線、導孔)，且可於第18圖中所繪示的製程之後進行額外的製程。舉例而言，開口515及513之形成可為多步驟雙鑲嵌製程(multi-step dual-damascene process)的一部分。
第19-34圖根據另一實施例繪示出半導體裝置100於各製造階段的剖面圖。第19-34圖所示之製程步驟類似於第3-18圖中之製程步驟，雖然實施例之間具有一些差異，其係使用類似之標號來標示類似之元件。於後文將強調不同實施例之間之一些差異的詳細內容並簡潔地討論第19-34圖中所示之製程步驟。在閱讀本揭露時，本領域具通常知識者將能完全地了解第19-34圖中所示之製程步驟。
於第19圖中，形成心軸110於硬罩幕層210之上。於第20圖中，共形地沉積間隔物層121於心軸110之上，且溝槽123’係位於相鄰的心軸110之間(亦位於設置於相鄰的心軸110之相對側壁上的間隔物層121之部分之間)。於第21圖中，沉積虛設材料131於間隔物層121之上並填充溝槽123’。應注意的是，於第21圖中，並未蝕刻間隔物層121就進行虛設材料131之沉積步驟。特別地，相較於第3-18圖中所示之實施例，第5圖中所示之製程步驟於本實施例中係被省略，因此於後續的製程步驟中心軸110之上表面係被間隔物層121覆蓋直到第30A圖中所示之製程步驟(移除間隔物層121之頂部以露出心軸110)。
於第22圖中，以類似於第7圖中所討論之回蝕刻製程凹蝕虛設材料131之頂部，而溝槽123’中(參照第20圖)之虛設材料131之剩餘部分係形成複數個虛設插塞130。在凹蝕虛設材料131之頂部之後，於間隔物層121與虛設插塞130之間係具有實質上平坦的上表面。於凹蝕虛設材料131之前可視需求進行平坦化製程(例如：化學機械研磨製程)，其類似於第6圖中所述之內容。
第23-26B圖繪示出用於移除第一位置上(例如：第25圖中之開口133’的位置)之虛設插塞130之部分的製程步驟。詳細內容類似於第8-11B圖中所示之製程。應注意的是，相較於第10圖中之開口133，開口133’並未露出硬罩幕層210(因為間隔物層121存在於開口133’的底部上)。接著，如第27圖中所示，沉積截切材料170於間隔物層121之上並填充經由移除(部分之)虛設插塞130所形成之開口133’，其類似於第12圖之製程。
第28A及28B圖繪示出第27圖中之結構於例如回蝕刻截切材料170之步驟後的情形。接著，於第29圖中移除虛設插塞130之剩餘部分。在第30A及30B圖中，凹蝕間隔物層121以露出心軸110及硬罩幕層210。可進行使用包括Cl或F的蝕刻製程氣體之乾蝕刻製程以凹蝕間隔物層121。乾蝕刻氣體對於間隔物層121相對於硬罩幕層210及截切材料170可具有高蝕刻選擇性，例如間隔物層121相對於硬罩幕層210及截切材料170之蝕刻選擇性高於50。因此，於上述乾蝕刻製程之後，截切材料170之上表面170U係高於(例如：自硬罩幕層210延伸至更遠處)心軸110之上表面及間隔物層121之剩餘部分之上表面(參照 標號122A及122B)。在其他實施例中，乾蝕刻氣體對於間隔物層121相對於硬罩幕層210具有高蝕刻選擇性，但相對於截切材料170具有類似的蝕刻選擇性，在此情況下，於上述乾蝕刻製程之後，截切材料170之上表面170U可與心軸110之上表面及間隔物層121之剩餘部分之上表面(參照標號122A及122B)對齊(未繪示)。
在凹蝕間隔物層121之後，心軸110之側壁上的間隔物層121之剩餘部分稱為間隔物122(例如：間隔物122A及間隔物122B)。間隔物122A類似於第14A圖中之間隔物120，例如：心軸110之相對側壁上的間隔物122A彼此相互分開，且第一心軸110之側壁上的第一間隔物122A以及第二心軸110之相對側壁上的第二間隔物122A之間不具有間隔物層121。相反地，兩相鄰的心軸110之相對側壁上的間隔物122B係以截切材料170之下的間隔物層121之剩餘部分連接。因此，在兩相鄰的心軸110之相對側壁上的間隔物122B以及截切材料170之下的間隔物層121之剩餘部分係形成了包括相同材料之(例如：用於形成間隔物層121之材料)U型結構。上述U型結構代表自第一心軸110的第一側壁連續地延伸至相鄰於上述第一心軸之第二心軸110的相對側壁之間隔物層121之部分。
接著，如第31A及31B圖所示，移除心軸110。間隔物122及截切材料170所定義出之圖案將被用來圖案化下方的膜層。
第32至34圖繪示出轉移間隔物120及截切材料170所定義之圖案至硬罩幕層(例如：硬罩幕層210、310及410)並圖 案化介電層510，其類似於第16-18圖之製程。
第35-37圖根據本揭露之另一實施例繪示出於各製程步驟之半導體裝置300的立體圖。半導體裝置300類似於半導體裝置100，其以類似之標號表示類似之元件。尤其是，第35圖、第36圖以及第37圖中之半導體裝置300係各自於類似第31A/31B圖、第33圖以及第34圖中所繪示之製程步驟中。然而，半導體裝置300及半導體裝置100之間存在差異。舉例而言，相較於第31A/31B圖中之半導體裝置100，第35圖中之半導體裝置300具有由截切材料170及間隔物122’所定義之不同的圖案。此外，雖然第31A/31B圖中所繪示之半導體裝置100可具有平坦的頂表面，第35圖中之間隔物122’不具有平坦的上表面。
第38圖根據一些實施例繪示出半導體製程1000之流程圖。應理解的是，第38圖中所示之方法實施例係為許多可能的方法實施例中的一個例子。本領域具通常知識者將可辨識出許多變化、替代及調整。舉例而言，可增加、移除、取代、重新排序及重複第38圖中所繪示之各步驟。
如第38圖所示，於步驟1010，於設置在罩幕層上的複數個心軸之上共形地形成間隔物層，設置於上述複數個心軸之相鄰的心軸的相對側壁上之間隔物層之部分係於其間定義出溝槽。於步驟1020，以虛設材料填充上述溝槽。於步驟1030，移除上述溝槽中之虛設材料之第一部分，以於上述虛設材料中形成複數個開口。於步驟1040，以第一材料填充上述複數個開口。於步驟1050，移除上述溝槽中之虛設材料之剩餘部分。於步驟1060，於移除上述虛設材料之步驟之後移除上述複 數個心軸。
本揭露中之方法之實施例具有許多優點。舉例而言，藉由使用旋塗式玻璃、旋塗式介電材料或旋塗式金屬氧化物作為虛設材料131可得到較佳之物理性質(例如：硬度)，且可使用化學機械研磨製程以得到平坦的上表面而降低或解決負載效應之問題。此外，藉由將光阻圖案(例如：第9B圖中之圖案P1、P2、P3)中之寬度Y控制為固定的(fixed)尺寸(例如：製程節點之臨界尺寸)，可使用如原子層沉積法之共形的沉積方法來形成截切材料170並填充由移除虛設插塞之製程所形成之開口(例如：第10圖中之開口133)。由於下方平坦的上表面，原子層沉積法自然地形成平坦的上表面，因此沉積截切材料之後不需要平坦化製程。此外，於此揭露的方法使得更多先前不可行的材料可被選擇並應用於截切材料170。
在一些實施例中，半導體製程之方法包括共形地形成間隔物層於設置在罩幕層上之複數個心軸(mandrels)上，其中上述間隔物層於相鄰之上述心軸的相對側壁之間定義出複數個溝槽；以虛設材料填充此些溝槽；移除此些溝槽中之虛設材料之第一部分，以於上述虛設材料中形成複數個開口。上述方法更包括以第一材料填充上述複數個開口；移除此些溝槽中之虛設材料之剩餘部分；以及於移除上述虛設材料之步驟之後移除上述複數個心軸。
在另一實施例中，形成罩幕圖案之方法包括形成複數個心軸於罩幕層上；形成複數個間隔物於上述複數個心軸之側壁上，其中相鄰之上述心軸的相對側壁上的間隔物之間係 形成了複數個溝槽；以犧牲材料填充此些溝槽。上述方法亦包括以第一材料取代上述犧牲材料之第一部分；移除上述犧牲材料之剩餘部分；移除上述複數個心軸；以及自上述間隔物及第一材料轉移第一圖案至上述罩幕層。
在又一實施例中，半導體製程之方法包括共形地形成間隔物層於設置在罩幕層上之複數個心軸上；至少部分地使用旋轉塗佈沉積法或流動式化學氣相沉積法沉積犧牲材料於上述間隔物層及罩幕層上，其中上述犧牲材料包括氧化矽碳化物、氧化矽或金屬氧化物，其中上述犧牲材料填充上述複數個心軸之相鄰的心軸之間的溝槽；移除上述犧牲材料之頂部以露出上述間隔物層之上表面。上述方法亦包括進行至少一圖案化及蝕刻製程以移除上述犧牲材料之第一部分而形成開口於上述犧牲材料中。上述進行至少一圖案化及蝕刻製程之步驟包括形成第一蝕刻罩幕以露出位於第一位置之犧牲材料，其中上述第一蝕刻罩幕具有第一長度及第一寬度；以及於形成上述第一蝕刻罩幕之步驟之後選擇性地移除位於上述第一位置之犧牲材料。上述方法亦包括使用第一材料填充上述開口。上述填充開口之步驟包括使用原子層沉積法沉積第一材料於上述間隔物層以及罩幕層上，其中上述第一材料包括氮化矽、氧化矽或氧化鈦；以及移除上述第一材料之頂部以露出上述犧牲材料之剩餘部分之上表面。上述方法亦包括移除上述犧牲材料之剩餘部分；以及移除上述複數個心軸。
上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本發明實施例之各面 向。任何所屬技術領域中具有通常知識者，可能無困難地以本發明實施例為基礎，設計或修改其他製程及結構，以達到與本發明實施例相同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本發明實施例之精神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本發明實施例的精神及範圍。

Claims (14)

  1. 一種半導體製程之方法，包括：共形地形成一間隔物層於設置在一罩幕層上之複數個心軸(mandrels)上，其中該間隔物層於相鄰之上述心軸的相對側壁之間定義出複數個溝槽；以一虛設材料填充該些溝槽；移除該些溝槽中之虛設材料之第一部分，以於該虛設材料中形成複數個開口；使用原子層沉積法以一第一材料填充該複數個開口；移除該些溝槽中之虛設材料之一剩餘部分；以及於移除該虛設材料之步驟之後移除該複數個心軸。
  2. 如申請專利範圍第1項所述之半導體製程之方法，更包括：於移除該複數個心軸之步驟之後轉移由該第一材料及該間隔物層所定義之一圖案至該罩幕層。
  3. 如申請專利範圍第1或2項所述之半導體製程之方法，其中共形地形成該間隔物層之步驟包括至少部分地使用原子層沉積法形成該間隔物層。
  4. 如申請專利範圍第1或2項所述之半導體製程之方法，更包括：於共形地形成該間隔物層之步驟之後以及填充該些溝槽之步驟之前，進行一異向性蝕刻製程，其中該異向性蝕刻製程暴露出該罩幕層之一上表面以及該複數個心軸之上表面。
  5. 如申請專利範圍第1或2項所述之半導體製程之方法，其中填充該些溝槽之步驟包括：沉積一虛設材料於該些溝槽中以及該間隔物層上，其中該虛設材料係選自一由氧化矽碳化物(silicon oxide carbide)、氧化矽(silicon oxide)以及金屬氧化物所組成之群組；以及移除該虛設材料之頂部以露出該間隔物層之一上表面，其中在移除該頂部之步驟之後該間隔物層之上表面及該虛設材料之上表面相互對齊。
  6. 如申請專利範圍第5項所述之半導體製程之方法，其中至少部分地使用旋轉塗佈沉積法或流動式化學氣相沉積法進行該沉積步驟。
  7. 如申請專利範圍第5項所述之半導體製程之方法，其中移除該虛設材料之第一部分之步驟包括：形成一或多個罩幕層於該間隔物層、該虛設材料以及該複數個心軸上；形成一光阻於該一或多個罩幕層上；圖案化該光阻以形成具有一第一長度及一第一寬度之一第一圖案；轉移該第一圖案至該一或多個罩幕層；以及選擇性地移除該第一圖案所露出之虛設材料，以形成該複數個開口之一或多者。
  8. 如申請專利範圍第7項所述之半導體製程之方法，其中形成該一或多個罩幕層之步驟包括：依序形成包括碳之一第一罩幕層以及包括氧化矽碳化物之一第二罩幕層於該間隔物層、該虛設材料以及該複數個心軸上。
  9. 如申請專利範圍第7項所述之半導體製程之方法，其中該第一寬度係相同於該半導體製程之臨界尺寸(critical dimension)。
  10. 如申請專利範圍第9項所述之半導體製程之方法，其中填充該複數個開口之步驟包括：沉積該第一材料於該間隔物層及該虛設材料上，其中該第一材料填充該虛設材料中之該複數個開口，其中該第一材料係選自一由氮化矽、氧化矽以及氧化鈦所組成之群組；以及凹蝕該第一材料之頂部以露出該間隔物層及該虛設材料。
  11. 一種形成罩幕圖案之方法，包括：形成複數個心軸於一罩幕層上；形成複數個間隔物於該複數個心軸之側壁上，其中相鄰之上述心軸的相對側壁上的間隔物之間係形成了複數個溝槽；以一犧牲材料填充該些溝槽；使用原子層沉積法以一第一材料取代該犧牲材料之一第一部分；移除該犧牲材料之一剩餘部分；移除該複數個心軸；以及自該些間隔物及該第一材料轉移一第一圖案至該罩幕層。
  12. 如申請專利範圍第11項所述之形成罩幕圖案之方法，其中填充該些溝槽之步驟包括：以該犧牲材料填充該些溝槽，其係至少部份地使用旋轉塗佈沉積法或流動式化學氣相沉積法，且其中該犧牲材料係選自一由氧化矽碳化物、氧化矽以及氧化鈦所組成之群組。
  13. 如申請專利範圍第11或12項所述之形成罩幕圖案之方法，其中以該第一材料取代該犧牲材料之第一部分之步驟包括：形成一第一蝕刻罩幕於該複數個間隔物及該犧牲材料上，其中該第一蝕刻罩幕具有一開口且該開口具有一第一長度及一第一寬度；選擇性地移除該第一蝕刻罩幕所露出之該犧牲材料以形成一第一複數個開口於該犧牲材料中；形成一第二蝕刻罩幕於該複數個間隔物及該犧牲材料上，其中該第二蝕刻罩幕具有另一開口且該另一開口具有一第二長度及該第一寬度；選擇性地移除該第二蝕刻罩幕所露出之該犧牲材料以形成一第二複數個開口於該犧牲材料中；以及以該第一材料填充該第一複數個開口及該第二複數個開口。
  14. 一種半導體製程之方法，包括：共形地形成一間隔物層於設置在一罩幕層上之複數個心軸上；至少部分地使用旋轉塗佈沉積法或流動式化學氣相沉積法沉積一犧牲材料於該間隔物層及該罩幕層上，其中該犧牲材料包括氧化矽碳化物、氧化矽或金屬氧化物，其中該犧牲材料填充該複數個心軸之相鄰的心軸之間的溝槽；移除該犧牲材料之頂部以露出該間隔物層之一上表面；以及進行至少一圖案化及蝕刻製程以移除該犧牲材料之一第一部分而形成開口於該犧牲材料中，其中進行至少一圖案化及蝕刻製程之步驟包括：形成一第一蝕刻罩幕以露出位於第一位置之該犧牲材料，其中該第一蝕刻罩幕具有一第一長度及一第一寬度；以及於形成該第一蝕刻罩幕之步驟之後選擇性地移除位於該第一位置之犧牲材料；使用一第一材料填充該開口，其中填充該開口之步驟包括：使用原子層沉積法沉積一第一材料於該間隔物層以及該罩幕層上，其中該第一材料包括氮化矽、氧化矽或氧化鈦；以及移除該第一材料之頂部以露出該犧牲材料之一剩餘部分之一上表面；移除該犧牲材料之剩餘部分；以及移除該複數個心軸。
TW106132414A 2016-11-29 2017-09-21 半導體製程及形成罩幕圖案之方法 TWI657534B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/363,928 US9881794B1 (en) 2016-11-29 2016-11-29 Semiconductor methods and devices
US15/363,928 2016-11-29

Publications (2)

Publication Number Publication Date
TW201830576A TW201830576A (zh) 2018-08-16
TWI657534B true TWI657534B (zh) 2019-04-21

Family

ID=61005485

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106132414A TWI657534B (zh) 2016-11-29 2017-09-21 半導體製程及形成罩幕圖案之方法

Country Status (5)

Country Link
US (3) US9881794B1 (zh)
KR (1) KR101978029B1 (zh)
CN (1) CN108122738B (zh)
DE (1) DE102016123943A1 (zh)
TW (1) TWI657534B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744933B (zh) * 2020-06-04 2021-11-01 華邦電子股份有限公司 導線結構及其製造方法
TWI809809B (zh) * 2022-01-07 2023-07-21 南亞科技股份有限公司 具有不同深度特徵之半導體元件結構的製備方法
US11875994B2 (en) 2022-01-07 2024-01-16 Nanya Technology Corporation Method for preparing semiconductor device structure with features at different levels

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887127B1 (en) 2016-12-15 2018-02-06 Globalfoundries Inc. Interconnection lines having variable widths and partially self-aligned continuity cuts
US10043703B2 (en) 2016-12-15 2018-08-07 Globalfoundries Inc. Apparatus and method for forming interconnection lines having variable pitch and variable widths
US10002786B1 (en) * 2016-12-15 2018-06-19 Globalfoundries Inc. Interconnection cells having variable width metal lines and fully-self aligned variable length continuity cuts
CN108511338B (zh) * 2017-02-27 2020-11-10 Imec 非营利协会 一种在介电层中限定用于导电路径的图案的方法
US10217633B2 (en) * 2017-03-13 2019-02-26 Globalfoundries Inc. Substantially defect-free polysilicon gate arrays
TW201921498A (zh) * 2017-09-27 2019-06-01 美商微材料有限責任公司 選擇性氧化鋁蝕刻的使用
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10559492B2 (en) * 2017-11-15 2020-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methods for semiconductor devices and structures resulting therefrom
US10497565B2 (en) 2017-11-21 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
CN110021518B (zh) * 2018-01-09 2020-12-22 联华电子股份有限公司 自对准双重图案方法
US10446395B1 (en) * 2018-04-11 2019-10-15 Globalfoundries Inc. Self-aligned multiple patterning processes with layered mandrels
US10910381B2 (en) * 2018-08-01 2021-02-02 Applied Materials, Inc. Multicolor approach to DRAM STI active cut patterning
CN110896051B (zh) * 2018-09-13 2022-06-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件
US10483119B1 (en) * 2018-09-20 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned double patterning (SADP) method
CN110957262B (zh) * 2018-09-26 2024-07-12 长鑫存储技术有限公司 一种半导体结构及通孔的形成方法
US10685845B2 (en) * 2018-11-06 2020-06-16 Nanya Technology Corporation Method for preparing a semiconductor structure
US10529570B1 (en) * 2018-11-20 2020-01-07 Nanya Technology Corporation Method for preparing a semiconductor structure
CN111834213A (zh) * 2019-04-23 2020-10-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11145509B2 (en) 2019-05-24 2021-10-12 Applied Materials, Inc. Method for forming and patterning a layer and/or substrate
TW202125568A (zh) 2019-08-30 2021-07-01 美商得昇科技股份有限公司 間隔物蝕刻製程
US11676821B2 (en) * 2019-10-29 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned double patterning
US11227774B2 (en) * 2019-12-05 2022-01-18 Tokyo Electron Limited Methods and systems for etching silicon cyanide (SiCN) with multi-color selectivity
KR20210145986A (ko) * 2020-05-26 2021-12-03 에스케이하이닉스 주식회사 평탄화층 형성 방법 및 이를 이용한 패턴 형성 방법
CN113972167A (zh) * 2020-07-24 2022-01-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20220102212A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Self-Aligned Via Formation Using Spacers
US20220189771A1 (en) * 2020-12-10 2022-06-16 Applied Materials, Inc. Underlayer film for semiconductor device formation
US11848209B2 (en) 2021-02-26 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning semiconductor devices and structures resulting therefrom
US20230045826A1 (en) * 2021-08-12 2023-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for fabricating semicondcutor structures
US20230223259A1 (en) * 2022-01-07 2023-07-13 Nanya Technology Corporation Method for preparing semiconductor device structure having features of different depths

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484258B1 (en) * 2016-03-16 2016-11-01 Globalfoundries Inc. Method for producing self-aligned vias

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394155B2 (en) 2004-11-04 2008-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Top and sidewall bridged interconnect structure and method
US8003281B2 (en) 2008-08-22 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd Hybrid multi-layer mask
US7862962B2 (en) 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
US8450833B2 (en) 2010-08-20 2013-05-28 Globalfoundries Inc. Spacer double patterning that prints multiple CD in front-end-of-line
US8621406B2 (en) 2011-04-29 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US8728332B2 (en) 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
US8586449B1 (en) * 2012-08-14 2013-11-19 International Business Machines Corporation Raised isolation structure self-aligned to fin structures
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US8799834B1 (en) 2013-01-30 2014-08-05 Taiwan Semiconductor Manufacturing Company Limited Self-aligned multiple patterning layout design
US9501601B2 (en) 2013-03-14 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Layout optimization of a main pattern and a cut pattern
US9054159B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a feature of a semiconductor device
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
KR101772309B1 (ko) * 2013-06-04 2017-08-28 도쿄엘렉트론가부시키가이샤 자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화
US9437497B2 (en) * 2013-10-18 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9177797B2 (en) * 2013-12-04 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using high selectivity spacers for pitch reduction
WO2015126829A1 (en) * 2014-02-23 2015-08-27 Tokyo Electron Limited Method for patterning a substrate for planarization
KR101860249B1 (ko) * 2014-02-23 2018-05-21 도쿄엘렉트론가부시키가이샤 다수의 패터닝된 층을 교차시켜 패턴 밀도를 증가시키는 방법
US9431265B2 (en) 2014-09-29 2016-08-30 International Business Machines Corporation Fin cut for tight fin pitch by two different sit hard mask materials on fin
WO2016100705A1 (en) * 2014-12-19 2016-06-23 Tokyo Electron Limited Method of forming a mask for substrate patterning
US9595441B2 (en) * 2014-12-22 2017-03-14 Tokyo Electron Limited Patterning a substrate using grafting polymer material
US9653571B2 (en) * 2015-06-15 2017-05-16 International Business Machines Corporation Freestanding spacer having sub-lithographic lateral dimension and method of forming same
WO2017053316A1 (en) * 2015-09-24 2017-03-30 Tokyo Electron Limited Methods of forming etch masks for sub-resolution substrate patterning
US9728407B2 (en) * 2015-12-30 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming features with various dimensions
US9899515B1 (en) * 2016-10-31 2018-02-20 International Business Machines Corporation Fabrication of a pair of vertical fin field effect transistors having a merged top source/drain

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484258B1 (en) * 2016-03-16 2016-11-01 Globalfoundries Inc. Method for producing self-aligned vias

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744933B (zh) * 2020-06-04 2021-11-01 華邦電子股份有限公司 導線結構及其製造方法
TWI809809B (zh) * 2022-01-07 2023-07-21 南亞科技股份有限公司 具有不同深度特徵之半導體元件結構的製備方法
US11875994B2 (en) 2022-01-07 2024-01-16 Nanya Technology Corporation Method for preparing semiconductor device structure with features at different levels

Also Published As

Publication number Publication date
US10840097B2 (en) 2020-11-17
CN108122738A (zh) 2018-06-05
US9881794B1 (en) 2018-01-30
US20190237333A1 (en) 2019-08-01
TW201830576A (zh) 2018-08-16
US20180151363A1 (en) 2018-05-31
KR20180060884A (ko) 2018-06-07
KR101978029B1 (ko) 2019-05-13
US10276381B2 (en) 2019-04-30
DE102016123943A1 (de) 2018-05-30
CN108122738B (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
TWI657534B (zh) 半導體製程及形成罩幕圖案之方法
CN109786225B (zh) 用于半导体器件的图案化方法和由此产生的结构
TWI545622B (zh) 藉由交叉多重圖案化層以增加圖案密度的方法
TWI540621B (zh) 用於後段製程(beol)互連之前層自對準通孔及插塞圖案化
KR101860251B1 (ko) 평탄화를 위해 기판을 패터닝하는 방법
KR101576335B1 (ko) 집적 회로 패터닝 방법
KR102531315B1 (ko) 자체 정렬된 이중 패터닝
US9204538B2 (en) Method of fine line space resolution lithography for integrated circuit features using double patterning technology
JP7194813B2 (ja) 三次元メモリデバイス、三次元メモリデバイスを作製するための方法及びメモリセルストリング
KR20180072828A (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
TW200952041A (en) Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
JP2010536176A (ja) 緊密なピッチのコンタクトを含む半導体構造体、ならびにその形成方法
TWI508137B (zh) 形成目標圖案的方法
TWI792360B (zh) 半導體裝置的形成方法及其用於製造積體電路的方法
US10770295B2 (en) Patterning method
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
TW201834021A (zh) 使用半雙向圖案化形成半導體裝置的方法
CN111834213A (zh) 半导体器件及其形成方法
CN109148273B (zh) 半导体结构的制作方法
US10879108B2 (en) Topographic planarization method for lithography process
TWI744059B (zh) 半導體裝置的形成方法
TWI769363B (zh) 平面化半導體結構的方法
CN111668091A (zh) 半导体器件及其形成方法
CN115831859A (zh) 制造半导体器件的方法