KR101772309B1 - 자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화 - Google Patents

자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화 Download PDF

Info

Publication number
KR101772309B1
KR101772309B1 KR1020157037242A KR20157037242A KR101772309B1 KR 101772309 B1 KR101772309 B1 KR 101772309B1 KR 1020157037242 A KR1020157037242 A KR 1020157037242A KR 20157037242 A KR20157037242 A KR 20157037242A KR 101772309 B1 KR101772309 B1 KR 101772309B1
Authority
KR
South Korea
Prior art keywords
etching
layer
sublayer
protective layer
etched
Prior art date
Application number
KR1020157037242A
Other languages
English (en)
Other versions
KR20160015328A (ko
Inventor
아키테루 고
안젤리크 디 랄레이
기요히토 이토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160015328A publication Critical patent/KR20160015328A/ko
Application granted granted Critical
Publication of KR101772309B1 publication Critical patent/KR101772309B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)

Abstract

자기 정렬 패턴(Self-Aligned Pattern: SAP) 에칭 프로세스를 개선하기 위해 특히 유리한 방법이 개시된다. 이러한 프로세스에서, 스페이서층 상에 형성된 깎인면은 하위층이 에칭될 때 스페이서층 아래의 하위층 내에서 바람직하지 않은 측방향 에칭을 유발할 수 있다. 이는 에칭의 원하는 수직 형태로부터 가치 하락한다. 하위층의 에칭은 에칭 단계들 사이에 패시베이션층 또는 보호층이 형성되는 상태로, 적어도 2개의 단계에서 수행되어, 초기 에칭 중에 부분 에칭되었던 하위층의 측벽이 보호되게 된다. 보호층이 형성된 후에, 하위층의 나머지 부분의 에칭이 재개될 수 있다.

Description

자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화 {MITIGATION OF ASYMMETRICAL PROFILE IN SELF ALIGNED PATTERNING ETCH}
관련 출원의 상호 참조
본 출원은 그 전문이 본 명세서에 참조로서 합체되어 있는, 2013년 6월 4일 출원된 미국 가출원 제61/831,011호를 우선권 주장한다.
발명의 분야
본 발명은 개량된 에칭 방법에 관한 것이다. 본 발명은 자기 정렬 패터닝(Self-Aligned Patterning: SAP) 기술에 의한 에칭에 있어서 특히 유리할 수 있다.
본 명세서의 기술은 반도체 디바이스 제조에 관한 것이다. 자기 정렬 패터닝(SAP)은 반도체 기판 상의 특징부 크기를 감소시키기 위한 공지의 기술이다. 그러나, 스페이서 물질의 세미 컨포멀(semi conformal) 성질에 기인하여, SAP 기술은 하위층(underlying layer)의 바람직하지 않은 굴곡을 유도할 수 있다. 본 명세서의 기술은 임계 치수를 유지하면서 하위층을 보호하기 위한 기술을 제공함으로써 이러한 굴곡을 처리한다.
전형적인 SAP 방법에서, 스페이서층은 맨드릴 상에 형성되고, 스페이서층의 상부 부분은 제거되고, 이어서 맨드릴이 제거되어, 이에 의해 하위층 상에 스페이서층의 이격된 부분을 남겨둔다. 하위층은 이어서 스페이서층의 부분들 사이에서 에칭된다. 그러나, 스페이서층은 종종 깎인면(facet), 예를 들어 만곡된 또는 경사진 부분을 가질 수 있다. 하위층이 이후에 에칭될 때, 이온이 이러한 깎인면으로부터 편향하고 하위층의 측벽에 충돌할 수 있다. 그 결과, 측벽이 에칭되고, 하위층의 에칭을 위한 원하는 수직 프로파일이 성취되지 않는다.
본 발명은 SAP 기술과 함께 사용될 때 특히 유리한 개선된 에칭 방법을 제공한다. 통상적으로, 스페이서층 아래의 하위층을 에칭할 때, 하위층은 하나의 에칭 단계에서 에칭의 깊이를 완성하도록 에칭된다. 본 발명의 예에 따르면, 하위층의 제1 부분이 에칭되고, 이어서 부분 에칭된 하위층의 측벽 상에 보호층의 퇴적 또는 성장이 이어진다. 보호층이 형성된 후에, 하위층의 깊이의 나머지가 이어서 에칭된다. 보호층은 이에 의해 하위층의 측벽 내의 측방향 에칭을 방지하거나 감소시켜, 굴곡이 회피되거나 최소화되게 되고, 더 수직 에칭이 성취된다.
바람직한 예에 따르면, 하위층의 제1 부분이 에칭된 후에, 에칭은 중단되고, 이어서 보호층의 형성으로 이어진다. 보호층은 부분 에칭된 하위층의 측벽 상에, 뿐만 아니라 저부면 상에 형성될 수 있다. 따라서, 예에 따르면, 에칭이 재차 시작될 때, 브레이크스루 에칭(breakthrough etch) 단계가 먼저 수행될 수 있고, 이어서 하위층의 깊이의 나머지에 대한 에칭 관통의 계속이 이어진다. 브레이크스루 에칭에 있어서, 에칭 조건은 부분 에칭된 하위층 내의 트렌치의 저부면 상의 보호층을 에칭 관통하는 데 있어서 더 유리하도록 수정될 수 있다. 예를 들어, 압력이 감소될 수 있고 그리고/또는 에칭 화학물이 개질될 수 있다.
초기 에칭, 보호층 형성, 및 이어서 하위층의 나머지의 계속적인 에칭 또는 에칭의 완료는 플라즈마가 프로세스 전체에 걸쳐 계속 유지된 상태로, 동일한 프로세스 챔버 내에서 형성될 수 있다. 예를 들어, 프로세스 화학물은 하위층의 초기 에칭 후에, 에칭이 중단되도록 변할 수 있고, 프로세스 화학물 또는 플라즈마 화학물은 보호층이 퇴적되거나 성장되도록 변화될 수 있고, 그 후에, 프로세스 화학물은 플라즈마가 프로세스 전체에 걸쳐 유지된 상태로, 에칭이 하위층의 나머지를 에칭하도록 재개되도록 재차 변화될 수 있다(예를 들어, 초기 에칭을 위해 사용된 것으로 복귀함). 대안적으로, 플라즈마는 각각의 단계 후에 소화될(extinguished) 수 있고, 이어서 다음 단계를 위해 재개된다. 예로서, 한정으로서 해석되지 않고, 프로세스 전체에 걸쳐 계속적으로 플라즈마를 유지하는 것은 통상적으로 상업 제품의 제조에 대해 바람직할 것이다. 그러나, 플라즈마의 중단 또는 소화가 예를 들어 프로세스 전개 중에 바람직할 수도 있다.
예로서, 하위층의 물질이 동일하기 때문에, 하위층의 제1 부분의 에칭 및 하위층의 나머지 부분의 에칭은 동일한 프로세스 가스 화학물을 사용할 수 있다. 전술된 바와 같이, 에칭이 초기에 보호층의 퇴적 또는 성장 후에 재개될 때, 프로세스 가스 화학물은 또한 부분 에칭된 하위층의 저부벽 상의 보호층의 브레이크스루 중에 개질될 수 있다. 에칭이 수직 이온을 갖고 고도로 방향성이기 때문에, 브레이크스루 에칭 중에 이 개질은 선택적이다.
본 발명은 본 명세서의 실시예의 예의 상세한 설명을 참조하여 더 양호하게 이해될 수 있을 것이다. 예는 수정될 수 있고, 특정 특징부 또는 특징부의 조합이 다른 특징부를 이용하지 않고 이용될 수 있다. 따라서, 본 발명은 개시된 예의 장점 또는 특징부의 부분집합을 사용하여 또는 본 발명이 적용될 수 있는 특정 물질 또는 프로세스에 적합하기 위한 수정을 갖고 실시될 수 있다. 게다가, 지시되지 않으면, 본 발명의 단계의 순서는 또한 수정될 수 있고 또는 서로 중첩될 수 있고, 또는 부가의 단계를 포함할 수 있다.
도 1a 및 도 1b는 종래의 SAP 프로세스에서 스페이서층의 형성 및 에칭을 도시하고 있다.
도 2a 및 도 2b는 종래의 SAP 프로세스에서 맨드릴 제거 및 하위층의 에칭을 도시하고 있다.
도 3a 내지 도 3d는 본 발명의 SAP 프로세스에서 에칭의 예를 도시하고 있다.
도 4는 본 발명의 프로세스의 예를 도시하고 있는 흐름도이다.
도 1a 내지 도 1b 및 도 2a 내지 도 2b는 종래의 자기 정렬 패터닝(SAP) 프로세스 및 수반하는 단점을 도시하고 있다. 이러한 패터닝에 있어서, 맨드릴(10)이 코어로서 사용될 수 있고, 이어서 스페이서층(12)이 맨드릴 코어 위에 퇴적된다. 맨드릴 및 스페이서층은 하위층(14) 상에 퇴적된다. 퇴적 및/또는 스페이서 에칭 - 맨드릴의 제거 전에 - 중에, 스페이서는 일측(맨드릴에 인접하지 않는 측)에 패시티드 표면(12a)을 생성할 수 있다. 이 패시티드 표면은 만곡되거나, 각형성되거나, 또는 다른 방식으로 대향측에 평행하지 않을 수 있다. 도 2a에서, 맨드릴이 제거되어 있는 상태에서, 스페이서의 패시티드 부분(12a)은 용이하게 구별될 수 있다. 이러한 패시팅(faceting)은 후속의 하위층 에칭 프로세스 중에 바람직하지 않을 수 있다. 하위층 에칭 중에, 깎인면이 있는 스페이서/마스크는 이온, 래디컬, 또는 다른 종이 편향되어 도 2b에 화살표(A)에 의해 표현되어 있는 바와 같이 하부층의 측벽을 타격하게 할 수 있다. 이는 이러한 편향된 이온이 하위층을 측방향으로 에칭하여, 굴곡을 야기하기 때문에 바람직하지 않다. 언더컷(undercut) 또는 굴곡이 주로 비맨드릴측에 있고, 반면에 맨드릴측(즉, 맨드릴이 위치되었던 위치에 인접한 측벽면)은 굴곡이 비교적 적거나 없다.
본 발명에 따르면, 깎인면이 있는 스페이서의 존재시에 하위층의 굴곡을 감소시키는 자기 정렬 패턴 에칭의 방법이 제공된다. 이러한 기술은 부분 에칭을 실행하는 것, 이어서 부분 에칭된 하위층을 보호하기 위한 측벽 보호 단계, 및 이어서 나머지 하위층의 에칭을 포함할 수 있다. 다양한 상이한 유형의 물질 및 에칭/보호 화학물이 사용될 수 있다는 것을 주목하라. 편의상, 본 명세서의 기술은 물질의 특정 예를 식별할 것이다. 예를 들어, 스페이서층(12)은 산화실리콘(SiO2)을 포함할 수 있고, 하위층(14)은 실리콘일 수 있고, 기판(또는 하위층 아래의 추가의 층)(16)은 산화실리콘 또는 질화실리콘 또는 다른 물질일 수 있다.
맨드릴(10)은 예를 들어, 맨드릴 물질의 층을 퇴적하고 이어서 복수의 맨드릴이 기판 상에 잔류하도록 층을 에칭함으로써 통상의 기술에 의해 형성된다. 그 후에, 스페이서 물질이 맨드릴 상에 형성되고, 스페이서 물질의 일부가 에칭되고, 맨드릴은 이어서 예를 들어, 도 1a 내지 도 1b 및 도 2a와 관련하여 전술된 바와 같이 에칭에 의해 제거된다.
도 3a 내지 도 3d를 참조하면, 스페이서층(112)(맨드릴이 제거됨), 하위층(114), 및 기판 또는 추가의 층(116)을 갖는 기판이 제공되거나 수용된다. 이 기판 스택은 스페이서(112)의 깎인면이 있는/각형성된 측벽(112a)을 포함한다. 마스크로서 스페이서층 내에 스페이서를 사용하여, 하위층의 상부 부분은 도 3b에 도시되어 있는 바와 같이 에칭된다. 이 부분 에칭은 스페이서에 대해 하위층에 선택적인 에칭 화학물을 사용함으로써 실행될 수 있다. 부분 에칭 후에, 보호층(115)은 하위층(114)의 이제 생성된 측벽(114a) 상에 퇴적되고 그리고/또는 성장될 수 있다. 비한정적인 예로서, 하위층이 실리콘일 때, 퇴적된/성장된 보호층은 예를 들어 산소 플라즈마를 갖고 형성된 이산화실리콘일 수 있다. 따라서, 산화 단계가 보호층을 생성하기 위해 사용될 수 있다. 이산화실리콘이 하위층의 상부 측벽을 보호한 후에, 하위층(114)을 하부의 기판 또는 타겟층(116) 아래로 에칭하는 에칭 단계가 계속될 수 있다.
언급된 바와 같이, 다양한 화학물 및 보호층이 다양한 층의 특정 물질 조성에 기초하여 선택될 수 있다. 예를 들어, 하위층(114)이 질화물이면, 탄화불소 화학물이 보호 또는 패시베이션층(115)을 생성하는 데 사용될 수 있다. 하위층(114)이 유기층일 때, 하위층을 에칭하는 동안 마스크(112, 115)를 에칭하는 것을 저지하는 대응 화학물이 사용될 수 있다. 또한, 본 발명은 부분 에칭 후에 단일 퇴적하고, 이어서 완전/나머지 에칭하는 것에 한정되지 않는다. 예를 들어, 특정 용례를 위한 다수의 에칭/퇴적/에칭 사이클이 있을 수 있다.
보호 또는 패시베이션층을 형성하기 전에 하위층(114)의 에칭량은 에칭될 깊이 및 물질에 따라 다양할 수 있다. 그러나, 바람직하게는 패시베이션 또는 보호층(115)은 에칭될 총 깊이의 50% 이하의 초기 에칭이 존재할 때 퇴적된다.
제1 에칭 또는 초기 에칭 후에, 트렌치 내에 양 측벽(114a) 및 저부벽(114b)을 갖는 트렌치가 층(114) 내에 형성된다. 보호층이 형성될 때, 이는 통상적으로 각각의 보호층 부분(115a, 115b)을 갖고, 부분 에칭된 하위층의 트렌치의 양 측벽(114a) 및 저부벽(114b) 상에 형성될 것이다. 하위층(114)의 저부벽(114b) 상의 부분(115b)은 따라서 하위층(114)의 나머지 부분을 계속 에칭하기 전에 에칭 관통되어야 한다. 바람직하게는, 하위층(114)의 에칭은 고도로 방향성인 이온을 생성하는 예를 들어, 1 내지 100 mTorr의 낮은 압력을 사용하여 행해져서, 트렌치의 저부에서 보호층(115b)이 에칭 관통될 수 있게 되고 반면에 보호층 부분(115a)은 편향된 이온에 대해 측벽(114a)을 보호하기에 충분하게 된다.
부분(115b)을 에칭 관통하거나 브레이크스루하는 것을 더 보조하기 위해, 프로세스는 부분(115b)의 브레이크스루 에칭을 위해 선택적으로 수정될 수 있고, 그 후에 하위층(114)의 나머지 부분의 에칭이 재개될 수 있다(예를 들어, 초기 하위층 부분 에칭에서 사용된 바와 동일한 플라즈마 화학물 및 조건으로). 예를 들어, 압력 및/또는 에칭 화학물은 보호층(115)이 보호층의 저부 부분(115b)의 에칭 관통을 더 보조하도록 형성된 후에 초기 에칭 중에 개질될 수 있다. 전술된 바와 같이, 플라즈마 처리는 바람직하게는 저압에서 행해진다. 보호층의 퇴적 또는 성장 중에, 약간 더 높은 압력이 보호층의 형성 또는 성장을 위해 유리함에 따라, 하위층의 에칭 중에 사용된 것보다 약간 높을 수 있다[보호층(115)의 퇴적 또는 성장 중에, 압력은 예를 들어 1 내지 100 mTorr로 낮게 유지되지만, 압력은 바람직하게는 에칭 중에 사용된 압력보다 약간 높음]. 저부 부분(115b)을 에칭 관통하는 중에, 압력이 재차 감소되고, 바람직하게는 보호층의 퇴적/성장을 위해 사용된 것보다 낮다. 저부 부분(115b)을 에칭 관통하기 위한 이 감소된 압력은 하위층(114)의 나머지를 에칭하기 위해 사용된 압력과 동일할 수 있거나 또는 약간 낮을 수 있다. 게다가, 부분(115b)을 에칭하기 위한 에칭 화학물은 하위층(114)의 나머지 부분을 위해 사용된 에칭 화학물과 비교할 때 개질될 수 있다. 예를 들어, 저부 부분(115b)의 에칭 중에, 불소 또는 불소 함유 가스, 예를 들어 CFX 또는 CxFy가 이용될 수 있고, 그 후에 가스 화학물은 하위층(114)을 에칭하기 위해 이용된 가스 화학물로 재차 변화될 수 있다. 하위층(114)을 에칭하기 위해 사용된 가스 화학물은 초기 에칭에서 그리고 하위층(114)의 마지막 또는 나머지 부분의 에칭을 위해 동일할 수 있다.
플라즈마 화학물은 에칭되는 하위층의 물질에 의존할 것이지만, 예로서 한정으로서 고려되지 않도록, HBr 또는 Cl 플라즈마가 하위층을 에칭하기 위해 사용될 수 있다. 한정으로서 고려되는 것이 아니라 예로서, 하위층의 초기 에칭은 약 20 내지 40초 동안 진행될 수 있고, 퇴적 또는 패시베이션 형성/성장이 이어서 2 내지 30초 동안 진행되고, 이어서 대략 2 내지 10초의 브레이크스루 에칭[부분(115b)을 에칭하기 위한]이 이어지고, 최종 또는 나머지 에칭이 대략 30 내지 80초 동안 진행된다. 전술된 바와 같이, 그 사이에 1회의 퇴적/성장을 갖는 하위층의 2단계 에칭을 제공하기 보다는, 단계에서 대안적인 에칭 및 보호층 형성의 다수의 사이클이 이용될 수 있다.
하위층(114) 아래에는, 기판(116) 또는 기판층(116)이 도시되어 있다. 다양한 층(116)이 하위층(114) 아래에 존재할 수 있다. 타겟층(116)은 일단 하위층(114)이 완전히 에칭 관통하면 에칭이 중단되도록 하는 에칭 정지층으로서 기능할 수 있다. 예로서, 층(116)은 SiO 또는 SiN일 수 있다. 물론, 다양한 층이 하위층(114)의 바로 아래의 층 아래에 존재할 수 있다. 층 또는 기판(116)은 실리콘 웨이퍼 기판 또는 기판 기부 자체일 수 있다. 층(116)은 또한 마스크로서 하위층(114)을 사용하여 이후에 에칭되는 층 또는 기판일 수 있다. 예를 들어, 하위층(114)은 마스크 물질로 형성될 수 있어, 하위층(114)의 에칭 후에, 하위층(114)(예를 들어, 도 3b에 도시되어 있는 바와 같이)은 기판(116)의 후속의 에칭을 위한 마스크를 제공하게 되고, 기판(116)[또는 하위층(114) 아래에 존재하는 다른층]의 에칭은 기판(116) 상에 남아 있는 하위층(114)의 부분들 사이에 형성된 공간 또는 개구 내에서 진행한다.
전술된 바와 같이, 예에 따르면, 스페이서층(112)은 SiO2일 수 있고, 예를 들어, Si일 수 있는 하위층(114)의 에칭을 위한 마스크로서 기능할 수 있다. 산소 플라즈마가, 이어서 보호층이 예를 들어, 산화실리콘이도록 보호층(15)을 형성하기 위해 사용될 수 있다. 대안적인 물질이 이용될 수 있는 것이 이해되어야 하고, 또는 달리 말하면, 본 발명은 대안적인 물질이 사용되는 구성 또는 아키텍처에 또한 이용되거나 적용될 수 있다. 예를 들어, 스페이서 또는 마스크층(112)은 질화실리콘 물질일 수 있다. 보호층은 SiO, 또는 CxHy와 같은 폴리머 또는 탄화불소, 또는 예를 들어, SiCl 플라즈마로 형성된 실리콘 코팅일 수 있다. 하위층 아래에서, 층(116)은 예를 들어, SiN 또는 SiO일 수 있다. 하위층을 에칭하기 위해, 예로서, CxFy가 초기 에칭을 위해 그리고 하위층의 에칭의 완료를 위해 사용될 수 있다. 부분(115b)의 브레이크스루를 위해 상이한 화학물 또는 상이한 가스를 사용하도록 요구되면, 더 희박한 가스(적은 폴리머)가 브레이크스루 중에 사용될 수 있고, 이어서 하위층의 초기 부분을 에칭하기 위해 사용되었던 것과 동일한 하위층(114)의 나머지 부분을 에칭하기 위한 가스 화학물로 에칭의 재개가 이어진다.
또한, 예로서, 스페이서 또는 마스크층(112)은 또한 탄소 물질, 산화물, 또는 질화물이거나 이들을 포함할 수 있고, 하위층은 OPL(유기 평탄화층)과 같은 탄소 물질일 수 있고, 초기 에칭 후에 보호를 위해, 폴리머 또는 실리콘 폴리머가 하위층의 측벽 상에 형성될 수 있다. 하위층의 에칭을 위해, 산소계 플라즈마, CO, CO2, 또는 COS 플라즈마가 이용될 수 있다. 또한, 원한다면, 보호층의 저부 부분(115b)의 브레이크스루를 보조하기 위해, 부가의 CxFy가 저부 부분(115b)을 에칭 관통하기 위해 이용될 수 있고, 이어서 하위층(114)의 초기 부분의 에칭 중에 사용되는 바와 동일한 가스 화학물로 에칭의 재개가 이어진다.
도 4는 본 발명의 프로세스를 도시하고 있는 흐름도이다. 도시되어 있는 바와 같이, 단계 S100에서, 맨드릴이 예를 들어 하위층 상에 맨드릴을 남겨두도록 맨드릴 물질의 층을 에칭함으로써 먼저 형성된다. 맨드릴이 형성된 후에, 단계 S102에서, 스페이서층이 맨드릴 상에 형성되고, 이어서 단계 S104에 스페이서층의 상부 부분의 에칭이 이어진다. 따라서, 단계 S104 후에, 스페이서층이 맨드릴의 측벽을 따라 존재하지만, 맨드릴의 상부는 노출되어, 맨드릴이 예를 들어 에칭에 의해 단계 S108에서 제거될 수 있게 된다. 단계 S108에서, 하위층의 제1 부분이 에칭되고, 이어서 단계 S110에서 부분 에칭된 하위층 상에 보호층의 형성이 이어진다. 그 후, 브레이크스루 에칭이 단계 S112에서 수행될 수 있다. 전술된 바와 같이, 브레이크스루 에칭을 위한 에칭 프로세스의 수정은 선택적이고, 하위층을 에칭하기 위해 사용되는 바와 동일한 에칭 프로세스가 보호층의 저부(115b)를 에칭 관통하는 데 또한 사용될 수 있다. 보호층의 저부 부분의 에칭 관통을 더 보조하기 위해, 예를 들어, 압력이 감소되고 에칭 화학물이 개질되어(예를 들어, 더 희박한 또는 낮은 폴리머량을 갖고, 또는 부가의 불소 함유 가스를 갖고) 보호층 저부 부분(115b)을 에칭 관통하는 것을 보조하는 브레이크스루 에칭 단계가 수행될 수 있다. 그 후, 에칭은 단계 S114에 지시되어 있는 바와 같이, 하위층을 에칭 관통하도록 계속된다. 또한 전술된 바와 같이, 초기 에칭, 보호층의 형성, 선택적 브레이크스루 에칭, 및 하위층을 통한 에칭의 완료는 플라즈마가 전체에 걸쳐 연속적으로 유지되는 상태로, 그리고 에칭 화학물 또는 다른 처리 조건이 다양한 단계를 수행하기 위해 개질된 상태로, 동일한 프로세스 챔버 내에서 수행될 수 있다. 대안적으로, 플라즈마는 다양한 단계들 중 하나 이상 후에 소화될 수 있고, 이어서 플라즈마는 다음 단계를 위해 재점화된다.
상기 설명에서, 특정 세부사항들이 설명되었다. 하지만, 본 명세서의 기술은 이들 특정 상세로부터 벗어나는 다른 실시예에서 실시될 수도 있고, 이러한 상세는 한정이 아니라 설명을 위한 것이라는 것이 이해되어야 한다. 본 명세서에 개시된 실시예는 첨부 도면을 참조하여 설명되었다. 유사하게, 설명의 목적으로, 특정 수, 물질 및 구성이 철저한 이해를 제공하기 위해 설명되었다. 그럼에도 불구하고, 실시예는 이러한 특정 상세 없이 실시될 수도 있다. 설명된 동작은 달리 지시되지 않으면 설명된 실시예와는 상이한 순서로 수행될 수도 있다. 다양한 부가의 동작이 수행되고 그리고/또는 설명된 동작은 부가의 실시예에서 생략될 수도 있다.
당 기술 분야의 숙련자는 본 발명의 동일한 목적을 여전히 성취하면서 전술된 기술의 동작에 대한 다수의 변형예가 존재할 수 있다는 것을 또한 이해할 수 있을 것이다. 이러한 변형예는 본 발명의 범주에 의해 커버되도록 의도된다. 이와 같이, 본 발명의 실시예의 상기 설명은 이하의 청구범위의 범주에 대한 한정이 되도록 의도된 것은 아니다.
10: 맨드릴 12: 스페이서층
12a: 깎인면부 14: 하위층
16: 추가의 층 112: 스페이서층
112a: 측벽 114: 하위층
114a: 측벽 115: 보호층
115a, 115b: 보호층 부분 116: 추가의 층

Claims (18)

  1. 자기 정렬 패턴 에칭을 위한 방법으로서,
    하나 이상의 맨드릴의 측벽 상에 형성된 스페이서를 갖는 기판을 제공하는 단계로서, 상기 스페이서는 하위층 상에 형성되고, 상기 스페이서는 제1 맨드릴로 형성되며, 상기 하위층은 제2 맨드릴로 형성되는 것인, 상기 기판을 제공하는 단계;
    최종 스페이서가, 제1 측벽이 비교적 평면형이고 각각의 스페이서의 대향측에서 제2 측벽이 비평면형 표면을 갖고 패시티드(faceted)되는 단면 형상을 갖도록, 상기 하나 이상의 맨드릴을 제거하는 단계;
    마스크로서 상기 스페이서를 사용하여 상기 하위층의 제1 부분을 에칭하는 단계;
    상기 제1 부분의 에칭 중에 생성되는 상기 하위층의 측벽 상에 보호층을 퇴적 또는 성장시키는 단계;
    마스크로서 상기 스페이서를 사용하여 상기 하위층의 나머지 부분을 에칭하는 단계
    를 포함하고,
    상기 보호층의 퇴적 또는 성장 중에 에칭이 정지되고,
    상기 제1 부분의 에칭 및 상기 나머지 부분의 에칭은 플라즈마 에칭에 의해 수행되고,
    상기 제1 부분의 에칭 중에 형성된 상기 측벽 상에 상기 보호층의 퇴적 또는 성장 중에, 상기 보호층은 또한 상기 하위층의 저부벽(bottom wall) 상에 퇴적되고, 상기 방법은 상기 하위층의 저부벽 상에 상기 보호층을 에칭 관통(etch through)하기 위한 브레이크스루 에칭(breakthrough etch)을 수행하는 것을 더 포함하는 것인, 자기 정렬 패턴 에칭을 위한 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 브레이크스루 에칭 중에,
    (a) 상기 하위층의 나머지 부분의 에칭 중에 사용된 플라즈마 가스 화학물과는 상이한 플라즈마 가스 화학물이 사용되거나,
    (b) 처리 챔버 내의 압력이 상기 보호층의 퇴적 또는 성장 중에 사용된 압력에 비교하여 감소되는 것
    중 적어도 하나가 행해지는 것인, 자기 정렬 패턴 에칭을 위한 방법.
  6. 제5항에 있어서, 상기 하위층의 상기 나머지 부분의 에칭의 적어도 일부 중에, 상기 제1 부분의 에칭의 적어도 일부 중에 사용된 플라즈마 가스 화학물과 동일한 플라즈마 가스 화학물이 사용되는 것인, 자기 정렬 패턴 에칭을 위한 방법.
  7. 제6항에 있어서, 추가의 층 또는 기판 중 하나가 상기 하위층 바로 아래에 위치되고, 또한 상기 하위층의 나머지 부분의 에칭 중에 상기 추가의 층 또는 기판 중 상기 하나는 노출되는 것인, 자기 정렬 패턴 에칭을 위한 방법.
  8. 삭제
  9. 제7항에 있어서, 상기 제1 부분의 에칭 중에, 상기 제1 부분의 에칭 및 상기 나머지 부분의 에칭의 모두에 있어서 상기 하위층의 에칭된 총 깊이의 50% 미만인 상기 하위층의 깊이가 에칭되는 것인, 자기 정렬 패턴 에칭을 위한 방법.
  10. 제1항에 있어서, 상기 제1 부분의 에칭 중에, 상기 제1 부분의 에칭 및 상기 나머지 부분의 에칭의 모두에 있어서 상기 하위층의 에칭된 총 깊이의 50% 미만인 상기 하위층의 깊이가 에칭되는 것인, 자기 정렬 패턴 에칭을 위한 방법.
  11. 제1항에 있어서, 상기 보호층의 퇴적 또는 성장은 산소 플라즈마로 수행되는 것인, 자기 정렬 패턴 에칭을 위한 방법.
  12. 자기 정렬 패턴 에칭을 위한 방법으로서,
    위에 맨드릴 물질의 층 및 상기 맨드릴 물질의 층 아래에 하위층을 갖는 기판을 제공하는 단계;
    상기 하위층 상에 복수의 맨드릴들을 형성하도록 상기 맨드릴 물질의 층의 부분을 에칭하는 단계;
    스페이서층이 상기 복수의 맨드릴들의 적어도 상부 및 측벽 상에 형성되도록 상기 복수의 맨드릴들 상에 상기 스페이서층을 퇴적하는 단계;
    상기 복수의 맨드릴들이 노출되고 반면에 상기 스페이서층의 부분은 상기 복수의 맨드릴들의 측벽을 따라 남아 있도록 상기 스페이서층의 상부 부분을 에칭하는 단계;
    상기 복수의 맨드릴들을 제거하는 단계로서, 상기 복수의 맨드릴들이 제거된 후에, 상기 하위층의 부분은 노출되고, 상기 스페이서층은 상기 하위층의 다른 부분 위에 마스크를 제공하는 것인, 상기 복수의 맨드릴들을 제거하는 단계;
    부분 에칭된 하위층을 형성하도록 마스크로서 상기 스페이서층을 사용하여 상기 하위층의 제1 부분을 에칭하는 단계;
    상기 부분 에칭된 하위층의 측벽 상에 보호층을 퇴적하거나 성장시키는 단계; 및
    상기 보호층을 퇴적 또는 성장시킨 후에, 상기 하위층의 제2 부분을 에칭하도록 상기 하위층의 에칭을 계속하는 단계
    를 포함하고,
    상기 보호층의 퇴적 또는 성장 중에, 상기 보호층은 상기 하위층의 저부벽 상에 또한 퇴적되고, 상기 방법은 상기 하위층의 저부벽 상에 상기 보호층을 에칭 관통하도록 브레이크스루 에칭을 수행하는 것을 더 포함하는 것인, 자기 정렬 패턴 에칭을 위한 방법.
  13. 제12항에 있어서, 상기 하위층의 제1 부분의 에칭은 상기 하위층의 에칭된 총 깊이의 50% 미만을 에칭하는 것인, 자기 정렬 패턴 에칭을 위한 방법.
  14. 제13항에 있어서, 추가의 층 또는 기판 중 하나가 상기 하위층 바로 아래에 배치되고, 상기 하위층은 상기 추가의 층 또는 기판 기부(base)의 부분을 노출하도록 완전히 에칭 관통되는 것인, 자기 정렬 패턴 에칭을 위한 방법.
  15. 삭제
  16. 제12항에 있어서, 상기 브레이크스루 에칭 중에,
    (a) 상기 하위층의 계속적인 에칭 중에 사용되는 플라즈마 가스 화학물과는 상이한 플라즈마 가스 화학물이 사용되고,
    (b) 처리 챔버 내의 압력이 상기 보호층의 퇴적 또는 성장 중에 사용된 압력에 비교하여 감소되는 것
    의 모두가 행해지는 것인, 자기 정렬 패턴 에칭을 위한 방법.
  17. 제12항에 있어서, 상기 제1 부분의 에칭, 상기 보호층의 퇴적 또는 성장, 및 상기 계속하는 에칭의 각각은 프로세스 챔버 내에 유지된 플라즈마로 수행되고, 상기 보호층의 퇴적 또는 성장 중에, 산소 플라즈마가 상기 부분 에칭된 하위층의 측벽 상에 산화물층을 형성하도록 사용되는 것인, 자기 정렬 패턴 에칭을 위한 방법.
  18. 제17항에 있어서, 상기 제1 부분의 에칭 중에 사용된 플라즈마 화학물은 상기 하위층의 계속적인 에칭 중에 사용된 플라즈마 화학물과 동일한 것인, 자기 정렬 패턴 에칭을 위한 방법.
KR1020157037242A 2013-06-04 2014-05-30 자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화 KR101772309B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361831011P 2013-06-04 2013-06-04
US61/831,011 2013-06-04
PCT/US2014/040277 WO2014197324A1 (en) 2013-06-04 2014-05-30 Mitigation of asymmetrical profile in self aligned patterning etch

Publications (2)

Publication Number Publication Date
KR20160015328A KR20160015328A (ko) 2016-02-12
KR101772309B1 true KR101772309B1 (ko) 2017-08-28

Family

ID=51985594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157037242A KR101772309B1 (ko) 2013-06-04 2014-05-30 자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화

Country Status (4)

Country Link
US (1) US9257280B2 (ko)
KR (1) KR101772309B1 (ko)
TW (1) TWI534889B (ko)
WO (1) WO2014197324A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102559215B1 (ko) 2022-10-05 2023-07-24 장석호 자체발전 및 나노 캐패시터 저장 구조를 갖는 경광봉

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101772309B1 (ko) * 2013-06-04 2017-08-28 도쿄엘렉트론가부시키가이샤 자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화
US9673059B2 (en) * 2015-02-02 2017-06-06 Tokyo Electron Limited Method for increasing pattern density in self-aligned patterning integration schemes
US9972502B2 (en) * 2015-09-11 2018-05-15 Lam Research Corporation Systems and methods for performing in-situ deposition of sidewall image transfer spacers
US9640409B1 (en) * 2016-02-02 2017-05-02 Lam Research Corporation Self-limited planarization of hardmask
US10453686B2 (en) 2016-08-31 2019-10-22 Tokyo Electron Limited In-situ spacer reshaping for self-aligned multi-patterning methods and systems
US9881794B1 (en) 2016-11-29 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor methods and devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070026677A1 (en) * 2002-10-11 2007-02-01 Lam Research Corporation Method for plasma etching performance enhancement
KR100697292B1 (ko) * 2005-10-04 2007-03-20 삼성전자주식회사 반도체 장치 및 그 형성 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
US6218196B1 (en) * 1998-05-06 2001-04-17 Mitsubishi Denki Kabushiki Kaisha Etching apparatus, etching method, manufacturing method of a semiconductor device, and semiconductor device
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
US6755945B2 (en) * 2001-05-04 2004-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
US6875703B1 (en) * 2004-01-20 2005-04-05 International Business Machines Corporation Method for forming quadruple density sidewall image transfer (SIT) structures
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
JP5264834B2 (ja) 2010-06-29 2013-08-14 東京エレクトロン株式会社 エッチング方法及び装置、半導体装置の製造方法
US9165785B2 (en) * 2013-03-29 2015-10-20 Tokyo Electron Limited Reducing bowing bias in etching an oxide layer
US9099496B2 (en) * 2013-04-01 2015-08-04 Sandisk Technologies Inc. Method of forming an active area with floating gate negative offset profile in FG NAND memory
KR101772309B1 (ko) * 2013-06-04 2017-08-28 도쿄엘렉트론가부시키가이샤 자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화
US20150037979A1 (en) * 2013-08-02 2015-02-05 Lam Research Corporation Conformal sidewall passivation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070026677A1 (en) * 2002-10-11 2007-02-01 Lam Research Corporation Method for plasma etching performance enhancement
KR100697292B1 (ko) * 2005-10-04 2007-03-20 삼성전자주식회사 반도체 장치 및 그 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102559215B1 (ko) 2022-10-05 2023-07-24 장석호 자체발전 및 나노 캐패시터 저장 구조를 갖는 경광봉

Also Published As

Publication number Publication date
TW201519310A (zh) 2015-05-16
US20140357084A1 (en) 2014-12-04
TWI534889B (zh) 2016-05-21
US9257280B2 (en) 2016-02-09
WO2014197324A1 (en) 2014-12-11
KR20160015328A (ko) 2016-02-12

Similar Documents

Publication Publication Date Title
KR101772309B1 (ko) 자기 정렬 패터닝 에칭에서의 비대칭 프로파일의 완화
US9378975B2 (en) Etching method to form spacers having multiple film layers
US7303999B1 (en) Multi-step method for etching strain gate recesses
US7183198B2 (en) Method for forming a hardmask employing multiple independently formed layers of a capping material to reduce pinholes
US6491835B1 (en) Metal mask etching of silicon
JP2006190947A (ja) リセスゲート及びそれを備えた半導体装置の製造方法
US9111874B2 (en) Semiconductor structures and fabrication method thereof
JP2003533869A (ja) キャビティをエッチングする方法
CN108206131B (zh) 半导体结构以及半导体结构的形成方法
JP4740599B2 (ja) 半導体装置の製造方法
US11232954B2 (en) Sidewall protection layer formation for substrate processing
WO2002099875A1 (en) Method for manufacturing a trench capacitor with an isolation trench
KR20200113000A (ko) 측벽 에칭을 달성하기 위한 방법
JPH0582636A (ja) 反応性イオン・エツチング用緩衝マスク
CN112117192B (zh) 半导体结构的形成方法
US6835670B2 (en) Method of manufacturing semiconductor device
JP4360393B2 (ja) ポリシリコンエッチング方法
JP2005136097A (ja) 半導体装置の製造方法
JP2002184856A (ja) 半導体素子の分離方法
US12009430B2 (en) Method for gate stack formation and etching
US20130059442A1 (en) Method for adjusting trench depth of substrate
KR100792439B1 (ko) 반도체소자의 리세스게이트 제조 방법
JP2006086295A (ja) 半導体装置の製造方法
US20080081475A1 (en) Method for forming pattern in semiconductor device
JP3193853B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant