CN104051328A - 用于半导体器件制造的图案化方法 - Google Patents

用于半导体器件制造的图案化方法 Download PDF

Info

Publication number
CN104051328A
CN104051328A CN201310348994.1A CN201310348994A CN104051328A CN 104051328 A CN104051328 A CN 104051328A CN 201310348994 A CN201310348994 A CN 201310348994A CN 104051328 A CN104051328 A CN 104051328A
Authority
CN
China
Prior art keywords
opening
component
filling
layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310348994.1A
Other languages
English (en)
Other versions
CN104051328B (zh
Inventor
黄彦钧
谢铭峰
赖志明
谢艮轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104051328A publication Critical patent/CN104051328A/zh
Application granted granted Critical
Publication of CN104051328B publication Critical patent/CN104051328B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种用于半导体制造的图案化方法，包括在半导体衬底上形成具有第一开口的第一图案。然后填充第一开口。在半导体衬底上形成第一部件和第二部件的第二图案，填充后的开口介入其中。然后在填充后的开口、第一部件和第二部件的侧壁上形成间隔件元件。在形成间隔件元件之后，去除构成第一部件和第二部件的材料以形成第二开口和第三开口。将填充后的开口、第二开口和第三开口用作掩模元件来蚀刻衬底的目标层。

Description

用于半导体器件制造的图案化方法
技术领域
本发明总的来说涉及集成电路，更具体地，涉及用于半导体制造的图案化方法。
背景技术
半导体集成电路（IC）已经历了快速的发展。IC材料和设计的进步已产生了数代IC，每一代IC都具有更小和更复杂的电路。在IC进化的过程中，几何尺寸或技术节点（例如，可以被成像的最小的部件或线）缩小了。缩小技术节点通常能够带来提高生产效率和降低成本的好处。然而，这些进步也增大了制造电路的复杂度。例如，按比例缩小部件尺寸可能带来制造方面的挑战，诸如，满足工艺覆盖余量（overlay margin）。随着技术节点的缩小，工艺覆盖余量也缩小，并且变得越来越重要。在这样的一种工艺中，器件的布局要求间距很近的部件对齐，并且将这种工艺用来制造IC器件的互连结构。因此，也需要IC制造的进步。
发明内容
根据本发明的一个方面，提供了一种方法，包括：在具有目标层的半导体衬底上形成第一图案，第一图案包括第一开口；用填充材料填充第一开口，从而形成填充后的开口；在半导体衬底上形成第二图案，第二图案包括第一部件和第二部件，填充后的开口介于第一部件和第二部件之间；在填充后的开口、第一部件和第二部件的侧壁上形成间隔件元件；在形成间隔件元件之后，去除包括第一部件和第二部件的材料以形成第二开口和第三开口，第二开口和第三开口的侧壁由间隔件元件来限定；以及将填充后的开口、第二开口和第三开口用作掩模元件来蚀刻目标层。
优选地，形成第一图案还包括形成第四和第五开口；填充还包括填充第四开口和第五开口以形成填充后的第四开口和填充后的第五开口；第一部件和第二部件被设置为均邻近于填充后的第四开口和填充后的第五开口并且横向于填充后的第四开口和填充后的第五开口。
优选地，形成第二图案包括形成光刻胶的第一和第二部件。
优选地，该方法还包括：通过在半导体衬底上的介电层上沉积硬掩模材料来形成目标层。
优选地，填充第一开口包括沉积含硅抗反射涂层（Si-ARC）。
优选地，形成第一开口包括沉积三层光刻胶堆叠件，并且在三层光刻胶堆叠件的下层中蚀刻第一开口。
优选地，在填充后的开口、第一部件和第二部件的侧壁上形成间隔件元件还包括：在填充后的开口、第一部件和第二部件上形成介电材料的共形层；以及从填充后的开口、第一部件和第二部件中的每一个的顶面上去除共形层。
优选地，填充后的开口、第二开口和第三开口基本是共面的。
优选地，该方法还包括：使用蚀刻后的目标层以形成互连结构的导线。
根据本发明的另一方面，提供了一种半导体的制造方法，包括：在衬底上形成第一光刻胶元件，第一光刻胶元件其中具有开口；填充开口以形成填充后的开口；在填充开口之后去除第一光刻胶元件；在填充开口之后，形成邻近填充后的开口并且与填充后的开口共面的第二光刻胶元件和第三光刻胶元件；在第二光刻胶元件和第三光刻胶元件的侧壁上形成间隔件元件；在形成间隔件元件之后，去除第二光刻胶元件和第三光刻胶元件；以及将填充后的开口和间隔件元件用作掩模元件以提供半导体器件的互连层。
优选地，将填充后的开口和间隔件元件用作掩模元件以提供互连层包括：穿过由于去除第一光刻胶元件、第二光刻胶元件而提供的并且由间隔件元件限定的开口来蚀刻硬掩模层。
优选地，在第二光刻胶元件和第三光刻胶元件的侧壁上形成间隔件元件还包括在填充后的开口的侧壁上形成间隔件元件。
优选地，间隔件元件被设置在填充后的开口的四个侧壁上。
优选地，使用填充后的开口和间隔件元件以提供互连层包括蚀刻硬掩模层。
根据本发明的再一方面，提供了一种方法，包括：使用第一图案化工艺在衬底的层上形成第一部件；在形成第一部件之后，使用第二图案化工艺在衬底的层上形成第二部件和第三部件，第一部件介于第二部件和第三部件之间，并且间隔件环绕第一部件；在第一部件、第二部件和第三部件上方形成共形层；回蚀共形层以露出第一部件、第二部件和第三部件的顶面；在露出顶面之后去除第二部件和第三部件以形成第一开口和第二开口；使用间隔件、第一开口和第二开口以在下方的层中形成沟槽；以及使用沟槽以图案化半导体器件的互连结构。
优选地，互连结构是铜金属线。
优选地，第二部件和第三部件包括光刻胶材料。
优选地，回蚀共形层以露出第一部件、第二部件和第三部件的顶面提供了包括共形层以及第一部件、第二部件和第三部件中的每一个的平坦表面。
优选地，该方法还包括：使用第一图案化工艺形成第四部件和第五部件，第四部件以第一间距与第二部件的端部间隔开，第五部件以第二间距与第三部件的端部间隔开，并且形成共形层填充第一间距和第二间距的区域。
优选地，该方法还包括：第一部件、第四部件和第五部件具有包含硅的组成。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。
图1是根据本发明的一个或多个方面的制造半导体器件的部件的图案的方法的实施例；
图2至图10、图12、图13a和图14示出了根据图1方法的一个或多个步骤制造的器件的实施例的立体图，图11和图13b示出了衬底相应的俯视图；
图15示出了根据本发明的一个或多个方面形成的半导体器件的布局的俯视图的实施例。
具体实施方式
应当了解，为了实现本发明的不同特征，以下公开内容提供了许多不同的实施例或实例。以下描述了部件和配置的具体实例以简化本发明。当然这些仅仅是实例但并不意在限制。此外，在下面的描述中第一部件在第二部件的上方或者上面形成可以包括第一和第二部件形成直接接触的实施例，也可以包括附加部件可介于第一和第二部件之间形成，使得第一和第二部件不直接接触的实施例。为了简明和清楚，可以任意地以不同的比例绘制各种部件。此外，尽管本发明介绍了针对诸如集成电路（IC）的半导体器件的实施例，但是人们可以认识到各种器件和工艺可以得益于本发明，例如，包括图像传感器、薄膜晶体管液晶显示器（TFT-LCD），发光二极管（LED）、光掩模和/或其它合适的器件。
图1示出了在衬底上制造半导体器件的部件的图案的方法100。在一个实施例中，部件的图案可用来形成互连结构（诸如多层互连（MLI）结构）的部件。例如，图1所限定的图案可用来形成MLI结构的层。图2至图14是根据图1的方法100制造的器件的示例性实施例的立体图。
应当理解，方法100包括具有互补金属氧化物半导体（CMOS）技术工艺流程特点的步骤，因此本发明仅对其简要描述。可以在方法100之前、之后和/或期间执行附加的步骤。
也应当理解，图2至图15的半导体器件中的部分可通过互补金属氧化物半导体（CMOS）技术工艺流程来制造，因此一些工艺在本发明中仅做简要描述。此外，半导体器件可以包括其他各种器件和部件（诸如附加的晶体管、双极结型晶体管、电阻器、电容器、二极管、熔丝等），但是为了更好的理解本发明的发明概念，对其进行了简化。此外，图2至图15的器件可以是在集成电路的加工过程中制造的中间器件或部分集成电路，可包括静态随机存取存储器（SRAM）和/或其他的逻辑电路、无源部件（诸如电阻器、电容器和电感器）、有源部件（诸如P沟道场效应晶体管（PFET）、N沟道FET（NFET）、金属氧化物半导体场效应晶体管（MOSFET）、互补金属氧化物半导体（CMOS）晶体管、双极型晶体管、高压晶体管、高频晶体管和其他存储单元）以及它们的组合。
图2至图15的半导体器件包括可以互连的多个半导体器件（例如，晶体管）。可以使用根据方法100形成的互连结构来互连器件。互连器件可提供器件之间和/或器件和提供外部连接（例如，连接至封装件）的焊盘之间的物理和/或电连接。诸如MLI结构的互连结构包括在各层（例如，金属1和金属2）内形成的多条导线，其中导电通孔将导线互连。在互连结构中设置介电材料，例如，在导电部件之间提供隔离的层间介电（ILD）层。
现在参考图1，方法100从方框102开始，其中，提供衬底。衬底包括多层。衬底可以包括其上形成有多层的半导体晶圆。在一个实施例中，半导体晶圆是硅。可选地，衬底可以包括另一种元素半导体，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。在另一个可选实施例中，衬底是绝缘体上半导体（SOI）。可选地，衬底可以包括非半导体材料（诸如玻璃衬底、熔融石英衬底）和/或其他合适的材料。
衬底可以包括各种部件，诸如掺杂区、介电部件、导电部件（诸如多层互连件）和/或其他合适的部件。在一个实施例中，例如，衬底包括形成各种半导体器件（诸如，例如互补金属氧化物半导体场效应晶体管（CMOSFET）、成像传感器、电容器、存储单元、二极管、鳍式场效应晶体管（FinFET）和/或其它合适的器件）的部件。
参考图2的实例，提供衬底200。衬底200示出了其上形成有多层的衬底200。如图所示，衬底200包括基底层202、204和206；目标层208；以及抗反射层210。然而，这些层是示例性的但并不意在限制；可以将这些层中的一层或多层省略，并且可以增加附加层。以下提供了形成在衬底200上的层的示例性组成，然而，除此处权利要求特别限定的以外，这些组成只是示例性的但并不意在限制。
在一个实施例中，基底层202包括碳化硅。其他示例性的材料包括其他合适的蚀刻停止材料（诸如氮化硅）。在一个实施例中，基底层204包括介电材料（诸如低k或极低k介电材料）。示例性的ELK材料包括介电常数k约小于2的介电材料。基底层204层可以包括介电材料，诸如正硅酸乙酯（TEOS）氧化物、未掺杂的硅酸盐玻璃或掺杂的氧化硅（诸如硼磷硅酸盐玻璃（BPSG）、熔融石英玻璃（FSG）、磷硅酸玻璃（PSG）、硼掺杂的硅玻璃（BSG））和/或其他合适的介电材料。可以通过PECVD工艺或其它合适的沉积技术来沉积该层。在一个实施例中，基底层204可以是MLI结构中的层间介电（ILD）层。
在一个实施例中，基底层206包括诸如正硅酸乙酯（TEOS）的介电材料。其他示例性的组成包括未掺杂的硅酸盐玻璃或掺杂的氧化硅（诸如硼磷硅酸盐玻璃（BPSG）、熔融石英玻璃（FSG）、磷硅酸玻璃（PSG）、硼掺杂的硅玻璃（BSG））和/或其他合适的介电材料。在一个实施例中，目标层208包括硬掩模材料。在一个实施例中，目标层208是TiN。在一个实施例中，抗反射层210包括不含氮的抗反射层（NFARL）。
可以通过合适的工艺来形成层202、204、206、208和/或210，诸如包括等离子体增强CVD（PECVD）、低压CVD（LPCVD）或HDP-CVD工艺的化学汽相沉积（CVD）；旋涂；溅射；物理汽相沉积（PVD）；原子层沉积（ALD）和/或其它合适的工艺。
然后，方法100继续至方框104，其中，在衬底上形成第一图案掩模元件。第一图案掩模元件可以包括被图案化以形成一个或多个开口的光刻胶层。开口可以限定相邻互连部件（例如，导线或通孔）之间的空间。
参考图3的实例，三层光刻胶堆叠件302设置在衬底200上。三层光刻胶堆叠件302包括下层304、中间层306和上层308。上层308可以是光敏光刻胶材料，诸如193nm光刻胶。中间层306可以具有可用于提供硬掩模的组成，其用于将上层308的图案转印至下层304。下层304可具有适于通过中间层306来图案化的组成和/或具有抗反射特性。在一个实施例中，使用合适的光刻技术来图案化上层308。图案提供开口310。也可以将图案（开口310）称为“切口图案”。图案还提供了邻近于开口310且与其间隔一段距离的区域312。区域312也是层308中的开口/间隙。
然后，方法100继续至方框106，其中，执行蚀刻工艺以将第一掩模元件限定的图案转印至下层。转印的图案提供了部件的第一图案。如下所述，部件的第一图案可以限定互连部件（例如，导线或通孔）之间的区域。可使用诸如干刻蚀、等离子蚀刻和/或湿蚀刻的合适的刻蚀工艺来转印图案。
参考图4的实例，将包括限定在三层光刻胶堆叠件302的上层308中的开口310和区域312的图案转印至层304。应当注意，尽管本发明描述了三层光刻胶堆叠件，但是本领域的技术人员会认识到，在其他实施例中，其他材料可用于形成与限定在层210上的部件相同的部件，诸如使用单层或双层光刻胶。在将限定在上层308（图3）中的第一图案转印后，可以从衬底200中剥离上层308和/或中间层306。
然后，方法100继续至方框108，其中，在衬底上形成填充材料。填充材料可以填充由第一图案限定的区域。例如，填充材料可以填充由第一图案限定的开口和/或间隙。在一个实施例中，填充材料是含硅的抗反射涂层（Si-ARC）。示例性的Si-ARC包括诸如SiON的无机ARC、诸如聚硅烷的含硅有机ARC和/或其他合适的组合物。在一个实施例中，硅含量在约30至40原子重量百分比之间。可以使用旋涂或其他合适的沉积工艺来形成填充材料。在填充材料的沉积之后可以接着进行回蚀工艺，例如，化学机械抛光（CMP）工艺或合适的蚀刻工艺。
参考图5的实例，用填充材料来填充开口（图4）。在一个实施例中，填充材料502是Si-ARC。填充材料填充开口310，形成标示为504的填充后的开口。填充材料也可以填充间隙312，形成填充后的区域502。在沉积填充材料后，可以执行回蚀工艺或其他平坦化工艺（例如，蚀刻、化学机械抛光等）使得填充材料502/504的表面基本上与层304的表面共面。
在一个实施例中，方法100和方框108还包括在形成填充材料之后，将用来限定第一图案的层剥离。在一个实施例中，这包括剥离三层光刻胶中的第一层（下层）。参考图6的实例，从衬底200中去除层304的剩余部分，形成开口602。
然后，方法100继续至方框110，其中，在衬底上形成第二图案的掩模元件。第二图案可以包括多个部件。例如，第二图案可以包括由光刻胶形成的多个部件。光刻胶可以包括三层光刻胶。第二图案可以限定互连部件（例如，金属线）。参考图7的实例，三层光刻胶702被设置在衬底200上。三层光刻胶702包括下层704、中间层706和上层708。上层708可以是光敏光刻胶材料，诸如193nm光刻胶。中间层706可以具有用于提供硬掩模的组成，其用于将上层708的图案转印至下层704。下层704可具有适于由中间层706来图案化的组成和/或具有抗反射特性。在一个实施例中，使用合适的光刻技术来图案化上层708。如图所示，图案化上层708以包括第一部件和第二部件，然而，任意数目的部件和结构都是可能的。在一个实施例中，第二图案708包括光刻胶部件。可使用诸如光刻胶层的形成（例如，旋涂、曝光以图案化、使曝光的光刻胶显影、烘烤工艺等）的合适工艺来形成光刻胶部件
然后，方法100继续至方框112，其中，执行蚀刻工艺以将由第二掩模元件限定的图案转印至下层。转印的图案提供了部件的第二图案。如下所述，部件的第二图案可以限定互连部件（例如，线或通孔）。可使用诸如干刻蚀、等离子蚀刻和/或湿蚀刻的合适蚀刻工艺来转印图案。在转印图案之后，在器件的层上设置第一图案（参考以上方框106所述）和第二图案（参考方框112所述），换句话说，两个图案是共面的。
参考图8的实例，将层708中设置的部件的图案转印至形成在层210上的下层704。使用在层708（图7）中限定的第二掩模元件而形成的图案部件被标示为元件802（应当注意，尽管本发明描述了三层光刻胶堆叠件，但是本领域的技术人员会认识到，在其他实施例中，可以使用其他材料来形成与层210上限定的部件相同的部件，诸如单层或双层光刻胶）。在将限定在上层708（图7）中的第二图案转印之后，可以从衬底200剥离上层708和/或中间层706。
然后，方法100继续至方框114，其中，在衬底上形成共形层。共形层也可被称为间隔层。共形层可以是介电材料。示例性的材料包括二氧化硅、氮化硅、氮氧化硅和/或其他合适的材料。可以在衬底上（包括在由上述第一图案和第二图案限定的部件上）形成共形层。参考图9的实例，共形或间隔材料层902位于衬底200上，包括位于第一图案的部件504（包括它的四个侧壁）和部件502上以及位于第二图案的部件802上（包括每一个部件的两个侧壁）。
然后，方法100继续至方框116，其中，使由第二图案掩模元件限定的部件露出（例如，从顶面去除共形间隔材料）并将其从衬底中去除。参考图10的实例，执行材料去除工艺以从部件802的顶面去除共形材料902。材料去除工艺可以包括化学机械抛光（CMP）工艺、诸如湿蚀刻、干蚀刻、等离子体蚀刻的回蚀工艺和/或其它合适的方法。回蚀工艺可以使元件502、504、902和802基本共面。
现在参考图11，示出了部分衬底200的俯视图。部件802具有宽度A。介于部件802之间的填充后的开口504具有长度L。部件的侧壁上的共形材料（间隔件材料）902的厚度为S。部件（例如，802和504）的所有侧壁上的厚度S都可以基本类似。部件802具有节距p。
因此，当p为第二图案的部件节距时，A为第二图案宽度，L为第一图案（切口图案）长度，并且S为间隔件的厚度，可以观察到下列关系。在一个实施例中，第一图案的临界尺寸（CD）的变化为2*S。在一个实施例中，P－A－（4*S）小于L。在另一个实施例中，L可以小于P－A。当L=P－A－（2*S）时，第一图案的最大覆盖公差为S。在一个实施例中，P大约为90纳米(nm)。
继续方框116，在露出第二图案的部件的顶面之后，从衬底去除该部件。在一个实施例中，第二图案的部件是光刻胶，并且使用合适的剥离工艺从衬底去除。参考图12的实例，从衬底200去除暴露的部件802（图10）。部件802的去除提供了其侧面被间隔材料902限定的开口1202。
然后，方法100继续至方框118，其中，将图案转印至下方的目标层。在一个实施例中，图案被转印至下方的介电层，形成互连部件之间的隔离。在一个实施例中，一个下方的层是硬掩模层。因此，第一（切口）图案和第二图案限定了互连结构（例如，金属1、金属2）的单层或单面。参考图13a和其俯视图图13b的实例，开口1202（图12）用作掩模元件以在硬掩模层208中形成开口1304。区域502、填充后的沟槽504以及周围的间隔层902被用作掩模元件以限定开口1306。开口1304和开口1306共同限定硬掩模层208中设置的图案1302。图案1302限定了互连结构层。
可继续方法100以将图案（例如，图案1302）转印至附加层。在一个实施例中，诸如通过镶嵌或双镶嵌工艺，图案1302用来限定互连结构的导电层（例如，金属线）。例如，方法100所限定的图案（例如，硬掩模）可通过将图案用作掩模元件以在诸如层间介电层（ILD）的介电层中蚀刻沟槽而被转印至下方的层。然后，可将导电材料镀至介电层中的沟槽内。在一个实施例中，在沟槽内形成的导电材料包括铜。然而，其他示例性的实施例包括诸如铝、铜合金、钨和/或其他合适材料的导电材料。
例如，采用图14的实例，可以将图案1302转印至基底层204。在一个实施例中，层204是层间介电层（ILD）。可将层208的开口1302用作掩模元件，使用合适的蚀刻工艺来转印图案。蚀刻工艺可以包括干蚀刻、湿蚀刻或等离子体蚀刻工艺。在层204中形成沟槽之后，用导电材料填充沟槽，形成互连线1402。应该注意的是，可以把互连部件1402的部件1402a称为由第二图案限定的，并且可以把部件1402b称为由第一图案（以及第二图案）限定的。部件1402可以形成互连结构的导线。
因此，方法100可用来形成互连部件的导线。然而，在其他实施例中，可以使用方法100的步骤来限定其他部件。例如，栅极结构、鳍式场效应晶体管的鳍结构和/或半导体器件的其他各种部件。方法100的一些实施例提供了有益效果，诸如增大了临界尺寸需要的“切口”图案(以上所述的第一图案)和/或增大了第一图案和第二图案之间的覆盖余量。形成这种提高的一个原因在于先于第二图案对第一图案（“切口”图案）进行处理。第一图案和第二图案的这种组合允许在单个工艺中完成间隔材料的沉积。一个实例的优点是间隔材料占据了第二图案和第一图案之间的间距，因此，提供了改进的公差（例如，第一图案相对于第二图案在X-方向的公差）和/或图案之间提高的覆盖公差。
现在参考图15，示出了IC器件的布局1500。可以使用以上参照图1至图14所述的方法100来制造相应于布局1500的器件。
布局1500包括图案1502。图案1502可被形成为基本类似于以上参考方法100的方框110所述的第二图案（也可参见图7中限定掩模元件708）。布局1500也包括图案1504。图案1504可基本上类似于通过以上在方法100的方框104中所述的第一掩模元件（也可参见图3中的元件310和312）而形成的图案。图案1502和1504可以限定互连结构的金属层的部件，例如，第一和第二图案1502和1504可以限定器件的MLI的层中的导电（例如，铜）线。布局1500也包括切口图案1506。切口图案1506可基本类似于以上参照方法100的方框104所述的图案和/或由图3的开口310限定的图案。应当注意的是，切口图案1506介于图案1502的两个部件之间并在图案1504的部件中限定了间距。
总之，本发明所公开的方法和器件提供了使用切口图案来形成部件。在这样做时，本发明的一个或多个实施例中提供了优于现有器件的数个优点。本发明的优点包括提供切口图案（例如，如上所述的第一图案），由于它在限定部件的图案（例如，互连件）之前完成，所以切口图案具有更大的CD和/或覆盖余量。也可使用更大的尺寸来形成切口图案，因此使得对形成图案的光刻的要求降低。另一个优点是，切口图案与第一图案（例如，互连部件）的图案化同时进行。
从而，本发明描述了方法的实施例。该方法包括在具有目标层的半导体衬底上形成第一图案。第一图案包括第一开口。然后用填充材料填充第一开口。在半导体衬底上形成第二图案，其包括第一部件和第二部件。填充后的开口介于第一部件和第二部件之间。在填充后的开口、第一部件和第二部件的侧壁上形成间隔件元件。在形成间隔件元件之后，去除构成第一部件和第二部件的材料以形成第二开口和第三开口。第二开口和第三开口的侧壁由间隔件元件限定。填充后的开口、第二开口和第三开口用作掩模元件以蚀刻目标层。
在另一个实施例中，第一图案也包括第四和第五开口（参见图3的开口312）。填充工艺还可包括填充第四和第五开口。第一和第二部件邻近并且横向于填充后的第四和填充后的第五开口。
在又一个实施例中，第一和第二部件是光刻胶。在一个实施例中，通过在半导体衬底上的介电层上沉积硬掩模材料来形成目标层。可以通过沉积含硅抗反射涂层(Si-ARC)来填充第一开口。在一个实施例中，可通过沉积三层光刻胶堆叠件并且在三层光刻胶堆叠件下方的层中蚀刻第一开口而形成第一开口。然后，在填充后的开口、第一部件和第二部件的侧壁上形成间隔件元件。
在另一个实施例中，形成间隔件元件包括在填充后的开口上、第一部件上和第二部件上形成介电材料的共形层，然后从填充后的开口、第一部件和第二部件的各个顶面上去除共形层。在一个实施例中，填充后的开口、第二开口和第三开口基本上是共面的。在另一个实施例中，蚀刻后的目标层用于形成互连结构的导线。
在本发明所述方法的另一个更广义的实施例中，提供了一种制造半导体器件的方法。该方法包括在衬底上形成第一光刻胶元件。第一光刻胶元件具有位于其中的开口。填充该开口。然后，在填充开口之后，去除第一光刻胶元件。在填充开口之后，还形成邻近于填充后的开口并且与其共面的第二光刻胶元件和第三光刻胶元件。在第二光刻胶元件和第三光刻胶元件的侧壁上形成间隔件元件。在形成间隔件元件之后，去除第二光刻胶元件和第三光刻胶元件。填充后的开口和间隔件元件用作掩模元件以提供半导体器件的互连层。
在另一个实施例中，该方法包括：将填充后的开口和间隔件元件用作掩模元件，通过穿过由于第一光刻胶元件和第二光刻胶元件的去除而提供的并且由间隔件元件限定的开口来蚀刻硬掩模层以提供互连层。在一个实施例中，在填充后的开口的侧壁上也形成间隔件元件。间隔件元件可设置在填充后的开口的四个侧壁上。在一个实施例中，使用填充后的开口和间隔件元件以提供互连层包括蚀刻硬掩模层。
在本发明所述方法的另一种更广泛的形式中，一种方法提供了使用第一图案化工艺（参见例如图3和所用的光刻胶工艺）在衬底层上形成第一部件。然后，使用第二图案化工艺（参见例如图7和所用的光刻胶工艺）以在该层上形成第二部件和第三部件。在第一、第二部件和第三部件上方形成共形层。回蚀共形层以露出第一、第二和第三部件的顶面。在露出顶面之后去除第二部件和第三部件以形成第一开口和第二开口。使用间隔件、第一开口和第二开口，在下方的层内形成沟槽（也被称为开口）。沟槽用来图案化半导体器件的互连结构。
在另一个实施例中，互连结构是铜金属线。在一个实施例中，第二和第三部件包括光刻胶材料。回蚀共形层可以提供包括共形层以及第一部件、第二部件和第三部件中的每一个的平坦表面。
在又一个实施例中，使用第一图案化工艺（参见例如图3）来形成第四部件和第五部件。第四部件以第一间距与第二部件的端部（例如，长方形部件的末端）间隔开，并且第五部件以第二间距与第三部件的端部间隔开。共形层可以填充第一间距和第二间距。在一些实施例中，第一部件、第四部件和第五部件每个都具有包括硅（例如，Si-ARC）的组成。
应当理解，尽管本发明所公开的不同的实施例披露了不同的公开内容，但是在不背离本发明的精神和范围的情况下，可以做出各种改变、替代和变化。

Claims (10)

1.一种方法，包括：
在具有目标层的半导体衬底上形成第一图案，所述第一图案包括第一开口；
用填充材料填充所述第一开口，从而形成填充后的开口；
在所述半导体衬底上形成第二图案，所述第二图案包括第一部件和第二部件，所述填充后的开口介于所述第一部件和所述第二部件之间；
在所述填充后的开口、所述第一部件和所述第二部件的侧壁上形成间隔件元件；
在形成所述间隔件元件之后，去除包括所述第一部件和所述第二部件的材料以形成第二开口和第三开口，所述第二开口和所述第三开口的侧壁由所述间隔件元件来限定；以及
将所述填充后的开口、所述第二开口和所述第三开口用作掩模元件来蚀刻所述目标层。
2.根据权利要求1所述的方法，其中，形成所述第一图案还包括形成第四和第五开口；填充还包括填充所述第四开口和所述第五开口以形成填充后的第四开口和填充后的第五开口；所述第一部件和所述第二部件被设置为均邻近于所述填充后的第四开口和所述填充后的第五开口并且横向于所述填充后的第四开口和所述填充后的第五开口。
3.根据权利要求1所述的方法，其中，形成所述第二图案包括形成光刻胶的所述第一和第二部件。
4.根据权利要求1所述的方法，还包括：
通过在所述半导体衬底上的介电层上沉积硬掩模材料来形成所述目标层。
5.根据权利要求1所述的方法，其中，填充所述第一开口包括沉积含硅抗反射涂层（Si-ARC）。
6.根据权利要求1所述的方法，其中，形成所述第一开口包括沉积三层光刻胶堆叠件，并且在所述三层光刻胶堆叠件的下层中蚀刻所述第一开口。
7.根据权利要求6所述的方法，其中，在所述填充后的开口、所述第一部件和所述第二部件的侧壁上形成所述间隔件元件还包括：
在所述填充后的开口、所述第一部件和所述第二部件上形成介电材料的共形层；以及
从所述填充后的开口、所述第一部件和所述第二部件中的每一个的顶面上去除所述共形层。
8.根据权利要求7所述的方法，其中，所述填充后的开口、所述第二开口和所述第三开口基本是共面的。
9.一种半导体的制造方法，包括：
在衬底上形成第一光刻胶元件，所述第一光刻胶元件其中具有开口；
填充所述开口以形成填充后的开口；
在填充所述开口之后去除所述第一光刻胶元件；
在填充所述开口之后，形成邻近所述填充后的开口并且与所述填充后的开口共面的第二光刻胶元件和第三光刻胶元件；
在所述第二光刻胶元件和所述第三光刻胶元件的侧壁上形成间隔件元件；
在形成所述间隔件元件之后，去除所述第二光刻胶元件和所述第三光刻胶元件；以及
将所述填充后的开口和所述间隔件元件用作掩模元件以提供半导体器件的互连层。
10.一种方法，包括：
使用第一图案化工艺在衬底的层上形成第一部件；
在形成所述第一部件之后，使用第二图案化工艺在所述衬底的所述层上形成第二部件和第三部件，所述第一部件介于所述第二部件和所述第三部件之间，并且间隔件环绕所述第一部件；
在所述第一部件、所述第二部件和所述第三部件上方形成共形层；
回蚀所述共形层以露出所述第一部件、所述第二部件和所述第三部件的顶面；
在露出所述顶面之后去除所述第二部件和所述第三部件以形成第一开口和第二开口；
使用所述间隔件、所述第一开口和所述第二开口以在下方的层中形成沟槽；以及
使用所述沟槽以图案化半导体器件的互连结构。
CN201310348994.1A 2013-03-14 2013-08-12 用于半导体器件制造的图案化方法 Active CN104051328B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/828,885 2013-03-14
US13/828,885 US9076736B2 (en) 2013-03-14 2013-03-14 Patterning method for semiconductor device fabrication

Publications (2)

Publication Number Publication Date
CN104051328A true CN104051328A (zh) 2014-09-17
CN104051328B CN104051328B (zh) 2017-03-01

Family

ID=51504001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310348994.1A Active CN104051328B (zh) 2013-03-14 2013-08-12 用于半导体器件制造的图案化方法

Country Status (2)

Country Link
US (2) US9076736B2 (zh)
CN (1) CN104051328B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004577A (zh) * 2014-11-06 2017-08-01 东京毅力科创株式会社 包括叠对误差保护的图案化方法
CN108074808A (zh) * 2016-11-15 2018-05-25 格芯公司 使用半双向图案化和岛形成半导体器件的方法
CN111128691A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 半导体装置的制造方法及其接触插塞的制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343412B2 (en) * 2014-02-12 2016-05-17 Taiwan Semiconductor Manufacturing Company Limited Method of forming MOSFET structure
US10559492B2 (en) 2017-11-15 2020-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methods for semiconductor devices and structures resulting therefrom

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169698B2 (en) * 2004-01-14 2007-01-30 International Business Machines Corporation Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
KR100914289B1 (ko) * 2007-10-26 2009-08-27 주식회사 하이닉스반도체 스페이서를 이용한 반도체 메모리소자의 패턴 형성방법
US7862962B2 (en) 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
US7989355B2 (en) 2009-02-12 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch halving
US8110466B2 (en) 2009-10-27 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cross OD FinFET patterning
FR2973156B1 (fr) * 2011-03-24 2014-01-03 St Microelectronics Crolles 2 Procede de decomposition de lignes d'un circuit electronique
US8637982B2 (en) * 2012-04-18 2014-01-28 Sandisk Technologies Inc. Split loop cut pattern for spacer process

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004577A (zh) * 2014-11-06 2017-08-01 东京毅力科创株式会社 包括叠对误差保护的图案化方法
CN107004577B (zh) * 2014-11-06 2021-02-02 东京毅力科创株式会社 包括叠对误差保护的图案化方法
CN108074808A (zh) * 2016-11-15 2018-05-25 格芯公司 使用半双向图案化和岛形成半导体器件的方法
CN108074808B (zh) * 2016-11-15 2021-12-03 格芯美国公司 使用半双向图案化和岛形成半导体器件的方法
CN111128691A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 半导体装置的制造方法及其接触插塞的制造方法
CN111128691B (zh) * 2018-10-31 2022-09-30 台湾积体电路制造股份有限公司 半导体装置的制造方法及其接触插塞的制造方法

Also Published As

Publication number Publication date
US20150270129A1 (en) 2015-09-24
US9281193B2 (en) 2016-03-08
US9076736B2 (en) 2015-07-07
US20140273468A1 (en) 2014-09-18
CN104051328B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
US9305841B2 (en) Method of patterning a feature of a semiconductor device
US11309210B2 (en) Self aligned buried power rail
US9911682B2 (en) Phase changing on-chip thermal heat sink
US7626257B2 (en) Semiconductor devices and methods of manufacture thereof
TWI646643B (zh) 用於著陸在不同接觸區階層的接觸方案
US10153285B2 (en) Formation method of semiconductor device with embedded capacitor
CN113345857B (zh) 半导体元件及其制备方法
TWI713147B (zh) 半導體裝置的形成方法
US9281193B2 (en) Patterning method for semiconductor device fabrication
TW202029339A (zh) 積體電路結構及其形成方法
TW201931522A (zh) 圖案化可變寬度金屬化線之方法
TWI668728B (zh) 用作互連之虛擬閘極及其製法
KR20110001189A (ko) 반도체 소자의 형성 방법
US8697537B2 (en) Method of patterning for a semiconductor device
US9230929B2 (en) Semiconductor structures and methods of manufacture
TWI779638B (zh) 積體電路結構及其製備方法
TWI641082B (zh) 半導體裝置及其形成方法
US10157796B1 (en) Forming of marking trenches in structure for multiple patterning lithography
US9589831B2 (en) Mechanisms for forming radio frequency (RF) area of integrated circuit structure
TWI708326B (zh) 具有空氣間隔的半導體元件及其製備方法
JP6235662B2 (ja) 半導体装置
TW202201726A (zh) 半導體裝置
CN114141751A (zh) 半导体结构及其形成方法
US8664114B2 (en) Image sensor and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant