CN104136994B - 双硬掩模光刻工艺 - Google Patents

双硬掩模光刻工艺 Download PDF

Info

Publication number
CN104136994B
CN104136994B CN201280070393.2A CN201280070393A CN104136994B CN 104136994 B CN104136994 B CN 104136994B CN 201280070393 A CN201280070393 A CN 201280070393A CN 104136994 B CN104136994 B CN 104136994B
Authority
CN
China
Prior art keywords
layer
hard mask
pattern
metal hard
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280070393.2A
Other languages
English (en)
Other versions
CN104136994A (zh
Inventor
J·C·阿诺德
S·D·伯恩斯
S·J·福尔摩斯
D·V·霍拉克
M·桑卡拉潘迪恩
Y·尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104136994A publication Critical patent/CN104136994A/zh
Application granted granted Critical
Publication of CN104136994B publication Critical patent/CN104136994B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

使用线图案对互连级电介质层之上的第一金属硬掩模层图案化。至少一个电介质材料层、第二金属硬掩模层、第一有机平面化层(OPL)以及第一光刻胶被施加在第一金属硬掩模层之上。第一通路图案被从所述第一光刻胶层转移到所述第二金属硬掩模层。第二OPL和第二光刻胶层被施加并使用第二通路图案进行图案化，该第二通路图案被转移到所述第二金属硬掩模层内。第一和第二通路图案的第一合成图案被转移到所述至少一个电介质材料层内。使用第一金属硬掩模层中的开口区域限制第一合成图案的第二合成图案被转移到互连级电介质材料层内。

Description

双硬掩模光刻工艺
相关申请的交叉引用
本申请要求于2012年2月22日提交的题为“DUAL HARD MASK LITHOGRAPHYPROCESS”的美国专利申请序列号13/402068的权益，其中该申请的内容通过引用全文结合在此。
技术领域
本公开涉及形成光刻图案的方法，尤其涉及使用双层金属硬掩模形成光刻图案的方法以及用于实现上述方法的结构。
背景技术
利用193nm波长光源的单次曝光光刻法在印刷间距小于80nm的特征件下正接近其极限。因此，为了印刷间距小于80nm的特征件，已经提出了双重曝光法。
本领域已知的双重通路曝光法利用有机平面化层(OPL)记忆两个光刻图案，而这两个光刻图案则通过光刻曝光与显影以及图案转移蚀刻的两个不同组合而被转移到该有机平面化层内。在第二图案三层光刻法中，在下部OPL中记忆的第一图案由上部OPL层填充，并且于是第一图案需要在第二图案转移到下部OPL期间被重新打开。由于要在第一图案中移除的OPL的厚度包括下部OPL和上部OPL两者，于是在第二图案转移到下部OPL期间，在第一图案中的OPL蚀刻时间需要比在第二图案中长100％。出于这一原因，针对首先转移的图案，图案转移的保真度会受到损害。具体地，从第二图案导出的通孔趋向于变得更宽并且在第一图案转移到有机平面化层的期间发展出不规则性。因此，期望一种用高保真度转移两个图案以形成包括子光刻特征的合成图案的方法。
发明内容
第一金属硬掩模层被沉积在互连级电介质层之上并使用线图案进行图案化。至少一个电介质材料层、第二金属硬掩模层、第一有机平面化层以及第一光刻胶被施加在第一金属硬掩模层之上。第一光刻胶使用第一通路图案进行图案化，该第一通路图案使用所述至少一个电介质层中的顶部电介质层作为蚀刻停止层而被转移到所述第二金属硬掩模层内。在移除第一有机平面化层之后，施加第二有机平面化层和第二光刻胶。第二光刻胶使用第二通路图案进行图案化，该第二通路图案被转移到所述第二金属硬掩模层内。第二金属硬掩模层包括第一和第二通路图案的第一合成图案，该第一合成图案使用所述第二金属层作为蚀刻掩模层而转移到至少一个电介质材料层内。使用第一金属硬掩模层中的开口区域限制第一合成图案的第二合成图案被转移到互连级电介质层内，以在其中形成合成通路图案。线图案随后能够被转移到互连级电介质层的上部。
根据本公开的一个方面，一种形成结构的方法，包括：形成至少包括电介质材料层和第一金属硬掩模层的堆叠；用至少一个线图案来图案化所述第一金属硬掩模层；在图案化的所述第一金属硬掩模层之上至少形成第二金属硬掩模层；仅在所述第二金属硬掩模层中形成包括第一光刻图案和第二光刻图案的第一合成图案，其中所述第一光刻图案和所述第二光刻图案通过不同的蚀刻处理转移到所述第二金属硬掩模层内；以及将包括所述第一合成图案与所述至少一个线图案的交叉的第二合成图案转移到所述电介质材料层内。
根据本公开的另一个方面，一种形成结构的方法，包括：形成至少包括电介质材料层和第一金属硬掩模层的堆叠；用至少一个线图案来图案化所述第一金属硬掩模层；在图案化的所述第一金属硬掩模层之上至少形成第二金属硬掩模层和第一光刻胶层；在所述第一光刻胶层内形成所述第一光刻图案并且通过第一蚀刻将所述第一光刻图案转移到所述第二金属硬掩模层内；在所述第二金属硬掩模层之上形成第二光刻胶层；在所述第二光刻胶层内图案化第二光刻图并且通过第二蚀刻将所述第二光刻图案转移到所述第二金属硬掩模层内，其中在所述第二金属硬掩模层中形成包括所述第一光刻图案和所述第二光刻图案的第一合成图案；以及将包括所述第一合成图案与所述至少一个线图案的交叉的第二合成图案转移到所述电介质材料层内。
根据本公开的又一个方面，一种形成结构的方法，包括：形成至少包括电介质材料层和第一金属硬掩模层的堆叠；用至少一个线图案来图案化所述第一金属硬掩模层；在图案化的所述第一金属硬掩模层之上形成至少另一个电介质材料层、第二金属硬掩模层和第一光刻胶层；在所述第一光刻胶层内形成第一光刻图案并且通过第一蚀刻将所述第一光刻图案转移到所述第二金属硬掩模层内；在所述第二金属硬掩模层之上形成第二光刻胶层；在所述第二光刻胶层内形成第二光刻图并且通过第二蚀刻将所述第二光刻图案转移到所述第二金属硬掩模层内，其中在所述第二金属硬掩模层中形成包括所述第一光刻图案和所述第二光刻图案的第一合成图案；经由所述至少另一电介质材料层转移所述第一合成图案；以及将包括所述第一合成图案与所述至少一个线图案的交叉的第二合成图案转移到所述电介质材料层内。
根据本公开的再一个方面，提供了一种光刻结构，包括：位于衬底上的电介质材料层；包括至少一个线图案并且位于所述电介质材料层之上的第一金属硬掩模层；位于所述第一金属硬掩模层上的至少另一电介质材料层；位于所述至少另一个电介质材料层上并且至少包括与第一光刻图案相对应的至少一个孔的组的第二金属硬掩模层；以及位于所述第二金属硬掩模层上并且包括与不同于所述第一光刻图案的第二光刻图案相对应的至少一个沟道的有机平面化层。
根据本公开的再一个方面，一种光刻结构，包括：位于衬底上的电介质材料层；包括至少一个线图案并且位于所述电介质材料层之上的第一金属硬掩模层；位于所述第一金属硬掩模层上的至少另一电介质材料层；位于所述至少另一个电介质材料层上并且至少包括与第一光刻图案相对应的至少一个孔的组的第二金属硬掩模层；位于所述第二金属硬掩模层上的有机平面化层；以及位于所述有机平面化层上并且包括与不同于所述第一光刻图案的第二光刻图案相对应的至少一个沟道的抗反射涂层(ARC)。
附图说明
图1A是根据本公开第一实施例在形成并图案化第一金属硬掩模层之后的第一示例结构的自上而下的视图。
图1B是沿着图1A的第一示例结构的面B–B’的垂直横截面视图。
图2A是根据本公开第一实施例在形成下平面化层和上平面化层、第二金属硬掩模层、第一有机平面化层(OPL)、第一抗反射涂覆(ARC)层和第一光刻胶层的堆叠并用第一光刻图案来光刻图案化第一光刻胶层之后的第一示例结构的自上而下的视图。
图2B是沿着图2A的第一示例结构的面B–B’的垂直横截面视图。
图3A是根据本公开第一实施例在通过第一ARC层和第一OPL转移了第一光刻图案之后的第一示例结构的自上而下的视图。
图3B是沿着图3A的第一示例结构的面B–B’的垂直横截面视图。
图4A是根据本公开第一实施例在将第一光刻图案转移到第二金属硬掩模层内之后的第一示例结构的自上而下的视图。
图4B是沿着图4B的第一示例结构的面B–B’的垂直横截面视图。
图5A是根据本公开第一实施例在移除了第一OPL之后的第一示例结构的自上而下的视图。
图5B是沿着图5A的第一示例结构的面B–B’的垂直横截面视图。
图6A是根据本公开第一实施例的在形成第二OPL、第二ARC层和第二光刻胶层并用第二光刻图案来光刻图案化第二光刻胶层之后的第一示例结构的自上而下的视图。
图6B是沿着图6A的第一示例结构的面B–B’的垂直横截面视图。
图7A是根据本公开第一实施例在通过第二ARC层和第二OPL转移了第二光刻图案之后的第一示例结构的自上而下的视图。
图7B是沿着图7A的第一示例结构的面B–B’的垂直横截面视图。
图8A是根据本公开第一实施例在将第二光刻图案转移到第二金属硬掩模层内之后的第一示例结构的自上而下的视图。
图8B是沿着图8B的第一示例结构的面B–B’的垂直横截面视图。
图9A是根据本公开第一实施例在移除了第二OPL之后的第一示例结构的自上而下的视图。
图9B是沿着图9A的第一示例结构的面B–B’的垂直横截面视图。
图10A是根据本公开第一实施例在通过上电介质层转移了第二金属硬掩模层内的第一合成图案之后的第一示例结构的自上而下的视图。
图10B是沿着图10A的第一示例结构的面B–B’的垂直横截面视图。
图11A是根据本公开第一实施例在移除了第二金属硬掩模层之后的第一示例结构的自上而下的视图。
图11B是沿着图11A的第一示例结构的面B–B’的垂直横截面视图。
图12A是根据本公开第一实施例在将作为第一合成图案和第一金属硬掩模层内的图案的交叉的第二合成图案转移到互连级电介质材料层内之后的第一示例结构的自上而下的视图。
图12B是沿着图12A的第一示例结构的面B–B’的垂直横截面视图。
图13A是根据本公开第一实施例在移除了第二金属硬掩模层、上电介质层和下电介质层之后的第一示例结构的自上而下的视图。
图13B是沿着图13A的第一示例结构的面B–B’的垂直横截面视图。
图14A是根据本公开第一实施例在将第一金属硬掩模层内的图案转移到互连级电介质材料层的上部内之后的第一示例结构的自上而下的视图。
图14B是沿着图14A的第一示例结构的面B–B’的垂直横截面视图。
图15A是根据本公开第一实施例在互连级电介质材料层内形成双道金属镶嵌的线-通路结构之后的第一示例结构的自上而下的视图。
图15B是沿着图15B的第一示例结构的面B–B’的垂直横截面视图。
图16A是根据本公开第二实施例的第二示例结构的自上而下的视图。
图16B是沿着图16A的第二示例结构的面B–B’的垂直横截面视图。
具体实施方式
如上所述，本公开涉及利用双层硬掩模形成光刻图案的方法以及用于实现上述方法的结构，并且现在将结合附图对其进行详述。注意到相似和对应的元件由类似的参考编号指代。各附图并未按比例绘出。
参考图1A和1B，根据本公开第一实施例的第一示例结构包括堆叠，该堆叠从下向上依次为衬底10、互连级电介质材料层20、电介质硬掩模层30和第一金属硬掩模层40。衬底10是可以是包括诸如场效应晶体管、结型晶体管、二极管、电容器、电感器、电阻器、光电器件或本领域内已知的任何其他半导体器件的至少一种半导体器件(未示出)的半导体衬底。衬底10可以可选地包括至少一个金属互连结构，该结构包括嵌入在至少一个下层互连级电介质材料层(未显式示出)内的金属线和/或金属通路。
互连级电介质材料层20可以是未图案化的电介质材料层，并且能够包括可以嵌入金属互连结构的任何电介质材料。例如，互连级电介质材料层可以包括氧化硅、氮化硅、氮氧化硅、多孔或非多孔有机硅酸盐玻璃、多孔或非多孔自旋电介质材料。互连级电介质材料层20的厚度可以从50nm到1000nm，虽然也可以利用更小或更大的厚度。互连级电介质材料层20能够通过化学汽相沉积(CVD)或旋涂形成。
电介质硬掩模层30是可选层。在互连级电介质材料层20具有抵抗平面化处理的足够机械强度的情况下，电介质硬掩模层30可被省略。例如，如果互连级电介质材料层20的顶部包括氧化硅、氮化硅或氮氧化硅，则电介质硬掩模层30可被省略。电介质硬掩模层30可以包括从氧化硅、氮化硅、氮氧化硅、电介质金属氧化物或其组合中选出的材料。电介质硬掩模层30例如可以通过化学汽相沉积、原子层沉积和/或物理汽相沉积形成。电介质硬掩模层30的厚度可以从5nm到50nm，虽然也可以利用更小或更大的厚度。
第一金属硬掩模层40包括至少一种金属材料并且可选地包括有机金属材料。第一金属硬掩模层40包括对电介质硬掩模层30和互连级电介质材料层20的材料提供蚀刻选择性的材料。
在一个实施例中，第一金属硬掩模层40由至少一种金属材料构成。例如，第一金属硬掩模层40可以包括TiN、TaN、WN、Ti、Ta和W中的一种或多种。
在另一个实施例中，第一金属硬掩模层40包括至少一种金属材料和诸如聚合物的有机材料。上述至少一种金属材料可以包括Ta、Ti、W、TaN、TiN和WN中的一种或多种。上述至少一种金属材料可以散布在有机材料的基质内。例如，第一金属硬掩模层40可以包括诸如含Ti的ARC材料的金属有机抗反射涂覆(ARC)材料。
第一金属硬掩模层40可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)或旋涂形成。第一金属硬掩模层40的厚度可以从5nm到50nm，虽然也可以利用更小或更大的厚度。
第一金属硬掩模层40随后由至少一个线图案进行图案化。如在此使用的，线图案指的是包括其间由开口隔开的至少一对平行线边缘的图案。上述至少一个线图案可以通过包括如下的单次光刻处理形成：施加光刻胶，使用光刻图案进行光刻胶的光刻曝光和显影，将光刻图案从光刻胶转移到第一金属硬掩模层40内并移除光刻胶。
作为替换，上述至少一个线图案可以通过多次光刻处理形成。多次光刻处理的每一次都包括施加光刻胶，使用光刻图案进行光刻胶的光刻曝光和显影，将光刻图案从光刻胶转移到第一金属硬掩模层40内并移除光刻胶。多次光刻处理中的每个光刻图案可以是不同的。在一个实施例中，第一金属硬掩模层40中的至少一个线图案在使用多次光刻处理形成上述至少一个线图案的情况下可以具有子光刻间隔。如在此使用的，子光刻特征指的是其尺寸小于能够通过单次曝光光刻处理印刷的最小特征的尺寸的特征。到2012年，能够通过单次曝光光刻处理印刷的最小间距为约80nm。
参见图2A和2B，相继沉积至少一个电介质材料层(50,60)、第二金属硬掩模层70、第一有机平面化层(OPL)80、第一抗反射涂覆(ARC)层90和第一光刻胶层97。
至少一个电介质材料层(50,60)可以是多个电介质材料层的堆叠、单个电介质材料层、或是有机平面化层和电介质材料层的组合。例如，至少一个电介质材料层(50,60)可以是下平面化层50和上电介质层60的堆叠。
在一个实施例中，下平面化层50包括自平面化有机平面化材料或无定形碳。自平面化有机平面化材料可以是具有低黏性的聚合物层，从而在应用或沉积后使得该下平面化层50的材料流动以填充凹陷区(即，在第一金属硬掩模层40内形成的沟道)。该自平面化有机平面化材料可以是在本领域已知的三层光刻法中用于有机平面化层的任何材料。例如，下平面化层50可以通过旋涂或化学汽相沉积形成。下平面化层50的厚度可以从50nm到200nm，虽然也可以利用更小或更大的厚度。上电介质层60可以是氧化硅层或含硅的抗反射涂覆(ARC)层。例如，氧化硅层可以通过旋涂或化学汽相沉积来沉积。含硅的ARC层可以通过旋涂沉积。上电介质层60的厚度可以从10nm到100nm，虽然也可以利用更小或更大的厚度。
第二金属硬掩模层70包括至少一种金属材料并且可选地包括有机材料。第二金属硬掩模层70包括对至少一个电介质材料层(50,60)的材料提供蚀刻选择性的材料。
在一个实施例中，第二金属硬掩模层70由至少一种金属材料构成。例如，第二金属硬掩模层70可以包括TiN、TaN、WN、Ti、Ta和W中的一种或多种。
在另一个实施例中，第二金属硬掩模层70包括至少一种金属材料和诸如聚合物的有机材料。上述至少一种金属材料可以包括Ta、Ti、W、TaN、TiN和WN中的一种或多种。上述至少一种金属材料可以散布在有机材料的基质内。例如，第二金属硬掩模层70可以包括诸如含Ti的ARC材料的金属有机抗反射涂覆(ARC)材料。
第二金属硬掩模层70可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)或旋涂形成。第二金属硬掩模层70的厚度可以从5nm到50nm，虽然也可以利用更小或更大的厚度。
第一有机平面化层(OPL)80例如通过旋涂在第二金属硬掩模层70上形成。第一OPL80包括可以是具有低黏性的聚合物层的自平面化有机平面化材料。该自平面化有机平面化材料可以是在本领域已知的三层光刻法中用于有机平面化层的任何材料。第一OPL80的厚度可以从100nm到200nm，虽然也可以利用更小或更大的厚度。
第一抗反射涂覆(ARC)层90是可选层，并且例如可以通过旋涂形成。第一ARC层90可以包括本领域已知的任何抗反射材料，并且可以包括硅和/或有机材料。第一ARC层90的厚度可以从10nm到100nm，虽然也可以利用更小或更大的厚度。
第一光刻胶层97例如通过旋涂被直接施加在第一ARC层90或是直接施加在第一OPL80上。第一光刻胶层97的厚度可以从50nm到600nm，虽然也可以利用更小或更大的厚度。第一光刻胶层97可以是对本领域已知的深紫外(DUV)辐射、极端紫外(DUV)辐射或中紫外(DUV)辐射敏感的光刻胶层。
第一光刻胶层97通过光刻曝光和显影用第一光刻图案进行图案化。第一光刻图案可以是包括用于多个第一通孔的形状的通路图案。用于多个第一通孔的形状可以包括圆形和/或椭圆形。在一个实施例中，多个第一通孔可以包括对于任何给定形状具有最小可印刷大小的通孔，例如最小可印刷大小的圆形或针对任意给定偏心率的最小可印刷大小的椭圆形。在一个实施例中，多个第一通孔可以包括在与第一金属硬掩模层40内的至少一个线图案中的线长度方向平行的方向上具有半短轴b并且在与第一金属硬掩模层40内的至少一个线图案中的线长度方向垂直的方向上具有半长轴的一个或多个椭圆形。选择在与第一金属硬掩模层40内的至少一个线图案中的线长度方向平行的方向上的半短轴b能够后续形成一个通孔，其与金属线方向垂直方向上的宽度小于用于光刻图案中圆形的最小可印刷直径。在一个实施例中，通路可以仅被转移到金属沟道中的电介质层20内。这一结构在此被称为“自对齐通路”，即，与金属沟道自对齐的通路。
参见图3A和3B，第一光刻胶层97中的第一光刻图案通过在此被总称为“第一蚀刻”的一组至少一次蚀刻处理被转移到下层内。具体地，在第一蚀刻的第一步骤期间利用第一光刻胶层97作为蚀刻掩模而将第一光刻胶层97中的第一光刻图案转移到第一ARC层90内。第一ARC层90在第一光刻胶层97中开口之下的部分被蚀穿，并且随后在第一蚀刻的第二步骤期间该第一光刻图案通过第一OPL80被转移。第二金属硬掩模层70的顶面被物理暴露在第一蚀刻的第二步骤期间在第一OPL内形成的每个通路的底部处。
第一蚀刻的第一步骤和第二步骤例如可以通过诸如反应离子蚀刻的各向异性蚀刻来执行。至少一种碳氟化合物气体和/或至少一种氢碳氟化合物(hydrofluorocarbon)气体和/或氧气和/或氮气可被用于实现第一光刻图案从第一光刻胶层97到第一OPL80的转移。第一蚀刻的第一步骤和第二步骤可以利用相同或不同的化学条件，并且可以利用相同或不同的压力和/或温度。在一个实施例中，第一ARC层90可以在将第一光刻图案转移到第一OPL80期间用作蚀刻掩模。
参见图4A和4B，第一OPL80和第一ARC层90中的第一光刻图案在第一蚀刻的第三步骤期间被转移到第二金属硬掩模层70内。第一蚀刻的第三步骤包含卤素气体和/或惰性气体。在一个实施例中，第一蚀刻的第三步骤包含Cl2和Ar。至少一个电介质材料层(50,60)的顶面在第一蚀刻的第三步骤结束时被物理暴露，但是并未在第一OPL80内的每个通路底部处蚀穿。具体地，至少一个电介质材料层(50,60)中的顶部电介质层将作为蚀刻停止层。在一个实施例中，第一ARC层90可以在第一蚀刻的第三步骤期间被消耗。
参见图5A和5B，例如通过灰化从第二金属硬掩模层70之上移除第一OPL80的任何剩余部分。第一OPL80的移除对第二金属硬掩模层70的材料以及对至少一个电介质材料层(50,60)的顶部具有选择性。
参见图6A和6B，在图案化的第二金属硬掩模层70之上相继形成第二OPL180、第二ARC层190和第二光刻胶层197。第二OPL180例如通过旋涂在第二金属硬掩模层70之上形成。第二OPL180包括可以是具有低黏性的聚合物的自平面化有机平面化材料。该自平面化有机平面化材料可以是在本领域已知的三层光刻法中用于有机平面化层的任何材料。第二OPL180的材料可以与第一OPL80的材料相同或不同。第二OPL180的厚度当从图案化的第二金属硬掩模层70顶面之上测量时可以从50nm到200nm，虽然也可以利用更小或更大的厚度。
第二ARC层190是可选层，并且例如可以通过旋涂形成。第二ARC层190可以包括本领域已知的任何抗反射材料，并且可以包括硅和/或有机材料。第二ARC层190的厚度可以从10nm到100nm，虽然也可以利用更小或更大的厚度。
第二光刻胶层197例如通过旋涂被直接施加在第二ARC层190或是直接施加在第二OPL180上。第二光刻胶层197的厚度可以从50nm到600nm，虽然也可以利用更小或更大的厚度。第二光刻胶层197可以是对本领域已知的深紫外(DUV)辐射、极端紫外(DUV)辐射或中紫外(DUV)辐射敏感的光刻胶层，或者可以是对高能电子辐射敏感的电子束抗蚀剂。
第二光刻胶层197通过光刻曝光和显影用第二光刻图案进行图案化。第二光刻图案可以是包括用于多个第二通孔的形状的通路图案。用于多个第二通孔的形状可以包括圆形和/或椭圆形。在一个实施例中，多个第二通孔可以包括对于任何给定形状具有最小可印刷大小的通孔。在一个实施例中，多个第二通孔可以包括在与第一金属硬掩模层40内的至少一个线图案中的线长度方向平行的方向上具有半短轴b并且在与第一金属硬掩模层40内的至少一个线图案中的线长度方向垂直的方向上具有半长轴的一个或多个椭圆形。选择在与第一金属硬掩模层40内的至少一个线图案中的线长度方向平行的方向上的半短轴b能够后续形成一个通孔，其与金属线方向垂直方向上的宽度小于用于光刻图案中圆形的最小可印刷直径。具体地，通路将仅被转移到金属沟道中的电介质层20内。换句话说，这被称为对金属沟道的自对齐通路。
参见图7A和7B，第二光刻胶层197中的第二光刻图案通过在此被总称为“第二蚀刻”的一组至少一次蚀刻处理被转移到下层内。具体地，在第二蚀刻的第一步骤期间利用第二光刻胶层197作为蚀刻掩模而将第二光刻胶层197中的第二光刻图案转移到第二ARC层190内。第二ARC层190在第二光刻胶层197中开口之下的部分被蚀穿，并且随后在第二蚀刻的第二步骤期间该第二光刻图案通过第二OPL180被转移。第二金属硬掩模层70的顶面被物理暴露在第二蚀刻的第二步骤期间在第二OPL180内形成的每个沟道的底部处。
第二蚀刻的第一步骤和第二步骤例如可以通过诸如反应离子蚀刻的各向异性蚀刻来实现。至少一种碳氟化合物气体和/或至少一种氢碳氟化合物气体和/或氧气和/或氮气可被用于实现第二光刻图案从第二光刻胶层197到第二OPL180的转移。第二蚀刻的第一步骤和第二步骤可以利用相同或不同的化学条件，并且可以利用相同或不同的压力和/或温度。在一个实施例中，第二ARC层190可以在将第二光刻图案转移到第二OPL180期间用作蚀刻掩模。
第二蚀刻的第二步骤结束时的第一示例结构如图7A和7B所示是包括如下的光刻结构：电介质材料层，即，位于衬底10上的互连级电介质材料层20；包括至少一个线图案并且位于互连级电介质材料层20之上的第一金属硬掩模层40；位于第一金属硬掩模层40上的至少另一个电介质材料层，即，下平面化层50和上电介质层60的堆叠；以及位于所述至少另一个电介质材料层上并且至少包括与第一光刻图案相对应的至少一个孔的组的第二金属硬掩模层70；以及位于第二金属硬掩模层70上并包括与不同于第一光刻图案的第二光刻图案相对应的至少一个通路的有机平面化层，即第二OPL80。光刻结构进一步包括位于第二OPL80之上并且包括第二光刻图案的抗反射涂覆(ARC)层，即第二ARC层190。
参见图8A和8B，第二OPL180和第二ARC层190中的第二光刻图案在第二蚀刻的第三步骤期间被转移到第二金属硬掩模层70内。第二蚀刻的第三步骤包含卤素气体和/或惰性气体。在一个实施例中，第二蚀刻的第三步骤包含Cl2和Ar。至少一个电介质材料层(50,60)的顶面在第二蚀刻的第三步骤结束时被物理暴露，但是并未在第二OPL180内的每个通路底部处蚀穿。具体地，至少一个电介质材料层(50,60)中的顶部电介质层用作蚀刻停止层。在一个实施例中，第二ARC层190可以在第二蚀刻的第三步骤期间被消耗。
包括第一光刻图案和第二光刻图案的第一合成图案通过结合第一蚀刻和第二蚀刻而在第二金属硬掩模层70内形成。第一光刻图案和第二光刻图案通过相同或不同的蚀刻处理转移到第二金属硬掩模层70内。具体地，第一光刻图案通过第一蚀刻转移到第二金属硬掩模层70内，而第二光刻图案通过第二蚀刻转移到第二金属硬掩模层70内。第一合成图案是第一光刻图案和第二光刻图案的结合。
第二蚀刻的第二步骤结束时的第一示例结构如图8A和8B所示是包括如下的光刻结构：电介质材料层，即，位于衬底10上的互连级电介质材料层20；包括至少一个线图案并且位于互连级电介质材料层20之上的第一金属硬掩模层40；位于第一金属硬掩模层40上的至少另一个电介质材料层，即，下平面化层50和上电介质层60的堆叠；以及位于所述至少另一个电介质材料层(50，60)上并且包括与第一光刻图案相对应的至少一个孔的组和包括与第二光刻图案相对应的至少另一个孔的组的第二金属硬掩模层70；以及位于第二金属硬掩模层70上并包括与不同于第一光刻图案的第二光刻图案相对应的至少一个通路的有机平面化层，即第一OPL80。第二金属硬掩模层70中与第一光刻图案相对应的所述至少一个孔的组由第二OPL180填充，并且第二金属硬掩模层70中与第二光刻图案相对应的所述至少另一个孔的组并未由第二OPL180填充。
参见图9A和9B，例如通过灰化从第二金属硬掩模层70之上移除第二OPL180的任何剩余部分。第二OPL180的移除对第二金属硬掩模层70的材料以及对至少一个电介质材料层(50,60)的顶部具有选择性。
参见图10A和10B，利用在此被称为“第三蚀刻”的另一蚀刻将第一合成图案转移通过至少一个电介质材料层(50,60)。第三蚀刻可以是诸如反应离子蚀刻的各向异性蚀刻。在一个实施例中，第三蚀刻利用图案化的第二金属硬掩模层70作为蚀刻掩模，并且利用下平面化层50作为停止层。到该第三蚀刻结束时，下平面化层50没有被蚀穿。
参见图11A和11B，利用蚀刻移除第二金属硬掩模层70。这一蚀刻可以是选择性地抵抗至少一个电介质材料层(50,60)的等离子干法蚀刻或湿处理。在一个实施例中，该蚀刻可以利用包含卤素气体和/或惰性气体的等离子蚀刻化学剂。在一个实施例中，该等离子干法蚀刻化学剂包含Cl2和Ar，或是Cl2和He。
在另一个实施例中，至少一个电介质材料层(50,60)主要仅包含一个电介质层。在此实施例中，第二金属硬掩模层70不同于第一金属层40。在一例中，第二金属硬掩模层70是含Ti的ARC层，而第一金属层40则使用TiN。第三蚀刻利用图案化的第二金属硬掩模层70作为蚀刻掩模，并且利用第一金属层40作为停止层。在该实施例中，第二金属硬掩模层70仍在第三蚀刻后被移除。在一例中，第二金属硬掩模层70通过选择性地抵抗第一金属层40、两金属硬掩模层之间的单层电介质层以及电介质硬掩模层30与互连级电介质材料层20的湿化学剂移除。
参见图12A和12B，第二合成图案通过在此被称为“第四蚀刻”的又一蚀刻被转移到电介质硬掩模层30和互连级电介质材料层20内。第四蚀刻可以是诸如反应离子蚀刻的各向异性蚀刻。第四蚀刻利用至少一个电介质材料层(50,60)和第一金属硬掩模层40的组合作为蚀刻掩模。于是，第四蚀刻的蚀刻化学剂蚀刻电介质硬掩模层30和互连级电介质材料层20的电介质材料，并对第一金属硬掩模层40具有选择性。
电介质硬掩模层30的物理暴露部分被蚀穿，并且互连级电介质材料层20的物理暴露表面垂直凹进以形成从互连级电介质材料层20的顶面起具有第一深度d1的通路21。于是，第二合成图案能被转移到互连级电介质材料层20中的第一深度d1。该第一深度d1可以小于或等于互连级电介质材料层20的厚度t。
参见图13A和13B，从第一金属硬掩模层40移除至少一个电介质材料层(50,60)。在一个实施例中，当至少一个电介质材料层(50,60)包含下有机平面化层50和上电介质层60时，该电介质层60在电介质硬掩模层30和互连级电介质材料层20蚀刻期间被牺牲性地移除。下平面化层50可以通过利用含有等离子的氧气被灰化移除。在另一实施例中，当至少一个电介质材料层(50,60)仅包含单层的电介质层时，该单层的电介质层可以通过诸如稀HF蚀刻的湿处理移除。
参见图14A和14B，利用其中第一金属硬掩模层40用作蚀刻掩模层的、在此被称为“第五蚀刻”的另一蚀刻，将第一金属硬掩模层40中的至少一个线图案转移到互连级电介质材料层20的上部内。第五蚀刻可以是诸如反应离子蚀刻的各向异性蚀刻。将第一金属硬掩模层40中的至少一个线图案转移到互连级电介质材料层20的上部内形成至少一个线沟道。在互连级电介质材料层20内通路21处呈现的第二合成图案被进一步转移到大于第二深度d2的另一深度，并且在将至少一个线图案转移到互连级电介质材料层20内期间蚀穿该互连级电介质材料层20。其中用至少一个线腔整体形成的至少一个通路腔的至少一个双道金属镶嵌沟道23在互连级电介质材料层20内形成。每个通路腔可以延伸至互连级电介质材料层20的底面并落在其下的金属线上。
参见图15A和15B，在互连级电介质材料层20和可选的电介质硬掩模层30的堆叠内形成至少一个集成的线-通路结构28，其中至少一个传导通路结构用至少一个传导线结构整体形成。例如，传导材料可被沉积在至少一个双道金属镶嵌沟道23内，并且随后利用移除第一金属硬掩模层40、电介质硬掩模层30和互连级电介质材料层20的上部的化学机械抛光(CMP)而被平面化。
本公开的方法因为第二OPL180覆盖了第二金属硬掩模层70内与第一光刻图案相对应的孔并由此引入了来自两次光刻曝光的两组图案间的OPL蚀刻厚度差，从而能够防止在第二蚀刻期间将第一光刻图案转移到第二金属硬掩模层70的过程中第二光刻图案的侧向膨胀。
根据本公开第二实施例的第二示例结构可以通过使用在此被称为金属硬掩模间电介质材料层150的单电介质材料层来代替第一实施例的至少一个电介质材料层(50,60)而从第一示例结构中导出。图16A和16B例示了在与第一实施例的图6A和6B相对应的处理步骤处的第二示例结构。在第二实施例中，可以利用与第一实施例中相同的处理步骤，不同之处在于：使用金属硬掩模间电介质材料层150来代替第一实施例的至少一个电介质材料层(50,60)。
在一个实施例中，金属硬掩模间电介质材料层150可以包括具有Si3HxNy成分的氢化氮化硅材料，其中x大于0小于2，且y大于2小于5。
虽然已经通过特定实施例描述了本公开，但是从在前的描述可知各种替换、修改和变化对于本领域技术人员而言将会是显见的。本公开各实施例中的每一实施例都可以单独实现，并且除非明确公开或者本领域普通技术人员已知不可能，上述实施例也可以与本公开的任何其他实施例结合。因此，本公开旨在涵盖落入本公开和所附权利要求的范围和精神内的所有这些替换、修改和变化。

Claims (15)

1.一种形成结构的方法，包括：
形成至少包括电介质材料层(20)和第一金属硬掩模层(40)的堆叠；
用至少一个线图案来图案化所述第一金属硬掩模层；
在图案化的所述第一金属硬掩模层之上至少形成第二金属硬掩模层(70)；
将第一有机平面化层(OPL)(80)沉积在所述第二金属硬掩模层之上；
通过第一蚀刻将第一光刻图案经由所述第一OPL转移到所述第二金属硬掩模层内；
从所述第二金属硬掩模层之上移除所述第一OPL；
将第二OPL(180)沉积在所述第二金属硬掩模层之上；
通过第二蚀刻将第二光刻图案经由所述第二OPL转移到所述第二金属硬掩模层内，其中第一合成图案包括所述第一光刻图案并且所述第二光刻图案被形成在所述第二金属硬掩模层(70)中；以及
将包括所述第一合成图案与所述至少一个线图案的交叉的第二合成图案转移到所述电介质材料层内。
2.如权利要求1所述的方法，还包括：
在所述第二金属硬掩模层之上涂覆第一光刻胶层(97)；
在所述第一光刻胶层内形成所述第一光刻图案，其中所述第一光刻图案随后通过所述第一蚀刻被转移到所述第二金属硬掩模层内；
在所述第一光刻图案被转移到所述第二金属硬掩模层之后在所述第二金属硬掩模层之上涂覆第二光刻胶层(197)；以及
在所述第二光刻胶层内形成所述第二光刻图案，其中所述第二光刻图案随后通过所述第二蚀刻被转移到所述第二金属硬掩模层内。
3.如权利要求1所述的方法，还包括：
将第一光刻胶层(97)涂覆在所述第一OPL之上，其中所述第一光刻图案随后通过所述第一蚀刻经由所述第一OPL从所述第一光刻胶层转移到所述第二金属硬掩模层内；以及
在所述第二OPL之上涂覆第二光刻胶层(197)，其中所述第二光刻图案随后通过所述第二蚀刻经由所述第二OPL从所述第二光刻胶层转移到所述第二金属硬掩模层内。
4.如权利要求3所述的方法，还包括：
在所述第一OPL之上沉积第一抗反射涂覆(ARC)层(90)，其中所述第一光刻胶层在所述第一ARC层上形成，其中所述第一ARC层在将所述第一光刻图案转移到所述第一OPL内期间用作蚀刻掩模；以及
在所述第二OPL之上沉积第二ARC层(190)，其中所述第二光刻胶层在所述第二ARC层上形成，其中所述第二ARC层在将所述第二光刻图案转移到所述第二OPL内期间用作蚀刻掩模。
5.如权利要求1所述的方法，还包括：沉积所述第二金属硬掩模层作为包含至少一种金属和至少一种有机材料的层。
6.如权利要求1所述的方法，还包括：沉积所述第二金属硬掩模层作为包含有机金属抗反射涂覆(ARC)材料的层。
7.如权利要求1所述的方法，还包括：沉积所述第二金属硬掩模层作为包含Ta、Ti、W、TaN、TiN和WN中的至少一种的层。
8.如权利要求1所述的方法，其中所述第一光刻图案和所述第二光刻图案是通路图案，并且所述第一合成图案是所述第一光刻图案和所述第二光刻图案的结合。
9.一种形成结构的方法，包括：
形成至少包括电介质材料层(20)和第一金属硬掩模层(40)的堆叠；
用至少一个线图案来图案化所述第一金属硬掩模层；
在所述第一金属硬掩模层之上沉积至少另一个电介质材料层(50/60，150)；
在图案化的所述第一金属硬掩模层之上至少形成第二金属硬掩模层，其中所述第二金属硬掩模层在所述至少另一个电介质材料层(50/60，150)上形成；
在所述第二金属硬掩模层中形成包括第一光刻图案和第二光刻图案的第一合成图案，其中所述第一合成图案随后经由所述至少另一个电介质材料层被转移，其中所述第一光刻图案和所述第二光刻图案通过不同的蚀刻处理转移到所述第二金属硬掩模层内；以及
将包括所述第一合成图案与所述至少一个线图案的交叉的第二合成图案转移到所述电介质材料层内。
10.如权利要求9所述的方法，还包括：沉积所述至少另一个电介质材料层(50/60)作为上电介质层(60)和下平面化层(50)的堆叠，其中所述上电介质层包括氧化硅和含硅抗反射涂覆(ARC)材料中的至少一种，并且所述下平面化层包括无定形碳和自平面化有机材料中的至少一种。
11.如权利要求9所述的方法，还包括：沉积所述至少另一个电介质材料层作为含有氢化氮化硅材料的单电介质材料层(150)。
12.一种形成结构的方法，包括：
形成至少包括电介质材料层(20)和第一金属硬掩模层(40)的堆叠；
用至少一个线图案来图案化所述第一金属硬掩模层；
在图案化的所述第一金属硬掩模层之上至少形成第二金属硬掩模层(70)；
在所述第二金属硬掩模层(70)中形成包括第一光刻图案和第二光刻图案的第一合成图案，其中所述第一光刻图案和所述第二光刻图案通过不同的蚀刻处理转移到所述第二金属硬掩模层内；以及
将包括所述第一合成图案与所述至少一个线图案的交叉的第二合成图案转移到所述电介质材料层内，其中所述第二合成图案被转移到所述电介质材料层内的第一深度，并且所述方法还包括将所述至少一个线图案转移到所述电介质材料层内，其中所述第二合成图案在将所述至少一个线图案转移到所述电介质材料层内期间，进一步被转移到所述电介质材料层内的比所述第一深度更深的另一深度。
13.如权利要求12所述的方法，还包括：
在将所述第二合成图案转移到所述第二深度(d2)之后形成的至少一个沟道(23)内沉积传导材料；以及
从所述电介质材料层之上移除所述第一金属硬掩模层(40)和所述传导材料，其中在所述电介质材料层内形成包括所述传导材料的至少一个集成的线-通路结构。
14.一种形成结构的方法，包括：
形成至少包括电介质材料层(20)和第一金属硬掩模层(40)的堆叠；
用至少一个线图案来图案化所述第一金属硬掩模层；
在图案化的所述第一金属硬掩模层之上至少形成第二金属硬掩模层(70)、第一有机平面化层(OPL)和第一光刻胶层(97)；
在所述第一光刻胶层内形成第一光刻图案并且通过第一蚀刻将所述第一光刻图案转移到所述第一OPL和所述第二金属硬掩模层内；
从所述第二金属硬掩模层之上移除所述第一OPL；
在所述第二金属硬掩模层之上形成第二OPL和第二光刻胶层(197)；
在所述第二光刻胶层内图案化第二光刻图案并且通过第二蚀刻将所述第二光刻图案转移到所述第二OPL和所述第二金属硬掩模层内，其中在所述第二金属硬掩模层中形成包括所述第一光刻图案和所述第二光刻图案的第一合成图案；以及
将包括所述第一合成图案与所述至少一个线图案的交叉的第二合成图案转移到所述电介质材料层内。
15.一种形成结构的方法，包括：
形成至少包括电介质材料层(20)和第一金属硬掩模层(40)的堆叠；
用至少一个线图案来图案化所述第一金属硬掩模层；
在图案化的所述第一金属硬掩模层之上形成至少另一个电介质材料层(50/60)、第二金属硬掩模层(70)、第一有机平面化层(OPL)和第一光刻胶层(97)；
在所述第一光刻胶层内形成第一光刻图案并且通过第一蚀刻将所述第一光刻图案转移到所述第一OPL和所述第二金属硬掩模层内；
从所述第二金属硬掩模层之上移除所述第一OPL；
在所述第二金属硬掩模层之上形成第二OPL和第二光刻胶层(197)；
在所述第二光刻胶层内形成第二光刻图案并且通过第二蚀刻将所述第二光刻图案转移到所述第二OPL和所述第二金属硬掩模层内，其中在所述第二金属硬掩模层中形成包括所述第一光刻图案和所述第二光刻图案的第一合成图案；
经由所述至少另一个电介质材料层转移所述第一合成图案；以及
将包括所述第一合成图案与所述至少一个线图案的交叉的第二合成图案转移到所述电介质材料层内。
CN201280070393.2A 2012-02-22 2012-12-20 双硬掩模光刻工艺 Active CN104136994B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/402,068 US8916337B2 (en) 2012-02-22 2012-02-22 Dual hard mask lithography process
US13/402,068 2012-02-22
PCT/US2012/070784 WO2013126135A1 (en) 2012-02-22 2012-12-20 Dual hard mask lithography process

Publications (2)

Publication Number Publication Date
CN104136994A CN104136994A (zh) 2014-11-05
CN104136994B true CN104136994B (zh) 2017-11-21

Family

ID=48982479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280070393.2A Active CN104136994B (zh) 2012-02-22 2012-12-20 双硬掩模光刻工艺

Country Status (5)

Country Link
US (2) US8916337B2 (zh)
CN (1) CN104136994B (zh)
DE (1) DE112012005734B4 (zh)
GB (1) GB2511456B (zh)
WO (1) WO2013126135A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8986921B2 (en) * 2013-01-15 2015-03-24 International Business Machines Corporation Lithographic material stack including a metal-compound hard mask
US9287109B2 (en) * 2013-03-13 2016-03-15 Globalfoundries Inc. Methods of forming a protection layer to protect a metal hard mask layer during lithography reworking processes
US9219007B2 (en) * 2013-06-10 2015-12-22 International Business Machines Corporation Double self aligned via patterning
US20150118832A1 (en) * 2013-10-24 2015-04-30 Applied Materials, Inc. Methods for patterning a hardmask layer for an ion implantation process
US9093387B1 (en) * 2014-01-08 2015-07-28 International Business Machines Corporation Metallic mask patterning process for minimizing collateral etch of an underlayer
US9825116B1 (en) 2015-03-11 2017-11-21 Hrl Laboratories, Llc Formation of high-resolution patterns inside deep cavities and applications to RF SI-embedded inductors
US9418868B1 (en) 2015-03-13 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with reduced trench distortions
KR20180045047A (ko) * 2015-09-19 2018-05-03 어플라이드 머티어리얼스, 인코포레이티드 티타늄-화합물 계 하드 마스크 막들
US9570397B1 (en) 2015-12-10 2017-02-14 International Business Machines Corporation Local interconnect structure including non-eroded contact via trenches
US9412648B1 (en) 2016-01-11 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Via patterning using multiple photo multiple etch
WO2017136577A1 (en) * 2016-02-02 2017-08-10 Tokyo Electron Limited Self-alignment of metal and via using selective deposition
KR102394042B1 (ko) * 2016-03-11 2022-05-03 인프리아 코포레이션 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
US9673199B1 (en) 2016-06-21 2017-06-06 International Business Machines Corporation Gate cutting for a vertical transistor device
US10504774B2 (en) * 2016-07-20 2019-12-10 Globalfoundries Inc. Lithographic patterning to form fine pitch features
US9671694B1 (en) * 2016-09-30 2017-06-06 International Business Machines Corporation Wet strippable gap fill materials
US10032632B2 (en) * 2016-10-04 2018-07-24 International Business Machines Corporation Selective gas etching for self-aligned pattern transfer
US9953865B1 (en) 2016-10-26 2018-04-24 International Business Machines Corporation Structure and method to improve FAV RIE process margin and electromigration
US10082736B2 (en) * 2017-01-13 2018-09-25 International Business Machines Corporation Approach to lowering extreme ultraviolet exposure dose for inorganic hardmasks for extreme ultraviolet patterning
CN109755126B (zh) * 2017-11-07 2021-02-12 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US10964779B2 (en) * 2018-11-13 2021-03-30 International Business Machines Corporation Vertical plate capacitors exhibiting high capacitance manufactured with directed self-assembly
US11127825B2 (en) 2019-03-22 2021-09-21 International Business Machines Corporation Middle-of-line contacts with varying contact area providing reduced contact resistance
CN112133625B (zh) * 2019-06-24 2024-05-21 长鑫存储技术有限公司 掩膜结构及其形成方法、存储器及其形成方法
CN112382607B (zh) * 2020-10-28 2023-08-11 上海华力集成电路制造有限公司 铜制程金属沟槽的制作方法
CN113097145B (zh) * 2021-03-30 2022-04-22 长鑫存储技术有限公司 半导体结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1457504A (zh) * 2000-06-06 2003-11-19 Ekc技术公司 电子材料的制造方法
CN101000904A (zh) * 2006-01-10 2007-07-18 国际商业机器公司 互连结构及其形成方法
CN101488450A (zh) * 2008-01-14 2009-07-22 国际商业机器公司 用于形成包括印刷分辨率辅助特征的合成图形的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803999B2 (ja) 1993-11-10 1998-09-24 現代電子産業株式会社 半導体装置の微細パターン製造法
KR100206597B1 (ko) 1995-12-29 1999-07-01 김영환 반도체 장치의 미세패턴 제조방법
US7427529B2 (en) * 2000-06-06 2008-09-23 Simon Fraser University Deposition of permanent polymer structures for OLED fabrication
JP2002009056A (ja) 2000-06-22 2002-01-11 Mitsubishi Electric Corp 微細パターン形成方法およびその方法により製造した装置
US7435074B2 (en) 2004-03-13 2008-10-14 International Business Machines Corporation Method for fabricating dual damascence structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascence patterning
US7585614B2 (en) 2004-09-20 2009-09-08 International Business Machines Corporation Sub-lithographic imaging techniques and processes
US20070066047A1 (en) * 2005-09-18 2007-03-22 Jianhui Ye Method of forming opening and contact
US7618889B2 (en) 2006-07-18 2009-11-17 Applied Materials, Inc. Dual damascene fabrication with low k materials
US7642184B2 (en) 2007-03-16 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for dual damascene process
US8062971B2 (en) * 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process
US7862982B2 (en) 2008-06-12 2011-01-04 International Business Machines Corporation Chemical trim of photoresist lines by means of a tuned overcoat material
JP2010135624A (ja) * 2008-12-05 2010-06-17 Tokyo Electron Ltd 半導体装置の製造方法
US8313889B2 (en) * 2009-04-01 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning method using metallic compound mask layer
US7994060B2 (en) 2009-09-01 2011-08-09 International Business Machines Corporation Dual exposure track only pitch split process
US8008206B2 (en) 2009-09-24 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
US8298935B2 (en) * 2010-11-22 2012-10-30 United Microelectronics Corp. Dual damascene process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1457504A (zh) * 2000-06-06 2003-11-19 Ekc技术公司 电子材料的制造方法
CN101000904A (zh) * 2006-01-10 2007-07-18 国际商业机器公司 互连结构及其形成方法
CN101488450A (zh) * 2008-01-14 2009-07-22 国际商业机器公司 用于形成包括印刷分辨率辅助特征的合成图形的方法

Also Published As

Publication number Publication date
WO2013126135A1 (en) 2013-08-29
US20130216776A1 (en) 2013-08-22
US9373580B2 (en) 2016-06-21
US8916337B2 (en) 2014-12-23
GB2511456B (en) 2015-01-28
US20140110846A1 (en) 2014-04-24
GB201410024D0 (en) 2014-07-16
DE112012005734T5 (de) 2014-11-13
GB2511456A (en) 2014-09-03
DE112012005734B4 (de) 2019-08-29
CN104136994A (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
CN104136994B (zh) 双硬掩模光刻工艺
US10957583B2 (en) Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs
TWI338932B (en) Method for producing a self-aligned nanocolumnar airbridge and structure produced thereby
JP5726693B2 (ja) 半導体装置の製造方法
US9059250B2 (en) Lateral-dimension-reducing metallic hard mask etch
KR100566146B1 (ko) 교차점 자기메모리 집적회로용 자기정렬된 도전라인
US6995439B1 (en) Method of fabricating low dielectric constant dielectric films
JP5532400B2 (ja) スタガードコンタクトを持つファインピッチアレイを含む半導体デバイスと、その設計および製造のための方法
JP2000349150A5 (zh)
TW201721716A (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
KR20120081253A (ko) 타이트한 피치의 콘택트들을 포함하는 반도체 구조체 및 그의 형성 방법
TW201618098A (zh) 無遮罩建立自對準磁性穿隧接面之拓樸方法
CN108074808B (zh) 使用半双向图案化和岛形成半导体器件的方法
CN104979203B (zh) Mos晶体管和导电插塞的形成方法
CN109585305A (zh) 一种形成半导体器件的方法
KR100851448B1 (ko) 듀얼 다마신공정을 이용한 반도체장치의 제조방법 및연통구멍을 가진 물품의 제조방법
JP2009004535A (ja) パターン形成方法
US7910480B2 (en) Method for insulating wires of semiconductor device
CN105551970B (zh) 用于形成接触通孔的方法
US8084360B2 (en) Method of manufacturing semiconductor device
CN109309042A (zh) 半导体器件及其形成方法
US8476160B2 (en) Sublithographic patterning employing image transfer of a controllably damaged dielectric sidewall
KR100545151B1 (ko) 상변화 메모리 소자 및 그 제조 방법
JP2012015497A (ja) 交差した導電あるいは半導電アクセス・ラインのクロスバー・アレイの実現方法
CN103531528B (zh) 双镶嵌结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171122

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171122

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right