CN103531528B - 双镶嵌结构的制作方法 - Google Patents

双镶嵌结构的制作方法 Download PDF

Info

Publication number
CN103531528B
CN103531528B CN201210228957.2A CN201210228957A CN103531528B CN 103531528 B CN103531528 B CN 103531528B CN 201210228957 A CN201210228957 A CN 201210228957A CN 103531528 B CN103531528 B CN 103531528B
Authority
CN
China
Prior art keywords
mask layer
layer
opening
dielectric
dual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210228957.2A
Other languages
English (en)
Other versions
CN103531528A (zh
Inventor
李常孝
陈信宇
赖育聪
廖俊雄
蔡世群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201210228957.2A priority Critical patent/CN103531528B/zh
Publication of CN103531528A publication Critical patent/CN103531528A/zh
Application granted granted Critical
Publication of CN103531528B publication Critical patent/CN103531528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种制作双镶嵌结构的方法，包括下列步骤。首先，依序形成一介电层、一介电掩模层与一金属掩模层于一基底上。随后，形成多个沟槽开口于金属掩模层中，且部分金属掩模层暴露于沟槽开口的底部。接着，形成多个介层洞开口于介电掩模层中，且部分介电掩模层暴露于介层洞开口的底部。然后，转移沟槽开口以及介层洞开口至介电层中，以形成多个双镶嵌开口。

Description

双镶嵌结构的制作方法
技术领域
本发明涉及一种双镶嵌结构的制作方法，尤其是涉及一种采用双重图案化技术(double patterning technique，DPT)的双镶嵌结构的制作方法。
背景技术
集成电路(integrated circuit，IC)是通过形成于基底或不同膜层中的图案化特征(feature)构成的元件装置以及内连线结构所建构。举例来说，作为半导体集成电路中主要多重金属内连线(multi-level interconnects)技术的镶嵌技术，即为在介电材料层中蚀刻出电路图案，然后将导电材料例如铜填入该电路图案中，并加以平坦化，进而完成金属内连线的制作。
随着半导体元件的持续微型化及半导体制作技术的进步，目前业界于32纳米(nanometer，nm)与22nm的线宽技术中常采用双重图案化技术(DPT)作为曝光技术，以克服原有的基础设施的极限。双重图案化技术包含显影-蚀刻-显影-蚀刻(photolithography-etch-photolithography-etch，2P2E)的制作方式，举例而言，在一2P2E的制作工艺中，会在目标层，例如介电材料层，通过第一次光刻-蚀刻制作工艺以形成第一图案于目标层中，之后，再利用第二次光刻-蚀刻制作工艺以形成第二图案于目标层中，以于目标层的特定区域中定义出所欲形成的复杂且密集的图案。
然而，在完成第一次光刻-蚀刻制作工艺之后，此形成有第一图案的目标层若直接接触进行第二次光刻-蚀刻制作工艺时所使用的清洗溶液、蚀刻液或化学溶剂，将可能造成目标层中的第一图案发生变形或被暴露的目标层的表面产生损伤，而影响第一图案的精确度，不利于后续制作工艺的进行，举例而言，在进行金属内连线的镶嵌制作工艺时，由于第一图案的变形，将造成导电材料无法完全填满第一图案的开口而形成空隙于导电材料与目标层之间等的问题，进而导致后续完成的半导体装置的良率的下降。
因此，如何改善图案化技术以获得完整的图案化结构，实为相关技术者所欲改进的课题。
发明内容
本发明的目的之一在于提供一种制作双镶嵌结构的方法，以改善双镶嵌结构的完整性。
为达上述目的，本发明的一较佳实施例是提供一种制作双镶嵌结构的方法，包括下列步骤。首先，依序形成一介电层、一介电掩模层与一金属掩模层于一基底上。随后，形成多个沟槽开口于金属掩模层中，且部分金属掩模层暴露于沟槽开口的底部。接着，形成多个介层洞开口于介电掩模层中，且部分介电掩模层暴露于介层洞开口的底部。然后，转移沟槽开口以及介层洞开口至介电层中，以形成多个双镶嵌开口。
本发明在利用双重图案化技术(DPT)而分别进行沟槽开口以及介层洞开口等至少四次的图案化制作工艺时，介电层完全被介电掩模层覆盖，以确保介电层不受此四次图案化制作工艺影响，例如介电层将不会吸收图案化制作工艺的蚀刻液，而维持介电层的材料性质。此外，本发明是将所有沟槽开口与介层洞开口图案逐次形成于掩模层中后，再进一步同时转移掩模层中所有沟槽开口与介层洞图案至介电层中，以避免多次光刻-蚀刻制作工艺的光致抗蚀剂剂或蚀刻液影响介电层。因此，本发明可有效提高图案精准度，进而提升形成的双镶嵌结构的一致性。
附图说明
图1至图14绘示了本发明的一较佳实施例的制作双镶嵌结构的方法的示意图。
主要元件符号说明
100 基底 102 导电层
104 底层 106 介电层
108 介电掩模层 110 金属掩模层
112 盖层 114 抗蚀刻层
116 抗反射层 118 光致抗蚀剂层
120 第一图案化光致抗蚀剂层 122 第一沟槽开口
124 第二图案化光致抗蚀剂层 126 第二沟槽开口
127 沟槽开口 128 第三图案化光致抗蚀剂层
130 第一介层洞开口 132 第四图案化光致抗蚀剂层
134 第二介层洞开口 135 介层洞开口
136 部分介层洞 138 双镶嵌开口
O1 第一开口 O2 第二开口
O3 第三开口 O4 第四开口
P1，P2，P3，P4 图案
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。
本发明提供一种制作双镶嵌结构的方法，请参考图1至图14。图1至图14绘示了本发明的一较佳实施例的制作双镶嵌结构的方法的示意图。如图1所示，提供一基底100，基底100内包含有多个导电层102与一覆盖导电层102的底层104。基底100中可包含其他半导体元件(图未示)，导电层102可为栅极、漏极、源极、接触插塞(contact plug)、介层插塞(viaplug)、导线等的各式导电单元或金属接点(metal contact)，而基底100中可包含其他半导体元件(图未示)，且底层104可为一氮掺杂的碳化硅(nitrogen doped silicon carbide，NDC)层等绝缘材料，但不以此为限。接着，依序形成一介电层106、一介电掩模层108与一金属掩模层110于基底100上。介电层106可包含低介电常数(dielectric constant，k)材料（介电常数值小于3.9）、超低介电常数(ultra low-k，以下简称为ULK)材料（介电常数值小于2.6）、或多孔性超低介电常数(porous ULK)材料。另外，由于一般光致抗蚀剂层的抗蚀刻(etching resistance)能力小于介电掩模层108或金属掩模层110的抗蚀刻能力，因此本发明较佳是使用介电掩模层108或金属掩模层110作为硬掩模，取代包含一般光致抗蚀剂层的软掩模，以避免掩模在多次图案化制作工艺中发生毁损，并有利于双重图案化技术(DPT)中定义具有较小线宽的图案，例如32纳米(nanometer，nm)或22纳米以下的图案。其中，介电掩模层108的抗蚀刻能力小于金属掩模层110的抗蚀刻能力。此外，在金属掩模110层上，可选择性地形成一盖层112，盖层112可为包含氮氧化硅(SiON)或氧化硅(SiO)的单层结构，但也可为包含氮氧化硅以及氧化硅或其他组合的一复合膜层结构，在一实施例中，可以是下层为氮氧化硅(SiON)、上层为氧化硅(SiO)的复合膜层结构。在本实施例中，盖层112的厚度实质上约300埃(angstrom，)
接着，如图2以及图3所示，首先，形成一第一图案化光致抗蚀剂层120于金属掩模层110上方，且第一图案化光致抗蚀剂层120较佳已包含有定义第一沟槽开口的图案P1，而形成第一图案化光致抗蚀剂层120的方法为现有该项技术者与通常知识者所熟知，在此不多加赘述。接着，进行一第一蚀刻制作工艺以形成至少一第一沟槽开口122于金属掩模层110中，值得注意的是，部分金属掩模层110暴露于第一沟槽开口122的底部，也就是说，第一沟槽开口122不贯穿金属掩模层110，而使介电掩模层108未暴露于第一沟槽开口122的底部。
其中，依制作工艺条件与制作工艺方式的不同，金属掩模层110可包含单层结构或至少两种材料组成的复合膜层结构。当金属掩模层110是一单层结构的掩模层时，例如为氮化钛(titanium nitride，TiN)，其可通过时间模式(time mode)来调整第一蚀刻制作工艺的操作条件例如制作工艺时间(processing time)以决定去除的金属掩模层110的厚度，使部分金属掩模层110保留于第一沟槽开口122的底部；另外，当金属掩模层110包含至少一上材料层(图未示)与一下材料层(图未示)堆叠组成的复合膜层结构时，例如钛(titanium，Ti)与氮化钛组成的复合膜层结构时，可选用对材料的蚀刻率差异较大的蚀刻剂例如氯气对金属掩模层110进行第一蚀刻制作工艺，以去除金属掩模层110中的上材料层，并保留金属掩模层110中的下材料层于第一沟槽开口122的底部，亦即第一蚀刻制作工艺是利用下材料层当作蚀刻停止层，而使第一沟槽开口122仅形成于上材料层中。在本实施例中，金属掩模层110的原始厚度实质上约150埃，而保留于第一沟槽开口110的底部的部分金属掩模层的厚度实质上约介于10埃至20埃之间。然后，去除第一图案化光致抗蚀剂层120。
同样的，如图4以及图5所示，首先，形成一第二图案化光致抗蚀剂层124于金属掩模层110上方以及第一沟槽开口122内，且第二图案化光致抗蚀剂层124较佳已包含有定义第二沟槽开口的图案P2，而形成第二图案化光致抗蚀剂层124的方法为现有该项技术者与通常知识者所熟知，在此不多加赘述。接下来，进行一第二蚀刻制作工艺以形成至少一第二沟槽开口126于金属掩模层110中，值得注意的是，部分金属掩模层110暴露于第二沟槽开口126的底部，也就是说，第二沟槽开口126也不贯穿金属掩模层110，而使介电掩模层108未暴露于第二沟槽开口126的底部。然后，去除第二图案化光致抗蚀剂层124。另外值得注意的是，由于在第一蚀刻制作工艺中形成的第一沟槽开口122不会贯穿金属掩模层110，因此第二图案化光致抗蚀剂层124不会直接接触介电掩模层108，如此便不会发生光刻-蚀刻制作工艺所使用的清洗溶液、蚀刻液或化学溶剂造成介电掩模层108下方的介电层106的变形或损伤等问题。
据此，完成沟槽开口的双重图案化制作工艺，也就是说，已先后形成多个沟槽开口包括第一沟槽开口122与第二沟槽开口126于金属掩模层110中，在本实施例中，第一沟槽开口122与第二沟槽开口126交替设置，且第一沟槽开口122与第二沟槽开口126的间距可小于曝光技术可曝的最小图案距离，但不以此为限，还有，由于第一沟槽开口122与第二沟槽开口126均不会贯穿金属掩模层110，故部分金属掩模层110分别暴露于各沟槽开口包括第一沟槽开口122与第二沟槽开口126的底部，使在形成后续完成的介层洞开口之前，该多个沟槽开口皆未暴露介电掩模层108，且暴露于各沟槽开口的底部的金属掩模层110(或者是当作蚀刻停止层的下材料层)较佳具有一相同厚度，有利于后续形成的双镶嵌结构的一致性。
在本发明中，用来于金属掩模层110中形成多个沟槽开口的图案化光致抗蚀剂层120/124，可为各种现有常用的光致抗蚀剂材料与组合，且第一图案化光致抗蚀剂层120的组成可与第二图案化光致抗蚀剂层124相同或不同。接下来，对图案化光致抗蚀剂层进行说明，其内容也适用于本发明的后述及的其他图案化光致抗蚀剂层128/132。以第一图案化光致抗蚀剂层120为例，第一图案化光致抗蚀剂层120可包含一堆叠的三层结构或四层结构。在本较佳实施例中，第一图案化光致抗蚀剂层120包含一抗蚀刻层114、一抗反射层116、以及一光致抗蚀剂层118的三层堆叠结构，其中，抗蚀刻层114主要是由波长365纳米(nanometer，nm)的I-line光致抗蚀剂材料或酚醛树脂(novolac resin)所构成；抗反射层116是含硅硬掩模(silicon-containing hard mask，SHB)层，其成分主要是由含硅的有机高分子聚合物(organo-silicon polymer)或聚硅物(polysilane)所组成，至少具有一发色基团(chromophore group)以及一交联基团(crosslinkable group)，且抗反射层116可另包括交联剂(crosslinking agent)，使SHB层在照光后可产生交联反应；光致抗蚀剂层118是由波长248纳米或193纳米的深紫外线(DUV)光致抗蚀剂材料例如KrF光致抗蚀剂层所构成。
在其他实施例中，第一图案化光致抗蚀剂层120也可以是一四层堆叠结构，由下而上依序包括有一先进图案化材料层(advanced patterning film，APF)，例如非晶碳层，一抗反射介电层(dielectric anti-reflective coating film，DARC)、一底抗反射层(bottom anti-reflective coating film，BARC)及一光致抗蚀剂层，其中APF层具有良好的准直性(high aspect ratio,HAR)、低边缘粗糙度(lower line edge roughness,LER)及可灰化性(PR-like ashability)，因此常被使用于线宽小于60纳米的制作工艺中。
此外，形成沟槽开口的方法不以先形成第一沟槽开口122于金属掩模层110中，再形成第二沟槽开口126于金属掩模层110中为限，如图6所示，形成沟槽开口的方法也可以包括下列步骤。首先将原先第一图案化光致抗蚀剂层120以及第二图案化光致抗蚀剂层124所包含的第一沟槽开口的图案P1以及第二沟槽开口的图案P2先后转移至金属掩模层110上的盖层112，也就是说，先后形成至少一第一开口O1与至少一第二开口O2于盖层112中，接下来，再以盖层112作为掩模，进行蚀刻制作工艺去除部分金属掩模层110，将第一开口O1以及第二开口O2进一步转移至金属掩模层110内，而同时形成如图5所示的至少一第一沟槽开口122以及至少一第二沟槽开口126于金属掩模层110内。
在形成沟槽开口之后，如图7以及图8所示，首先，形成一第三图案化光致抗蚀剂层128于介电掩模层108上方，第三图案化光致抗蚀剂层128较佳已包含有定义第一介层洞开口的图案P3，由于第一沟槽开口122以及第二沟槽开口126的底部的金属掩模层110(或者是当作蚀刻停止层的下材料层)位于第三图案化光致抗蚀剂层128与介电掩模层108之间，故第三图案化光致抗蚀剂层128未直接接触介电掩模层108，而形成第三图案化光致抗蚀剂层128的方法为现有该项技术者与通常知识者所熟知，在此不多加赘述。接着，进行一第三蚀刻制作工艺以形成至少一第一介层洞开口130于介电掩模层108中，值得注意的是，部分介电掩模层108暴露于第一介层洞开口130的底部，也就是说，第一介层洞开口130不贯穿介电掩模层108，而使介电层106未暴露于第一介层洞开口130的底部。此外，第一介层洞开口130位于多个沟槽开口亦即第一沟槽开口122以及第二沟槽开口126的其中一者内，但不以此为限。
其中，介电掩模层108包含单层结构或至少一上材料层与至少一下材料层堆叠组成的复合膜层结构材料，且介电掩模层108的材料可选自氮氧化物、硅氧化物或其他适合的介电材料。当介电掩模层108是一单层结构的掩模层时，例如为氮氧化硅(siliconoxynitride，SiON)层，其可通过时间模式(time mode)来调整第三蚀刻制作工艺的操作条件例如制作工艺时间(processing time)以决定去除的介电掩模层108的厚度，使部分介电掩模层108可保留于第一介层洞开口130的底部；另外，当介电掩模层108包含至少一上材料层(图未示)与一下材料层(图未示)堆叠组成的复合膜层结构时，例如上材料层为氮氧化硅(silicon oxynitride，SiON)层与下材料层为氮化硅(silicon nitride，SiN)层的复合膜层结构时，可选用对上材料层与下材料层的蚀刻率差异较大的蚀刻剂例如氯气对介电掩模层108进行第三蚀刻制作工艺，以完去去除上材料层，并以下材料层作为蚀刻停止层，使形成的第一介层洞开口130仅位于上材料层中，且下材料层则暴露于第一介层洞开口130的底部，亦即保留部分介电掩模层108暴露于第一介层洞开口130的底部。在本实施例中，介电掩模层108的原始厚度实质上约200埃，而保留于第一介层洞开口130的底部的部分介电掩模层108的厚度实质上约介于10埃至20埃之间。然后，去除第三图案化光致抗蚀剂层128。
同样的，如图9以及图10所示，首先，形成一第四图案化光致抗蚀剂层132于介电掩模层108上方以及第一介层洞开口130内，第四图案化光致抗蚀剂层132较佳已包含有定义第二介层洞开口的图案P4，且第四图案化光致抗蚀剂层132未接触介电层106，而形成第四图案化光致抗蚀剂层132的方法为现有该项技术者与通常知识者所熟知，在此不多加赘述。接下来，进行一第四蚀刻制作工艺以形成至少一第二介层洞开口134于介电掩模层108中。值得注意的是，在第四蚀刻制作工艺中，第二介层洞开口134不会贯穿介电掩模层108，因此部分介电掩模层108仍暴露于第二介层洞开口134的底部，也就是说，介电层106未暴露于第二介层洞开口134的底部，更详细地说，沟槽开口(包含第一沟槽开口122以及第二沟槽开口126)以及介层洞开口(包含第一介层洞开口130以及第二介层洞开口134)均未暴露介电层106，使介电层106完全不受上述第一、第二、第三、第四蚀刻制作工艺的影响。此外，第二介层洞开口134位于多个沟槽开口的其中一者内，但不以此为限。然后，去除第四图案化光致抗蚀剂层132。
据此，完成介层洞开口的双重图案化制作工艺，也就是说，先后形成多个介层洞开口包括第一介层洞开口130与第二介层洞开口134于介电掩模层108。在本实施例中，第一介层洞开口130与第二介层洞开口134交替设置，且第一介层洞开口130与第二介层洞开口134的间距可小于曝光技术可曝的最小图案距离，但不以此为限，还有，由于第一介层洞开口130与第二介层洞开口134皆不会贯穿介电掩模层108，故介电掩模层108分别暴露于各介层洞开口包括各第一介层洞开口130与各第二介层洞开口134的底部，使在转移沟槽开口以及介层洞开口至介电层106中之前，该多个沟槽开口以及该些介层洞开口均未暴露介电层106，且暴露于各介层洞开口的底部的介电掩模层108(或者是当作蚀刻停止层的下材料层)较佳具有一相同厚度，有利于后续形成的双镶嵌结构的一致性。
此外，形成介层洞开口的方法不以先形成第一介层洞开口130于介电掩模层108中，再形成第二介层洞开口134于介电掩模层108中为限，如图11所示，形成介层洞开口的方法也可以包括下列步骤。首先，将原先第三图案化光致抗蚀剂层128以及第四图案化光致抗蚀剂层132所包含的第一介层洞开口的图案P3以及第二介层洞开口的图案P4转移至金属掩模层110中，例如以介电掩模层108作为蚀刻停止层，并进行一蚀刻制作工艺部分移除暴露于第一沟槽开口122的底部的金属掩模层110以形成至少一第三开口O3于金属掩模层110中，以及部分移除暴露于第二沟槽开口126的底部的金属掩模层110以形成至少一第四开口O4于该金属掩模层110中。在本实施例中，暴露于第一沟槽开口122/第二沟槽开口126的底部的金属掩模层110被完全去除，因此第三开口O3与第四开口O4可暴露介电掩模层108，但不以此为限，第三开口O3与第四开口O4的底部也可仍暴露金属掩模层110。接下来，以金属掩模层110作为掩模，进行蚀刻制作工艺去除部分介电掩模层108，以转移第三开口O3以及第四开口O4至介电掩模层108内，而同时形成如图10所示的至少一第一介层洞开口130以及至少一第二介层洞开口134于介电掩模层108内。在另一实施例中，也可不去除部分介电掩模层108，也就是说直接以第三开口O3与第四开口O4作为介层洞开口，使沟槽开口与介层洞开口均形成于金属掩模层110中。
请参考图12，图12为沟槽开口与介层洞开口的布局示意图。图12为上视示意图，而图10为图12沿A-A'线段的剖面示意图。一般而言，各介层洞开完全重叠或部分重叠相对应的沟槽开口。如图12所示，在本实施例中，第一介层洞开口130位于相对应的第二沟槽开口126内，而第二介层洞开口134位于相对应的第一沟槽开口122内，且第一介层洞开口130的宽度实质上小于第二沟槽开口126的宽度，而第二介层洞开口134的宽度的宽度实质上小于第一沟槽开口122的宽度，但不以此为限。在一实施例中，也可完全移除暴露于沟槽开口的底部的金属掩模层，以及部分介电掩模层108，如图12所示，使沟槽开口127的宽度与介层洞开口135的宽度相同。
如图13所示，利用一第一碳氟蚀刻剂进行一第五蚀刻制作工艺。详细地说，是利用一碳氟比(C/F ratio)较高的第一碳氟蚀刻剂，例如选自六氟丁二烯(hexafluorobutadiene)、八氟环丁烷(octafluorocyclobutane)、与八氟环戊烯(perfluorocyclopentene)所组成的群组，蚀刻第一介层洞开口130与第二介层洞开口134的底部暴露的介电掩模层108，以及部分介电层106，以于介电层106内形成多个部分介层洞(partial via)136。值得注意的是，由于碳氟比(C/F ratio)较高的第一碳氟蚀刻剂对于TiN与SiON，亦即本实施例中的金属掩模层110的材料与介电掩模层108的材料的蚀刻率远低于对低介电材料，亦即本实施例中的介电层106的材料的蚀刻率，因此，在进行第五蚀刻步骤时，被金属掩模层110与介电掩模层108覆盖的介电层106，受到金属掩模层110与介电掩模层108的保护而未被第一碳氟蚀刻剂蚀刻。
如图14所示，在形成部分介层洞136之后，利用一第二碳氟蚀刻剂进行一第六蚀刻步骤。值得注意的是，第二碳氟蚀刻剂的碳氟比低于第一碳氟蚀刻剂的碳氟比，第二碳氟蚀刻剂可包含选自四氟甲烷(perfluoromethane)与六氟乙烷(hexafluoroethane)所组成的群组。由于碳氟比较低的第二碳氟蚀刻剂对于TiN亦即本实施例中的金属掩模层110的材料的蚀刻率远低于对SiON与低介电材料亦即本实施例中的介电掩模层108的材料与介电层106的材料的蚀刻率，因此第六蚀刻步骤用以移除未被金属掩模层110覆盖的介电掩模层108与介电层106，并将第一沟槽开口122、第二沟槽开口126、以及第一介层洞开口130与第二介层洞开口134均向下转移至介电层106内，以形成多个双镶嵌开口138。
此外，请继续参考图14，在通过第六蚀刻步骤转移第一沟槽开口122、第二沟槽开口126、第一介层洞开口130以及第二介层洞开口134至介电层106时，可同时移除底层104，或在第六蚀刻步骤通过另一合适的蚀刻剂移除底层104，使导电层102暴露于双镶嵌开口138的底部。另外，在完成双镶嵌开口138的制作后，于双镶嵌开口138内形成一阻障层（图未示）、一晶种层（图未示）与一填满双镶嵌开口138的导电层（图未示），最后通过一平坦化步骤移除多余的导电层、晶种层、阻障层与金属掩模层，完成双镶嵌结构的制作。由于上述步骤为熟习该项技术的人士所熟知者，因此在本实施例中不再赘述。
综上所述，本发明在利用双重图案化技术(DPT)而分别进行沟槽开口以及介层洞开口等至少四次的图案化制作工艺时，介电层完全被介电掩模层覆盖，以确保介电层不受此四次图案化制作工艺影响，例如介电层将不会吸收图案化制作工艺的蚀刻液，而维持介电层的材料性质。此外，本发明将所有沟槽开口与介层洞开口图案逐次形成于掩模层中后，再进一步同时转移掩模层中所有沟槽开口与介层洞图案至介电层中，以避免多次光刻-蚀刻制作工艺的光致抗蚀剂剂或蚀刻液影响介电层。因此，本发明可有效提高图案精准度，进而提升形成的双镶嵌结构的一致性。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种制作双镶嵌结构的方法，包括：
依序形成介电层、介电掩模层与金属掩模层于基底上；
形成多个沟槽开口于该金属掩模层中，且部分该金属掩模层暴露于各该多个沟槽开口的底部；
形成多个介层洞开口于该介电掩模层中，且部分该介电掩模层暴露于各该多个介层洞开口的底部；以及
转移该多个沟槽开口以及该多个介层洞开口至该介电层中，以形成多个双镶嵌开口，
其中该多个沟槽开口不贯穿该金属掩膜层，该多个介层洞开口不贯穿该介电掩膜层。
2.如权利要求1所述的制作双镶嵌结构的方法，其中在形成该多个沟槽开口之后，形成该多个介层洞开口。
3.如权利要求1所述的制作双镶嵌结构的方法，其中在形成该多个介层洞开口之前，该多个沟槽开口未暴露该介电掩模层。
4.如权利要求1所述的制作双镶嵌结构的方法，其中在转移该多个沟槽开口以及该多个介层洞开口至该介电层中之前，该多个沟槽开口以及该多个介层洞开口均未暴露该介电层。
5.如权利要求1所述的制作双镶嵌结构的方法，其中至少一该介层洞开口位于该多个沟槽开口的其中一者内。
6.如权利要求5所述的制作双镶嵌结构的方法，其中各该多个沟槽开口的一宽度实质上等于各该多个介层洞的一宽度。
7.如权利要求1所述的制作双镶嵌结构的方法，其中该介电掩模层包含单层结构。
8.如权利要求1所述的制作双镶嵌结构的方法，其中该介电掩模层包含至少一上材料层与至少一下材料层堆叠组成的复合膜层结构，而该多个介层洞开口位于该上材料层中，且该下材料层暴露于该多个介层洞开口的底部。
9.如权利要求1所述的制作双镶嵌结构的方法，其中该介电掩模层的材料包括氮氧化物、硅氧化物或其他适合的介电材料。
10.如权利要求1所述的制作双镶嵌结构的方法，其中该金属掩模层包含单层结构或至少两种材料组成的复合膜层结构。
11.如权利要求1所述的制作双镶嵌结构的方法，其中暴露于各该多个沟槽开口的底部的该金属掩模层具有一相同厚度。
12.如权利要求1所述的制作双镶嵌结构的方法，其中形成该多个沟槽开口的步骤包括先形成至少一第一沟槽开口于该金属掩模层中，以及再形成至少一第二沟槽开口于该金属掩模层中。
13.如权利要求12所述的制作双镶嵌结构的方法，其中形成该第一沟槽开口以及该第二沟槽开口的方法包括：
形成一第一图案化光致抗蚀剂层于该金属掩模层上方；
进行一第一蚀刻制作工艺以形成该第一沟槽开口于该金属掩模层中；
去除该第一图案化光致抗蚀剂层；
形成一第二图案化光致抗蚀剂层于该金属掩模层上方；
进行一第二蚀刻制作工艺以形成该第二沟槽开口于该金属掩模层中；以及
去除该第二图案化光致抗蚀剂层。
14.如权利要求1所述的制作双镶嵌结构的方法，其中形成该多个沟槽开口的方法包括：
形成一盖层于该金属掩模层上；
先后形成至少一第一开口与至少一第二开口于该盖层中；以及
转移该第一开口以及该第二开口至金属掩模层内，以同时形成至少一第一沟槽开口以及至少一第二沟槽开口。
15.如权利要求1所述的制作双镶嵌结构的方法，其中暴露于各该多个介层洞开口的底部的该介电掩模层具有一相同厚度。
16.如权利要求1所述的制作双镶嵌结构的方法，其中形成该多个介层洞开口的步骤包括先形成至少一第一介层洞开口于该介电掩模层中以及再形成至少一第二介层洞开口于该介电掩模层中。
17.如权利要求16所述的制作双镶嵌结构的方法，其中形成该第一介层洞开口以及该第二介层洞开口的方法包括：
形成一第三图案化光致抗蚀剂层于该介电掩模层上方；
进行一第三蚀刻制作工艺以形成该第一介层洞开口于该介电掩模层中；
去除该第三图案化光致抗蚀剂层；
形成一第四图案化光致抗蚀剂层于该介电掩模层上方；
进行一第四蚀刻制作工艺以形成该第二介层洞开口于该介电掩模层中；以及
去除该第四图案化光致抗蚀剂层。
18.如权利要求1所述的制作双镶嵌结构的方法，其中形成该多个介层洞开口的方法包括：
部分移除暴露于该多个沟槽开口的底部的该金属掩模层以形成至少一第三开口于该金属掩模层中；
部分移除暴露于该多个沟槽开口的底部的该金属掩模层以形成至少一第四开口于该金属掩模层中；以及
转移该第三开口以及该第四开口至该介电掩模层内，以同时形成至少一第一介层洞开口以及至少一第二介层洞开口。
19.如权利要求1所述的制作双镶嵌结构的方法，其中该基底内还包含有至少一导电层与一底层，且该底层覆盖该导电层。
20.如权利要求19所述的制作双镶嵌结构的方法，其中该导电层暴露于该多个双镶嵌开口的底部。
CN201210228957.2A 2012-07-03 2012-07-03 双镶嵌结构的制作方法 Active CN103531528B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210228957.2A CN103531528B (zh) 2012-07-03 2012-07-03 双镶嵌结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210228957.2A CN103531528B (zh) 2012-07-03 2012-07-03 双镶嵌结构的制作方法

Publications (2)

Publication Number Publication Date
CN103531528A CN103531528A (zh) 2014-01-22
CN103531528B true CN103531528B (zh) 2018-03-13

Family

ID=49933427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210228957.2A Active CN103531528B (zh) 2012-07-03 2012-07-03 双镶嵌结构的制作方法

Country Status (1)

Country Link
CN (1) CN103531528B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854505B2 (en) 2016-03-24 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Removing polymer through treatment
CN107919279B (zh) * 2016-10-11 2019-11-26 联华电子股份有限公司 形成图案化结构的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420530A (zh) * 2001-11-21 2003-05-28 联华电子股份有限公司 一种氧掺杂硅碳化合物蚀刻停止层
CN1437244A (zh) * 2002-02-07 2003-08-20 矽统科技股份有限公司 改善双嵌入式层间金属介电层表面平坦度的方法
CN1476074A (zh) * 2002-08-12 2004-02-18 矽统科技股份有限公司 形成双镶嵌结构的方法
US6696222B2 (en) * 2001-07-24 2004-02-24 Silicon Integrated Systems Corp. Dual damascene process using metal hard mask
CN1534761A (zh) * 2003-03-28 2004-10-06 联华电子股份有限公司 一种制作双镶嵌结构的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696222B2 (en) * 2001-07-24 2004-02-24 Silicon Integrated Systems Corp. Dual damascene process using metal hard mask
CN1420530A (zh) * 2001-11-21 2003-05-28 联华电子股份有限公司 一种氧掺杂硅碳化合物蚀刻停止层
CN1437244A (zh) * 2002-02-07 2003-08-20 矽统科技股份有限公司 改善双嵌入式层间金属介电层表面平坦度的方法
CN1476074A (zh) * 2002-08-12 2004-02-18 矽统科技股份有限公司 形成双镶嵌结构的方法
CN1534761A (zh) * 2003-03-28 2004-10-06 联华电子股份有限公司 一种制作双镶嵌结构的方法

Also Published As

Publication number Publication date
CN103531528A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
US8735295B2 (en) Method of manufacturing dual damascene structure
US20170162435A1 (en) Method of spacer patterning to form a target integrated circuit pattern
US9508560B1 (en) SiARC removal with plasma etch and fluorinated wet chemical solution combination
US9373580B2 (en) Dual hard mask lithography process
US8871639B2 (en) Semiconductor devices and methods of manufacture thereof
US7939446B1 (en) Process for reversing tone of patterns on integerated circuit and structural process for nanoscale fabrication
US8962432B2 (en) Semiconductor device with self aligned end-to-end conductive line structure and method for forming the same
KR100791344B1 (ko) 반도체 집적 회로 장치의 제조 방법
TW200303599A (en) Manufacturing method of semiconductor device
CN109309042B (zh) 半导体器件及其形成方法
US8647991B1 (en) Method for forming dual damascene opening
JPWO2007116515A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置
CN103531528B (zh) 双镶嵌结构的制作方法
TW200824002A (en) Method for fabricating semiconductor device
KR100727439B1 (ko) 금속 배선 형성 방법
TWI550684B (zh) 雙鑲嵌結構之製作方法
US9147601B2 (en) Method of forming via hole
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
TWI541879B (zh) 雙鑲嵌結構的製作方法
CN103441066A (zh) 基于darc掩膜结构的栅极lele双重图形成型方法
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
TWI485772B (zh) 形成介層洞的方法
KR101103809B1 (ko) 반도체 소자의 제조 방법
TWI489550B (zh) 圖案化方法以及雙重金屬鑲嵌開口的製造方法
TW202133225A (zh) 形成半導體結構的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant