TWI550684B - 雙鑲嵌結構之製作方法 - Google Patents

雙鑲嵌結構之製作方法 Download PDF

Info

Publication number
TWI550684B
TWI550684B TW100119360A TW100119360A TWI550684B TW I550684 B TWI550684 B TW I550684B TW 100119360 A TW100119360 A TW 100119360A TW 100119360 A TW100119360 A TW 100119360A TW I550684 B TWI550684 B TW I550684B
Authority
TW
Taiwan
Prior art keywords
hard mask
trench
mask layer
opening
openings
Prior art date
Application number
TW100119360A
Other languages
English (en)
Other versions
TW201250773A (en
Inventor
宓守剛
廖端泉
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW100119360A priority Critical patent/TWI550684B/zh
Publication of TW201250773A publication Critical patent/TW201250773A/zh
Application granted granted Critical
Publication of TWI550684B publication Critical patent/TWI550684B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

雙鑲嵌結構之製作方法
本發明係有關於一種雙鑲嵌結構之製作方法,尤指一種採用雙重圖案化技術(double patterning technique,DPT)之雙鑲嵌結構之製作方法。
積體電路(integrated circuit,IC)是藉由形成於基底或不同膜層中的圖案化特徵(feature)構成的元件裝置以及內連線結構所建構。舉例來說,作為半導體積體電路中主要多重金屬內連線(multi-level interconnects)技術的鑲嵌技術,即為在介電材料層中蝕刻出電路圖案,然後將導電材料如銅填入該電路圖案中,並加以平坦化,進而完成金屬內連線之製作。
而在IC的製作過程中,微影(photolithography)製程係為一不可或缺之技術,其主要是將所設計的圖案,例如佈植區域佈局圖案、或上述的電路佈局圖案等形成於一個或多個光罩上,然後再藉由曝光(exposure)與顯影(development)步驟將光罩上的圖案轉移至一膜層上之光阻層內,以將此複雜的佈局圖案精確地轉移至半導體晶片上。伴隨著後續的離子佈植製程、蝕刻製程以及沈積製程等半導體製程步驟,係可完成複雜金屬內連線結構以及IC結構。
隨著半導體產業的微型化發展以及半導體製作技術的進步,習知作為廣用技術的曝光技術已逐漸接近其極限。因此,可以在現有的基礎設施上加大最小圖案距離(高達二倍)的雙重圖案化技術(DPT)幾乎已成為32奈米(nanometer,nm)與22 nm線寬技術中最有可能的解決方法。
因此,本發明係於此提供一種採用雙重圖案化技術之雙鑲嵌結構之製作方法。
根據本發明所提供之申請專利範圍,係提供一種雙鑲嵌結構之製作方法。該製作方法首先提供一基底,且該基底上依序形成有一介電層、一第一硬遮罩層與一第二硬遮罩層。接下來進行一第一雙重圖案化製程,於該第二硬遮罩層內依序形成複數個第一溝渠開口與複數個第二溝渠開口,且該第一硬遮罩層係暴露於該等第一溝渠開口與該等第二溝渠開口之底部。在第一雙重圖案化製程後,係進行一第二雙重圖案化製程,於該等第一溝渠開口底部與該等第二溝渠開口底部之該第一硬遮罩層內依序形成複數個第一介層洞開口與複數個第二介層洞開口。待完成該等第一介層洞開口與該等第二介層洞開口之後,係轉移該等第一溝渠開口、該等第二溝渠開口、該等第一介層洞開口與該等第二介層洞開口至該介電層中,以形成複數個雙鑲嵌開口。
根據本發明所提供之製作方法,雙鑲嵌開口的溝渠開口與介層洞開口皆是利用雙重圖案化製程形成,因此即使溝渠開口彼此之間的最小圖案距離,以及介層洞開口彼此之間的最小圖案距離持續縮小,仍可以避免相鄰溝渠開口彼此相連與相鄰介層洞開口彼此相連等圖案偏差(pattern failure)問題,同時更增進圖案精確度。
請參閱第1圖至第10圖,第1圖至第10圖係為本發明所提供之雙鑲嵌結構之製作方法之一較佳實施例之示意圖,其中第2B圖、第4B圖、第6B圖、與第8B圖分別為第2A圖、第4A圖、第6A圖與第8B圖中沿A-A’剖線之剖面示意圖,而第9圖至第10圖亦為第8A圖中沿A-A’剖線之剖面示意圖。如第1圖所示,本較佳實施例首先提供一基底100,基底100內包含有複數個導電層102與一覆蓋導電層102之底層104。基底100上則依序形成有一介電層106、一覆蓋層108、一第一硬遮罩層110與一第二硬遮罩層112。介電層106可包含低介電常數(dielectric constant,k)材料(介電常數值小於3.9)、超低介電常數(ultra low-k,以下簡稱為ULK)材料(介電常數值小於2.6)、或多孔性超低介電常數(porous ULK)材料。由於低介電常數材料、ULK材料與多孔性ULK材料皆為較不緻密且結構強度較低的材料,因此本較佳實施例係在介電層106表面再形成較為緻密的覆蓋層108。覆蓋層108可如第1圖所示為一包含氧化矽(silicon oxide,SiO)、氮氧化矽(silicon oxynitride,SiON)或四乙基氧矽烷(tetraethylorthosilicate,TEOS)的單層結構,但亦不限為一複合膜層結構。
請繼續參閱第1圖。在本較佳實施例中,第一硬遮罩層110與第二硬遮罩層112係具有不同的蝕刻率。舉例來說,第一硬遮罩層110包含一絕緣硬遮罩層,例如一SiON硬遮罩層,而第二硬遮罩層112包含一金屬硬遮罩層,例如一氮化鈦(titanium nitride,TiN)硬遮罩層。在第二硬遮罩層112上,係可選擇性地形成另一覆蓋層114,覆蓋層114可為包含SiON或SiO的單層結構,但亦可為其等或其他組合之一複合膜層結構。
請參閱第1圖至第2A圖與第2B圖。接下來,係進行一第一雙重圖案化製程。詳細地說,首先於覆蓋層114上先形成一第一光阻120,接下來進行一第一微影步驟圖案化第一光阻120,形成複數個第一開口120a,且第一開口120a係用以定義雙鑲嵌結構的溝渠開口。隨後,係利用氯氣(Cl2)進行一第一蝕刻步驟,透過第一光阻120之第一開口120a蝕刻覆蓋層114與第二硬遮罩層112,將第一開口120a轉移至覆蓋層114與第二硬遮罩層112內,而如第2A圖與第2B圖所示,形成複數個第一溝渠開口122。在第一蝕刻步驟中,由於第一硬遮罩層110與第二硬遮罩層112對氯氣的蝕刻率迥異於彼此,因此第一蝕刻步驟係如第2B圖所示,停止於第一硬遮罩層110上。此外,第一光阻120係於第一蝕刻步驟中消耗及去除,或於第一蝕刻步驟後去除。
請參閱第3圖。在完成第一溝渠開口122之製作後,係於覆蓋層114上與第一溝渠開口122內形成一第二光阻130。在形成第二光阻130之後,係進行一第二微影步驟,用以圖案化第二光阻130,形成複數個第二開口130a,第二開口130a亦是用以定義雙鑲嵌結構的溝渠開口。隨後,係利用氯氣進行一第二蝕刻步驟,透過第二光阻130之第二開口130a蝕刻覆蓋層114與第二硬遮罩層112,將第二開口130a轉移至覆蓋層114與第二硬遮罩層112內,而如第4A圖與第4B圖所示,形成複數個第二溝渠開口132。在第二蝕刻步驟中,由於第一硬遮罩層110與第二硬遮罩層112對氯氣的蝕刻率迥異於彼此,因此第二蝕刻步驟係如第4B圖所示,停止於第一硬遮罩層110上。值得注意的是,在第一蝕刻步驟與第二蝕刻步驟中,係選用對第一硬遮罩層110(本較佳實施例中包含SiON)與第二硬遮罩層112(本較佳實施例中包含TiN)蝕刻率差異較大之氯氣,因此第一蝕刻步驟與第二蝕刻步驟係如第2B圖與第4B圖所示,皆停止於第一硬遮罩層110上。然而,熟習該項技藝之人士應知,第一蝕刻步驟與第二蝕刻步驟中亦可採用其他對第一硬遮罩層110與第二硬遮罩層112具有不同蝕刻率的蝕刻氣體或蝕刻劑。此外,第二光阻130係於第二蝕刻步驟中消耗及去除,或於第二蝕刻步驟後去除。
另外請再參閱第1圖至第4B圖。根據本較佳實施例,係利用第一雙重圖案化製程於覆蓋層114與第二硬遮罩層112內形成第一溝渠開口122與第二溝渠開口132,且第一硬遮罩層110係如第4B圖所示分別暴露於第一溝渠開口122與第二溝渠開口132之底部。更值得注意的是,第一溝渠開口122與第二溝渠開口132係如第4A圖所示係呈一陣列排列,且第一溝渠開口122與第二溝渠開口132係交錯(staggered)設置。換句話說,在任一行或任一列中,第一溝渠開口122之間皆設置有一第二溝渠開口132,同理第二溝渠開口132之間皆設置有一第一溝渠開口122。
請再參閱第4A圖。值得注意的是,在進行第一雙重圖案化製程之後,本較佳實施例係將已經完成製作的第一溝渠開口122再分別定義出如第4A圖所示的一第一溝渠開口第一端122a與一第一溝渠開口第二端122b,同理亦將第二溝渠開口132再分別定義出一第二溝渠開口第一端132a與一第二溝渠開口第二端132b。更重要的是,在本較佳實施例中,各第一溝渠開口第一端122a係對應於相鄰第二溝渠開口132的第二溝渠開口第二端132b,而各第一溝渠開口第二端122b係對應於相鄰第二溝渠開口132的第二溝渠開口第一端132a。
請參閱第5圖至第6A圖與第6B圖。在完成第一雙重圖案化製程後,係進行一第二雙重圖案化製程。詳細地說,首先係於覆蓋層114上與第一溝渠開口122與第二溝渠開口132內形成一第三光阻140。接下來進行一第三微影步驟,用以圖案化第三光阻140形成複數個第三開口140a,且第三開口140a係用以定義雙鑲嵌結構的介層洞開口。隨後,係利用氟甲烷(methyl fluoride,CH3F)氣體進行一第三蝕刻步驟,透過第三光阻140之第三開口140a蝕刻第一硬遮罩層110,將第三開口140a轉移至第一硬遮罩層110內,而如第6A圖與第6B圖所示,形成複數個第一介層洞開口142。此外,第三光阻140係於第三蝕刻步驟中消耗及去除,或於第三蝕刻步驟後去除。
請再參閱第6A圖。值得注意的是,本較佳實施例中,第一介層洞開口142皆是形成於第一溝渠開口第一端122a與第二溝渠開口第一端132a內。此外如前所述,由於第一溝渠開口122與第二溝渠開口132係呈一陣列排列,因此,任一行中的第一介層洞開口142之連線係如第6A圖所示包含一折線(piecewise linear line)。
請參閱第7圖至第8A圖與第8B圖。在完成第一介層洞開口142之製作後,係於覆蓋層114上與第一溝渠開口122與第二溝渠開口132內形成一第四光阻150。接下來進行一第四微影步驟,用以圖案化第四光阻150,形成複數個第四開口150a,第四開口150a亦用以定義雙鑲嵌結構的介層洞開口。隨後,再次利用氟甲烷氣體進行一第四蝕刻步驟,透過第四光阻150之第四開口150a蝕刻第一硬遮罩層110,將第四開口150a轉移至第一硬遮罩層110內,而如第8A圖與第8B圖所示,形成複數個第二介層洞開口152。值得注意的是,在第三蝕刻步驟與第四蝕刻步驟中,係選用對第一硬遮罩層110(本較佳實施例中包含SiON)與覆蓋層108(本較佳實施例中包含TEOS)蝕刻率差異較大之氟甲烷氣體,因此第三蝕刻步驟與第四蝕刻步驟係如第6B圖與第8B圖所示,停止於覆蓋層108上。然而,熟習該項技藝之人士應知,第三蝕刻步驟與第四蝕刻步驟中亦可採用其他對第一硬遮罩層110與覆蓋層108具有不同蝕刻率的蝕刻氣體或蝕刻劑。此外,第四光阻150係於第四蝕刻步驟中消耗及去除,或於第四蝕刻步驟後去除。
另外請再參閱第5圖至第8B圖。根據本較佳實施例,係利用第二雙重圖案化製程於第一硬遮罩層110內形成第一介層洞開口142與第二介層洞開口152,且覆蓋層108係如第8B圖所示分別暴露於第一介層洞開口142與第二介層洞開口152之底部。更值得注意的是,第一介層洞開口142與第二介層洞開口152係如第8A圖所示,為交錯排列。換句話說,任一第一介層洞開口142之間皆設置有一第二介層洞開口152,同理任一第二介層洞開口152之間皆設置有一第一介層洞開口142。
請再參閱第8A圖。值得注意的是,本較佳實施例中,第二介層洞開口152皆是形成於第一溝渠開口第二端122b與第二溝渠開口第二端132b內。此外如前所述,由於第一溝渠開口122與第二溝渠開口132係呈一陣列排列,因此,任一行中的第二介層洞開口152之連線係如第8A圖所示亦包含一折線。
請參閱第9圖。接下來,利用一第一碳氟蝕刻劑進行一第五蝕刻步驟。詳細地說,係利用一碳氟比(C/F ratio)較高的第一碳氟蝕刻劑,例如選自六氟丁二烯(hexafluorobutadiene)、八氟環丁烷(octafluorocyclobutane)、與八氟環戊烯(perfluorocyclopentene)所組成之群組,蝕刻第一介層洞開口142與第二介層洞開口152之底部,於介電層106內形成複數個部分介層洞(partial via) 154。值得注意的是,由於碳氟比(C/F ratio)較高的第一碳氟蝕刻劑對於TiN與SiON(即第二硬遮罩層112與第一硬遮罩層110)之蝕刻率遠低於對TEOS與低介電材料(即覆蓋層108與介電層106),因此,在進行第五蝕刻步驟時,被第一硬遮罩層110與第二硬遮罩層112覆蓋的覆蓋層108與介電層106,係受到第一硬遮罩層110與第二硬遮罩層112的保護而未被第一碳氟蝕刻劑蝕刻。
請參閱第10圖。在形成部分介層洞154之後,係利用一第二碳氟蝕刻劑進行一第六蝕刻步驟。值得注意的是,第二碳氟蝕刻劑的碳氟比係低於第一碳氟蝕刻劑的碳氟比,第二碳氟蝕刻劑係可包含選自四氟甲烷(perfluoromethane)與六氟乙烷(hexafluoroethane)所組成之群組。由於碳氟比較低的第二碳氟蝕刻劑對於TiN(即第二硬遮罩層112)之蝕刻率遠低於對SiON、TEOS與低介電材料(即第一硬遮罩層110、覆蓋層108與介電層106),因此第六蝕刻步驟係用以移除未被第二硬遮罩層112覆蓋的第一硬遮罩層110、覆蓋層108與介電層106,並將第一溝渠開口122、第二溝渠開口132、以及部分介層洞154(包含第一介層洞開口142與第二介層洞開口152)皆轉移至介電層106內,以形成複數個雙鑲嵌開口160。且如第10圖所示,在藉由第六蝕刻步驟轉移第一溝渠開口122、第二溝渠開口132、第一介層洞開口142與第二介層洞開口152至介電層106時,係可同時移除底層104,或在第六蝕刻步驟藉由另一合適之蝕刻劑移除底層104,使導電層102暴露於雙鑲嵌開口160之底部。
另外,在完成雙鑲嵌開口160之製作後,係於雙鑲嵌開口160內形成一阻障層(圖未示)與一填滿雙鑲嵌開口160的導電層(圖未示),最後藉由一平坦化步驟移除多餘的導電層與第二硬遮罩層112,完成雙鑲嵌導線的製作。由於上述步驟係為熟習該項技藝之人士所熟知者,因此在本較佳實施例中不再贅述。
根據本發明所提供之製作方法,係利用雙重圖案化製程依序形成該等第一溝渠開口與該等第二溝渠開口,以完成雙鑲嵌開口的溝渠開口。同理,本發明所提供之製作方法,亦利用雙重圖案化製程依序形成該等第一介層洞開口與該等第二介層洞開口,以完成雙鑲嵌開口的介層洞開口。更重要的是,本發明所提供之第一溝渠開口與第二溝渠開口係呈交錯設置,且第一介層洞開口與第二介層洞開口亦為交錯設置,故可將第一溝渠開口與第二溝渠開口彼此間之最小圖案距離放大,同理亦可將第一介層洞開口與第二介層洞開口彼此間之最小圖案距離放大。因此,即使溝渠開口彼此之間的最小圖案距離,以及介層洞開口彼此之間的最小圖案距離持續縮小,仍可以避免相鄰溝渠開口發生彼此相連與相鄰介層洞開口發生彼此相連等圖案偏差(pattern failure)問題,同時增進圖案精確度。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100...基底
102...導電層
104...底層
106...介電層
108...覆蓋層
110...第一硬遮罩層
112...第二硬遮罩層
114...覆蓋層
120...第一光阻
120a...第一開口
122...第一溝渠開口
122a...第一溝渠開口第一端
122b...第一溝渠開口第二端
130...第二光阻
130a...第二開口
132...第二溝渠開口
132a...第二溝渠開口第一端
132b...第二溝渠開口第二端
140...第三光阻
140a...第三開口
142...第一介層洞開口
150...第四光阻
150a...第四開口
152...第二介層洞開口
154...部分介層洞
160...雙鑲嵌開口
第1圖至第10圖係為本發明所提供之雙鑲嵌結構之製作方法之一較佳實施例之示意圖。
第2B圖、第4B圖、第6B圖、與第8B圖分別為第2A圖、第4A圖、第6A圖與第8B圖中沿A-A’剖線之剖面示意圖,而第9圖至第10圖亦為第8A圖中沿A-A’剖線之剖面示意圖。
100...基底
102...導電層
104...底層
106...介電層
108...覆蓋層
110...第一硬遮罩層
112...第二硬遮罩層
114...覆蓋層
122...第一溝渠開口
130...第二光阻
130a...第二開口

Claims (18)

  1. 一種雙鑲嵌結構之製作方法,包含有:提供一基底,該基底上依序形成有一介電層、一第一硬遮罩層與一第二硬遮罩層;進行一第一雙重圖案化製程,於該第二硬遮罩層內依序形成複數個第一溝渠開口與複數個第二溝渠開口,且該第一硬遮罩層係暴露於該等第一溝渠開口與該等第二溝渠開口之底部;進行一第二雙重圖案化製程,依序於該等第一溝渠開口底部與該等第二溝渠開口底部之該第一硬遮罩層內形成複數個第一介層洞開口,以及於該等第一溝渠開口底部與該等第二溝渠開口底部之該第一硬遮罩層內形成複數個第二介層洞開口;以及轉移該等第一溝渠開口、該等第二溝渠開口、該等第一介層洞開口與該等第二介層洞開口至該介電層中,以形成複數個雙鑲嵌開口。
  2. 如申請專利範圍第1項所述之製作方法,其中該基底內更包含有至少一導電層與一底層,且該底層係覆蓋該導電層。
  3. 如申請專利範圍第2項所述之製作方法,其中該底層係暴露於該等雙鑲嵌開口之底部。
  4. 如申請專利範圍第1項所述之製作方法,其中該基底上更包含有一第一覆蓋層,且該第一覆蓋層係形成於該介電層與該第一硬遮罩層之間。
  5. 如申請專利範圍第1項所述之製作方法,其中該基底上更包含有一第二覆蓋層,且該第二覆蓋層係形成於該第二硬遮罩層之上。
  6. 如申請專利範圍第1項所述之製作方法,其中該第一硬遮罩層與該第二硬遮罩層之蝕刻率不同。
  7. 如申請專利範圍第6項所述之製作方法,其中該第一硬遮罩層包含一絕緣硬遮罩層,該第二硬遮罩層包含一金屬硬遮罩層。
  8. 如申請專利範圍第1項所述之製作方法,其中該第一雙重圖案化製程更包含有:於該第二硬遮罩層上形成一第一光阻;依序進行一第一微影步驟與一第一蝕刻步驟,於該第一光阻與該第二硬遮罩層內形成該等第一溝渠開口;於該第二硬遮罩層上形成一第二光阻;以及依序進行一第二微影步驟與一第二蝕刻步驟,於該第二 光阻與該第二硬遮罩層內形成該等第二溝渠開口;其中該等第一溝渠開口與該等第二溝渠開口係交錯(staggered)設置。
  9. 如申請專利範圍第1項所述之製作方法,其中該第二雙重圖案化製程更包含有:於該第一硬遮罩層上形成一第三光阻;依序進行一第三微影步驟與一第三蝕刻步驟,於該第三光阻與該第一硬遮罩層內形成該等第一介層洞開口;於該第一硬遮罩層上形成一第四光阻;以及依序進行一第四微影步驟與一第四蝕刻步驟,於該第四光阻與該第一硬遮罩層內形成該等第二介層洞開口;其中該等第一介層洞開口與該等第二介層洞開口係交錯設置。
  10. 如申請專利範圍第1項所述之製作方法,其中該等第一溝渠開口與該等第二溝渠開口係呈一陣列排列。
  11. 如申請專利範圍第10項所述之製作方法,其中該等第一溝渠開口分別包含一第一溝渠開口第一端與一第一溝渠開口第二端,該等第二溝渠開口分別包含一第二溝渠開口第一端與一第二溝渠圖案第二端。
  12. 如申請專利範圍第11項所述之製作方法,其中該等第一溝渠開口第一端係對應於該等第二溝渠開口第二端,且該等第一溝渠開口第二端係對應於該等第二溝渠開口第一端。
  13. 如申請專利範圍第12項所述之製作方法,其中該等第一介層洞開口係設置於該等第一溝渠開口第一端與該等第二溝渠開口第一端,而該等第二介層洞開口係設置於該等第一溝渠開口第二端與該等第二溝渠開口第二端。
  14. 如申請專利範圍第13項所述之製作方法,其中該等第一介層洞開口之連線包含一折線(piecewise linear line),且該等第二介層洞開口之連線亦包含一折線。
  15. 如申請專利範圍第1項所述之製作方法,其中形成該等雙鑲嵌開口之步驟更包含:進行一第五蝕刻步驟,利用一第一碳氟蝕刻劑蝕刻該等第一介層洞開口與該等第二介層洞開口之底部,於該介電層內形成複數個部分介層洞;以及進行一第六蝕刻步驟,利用一第二碳氟蝕刻劑於該介電層內形成該等雙鑲嵌開口。
  16. 如申請專利範圍第15項所述之製作方法,其中該第一碳氟蝕刻劑之碳氟比(C/F ratio)係大於該第二碳氟蝕刻劑之 碳氟比。
  17. 如申請專利範圍第16項所述之製作方法,其中該第一碳氟蝕刻劑係選自六氟丁二烯(hexafluorobutadiene)、八氟環丁烷(octafluorocyclobutane)、與八氟環戊烯(perfluorocyclopentene)所組成之群組。
  18. 如申請專利範圍第16項所述之製作方法,其中該第二碳氟蝕刻劑係選自四氟甲烷(perfluoromethane)與六氟乙烷(hexafluoroethane)所組成之群組。
TW100119360A 2011-06-02 2011-06-02 雙鑲嵌結構之製作方法 TWI550684B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100119360A TWI550684B (zh) 2011-06-02 2011-06-02 雙鑲嵌結構之製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100119360A TWI550684B (zh) 2011-06-02 2011-06-02 雙鑲嵌結構之製作方法

Publications (2)

Publication Number Publication Date
TW201250773A TW201250773A (en) 2012-12-16
TWI550684B true TWI550684B (zh) 2016-09-21

Family

ID=48139356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119360A TWI550684B (zh) 2011-06-02 2011-06-02 雙鑲嵌結構之製作方法

Country Status (1)

Country Link
TW (1) TWI550684B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124203B (zh) * 2013-04-28 2017-11-03 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN104253081B (zh) * 2013-06-26 2017-09-22 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105378897B (zh) * 2013-08-21 2019-11-05 英特尔公司 用引导过孔来接触紧密间距的导电层的方法和结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050079706A1 (en) * 2003-10-14 2005-04-14 Kaushik Kumar Dual damascene structure and method
US20110070738A1 (en) * 2009-09-24 2011-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050079706A1 (en) * 2003-10-14 2005-04-14 Kaushik Kumar Dual damascene structure and method
US20110070738A1 (en) * 2009-09-24 2011-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography

Also Published As

Publication number Publication date
TW201250773A (en) 2012-12-16

Similar Documents

Publication Publication Date Title
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
US9543193B2 (en) Non-hierarchical metal layers for integrated circuits
TWI552270B (zh) 半導體裝置及其製造方法
TWI671810B (zh) 半導體裝置的形成方法與半導體裝置
KR101576335B1 (ko) 집적 회로 패터닝 방법
JP3757213B2 (ja) 半導体装置の製造方法
TW201839852A (zh) 半導體裝置的形成方法
KR101401758B1 (ko) 자가정렬된 상호접속 및 블록킹 부분을 갖는 반도체 디바이스
JP4104426B2 (ja) 半導体装置の製造方法
CN109427656B (zh) 半导体装置及其制造方法
TW202117851A (zh) 半導體結構的形成方法
TW201941362A (zh) 製作積體電路裝置的方法
US6372649B1 (en) Method for forming multi-level metal interconnection
US8841214B2 (en) Dual damascene process
CN108630657A (zh) 半导体结构及其制作方法
KR20130115074A (ko) 자가 정렬된 상호연결부들을 갖춘 반도체 디바이스
US8647991B1 (en) Method for forming dual damascene opening
US8399359B2 (en) Manufacturing method for dual damascene structure
TWI550684B (zh) 雙鑲嵌結構之製作方法
CN109309042B (zh) 半导体器件及其形成方法
US8828878B2 (en) Manufacturing method for dual damascene structure
CN109494149B (zh) 半导体结构的制作方法
US7648910B2 (en) Method of manufacturing opening and via opening
US7135406B2 (en) Method for damascene formation using plug materials having varied etching rates
CN103531528A (zh) 双镶嵌结构的制作方法