CN104253081B - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN104253081B
CN104253081B CN201310259951.6A CN201310259951A CN104253081B CN 104253081 B CN104253081 B CN 104253081B CN 201310259951 A CN201310259951 A CN 201310259951A CN 104253081 B CN104253081 B CN 104253081B
Authority
CN
China
Prior art keywords
layer
hard mask
dielectric
mask layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310259951.6A
Other languages
English (en)
Other versions
CN104253081A (zh
Inventor
曹轶宾
赵简
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310259951.6A priority Critical patent/CN104253081B/zh
Publication of CN104253081A publication Critical patent/CN104253081A/zh
Application granted granted Critical
Publication of CN104253081B publication Critical patent/CN104253081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件的形成方法，包括：提供半导体衬底；在所述半导体衬底上由下至上依次形成介质层、金属硬掩膜层和介质硬掩膜层，所述介质硬掩膜层包括碳原子和氮原子中的至少一种以及硅原子；在所述介质硬掩膜层中形成两个以上第一开口；在相邻所述第一开口之间的介质硬掩膜层中形成第二开口；以所述介质硬掩膜层为掩模，沿所述第一开口和所述第二开口刻蚀所述金属硬掩膜层和所述介质层，直至在所述介质层中形成刻蚀结构，所述刻蚀结构包括通孔和沟槽中的一种或其组合；在所述刻蚀结构中填充满金属材料，并去除剩余的所述金属硬掩膜层和所述介质硬掩膜层。本发明所形成半导体器件的电学性能较好。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着对超大规模集成电路高集成度和高性能的需求逐渐增加，半导体技术向着更小特征尺寸的技术节点发展，而芯片的运算速度明显受到金属导电所造成的电阻电容延迟的影响。
一方面，为了改善集成电路的性能，利用具有低电阻率、优良抗电迁移能力等优点的铜代替铝作为半导体内的金属互连线，可降低金属互连线电阻。另一方面，利用低k材料或者超低k材料作为金属互连线的层间介质层，可以有效降低电容。
铜双镶嵌技术搭配低k材料所构成的金属层间介质层是目前最受欢迎的互连结构工艺组合，其能够有效改善电阻电容延迟的现象。
而随着半导体器件特征尺寸的进一步缩小，半导体器件的形成工艺面临着越来越多的挑战。其中之一由光刻机的曝光光源所决定，光刻特征尺寸已经接近曝光机台的极限分辨率。双重图形化技术成为解决上述问题的方案之一。双重图形化技术的出发点是将超出光刻机分辨率的设计图形分拆成光刻机能够达到的分辨率的两层图形，并生产相应的两块光刻版，然后通过光刻-刻蚀-光刻-刻蚀的双重图形化工艺，形成所需要形成的刻蚀结构。
为了在介质层中形成形貌一致的刻蚀结构，先在介质层上的金属硬掩膜层中形成形貌一致的掩模图形，然后以包括掩模图形的金属硬掩膜层为掩模，刻蚀所述介质层形成刻蚀结构。
在金属硬掩膜层中形成掩模图形时，先在金属硬掩膜层上形成介质硬掩膜层，然后通过光刻-刻蚀-光刻-刻蚀工艺介质硬掩膜层中形成与掩模图形对应的图案，然后以介质硬掩膜层为掩模，通过一步刻蚀工艺在金属硬掩膜层中形成掩膜图形。此时，由于形成各个掩模图形的刻蚀条件一样，只要保证图案底部的尺寸一致，就能够保证所形成掩模图形的形貌一致，进而保证所形成刻蚀结构的形貌一致。
参考图1，现有通过上述工艺在介质层中形成金属互连线的方法包括：提供半导体衬底100，并在所述半导体衬100上由下至上依次形成介质层102、金属硬掩膜层104和介质硬掩膜层106，所述金属硬掩膜层104的材料为氮化钛，所述介质硬掩膜层106的材料为氧化硅；通过双重图形化技术在所述介质硬掩膜层106中形成第一开口108a和第二开口110a，即先通过光刻和刻蚀工艺在介质掩膜层106中形成第一开口108a，再通过光刻和刻蚀工艺在介质层106中形成第二开口110a；以所述介质硬掩膜层106为掩模，沿第一开口108a和第二开口110a刻蚀所述金属硬掩膜层104，以形成贯穿金属硬掩膜层104的第三开口108b和第四开口110b，所述第三开口108b与所述第一开口108a贯通，所述第四开口110b与所述第二开口108b贯通。然后，以形成有第一开口108a和第二开口110a的金属硬掩膜层106以及形成有第三开口108b和第四开口110b的金属硬掩膜层104为掩模，在所述介质层102中形成沟槽112；在所述沟槽112和沟槽112周围的介质硬掩膜层106上形成金属材料（图未示）；进行化学机械研磨，直至暴露出所述介质层106以及剩余位于所述介质层106中沟槽112内的金属互连线（图未示）。
然而，在对上述工艺形成的金属互连线进行测试时发现：所形成沟槽112的形貌差，导致最终形成金属互连线的形貌差，包括金属互连线的半导体器件的性能较差。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，使所形成金属插塞、金属互连线或双镶嵌结构的形貌较佳，提高包括金属插塞、金属互连线或双镶嵌结构的半导体器件性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上由下至上依次形成介质层、金属硬掩膜层和介质硬掩膜层，所述介质硬掩膜层包括碳原子和氮原子中的至少一种以及硅原子；
在所述介质硬掩膜层中形成两个以上第一开口；
在相邻所述第一开口之间的介质硬掩膜层中形成第二开口；
以所述介质硬掩膜层为掩模，沿所述第一开口和所述第二开口刻蚀所述金属硬掩膜层和所述介质层，直至在所述介质层中形成刻蚀结构，所述刻蚀结构包括通孔和沟槽中的一种或其组合；
在所述刻蚀结构中填充满金属材料，并去除剩余的所述金属硬掩膜层和所述介质硬掩膜层。
可选的，所述介质硬掩膜层还包括氧原子。
可选的，所述介质硬掩膜层的材料为含氮氧化硅或含碳氧化硅，形成所述介质层硬掩膜层的方法为化学气相沉积工艺。
可选的，所述介质层硬掩膜层的厚度范围为200埃～1000埃。
可选的，所述刻蚀结构包括通孔和沟槽；以所述介质硬掩膜层为掩模，沿所述第一开口和所述第二开口刻蚀所述金属硬掩膜层和所述介质层，直至在所述介质层中形成刻蚀结构包括：以所述介质硬掩膜层为掩模，沿所述第一开口和所述第二开口刻蚀所述金属硬掩膜层，形成同时贯穿所述金属硬掩膜层和所述介质硬掩膜层的第三开口和第四开口；在所述介质层和所述介质硬掩膜层上形成第一光刻胶层，位于所述第三开口内的所述第一光刻胶层中形成有第五开口；以所述第一光刻胶层为掩模，沿所述第五开口刻蚀预定厚度的所述介质层；去除所述第一光刻胶层，并在所述介质层和所述介质硬掩膜层上形成第二光刻胶层，位于所述第四开口内的所述第二光刻胶层中形成有第六开口；以所述第二光刻胶层为掩模，沿所述第六开口刻蚀预定厚度的所述介质层；去除所述第二光刻胶层；以所述介质硬掩膜层和所述金属硬掩膜层为掩模，刻蚀所述介质层，直至暴露出所述半导体衬底。
可选的，刻蚀所述金属硬掩膜层和介质层的方法为干法刻蚀。
可选的，所述干法刻蚀的刻蚀气体为氯体，所述刻蚀气体的流量范围为50sccm～150sccm，所述干法刻蚀的温度范围为30℃～40℃，压强为5mTorr～10mTorr，刻蚀电源的功率范围为200W～600W。
可选的，所述金属硬掩膜层的材料为氮化钛；所述金属硬掩膜层的厚度范围为200埃～500埃。
与现有技术相比，本发明的技术方案具有以下优点：
采用包括碳原子和氮原子中至少一种以及硅原子的介质硬掩膜层作为掩模，沿介质硬掩膜层中的第一开口和第二开口刻蚀金属硬掩膜层和介质层，直至在介质层中形成刻蚀结构。在介质硬掩膜层中形成第一开口和第二开口时，在第一开口的底部和侧壁上以及第二开口的底部和侧壁上残留包括碳原子和氢原子的聚合物。由于介质硬掩膜层不含氧原子或者氧原子含量较低，在以介质硬掩膜层为掩模，沿第一开口和第二开口刻蚀金属硬掩膜时，包括碳原子和氢原子的聚合物与介质硬掩膜层中氧原子发生反应生成可挥发的碳氢氧化合物较少，聚合物被抽走的速率较慢，刻蚀过程中形成的聚合物能够有效保护金属硬掩膜层中开口的侧壁免受损伤，使形成于金属硬掩膜层中开口的侧壁与金属硬掩膜层的上表面垂直，所形成刻蚀结构的形貌较佳，利于后续刻蚀结构的形成以及刻蚀结构中金属材料的填充，使所形成金属插塞、金属互连线或双镶嵌结构的形貌较佳、填充质量较好，提高了所形成半导体器件的电学性能。
进一步的，介质层的材料为超低k材料；在形成介质层之后，且在形成金属硬掩膜层之前，还在介质层上以八甲基环四硅氧烷为前驱物形成低k材料的过渡层。过渡层和介质层为多孔结构，但由于过渡层中孔的密度小于介质层中孔的密度，过渡层能够避免后续工艺对介质层的k值造成影响，使所形成半导体器件的电学性能较佳。
附图说明
图1为现有工艺中铜双镶嵌结构的形成方法的示意图；
图2至图12是本发明半导体器件的形成方法一个实施例的示意图。
具体实施方式
经过研究发现，现有工艺所形成沟槽的形貌差主要由以下原因造成：在以光刻胶为掩模，在介质硬掩膜层106中形成第一开口108a和第二开口110a时，会在第一开口108a的底部和侧壁以及第二开口110a的底部和侧壁上残留聚合物。而由于光刻胶中包含碳原子和氢原子，残留的聚合物包括碳原子和氢原子。在以介质硬掩膜层106为掩模，沿第一开口108a和第二开口110a刻蚀金属硬掩膜层104同时，通过真空泵抽取反应腔中残留的刻蚀气体和聚合物。由于材料为氧化硅的介质硬掩膜层106中含氧量较高，以及形成第一开口108a和第二开口110a时残留的聚合物中包含碳原子和氢原子，介质硬掩膜106中氧原子易与碳原子和氢原子形成易挥发的碳氢氧化合物，该化合物会随刻蚀过程中残留的气体和聚合物一起被抽走，导致聚合物被抽走的速率较快。在对金属硬掩膜层进行刻蚀时，刻蚀工艺残留的部分聚合物对金属硬掩膜层起到保护作用，避免金属硬掩膜层被过度刻蚀。当聚合物被抽走的速率过快时，会导致聚合物对金属硬掩膜层的保护不够，使金属硬掩膜层被过度刻蚀，导致形成于金属硬掩膜层中第三开口108b和第四开口110b与金属硬掩膜层的上表面不垂直，使形成于介质层中沟槽以及沟槽中金属互连线的形貌较差，包括金属互连线的电学性能较差。
经过进一步研究发现，可用包括碳原子和氮原子中至少一种以及硅原子的介质硬掩膜层，或者包括碳原子和氮原子中至少一种以及硅原子和氧原子的介质硬掩膜层替换现有材料为氧化硅的介质硬掩膜层，以降低介质硬掩膜层中氧原子的含量，避免或者减少聚合物与氧原子发生反应所形成的碳氢氧化合物，使聚合物被抽走的速率较慢，使刻蚀过程中形成的聚合物能够有效保护金属硬掩膜层中开口的侧壁免受损伤，进而使形成于金属硬掩膜层中开口的侧壁与金属硬掩膜层的上表面垂直，利于后续沟槽的形成以及沟槽中金属材料的填充，使所形成金属互连线的形貌较佳，电学性能较好。
另外，上述工艺还适用于金属插塞或双镶嵌结构的形成工艺，使所形成金属插塞或双镶嵌结构形貌较佳、电学性能较好。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
需要说明的是，本实施例仅以在介质层中形成包括通孔和沟槽的刻蚀结构为例，对本发明半导体器件的形成方法进行说明。对于在介质层中形成通孔或沟槽的方法，与本实施例类似，在此不做详述。
参考图2，提供半导体衬底200，并在所述半导体衬底200上由下至上依次形成保护层202a、介质层204a、过渡层206a、金属硬掩膜层208a和介质硬掩膜层210a。
本实施例中，所述半导体衬底200的材料可以为单晶硅、单晶锗或者单晶锗硅、绝缘体上硅、III-V族元素化合物、单晶碳化硅等本领域技术人员公知的半导体材料。
此外，所述半导体衬底200中还可形成有器件结构（图未示），所述器件结构可为半导体前段工艺中形成的器件结构，例如MOS晶体管等；所述半导体衬底200中还可形成有与器件结构连接的金属插塞、金属互连线等。
所述保护层202a的材料为含氮氧化硅，所述保护层202a的厚度范围为100埃～400埃。形成所述保护层202a的方法可为化学气相沉积工艺。
所述保护层202a用以阻止形成于半导体衬底200中金属互连线或金属插塞中金属原子向介质层204a中扩散，避免发生漏电。当所述保护层202a的厚度小于100埃时，其不足以阻止金属互连线或金属插塞中金属原子向介质层204a中扩散；而当所述保护层202a的厚度大于400埃时，其不利于半导体器件体积的缩小，不利于半导体器件集成度的提高。
在其他实施例中，还可以省略所述保护层202a。
所述介质层204a的材料为超低k材料。形成所述层间介质层202a的方法可为化学气相沉积工艺。所述介质层204a的材料包括SiOCH。所述介质层204a为多孔结构。
所述过渡层206a的材料为以八甲基环四硅氧烷（octamethylcyclotetrasiloxane，简称为OMCTS）为前驱物形成的低k材料。所述过渡层206a的k值小于所述介质层204a的k值。形成所述过渡层206a的方法为化学气相沉积工艺。所述过渡层206a的材料包括SiOCH。所述过渡层206a的厚度范围为50埃～200埃。所述过渡层206a也为多孔结构，与介质层204a相比，所述过渡层206a中孔的密度小于介质层204a中孔的密度。
在后续工艺（如金属硬掩膜层208a的形成工艺）中，过渡层206a能够阻止其他材料通过介质层204a中的孔进入所述介质层204a中，避免后续工艺对介质层204a的k值造成影响，使所形成半导体器件的电学性能较佳。
在其他实施例中，还可以省略所述过渡层206a。
所述金属硬掩膜层208a的材料为氮化钛。形成所述金属硬掩膜层208a的方法可为化学气相沉积工艺。所述金属硬掩膜层208a的厚度范围为200埃～500埃。本实施例中，所述金属硬掩膜层208a的材料为氮化钛。
所述介质硬掩膜层210a包括碳原子和氮原子中的至少一种以及硅原子，或所述介质硬掩膜层210a包括碳原子和氮原子中的至少一种以及硅原子和氧原子。即所述介质硬掩膜层210a的分子式为SiOXCYNZ，其中Y、Z不同时为零，X可以为零。具体的，所述介质硬掩膜层210a可为氮化硅、碳化硅、含碳氧化硅、含氮氧化硅、含碳氮氧化硅等。所述介质硬掩膜层210a的厚度范围为200埃～1000埃。
本实施例中，所述介质硬掩膜层210a的材料为含碳氧化硅。形成所述介质硬掩膜层210a的方法可为化学气相沉积工艺。
继续参考图2，在所述介质硬掩膜层210a中形成两个以上第一开口212。
本实施例中，在所述介质硬掩膜层210a中形成两个以上第一开口212可包括如下步骤：
在所述介质硬掩膜层210a上形成光刻胶层（未图示），并对该光刻胶层进行曝光和显影工艺，在光刻胶层中形成第一图案（未图示），所述第一图案的位置和形状分别与后续形成的第一开口212的位置和形状对应；
以包括第一图案的光刻胶层为掩模，对所述介质硬掩膜层210a进行刻蚀，在所述介质硬掩膜层210a中形成第一开口212；
去除包括第一图案的光刻胶层。
参考图3，在图2中所述介质硬掩膜层210a中形成第二开口214，所述第二开口214位于相邻所述第一开口212之间的介质硬掩膜层210b中。
本实施例中，所述第一开口212的尺寸与所述第二开口214的尺寸相等。形成所述第二开口214可包括如下步骤:
在所述第一开口212内以及第一开口212周围的介质硬掩膜层210a上形成光刻胶层（未图示），并对该光刻胶层进行曝光和显影工艺，在光刻胶层中形成第二图案（未图示），所述第二图案的位置和形状分别与后续形成的第二开口214的位置和形状对应；
以包含第二图案的光刻胶层为掩模，对所述介质硬掩膜层210a进行刻蚀，在所述介质硬掩膜层210b中形成第二开口214；
去除包括第二图案的光刻胶层。
需要说明的是，在去除包括第一图案的光刻胶层和包括第二图案的光刻胶层之后，第一开口212的底部和侧壁以及第二开口214的底部和侧壁上还会残留部分光刻胶。
参考图4，以图3中所述介质硬掩膜层210b为掩模，沿第一开口212和第二开口214刻蚀所述金属硬掩膜层208a，至分别形成第三开口216和第四开口218。所述第三开口216贯穿所述介质硬掩膜层210b和金属硬掩膜层208b，所述第四开口218贯穿所述介质硬掩膜层210b和金属硬掩膜层208b，所述第四开口218。
本实施例中，刻蚀所述金属硬掩膜层208a的方法为干法刻蚀。所述干法刻蚀的刻蚀气体为氯气。所述刻蚀气体的流量大于或者等于50sccm且小于或者等于150sccm，所述干法刻蚀的温度大于或者等于30℃且小于或者等于40℃，压强大于或者等于5mTorr且小于或者等于10mTorr，刻蚀电源的功率为大于或者等于200W且小于或者等于600W。
需要说明的是，在通过干法刻蚀形成第三开口216和第四开口218的同时，通过真空泵抽取反应腔中干法刻蚀过程中残留的刻蚀气体和产生的聚合物。
由于光刻胶包含碳原子和氢原子，在形成第三开口216和第四开口218时，残留的碳原子和氢原子会在后续反应过程中与其他材料层中的氧原子发生反应，形成可挥发的碳氢氧化合物。由于含碳氧化硅的含氧量小于氧化硅的含氧量，相对于现有材料为氧化硅的介质硬掩膜层，本实施例中介质硬掩膜层210b的含氧量较少，介质硬掩膜层210b中氧原子与包括碳原子和氢原子的聚合物发生反应所生成的可挥发的碳氢氧化合物较少，刻蚀金属硬掩膜层208a时产生的聚合物被抽走的速率较慢，附着于金属硬掩膜层上的聚合物能够有效保护位于金属硬掩膜层中开口的侧壁免受损伤，直至在金属硬掩膜层208b中形成侧壁与金属硬掩膜层208b上表面垂直的第三开口216和第四开口218，所形成第三开口216和第四开口218的形貌较佳，利于后续刻蚀结构的形成以及刻蚀结构中金属材料的填充，使所形成金属插塞、金属互连线或双镶嵌结构的形貌较佳、填充质量较好，提高了所形成半导体器件的电学性能。
而且，由于位于金属硬掩膜层208b中的第三开口216和第四开口218通过一步刻蚀工艺形成，在金属硬掩膜层208b中形成第三开口216和第四开口218的条件相同，因此，形成于金属硬掩膜层208b中的第三开口216和第四开口218的尺寸一致。
参考图5，在图4中所述过渡层206a和所述介质硬掩膜层210b上形成第一光刻胶层219，位于所述第三开口216内的所述第一光刻胶层219中形成有第五开口220。
本实施例中，在所述第一光刻胶层219中形成第五开口220的方法为曝光和显影工艺，其具体形成方法为本领域技术人员所熟知，在此不再赘述。
参考图6，以图5中所述第一光刻胶层219为掩模，刻蚀所述过渡层206a和预定厚度的所述介质层204a，剩余过渡层206b和介质层204b。
本实施例中，刻蚀所述过渡层206a和预定厚度的所述介质层204a的方法为干法刻蚀。所述干法刻蚀的刻蚀气体为含氟和碳原子的气体，如C4F8、CF4等。所述刻蚀气体的流量范围为10sccm～200sccm，所述干法刻蚀的温度范围为20℃～60℃，压强范围为10mTorr～150mTorr，刻蚀电源的功率范围为100W～2000W。
需要说明的是，预定厚度的介质层204a的厚度与后续形成的通孔的深度相对应。
参考图7，去除图6中所述光刻胶层219，并在剩余的所述过渡层206b、所述介质层204b和所述介质硬掩膜层210b上形成第二光刻胶层222，位于所述第四开口内的所述第二光刻胶层222中形成有第六开口224。
本实施例中，形成所述第二光刻胶层222中形成第六开口224的方法为曝光和显影工艺，其具体形成方法为本领域技术人员所熟知，在此不再赘述。
参考图8，以图7中所述第二光刻胶层222为掩模，刻蚀所述过渡层206b和预定厚度的所述介质层204b，剩余过渡层206c和介质层204c。位于第六开口224下方剩余的介质层204c的厚度与位于图6中第五开口220下方剩余的介质层204b的厚度相等，位于第六开口224下方剩余的介质层204c的厚度与后续形成沟槽的深度相等。
本实施例中，以图7中所述第二光刻胶层222为掩模，刻蚀所述过渡层206b和预定厚度的所述介质层204b的方法与以图5中所述第一光刻胶层219为掩模，刻蚀所述过渡层206a和预定厚度的所述介质层204a的方法相同，在此不再赘述。
参考图9，去除图8中所述第二光刻胶层222。
本实施例中，去除所述第二光刻胶层222可为灰化工艺，所述灰化工艺的反应气体可为氧气。
参考图10，以图9中所述介质硬掩膜层210b和金属硬掩膜层208b为掩模，刻蚀所述过渡层206c和所述介质层204c，剩余过渡层206d和介质层204d，以在剩余的所述介质层204d中形成了包括通孔221和沟槽223的刻蚀结构，所述通孔221位于所述沟槽223下方，所述通孔221与所述沟槽223贯通；然后，去除位于通孔221底部的保护层202a，直至暴露出所述半导体衬底200，剩余保护层202b。
需要说明的是，本实施例中，在以所述介质硬掩膜层210b和金属硬掩膜层208b为掩模，形成刻蚀结构时，还消耗部分厚度的介质硬掩膜层210b，于金属硬掩膜层208b上剩余部分厚度的介质硬掩膜层210c。
在其他实施例中，在形成刻蚀结构时，还可能将介质硬掩膜层210b完全消耗而暴露出所述金属硬掩膜层208b。
由于所形成沟槽223的形貌由所述金属硬掩膜层208b中开口（对应图4金属硬掩膜层208b中第三开口216和第四开口218）的形貌决定，因此，所形成沟槽223的侧墙与金属硬掩膜层208b的上表面垂直，且各个沟槽223的形貌一致。
在刻蚀结构形成之后，进行清洗工艺，以去除刻蚀工艺残留的聚合物，利于后续阻挡层、籽晶层和金属层的形成工艺。
参考图11，在图10中所述半导体衬底200、介质层204d和介质硬掩膜层210c上由下至上依次形成阻挡材料层226a、籽晶材料层228a和金属材料230a。
本实施例中，所述阻挡材料层226a的材料为钽和氮化钽中的一种或几种组合。所述阻挡材料层226a的厚度范围为20埃～200埃。形成所述阻挡材料层226a的方法为化学气相沉积工艺或者原子层沉积工艺。
所述籽晶材料层228a的材料为铜铝合金、铜锰合金或者铜；所述籽晶材料层228a的厚度范围为200埃～600埃。形成所述籽晶材料层228a的方法为物理气相沉积工艺。所述籽晶材料层228a作为后续电镀形成金属材料230a的阴极。
所述金属材料230a为铜，形成所述金属材料230a的方法为电镀工艺。
参考图12，对图11中所述金属材料230a、籽晶材料层228a、阻挡材料层226a、介质硬掩膜层210c、金属硬掩膜层208b和过渡层206d进行化学机械研磨，至暴露出所述介质层204d，剩余阻挡层226b、籽晶层228b和金属层230b。所述金属层230b为包括金属互连线和金属插塞的双镶嵌结构。
所述阻挡层226b能够阻止金属层230b中金属原子向介质层204d中扩散，避免发生漏电，使所形成半导体器件的电学性能较好、可靠性较佳。
本实施例中，将介质硬掩膜层的材料由现有工艺中的氧化硅替换为含碳氮化硅，由于含碳氮化硅的含氧量低于氧化硅的含氧量，含碳氧化硅与残留于第一开口212底部和侧壁以及第二开口214底部和侧壁上的碳原子和氮原子所形成的碳氢氧化合物较少，刻蚀金属硬掩膜层时所产生的聚合物被抽走的速率较慢，残留的聚合物能够对介质硬掩膜层中第一开口212的侧壁和第二开口214的侧壁起到足够的保护作用，在介质硬掩膜层和金属硬掩膜层中形成第三开口和第四开口之前，保证介质硬掩膜层的完整性，使所形成的第三开口和第四开口的侧壁与金属硬掩膜层的上表面垂直，最终使形成于介质层中的沟槽和通孔的形貌较佳，进而使得所形成双镶嵌结构的形貌较佳，提高了包含所形成双镶嵌结构的半导体器件的性能。
在其他实施例中，所述介质硬掩膜层还可不包含氧原子，所述介质硬掩膜层的材料可为氮化硅或者碳化硅。此时，介质硬掩膜层不会与反应腔中残留的碳原子和氢原子发生反应形成可挥发的碳氢氧化合物，聚合物被抽走的速率较慢，所形成刻蚀结构的形貌较佳，所形成金属插塞、金属互连线或双镶嵌结构的形貌较佳、填充质量较好，所形成半导体器件的电学性能较好。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上由下至上依次形成介质层、金属硬掩膜层和介质硬掩膜层，所述介质硬掩膜层包括碳原子和氮原子中的至少一种以及硅原子，所述介质硬掩膜层不包含氧原子；
在所述介质硬掩膜层中形成两个以上第一开口；
在相邻所述第一开口之间的介质硬掩膜层中形成第二开口；
以所述介质硬掩膜层为掩模，沿所述第一开口和所述第二开口刻蚀所述金属硬掩膜层和所述介质层，直至在所述介质层中形成刻蚀结构，所述刻蚀结构包括通孔和沟槽中的一种或其组合；
在所述刻蚀结构中填充满金属材料，并去除剩余的所述金属硬掩膜层和所述介质硬掩膜层；
在所述介质硬掩膜层中形成两个以上第一开口包括如下步骤：在所述介质硬掩膜层上形成光刻胶层；在光刻胶层中形成第一图案；以包括第一图案的光刻胶层为掩模，对所述介质硬掩膜层进行刻蚀，在所述介质硬掩膜层中形成所述第一开口；去除包括第一图案的光刻胶层；
在相邻所述第一开口之间的介质硬掩膜层中形成第二开口包括如下步骤：在所述第一开口内以及第一开口周围的介质硬掩膜层上形成光刻胶层；以包含第二图案的光刻胶层为掩模，对所述介质硬掩膜层进行刻蚀，在所述介质硬掩膜层中形成所述第二开口；去除包括第二图案的光刻胶层；
在去除包括第一图案的光刻胶层和包括第二图案的光刻胶层之后，所述第一开口的底部和侧壁以及所述第二开口的底部和侧壁上残留部分光刻胶；
沿所述第一开口和所述第二开口刻蚀所述金属硬掩膜层和所述介质层包括如下步骤：沿第一开口和第二开口刻蚀所述金属硬掩膜层，至分别形成第三开口和第四开口，在通过干法刻蚀形成第三开口和第四开口的同时，通过真空泵抽取反应腔中干法刻蚀过程中残留的刻蚀气体和产生的聚合物。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述介质层硬掩膜层的厚度范围为200埃～1000埃。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述刻蚀结构包括通孔和沟槽；以所述介质硬掩膜层为掩模，沿所述第一开口和所述第二开口刻蚀所述金属硬掩膜层和所述介质层，直至在所述介质层中形成刻蚀结构包括：在所述介质层和所述介质硬掩膜层上形成第一光刻胶层，位于所述第三开口内的所述第一光刻胶层中形成有第五开口；以所述第一光刻胶层为掩模，沿所述第五开口刻蚀预定厚度的所述介质层；去除所述第一光刻胶层，并在所述介质层和所述介质硬掩膜层上形成第二光刻胶层，位于所述第四开口内的所述第二光刻胶层中形成有第六开口；以所述第二光刻胶层为掩模，沿所述第六开口刻蚀预定厚度的所述介质层；去除所述第二光刻胶层；以所述介质硬掩膜层和所述金属硬掩膜层为掩模，刻蚀所述介质层，直至暴露出所述半导体衬底。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀所述金属硬掩膜层和介质层的方法为干法刻蚀。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，在刻蚀所述金属硬掩膜层时，所述干法刻蚀的刻蚀气体为氯体，所述刻蚀气体的流量范围为50sccm～150sccm，所述干法刻蚀的温度范围为30℃～40℃，压强为5mTorr～10mTorr，刻蚀电源的功率范围为200W～600W。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述金属硬掩膜层的材料为氮化钛；所述金属硬掩膜层的厚度范围为200埃～500埃。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述介质层的材料为超低k材料；所述金属硬掩膜层的材料为氮化钛，所述金属材料为铜。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，在形成所述介质层之后，且在形成所述金属硬掩膜层之前，还包括：在所述介质层上形成过渡层；所述过渡层的材料为以八甲基环四硅氧烷为前驱物形成的低k材料；所述过渡层的厚度范围为50埃～200埃。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述刻蚀结构中填充满金属材料，并去除剩余的所述金属硬掩膜层和所述介质硬掩膜层包括：
在所述刻蚀结构内和刻蚀结构周围的所述介质硬掩膜层上形成金属材料；
对所述金属材料、所述介质硬掩膜层和所述金属硬掩膜层进行化学机械研磨，至暴露出所述介质层。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述半导体衬底上形成介质层之前，还包括：在所述半导体衬底上形成保护层；所述保护层的材料为含氮氧化硅；所述保护层的厚度范围为100埃～400埃。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述刻蚀结构之后，且在所述刻蚀结构中填充满金属材料之前，还包括：进行清洗工艺。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述刻蚀结构之后，且在所述刻蚀结构中填充满金属材料之前，还包括：在所述刻蚀结构的底部和侧壁上依次形成阻挡层和籽晶层；所述阻挡层的材料为钽和氮化钽中的一种或组合，所述籽晶层的材料为铜铝合金、铜锰合金或者铜；所述阻挡层的厚度范围为20埃～200埃，所述籽晶层的厚度范围为200埃～600埃。
CN201310259951.6A 2013-06-26 2013-06-26 半导体器件的形成方法 Active CN104253081B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310259951.6A CN104253081B (zh) 2013-06-26 2013-06-26 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310259951.6A CN104253081B (zh) 2013-06-26 2013-06-26 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN104253081A CN104253081A (zh) 2014-12-31
CN104253081B true CN104253081B (zh) 2017-09-22

Family

ID=52187861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310259951.6A Active CN104253081B (zh) 2013-06-26 2013-06-26 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN104253081B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383920B (zh) * 2018-12-29 2024-06-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111435651B (zh) * 2019-01-11 2024-02-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111446206B (zh) * 2020-04-27 2023-04-07 上海华力微电子有限公司 金属线自对准二次成型工艺方法
CN115831866B (zh) * 2023-02-24 2024-02-13 广州粤芯半导体技术有限公司 一种高深宽比接触孔的制作方法
CN117253850B (zh) * 2023-11-15 2024-02-02 合肥晶合集成电路股份有限公司 互连开口的形成方法以及互连结构的形成方法
CN118073192B (zh) * 2024-04-16 2024-07-05 粤芯半导体技术股份有限公司 半导体结构的制备方法及半导体结构
CN118280922A (zh) * 2024-05-29 2024-07-02 浙江创芯集成电路有限公司 半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054748A (zh) * 2009-11-02 2011-05-11 中芯国际集成电路制造(上海)有限公司 铜互连线的形成方法和介质层的处理方法
CN102394227A (zh) * 2011-11-30 2012-03-28 上海华力微电子有限公司 可降低方块电阻的铜互连结构的制造方法
TW201250773A (en) * 2011-06-02 2012-12-16 United Microelectronics Corp Manufacturing method for dual damascene structure
CN102915950A (zh) * 2011-08-03 2013-02-06 中芯国际集成电路制造(上海)有限公司 在半导体器件上同时制作通孔和沟槽的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008206B2 (en) * 2009-09-24 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054748A (zh) * 2009-11-02 2011-05-11 中芯国际集成电路制造(上海)有限公司 铜互连线的形成方法和介质层的处理方法
TW201250773A (en) * 2011-06-02 2012-12-16 United Microelectronics Corp Manufacturing method for dual damascene structure
CN102915950A (zh) * 2011-08-03 2013-02-06 中芯国际集成电路制造(上海)有限公司 在半导体器件上同时制作通孔和沟槽的方法
CN102394227A (zh) * 2011-11-30 2012-03-28 上海华力微电子有限公司 可降低方块电阻的铜互连结构的制造方法

Also Published As

Publication number Publication date
CN104253081A (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
CN104253081B (zh) 半导体器件的形成方法
CN104347477B (zh) 半导体结构的形成方法
CN105575887B (zh) 互连结构的形成方法
CN105336571B (zh) 自对准多重图形掩膜的形成方法
CN103377913B (zh) 开口的形成方法
TWI557809B (zh) 包含接觸結構與形成於接觸蝕刻停止層之側壁上之保護層的半導體設備以及製造半導體裝置的方法
CN107278324A (zh) 用于图案化的掩模蚀刻
CN104979203B (zh) Mos晶体管和导电插塞的形成方法
CN107731739A (zh) 半导体结构的形成方法
CN106558531A (zh) 半导体结构及其制造方法
CN105742233B (zh) 用于形成具有部件开口的半导体器件的方法
CN105336662B (zh) 半导体结构的形成方法
CN103066014B (zh) 一种铜/空气隙的制备方法
CN106356330B (zh) 半导体结构的形成方法
JP4492949B2 (ja) 電子デバイスの製造方法
CN109244076A (zh) 3d存储器件
KR20140065450A (ko) 에어 갭 상호연결 구조의 형성 방법
CN106409752A (zh) 半导体结构的形成方法
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
CN106298637B (zh) 半导体结构的形成方法
CN109309042A (zh) 半导体器件及其形成方法
US20080217730A1 (en) Methods of forming gas dielectric and related structure
US9679802B2 (en) Method of etching a porous dielectric material
CN104851835B (zh) 金属互连结构及其形成方法
CN104078418B (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant