CN104078418B - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN104078418B
CN104078418B CN201310110195.0A CN201310110195A CN104078418B CN 104078418 B CN104078418 B CN 104078418B CN 201310110195 A CN201310110195 A CN 201310110195A CN 104078418 B CN104078418 B CN 104078418B
Authority
CN
China
Prior art keywords
opening
decorative layer
semi
interlayer dielectric
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310110195.0A
Other languages
English (en)
Other versions
CN104078418A (zh
Inventor
孟令款
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Leuven Instruments Co Ltd
Original Assignee
Jiangsu Leuven Instruments Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Leuven Instruments Co Ltd filed Critical Jiangsu Leuven Instruments Co Ltd
Priority to CN201310110195.0A priority Critical patent/CN104078418B/zh
Publication of CN104078418A publication Critical patent/CN104078418A/zh
Application granted granted Critical
Publication of CN104078418B publication Critical patent/CN104078418B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件制造方法，包括：在衬底上的第一层间介质层中刻蚀形成多个第一开口；在多个第一开口中以及第一层间介质层上形成开口修饰层，开口修饰层部分填充多个第一开口形成多个第二开口；在多个第二开口中以及开口修饰层上形成第二层间介质层；平坦化第二层间介质层，停止在第一层间介质层上，露出开口修饰层；刻蚀开口修饰层，直至暴露衬底，形成多个第三开口，其中第三开口的深宽比大于第一开口的深宽比。依照本发明的半导体器件制造方法，基于传统光刻工艺的条件下制备出较大的氧化硅深孔，然后沉积氮化硅薄膜以及再次填充氧化硅，并采用独特的碳氟基气体来刻蚀去除氮化硅垫层从而得到氧化硅深孔，从而获得较高深宽比结构。

Description

半导体器件制造方法
技术领域
本发明涉及半导体集成电路制造领域，更具体地，涉及一种采用SIN薄膜的微缩技术以实现氧化硅高深宽比孔的制备方法。
背景技术
接触孔刻蚀是超大规模集成电路的关键技术，随着CMOS进入32nm后的工艺时代，高深宽比孔刻蚀及其填充对器件的良率有相当大的影响。对于先进的存储器而言，深宽比已经达到了40:1以上的比例，这使得挑战更加巨大。
对于氧化硅、氮化硅薄膜，一般采用碳氟基气体如CF4、CHF3、CH2F2、CH3F等来刻蚀，而对于氧化硅孔刻蚀为了获得较为陡直的深孔结构，则往往采用高功率、高碳链分子气体如C4F6、C4F8等。氮化硅具有比氧化硅更弱的键能，特性介于氧化硅与硅材料之间。如果需要刻蚀高深宽比的氧化硅孔结构，则要对氟基气体有良好控制，同时，大碳链分子往往会产生较多的聚合物，以获得较陡直的深孔；但又不至于由于深孔内刻蚀抑制剂太多而导致刻蚀停止，则需要氧化性气体O2能有效去除侧壁上的聚合物。
另外，随着摩尔定律的持续推进，孔CD已经进入100nm的尺寸，如无先进的光刻工艺，直接进行如此小氧化硅孔的制备是不可能的。而且，对氧化硅深孔直接进行刻蚀，由于较多的聚合物使得发生刻蚀抑制，导致刻蚀无法继续进行下去。
发明内容
有鉴于此，本发明的目的在于提供一种创新性的接触孔刻蚀方法，通过特殊的制备工艺，克服了由于光刻工艺的限制及较小CD导致的氧化硅深孔制备的困难，提高侧壁陡直度以及深宽比，同时还能提高绝缘介质填充率，最终提高了器件的可靠性。
实现本发明的上述目的，是通过提供一种半导体器件制造方法，包括：在衬底上的第一层间介质层中刻蚀形成多个第一开口；在多个第一开口中以及第一层间介质层上形成开口修饰层，开口修饰层部分填充多个第一开口形成多个第二开口；在多个第二开口中以及开口修饰层上形成第二层间介质层；平坦化第二层间介质层，停止在第一层间介质层上，露出开口修饰层；刻蚀开口修饰层，直至暴露衬底，形成多个第三开口，其中第三开口的深宽比大于第一开口的深宽比。
其中，第一和/或第二层间介质层包括氧化硅、氮化硅、低k材料及其组合。
其中，开口修饰层包括氮化硅、高k材料及其组合。
其中，采用LPCVD、PECVD沉积形成开口修饰层。
其中，采用等离子体干法刻蚀来刻蚀开口修饰层，刻蚀气体包括碳氟基气体和氧化性气体。
其中，碳氟基气体包括CF4、CHF3、CH3F、CH2F2及其组合。
其中，氧化性气体包括CO、O2及其组合。
其中，采用PECVD、LPCVD、SACVD沉积形成第一和/或第二层间介质层。
其中，衬底中和/或衬底上还包括下层结构，多个第三开口暴露下层结构。
其中，形成多个第三开口之后，进一步包括：湿法腐蚀，去除刻蚀开口修饰层过程中的聚合物。
依照本发明的半导体器件制造方法，基于传统光刻工艺的条件下制备出较大的氧化硅深孔，然后沉积氮化硅薄膜以及再次填充氧化硅，并采用独特的碳氟基气体来刻蚀去除氮化硅垫层从而得到氧化硅深孔，从而获得较高深宽比结构。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1至图5为依照本发明的半导体器件制造方法各步骤的剖面示意图；以及
图6为依照本发明的半导体器件制造方法的流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。
参照图6以及图1，在衬底1上的层间介质层3中刻蚀形成多个第一开口3A。
提供衬底1，其可以是体Si、SOI、体Ge、GeOI、SiGe、GeSb，也可以是III-V族或者II-VI族化合物半导体衬底，例如GaAs、GaN、InP、InSb等等。为了与现有的CMOS工艺兼容以应用于大规模数字集成电路制造，衬底1优选地为体Si或者SOI。采用现有的半导体器件制造工艺（例如CMOS兼容工艺），在衬底1中和/或衬底1上形成有待与外界电连接的多个下层结构2。其中，下层结构2在MOSFET中可以是源漏区、源漏区上的金属硅化物、或者是栅极，下层结构2在集成电路中也可以是下层互连线（例如多层互连中的下层互连线，或者是接触焊垫），在存储器阵列中也可以是存储器单元中的MOSFET源端或者漏端、或者单元中的电容等无源器件的电极，或者下层结构2是用于保护其他器件结构的刻蚀停止层（例如后栅工艺中的接触刻蚀停止层CESL，或者多层互连之间的刻蚀停止层）。图1中虽然仅显示了下层结构2形成在衬底1中并且位于衬底1上表面附近，但是实际上下层结构2也可以形成在衬底1上表面之上（例如突出衬底表面的栅极）或者形成在衬底1的下表面中。此外，虽然图1中显示下层结构2为相连的一个整体，但是实际上下层结构2可以依照电路布局需要而划分成多个部分，例如分别代表MOSFET源区和漏区，或者代表不同的布线层。
在衬底1上形成层间介质层（ILD）3。ILD3可以是氧化硅、氮氧化硅、低k材料及其组合（组合方式可以是堆叠也可以是混杂），其中低k材料包括但不限于有机低k材料（例如含芳基或者多元环的有机聚合物）、无机低k材料（例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG）、多孔低k材料（例如二硅三氧烷（SSQ）基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物）。形成ILD3的方法可以是快速热氧化（RTO）、化学氧化、SACVD、LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸发、溅射、旋涂、喷涂、丝网印刷等等。在本发明一个实施例中，ILD3是PECVD、LPCVD、SACVD等方法制备的氧化硅。ILD3的厚度要大于等于需要形成的接触塞或者互连线的厚度。
刻蚀ILD3，直至暴露下层结构2，形成多个第一开口3A。第一开口3A可以是接触孔（例如MOSFET中的源漏接触孔），也可以是沟槽（例如多层互连中，对应于大马士革结构中的某一层布线所占据的空间）。其中，第一开口3A的深宽比优选地大于1.2:1，并且其宽度要大于最终需要形成的实际开口宽度。例如第一开口3A的宽度是0.5μm（500nm），深度为600nm。具体地，对于氧化硅基材质的ILD3，可以采用碳氟基气体进行等离子体干法刻蚀，获得较为陡直的并且较高深宽比的开口。碳氟基气体可以是CF4、CHF3、CH2F2、CH3F，并且为了获得更高深宽比的陡直开口，碳氟基气体优选地是高功率、高碳链分子气体如C4F6、C4F8等。由于C4F6、C4F8等气体的基碳氟比较高，除了作为刻蚀性气体，更重要的在于其能够产生较多的硅氧碳氟聚合物薄膜，沉积在孔洞侧壁及底部，从而对氧化硅等材质的ILD3形成各向异性刻蚀。
参照图6以及图2，在多个第一开口3A中形成开口修饰层4。开口修饰层4的材质不同于衬底1以及ILD3，例如是氮化硅基材料或者高k材料，用于修饰开口的陡直侧壁以及调整开口的深宽比。形成开口修饰层4的方法可以是SACVD、LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸发、溅射等等。开口修饰层4的厚度依照最终需要的第三开口3C（图5中所示）来决定。开口修饰层4的厚度为100nm时，第一开口3A中填充了部分开口修饰层4之后留下的第二开口3B的宽度将为300nm，由此将使得深宽比从1.2:1增大至2:1，但是仍然难以满足高宽深比的要求，因此需要后续说明所述的进一步处理。值得注意的是，虽然本发明实施例中仅列举了氮化硅材质的开口修饰层4，但是任何与衬底1以及ILD3材质不同的绝缘材料均可以用作开口修饰层4，只要能使得相邻材料层之间具有较大的刻蚀选择比，也即在相同刻蚀气体下刻蚀速率不同、或者在不同刻蚀气体下刻蚀速率（更大程度地）不同。
参照图6以及图3，在第二开口3B中以及开口修饰层4上形成第二ILD5。第二LID5的材质与前述第一ILD3的材质可以相同，也可以不同，均可以选自氧化硅、氮氧化硅、低k材料及其组合（组合方式可以是堆叠也可以是混杂），其中低k材料包括但不限于有机低k材料（例如含芳基或者多元环的有机聚合物）、无机低k材料（例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG）、多孔低k材料（例如二硅三氧烷（SSQ）基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物）。形成ILD5的方法可以是快速热氧化（RTO）、化学氧化、SACVD、LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸发、溅射、旋涂、喷涂、丝网印刷等等。在本发明一个实施例中，ILD5是PECVD、LPCVD、SACVD等方法制备的TEOS（以TEOS为原料CVD制备形成的氧化硅基薄膜），以获得良好的保形性。如图3所示，ILD5的厚度较大，除了完全填充第二开口3B之外，还超过其顶部而沉积并完全覆盖了开口修饰层4。
参照图6以及图4，平坦化第二ILD5，停止在第一ILD3上。平坦化的方法可以是化学机械抛光（CMP），或者当第二ILD5、第一ILD3以及开口修饰层4材质均不同时可以采用回刻（etch--back）的方法。平坦化之后，去除了第一ILD3顶部原来开口3A/3B之外的部分开口修饰层，而露出了在开口3A/3B内侧壁上的剩余部分开口修饰层4。
参照图6以及图5，刻蚀去除剩余的开口修饰层4。将晶片/衬底转入等离子体刻蚀腔，通入刻蚀气体，采用射频功率激发，待等离子体稳定后，进行开口修饰层4的刻蚀。采用高选择比的碳氟性气体成分，需要开口修饰层4对ILD3/5具有极高的选择比，如15：1以上。从而将沉积的开口修饰层4刻蚀干净，得到陡直的形貌。开口修饰层4去除之后，在ILD3与ILD5之间留下了多个第三开口3C，其数目是第一开口3A的两倍，其深宽比可以达到6:1（开口深度600nm，宽度为开口修饰层4的厚度也即100nm）。
在本发明实施例中，刻蚀方法优选地是等离子体干法刻蚀。刻蚀设备例如是采用中微半导体Primo DRIE腔体，采用双射频系统，高频功率为60MHz主要用来产生等离子体，用于调节等离子体密度；低频系统为2MHz用于增强离子能量及轰击强度，提升刻蚀方向性。两者之间是去耦合的，以免相互影响。这使得可以根据刻蚀深孔的具体特点进行不同的优化，而不改变所刻蚀孔在其他方面的形貌特征。其他厂商的刻蚀设备基于同样的原理，可以进行类似的调节，亦属于本专利的保护范围。
等离子体干法刻蚀的刻蚀气体至少包括碳氟基气体，并且优选地包括氧化性气体。由于氮化硅刻蚀机制与氧化硅不同，如果仍然单纯采用高碳链分子（碳氟比较高），易于产生较多的聚合物，使得侧壁变得粗糙，并且，刻蚀后的聚合物清除步骤较为困难。因此，往往需要较高的偏置功率将高碳链分子打碎，在与O2的反应中易于去除。从而，获得较好的刻蚀形貌。
在当前的本发明中，上述碳氟基气体例如碳氟比较低的含氢碳氟基气体，如CF4、CH3F、CHF3、CH2F2及其组合，对氮化硅薄膜材质的开口修饰层4进行刻蚀，由于产生较少的聚合物，不仅能够提升刻蚀速度，而且在刻蚀后清除步骤也较好控制。
氧化性气体包括CO、O2及其组合，用于辅助性的去除已产生的并且在刻蚀过程中产生的聚合物，使得刻蚀不至于停止。但氧化性气体的添加大小，要考虑到对聚合物去除的影响，以获得理想的CD。
具体地，作为一个实施例，优选CF4、CH3F、O2等进行刻蚀。由于刻蚀设备厂商众多，这里的参数设定以中微半导体Primo DRIE的刻蚀设备为例。腔体压力保持在40mt，气体流量分别为40sccm CF4、80sccm CH3F、100sccm O2、400sccm Ar，高低频功率选择600W/1500W，从而刻蚀出陡直的形貌。
此外，对于高深宽比的刻蚀孔，上述陡直的形貌，会为后续的填充带来相当挑战。有时候为了后续的工艺，会将底部的尺寸做的小一些，顶部的略大一些。作为一个实施例，通过增加高碳氟比的碳氟基气体（例如C4F8、C4F6）的流量，同时也可降低例如O2的氧化性气体的流量，增强聚合物在侧壁的沉积，使得侧向刻蚀降低。底部沉积的聚合物可以在低频高功率下被轰击掉，而不影响各向异性的刻蚀。最终，形成略倾斜的刻蚀形貌。
值得注意的是，在此处刻蚀开口修饰层4时，除了侧壁部分被完全刻蚀去除之外，底部的开口修饰层4也同时被侧向刻蚀。然而可以通过调节碳氟基气体与氧化性气体的流量比，使得刻蚀后期底部聚合物形成较多，形成的例如氧化硅材质的聚合物将部分填充ILD5的底部。
随后，优选地，经过湿法腐蚀工艺，得到光滑可靠的高深宽比的ILD3/5的深孔。湿法腐蚀例如SPM（例如硫酸:双氧水＝4:1）/APM（例如氨水:双氧水:去离子水＝1:1:5或者0..5:1:5）湿法清洗，将干法刻蚀过程中的聚合物清除。在此过程中，氧化性的湿法腐蚀液将进一步腐蚀衬底1与ILD5之间的界面，在此间隙中原生了氧化硅等填充物，完全填充了ILD5底部，使得第三开口3C构成陡直形貌。
最终形成的第三开口3C为实际所需的接触孔或者互连线沟槽，其宽度要小于第一开口3A/第二开口3B，因此提高了深宽比。例如第一开口3A的宽度为500nm深度为600nm，开口修饰层4的厚度为100nm时，第二开口3B的宽度将为300nm，第三开口3C的宽度仅为100nm，由此将使得深宽比从1.2:1增大至2:1并进一步增大至6:1。图1至图5中所示各个层的厚度并非依照数量关系等比例绘制，仅为了示意相互位置关系，因此不应视作限定了本发明的各个层的相对厚度关系。
此外，由于刻蚀设备可调节的参数实在太多，任何说明都无法穷尽不同薄膜不同状况的具体刻蚀。因此，在选用气体时，要根据需求及不同的薄膜而定，进而视具体情况可获得不同的刻蚀形貌。如增加聚合物量（增加碳氟基气体特别是高碳氟比气体的流量），可产生略倾斜的深孔，却可以方便后续介质的填充；增加氧化性气体，可调节聚合物数量，形成较为陡直的深孔，但可能会对后续介质的填充带来挑战。
依照本发明的半导体器件制造方法，基于传统光刻工艺的条件下制备出较大的氧化硅深孔，然后沉积氮化硅薄膜以及再次填充氧化硅，并采用独特的碳氟基气体来刻蚀去除氮化硅垫层从而得到氧化硅深孔，从而获得较高深宽比结构。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对形成器件结构的方法做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (10)

1.一种半导体器件制造方法，包括：
在衬底上的第一层间介质层中刻蚀形成多个第一开口；
在多个第一开口中以及第一层间介质层上形成开口修饰层，开口修饰层部分填充多个第一开口形成多个第二开口，开口修饰层的材质不同于衬底和第一层间介质层；
在多个第二开口中以及开口修饰层上形成第二层间介质层；
平坦化第二层间介质层，停止在第一层间介质层上，露出开口修饰层；
刻蚀开口修饰层，直至暴露衬底，形成多个第三开口，其中第三开口的深宽比大于第一开口的深宽比。
2.如权利要求1的半导体器件制造方法，其中，第一和/或第二层间介质层包括氧化硅、氮化硅、低k材料及其组合。
3.如权利要求1的半导体器件制造方法，其中，开口修饰层包括氮化硅、高k材料及其组合。
4.如权利要求1的半导体器件制造方法，其中，采用LPCVD、PECVD沉积形成开口修饰层。
5.如权利要求1的半导体器件制造方法，其中，采用等离子体干法刻蚀来刻蚀开口修饰层，刻蚀气体包括碳氟基气体和氧化性气体。
6.如权利要求5的半导体器件制造方法，其中，碳氟基气体包括CF4、CHF3、CH3F、CH2F2及其组合。
7.如权利要求5的半导体器件制造方法，其中，氧化性气体包括CO、O2及其组合。
8.如权利要求1的半导体器件制造方法，其中，采用PECVD、LPCVD、SACVD沉积形成第一和/或第二层间介质层。
9.如权利要求1的半导体器件制造方法，其中，衬底中和/或衬底上还包括下层结构，多个第三开口暴露下层结构。
10.如权利要求1的半导体器件制造方法，其中，形成多个第三开口之后，进一步包括：湿法腐蚀，去除刻蚀开口修饰层过程中的聚合物。
CN201310110195.0A 2013-03-29 2013-03-29 半导体器件制造方法 Active CN104078418B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310110195.0A CN104078418B (zh) 2013-03-29 2013-03-29 半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310110195.0A CN104078418B (zh) 2013-03-29 2013-03-29 半导体器件制造方法

Publications (2)

Publication Number Publication Date
CN104078418A CN104078418A (zh) 2014-10-01
CN104078418B true CN104078418B (zh) 2018-05-25

Family

ID=51599603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310110195.0A Active CN104078418B (zh) 2013-03-29 2013-03-29 半导体器件制造方法

Country Status (1)

Country Link
CN (1) CN104078418B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400109A (zh) * 2018-02-07 2018-08-14 上海华虹宏力半导体制造有限公司 接触孔的制造方法
CN113488431A (zh) * 2021-05-24 2021-10-08 北京大学 一种包括高深宽比通孔的玻璃基板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337740A (zh) * 2000-08-08 2002-02-27 世界先进积体电路股份有限公司 具有绝缘柱的电容器的制造方法
CN1953142A (zh) * 2005-10-21 2007-04-25 联华电子股份有限公司 制作开口与接触孔的方法
CN100461345C (zh) * 2003-09-26 2009-02-11 兰姆研究有限公司 具有修正的蚀刻
CN101459125A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 连接孔的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337740A (zh) * 2000-08-08 2002-02-27 世界先进积体电路股份有限公司 具有绝缘柱的电容器的制造方法
CN100461345C (zh) * 2003-09-26 2009-02-11 兰姆研究有限公司 具有修正的蚀刻
CN1953142A (zh) * 2005-10-21 2007-04-25 联华电子股份有限公司 制作开口与接触孔的方法
CN101459125A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 连接孔的形成方法

Also Published As

Publication number Publication date
CN104078418A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
TWI645506B (zh) 形成具有氣隙之半導體元件的方法
CN106935567B (zh) 互连结构及其形成方法
CN105047660B (zh) 浅沟槽隔离结构
US7790601B1 (en) Forming interconnects with air gaps
CN103633014B (zh) 半导体器件制造方法
US9589798B2 (en) Method of making a semiconductor device using a barrier and antireflective coating (BARC) layer
JP2001244337A (ja) 基材上にフィルムを作る方法及び装置
CN105742233B (zh) 用于形成具有部件开口的半导体器件的方法
CN106992145A (zh) 互连结构及其形成方法
CN106935568A (zh) 互连结构及其形成方法
KR101842903B1 (ko) 에어 갭 상호연결 구조의 형성 방법
CN104425357B (zh) 双镶嵌结构的形成方法
JP4492949B2 (ja) 電子デバイスの製造方法
JP2003179135A (ja) 非常に低い誘電率の層間絶縁体を有する銅インターコネクトを製造する方法
US8017493B2 (en) Method of planarizing a semiconductor device
CN104078418B (zh) 半导体器件制造方法
TW200414425A (en) Manufacturing method of semiconductor device
CN105390433A (zh) 半导体器件制造方法
US9455156B2 (en) Method of making a semiconductor device using multiple layer sets
JP2005005697A (ja) 半導体装置の製造方法
US9076645B1 (en) Method of fabricating an interlayer structure of increased elasticity modulus
CN106971973B (zh) 一种半导体器件及其制造方法、电子装置
KR100367852B1 (ko) 포토레지스트에 대해 고선택비를 갖는 에칭 방법
KR100613376B1 (ko) 반도체 소자의 제조 방법
JP2011155074A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20151214

Address after: 221300 No. 16 Haihe West Road, Pizhou Economic Development Zone, Jiangsu, Pizhou

Applicant after: JIANGSU LEUVEN INSTRUMMENTS Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road 3#

Applicant before: Institute of Microelectronics, Chinese Academy of Sciences

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 221300 No.8, Liaohe West Road, Pizhou Economic Development Zone, Xuzhou City, Jiangsu Province

Patentee after: Jiangsu Luwen Instrument Co.,Ltd.

Address before: 221300 No. 16, Haihe West Road, Pizhou Economic Development Zone, Pizhou City, Jiangsu Province

Patentee before: JIANGSU LEUVEN INSTRUMMENTS Co.,Ltd.

CP03 Change of name, title or address