JP2003179135A - 非常に低い誘電率の層間絶縁体を有する銅インターコネクトを製造する方法 - Google Patents
非常に低い誘電率の層間絶縁体を有する銅インターコネクトを製造する方法Info
- Publication number
- JP2003179135A JP2003179135A JP2002272126A JP2002272126A JP2003179135A JP 2003179135 A JP2003179135 A JP 2003179135A JP 2002272126 A JP2002272126 A JP 2002272126A JP 2002272126 A JP2002272126 A JP 2002272126A JP 2003179135 A JP2003179135 A JP 2003179135A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulator
- insulator layer
- depositing
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 189
- 238000000034 method Methods 0.000 title claims abstract description 86
- 239000011229 interlayer Substances 0.000 title claims abstract description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims description 24
- 239000010949 copper Substances 0.000 title claims description 24
- 229910052802 copper Inorganic materials 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000010410 layer Substances 0.000 claims abstract description 255
- 239000002184 metal Substances 0.000 claims abstract description 91
- 229910052751 metal Inorganic materials 0.000 claims abstract description 91
- 238000000151 deposition Methods 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 238000002161 passivation Methods 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 18
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 229910021426 porous silicon Inorganic materials 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000011810 insulating material Substances 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 1
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 1
- 101150048251 RR23 gene Proteins 0.000 description 1
- 101150072233 RR29 gene Proteins 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- ZZUFCTLCJUWOSV-UHFFFAOYSA-N furosemide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC(C(O)=O)=C1NCC1=CC=CO1 ZZUFCTLCJUWOSV-UHFFFAOYSA-N 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 犠牲絶縁体層に、低誘電率絶縁体材料には不
適合であり得る、ＣＭＰ法を含む処理を実施する方法を
提供する。 【解決手段】 本発明の層間絶縁構造を作製する方法に
おいて、第１の金属層１４を提供する工程と、第１の金
属層１４上に犠牲絶縁体層を堆積する工程と、第２の金
属層３４を作製する工程と、犠牲絶縁体層を除去する工
程、および低誘電率層間絶縁体を堆積することにより、
低誘電率材料を犠牲絶縁体層と置き換える工程により、
低誘電率絶縁体層上の犠牲絶縁体層を備えた中間絶縁体
層構造を提供することができる。
適合であり得る、ＣＭＰ法を含む処理を実施する方法を
提供する。 【解決手段】 本発明の層間絶縁構造を作製する方法に
おいて、第１の金属層１４を提供する工程と、第１の金
属層１４上に犠牲絶縁体層を堆積する工程と、第２の金
属層３４を作製する工程と、犠牲絶縁体層を除去する工
程、および低誘電率層間絶縁体を堆積することにより、
低誘電率材料を犠牲絶縁体層と置き換える工程により、
低誘電率絶縁体層上の犠牲絶縁体層を備えた中間絶縁体
層構造を提供することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
インターコネクトの層間分離に関し、より詳細には、銅
インターコネクトの非常に低い誘電率分離を作製するイ
ンテグレーションプロセスに関する。
インターコネクトの層間分離に関し、より詳細には、銅
インターコネクトの非常に低い誘電率分離を作製するイ
ンテグレーションプロセスに関する。
【０００２】
【従来の技術】銅インターコネクトは、デュアルダマシ
ン法を用いて形成される。低誘電率絶縁体材料の組込み
は、銅インターコネクト上に第１の低誘電率絶縁体材料
層を堆積することにより達成され得る。これに続いて、
任意のエッチングストップバリア絶縁体、および第２の
低誘電率材料層が形成され得る。次いで、エッチングに
より、第２の低誘電率材料層、任意のエッチングストッ
プバリア絶縁体、および第１の低誘電率絶縁体材料層を
貫通し、銅インターコネクトに達するバイアが形成され
る。次いで、トレンチが第２の低誘電率材料層にエッチ
ングにより形成され、銅インターコネクトの別の層の形
成を助長する。バリア金属および銅が、スパッタリン
グ、ＣＶＤ法、電気化学堆積、またはこれらの方法の組
合せにより堆積される。次いで、堆積された銅、およ
び、可能であれば、バリア金属が、ＣＭＰを用いて平坦
化され、銅インターコネクトを形成する。
ン法を用いて形成される。低誘電率絶縁体材料の組込み
は、銅インターコネクト上に第１の低誘電率絶縁体材料
層を堆積することにより達成され得る。これに続いて、
任意のエッチングストップバリア絶縁体、および第２の
低誘電率材料層が形成され得る。次いで、エッチングに
より、第２の低誘電率材料層、任意のエッチングストッ
プバリア絶縁体、および第１の低誘電率絶縁体材料層を
貫通し、銅インターコネクトに達するバイアが形成され
る。次いで、トレンチが第２の低誘電率材料層にエッチ
ングにより形成され、銅インターコネクトの別の層の形
成を助長する。バリア金属および銅が、スパッタリン
グ、ＣＶＤ法、電気化学堆積、またはこれらの方法の組
合せにより堆積される。次いで、堆積された銅、およ
び、可能であれば、バリア金属が、ＣＭＰを用いて平坦
化され、銅インターコネクトを形成する。
【０００３】
【発明が解決しようとする課題】約２未満の非常に低い
誘電率を有する材料は、機械強度が不十分である傾向に
ある。機械強度が不十分であるために、これらの材料
は、銅ダマシンインターコネクト製造に必要なＣＭＰプ
ロセスを支えきれない。
誘電率を有する材料は、機械強度が不十分である傾向に
ある。機械強度が不十分であるために、これらの材料
は、銅ダマシンインターコネクト製造に必要なＣＭＰプ
ロセスを支えきれない。
【０００４】
【課題を解決するための手段】本発明の方法は、低誘電
率層間絶縁体構造を形成する方法であって、ａ）初期金
属層をその上に有する基板を提供する工程と、ｂ）該初
期金属層上にパッシベーション絶縁体を堆積する工程
と、ｃ）該パッシベーション絶縁体上に第１の低誘電率
絶縁体層を堆積する工程と、ｄ）該第１の低誘電率絶縁
体層上にエッチングストップを堆積する工程と、ｅ）該
エッチングストップ上に犠牲絶縁体層を堆積する工程
と、ｆ）該犠牲絶縁体層上にハードマスクを堆積する工
程と、ｇ）該ハードマスク上に第１のフォトレジストパ
ターンを塗布し、該ハードマスクにバイア開口部をエッ
チングにより形成する工程と、ｈ）該犠牲絶縁体層の該
バイア開口部により露出した部分を、該エッチングスト
ップに達するまでエッチングすることにより、底部を有
する部分的なバイアを形成する工程と、ｉ）該ハードマ
スク上に第２のフォトレジストパターンを塗布する工程
と、ｊ）該ハードマスクの露出部分をエッチングする工
程と、ｋ）該部分的なバイアの底部で露出したエッチン
グストップをエッチングする工程と、ｌ）該第２のフォ
トレジストパターンによって覆われていない該犠牲絶縁
体層をエッチングすることにより、該犠牲絶縁体層にト
レンチを形成する工程と、ｍ）該部分的なバイアの底部
の下の該第１の低誘電率絶縁体層を該第１の金属層に達
するまでエッチングすることにより、バイアを形成する
工程と、ｎ）該基板上、および該基板上にある全ての構
造上に第２の金属層を堆積することにより、該第２の金
属層が該トレンチおよびバイアを埋め、該第１の金属層
に結合する工程と、ｏ）該第２の金属層を該犠牲絶縁体
層が露出するまで研磨する工程と、ｐ）該犠牲絶縁体層
の露出部分を除去する工程と、ｑ）第２の低誘電率絶縁
体層を堆積し、エッチバックを行い、該第２の金属層を
露出させることにより、該第２の低誘電率絶縁体層を除
去された該犠牲絶縁体層と置き換える工程とを包含す
る。
率層間絶縁体構造を形成する方法であって、ａ）初期金
属層をその上に有する基板を提供する工程と、ｂ）該初
期金属層上にパッシベーション絶縁体を堆積する工程
と、ｃ）該パッシベーション絶縁体上に第１の低誘電率
絶縁体層を堆積する工程と、ｄ）該第１の低誘電率絶縁
体層上にエッチングストップを堆積する工程と、ｅ）該
エッチングストップ上に犠牲絶縁体層を堆積する工程
と、ｆ）該犠牲絶縁体層上にハードマスクを堆積する工
程と、ｇ）該ハードマスク上に第１のフォトレジストパ
ターンを塗布し、該ハードマスクにバイア開口部をエッ
チングにより形成する工程と、ｈ）該犠牲絶縁体層の該
バイア開口部により露出した部分を、該エッチングスト
ップに達するまでエッチングすることにより、底部を有
する部分的なバイアを形成する工程と、ｉ）該ハードマ
スク上に第２のフォトレジストパターンを塗布する工程
と、ｊ）該ハードマスクの露出部分をエッチングする工
程と、ｋ）該部分的なバイアの底部で露出したエッチン
グストップをエッチングする工程と、ｌ）該第２のフォ
トレジストパターンによって覆われていない該犠牲絶縁
体層をエッチングすることにより、該犠牲絶縁体層にト
レンチを形成する工程と、ｍ）該部分的なバイアの底部
の下の該第１の低誘電率絶縁体層を該第１の金属層に達
するまでエッチングすることにより、バイアを形成する
工程と、ｎ）該基板上、および該基板上にある全ての構
造上に第２の金属層を堆積することにより、該第２の金
属層が該トレンチおよびバイアを埋め、該第１の金属層
に結合する工程と、ｏ）該第２の金属層を該犠牲絶縁体
層が露出するまで研磨する工程と、ｐ）該犠牲絶縁体層
の露出部分を除去する工程と、ｑ）第２の低誘電率絶縁
体層を堆積し、エッチバックを行い、該第２の金属層を
露出させることにより、該第２の低誘電率絶縁体層を除
去された該犠牲絶縁体層と置き換える工程とを包含す
る。
【０００５】本発明の方法は、前記初期金属層が銅を含
んでもよい。
んでもよい。
【０００６】本発明の方法は、前記初期金属層がバリア
金属を含んでもよい。
金属を含んでもよい。
【０００７】本発明の方法は、前記バリア金属が、Ｔｉ
Ｎ、ＴａＮ、ＴｉｘＴａｙＮｚ、またはＷＮであっても
よい。
Ｎ、ＴａＮ、ＴｉｘＴａｙＮｚ、またはＷＮであっても
よい。
【０００８】本発明の方法は、前記パッシベーション絶
縁体が、ＳｉＣ、ＳｉｘＮｙ、またはＢＮであってもよ
い。
縁体が、ＳｉＣ、ＳｉｘＮｙ、またはＢＮであってもよ
い。
【０００９】本発明の方法は、前記第１の低誘電率絶縁
体層が、多孔質酸化シリコン、キセロゲル、または水素
シルセスキオキサン樹脂（ＨＳＱ）であってもよい。
体層が、多孔質酸化シリコン、キセロゲル、または水素
シルセスキオキサン樹脂（ＨＳＱ）であってもよい。
【００１０】本発明の方法は、前記エッチングストップ
が、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＣ、またはＢＮを含ん
でもよい。
が、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＣ、またはＢＮを含ん
でもよい。
【００１１】本発明の方法は、前記犠牲絶縁体層が、窒
化シリコンまたは二酸化シリコンであってもよい。
化シリコンまたは二酸化シリコンであってもよい。
【００１２】本発明の方法は、前記犠牲絶縁体層の露出
部分を除去する工程が、ウェットエッチング処理を含ん
でもよい。
部分を除去する工程が、ウェットエッチング処理を含ん
でもよい。
【００１３】本発明の方法は、前記犠牲絶縁体層の露出
部分を除去する工程が、ドライエッチング処理を含んで
もよい。
部分を除去する工程が、ドライエッチング処理を含んで
もよい。
【００１４】本発明の方法は、前記ドライエッチング処
理が、酸化物プラズマエッチング処理、または窒化物プ
ラズマエッチング処理を含んでもよい。
理が、酸化物プラズマエッチング処理、または窒化物プ
ラズマエッチング処理を含んでもよい。
【００１５】本発明の方法は、前記第２の低誘電率絶縁
体層が、前記第１の低誘電率絶縁体層にも用いられる材
料を含んでもよい。
体層が、前記第１の低誘電率絶縁体層にも用いられる材
料を含んでもよい。
【００１６】本発明の方法は、前記第２の低誘電率絶縁
体層を堆積する工程が、スピンオン処理を含んでもよ
い。
体層を堆積する工程が、スピンオン処理を含んでもよ
い。
【００１７】本発明の方法は、低誘電率層間絶縁体構造
を形成する方法であって、ａ）第１の金属層を提供する
工程と、ｂ）該第１の金属層上に犠牲絶縁体層を堆積す
る工程と、ｃ）第２の金属層を作製する工程と、ｄ）該
犠牲絶縁体層を除去する工程と、ｅ）低誘電率層間絶縁
体を堆積することにより、低誘電率材料を該犠牲絶縁体
層と置き換える工程とを包含する。
を形成する方法であって、ａ）第１の金属層を提供する
工程と、ｂ）該第１の金属層上に犠牲絶縁体層を堆積す
る工程と、ｃ）第２の金属層を作製する工程と、ｄ）該
犠牲絶縁体層を除去する工程と、ｅ）低誘電率層間絶縁
体を堆積することにより、低誘電率材料を該犠牲絶縁体
層と置き換える工程とを包含する。
【００１８】本発明の方法は、前記第１の金属層が銅を
含んでもよい。
含んでもよい。
【００１９】本発明の方法は、前記犠牲絶縁体層が、窒
化シリコンまたは二酸化シリコンであってもよい。
化シリコンまたは二酸化シリコンであってもよい。
【００２０】本発明の方法は、前記低誘電率層間絶縁体
が、多孔質酸化シリコン、キセロゲル、またはＨＳＱで
あってもよい。
が、多孔質酸化シリコン、キセロゲル、またはＨＳＱで
あってもよい。
【００２１】本発明の方法は、前記犠牲絶縁体層を除去
する工程は、選択的ドライエッチング処理を含んでもよ
い。
する工程は、選択的ドライエッチング処理を含んでもよ
い。
【００２２】本発明の方法は、前記選択的なドライエッ
チング処理が、酸化物プラズマエッチング、または窒化
物プラズマエッチングを含んでもよい。
チング処理が、酸化物プラズマエッチング、または窒化
物プラズマエッチングを含んでもよい。
【００２３】本発明の方法は、前記低誘電率材料をエッ
チバックすることにより、前記第２の金属層の上面を露
出させる工程をさらに包含してもよい。
チバックすることにより、前記第２の金属層の上面を露
出させる工程をさらに包含してもよい。
【００２４】本発明の方法は、前記犠牲絶縁体層を堆積
する工程の前に、前記第１の金属層上にパッシベーショ
ン層を堆積する工程をさらに包含してもよい。
する工程の前に、前記第１の金属層上にパッシベーショ
ン層を堆積する工程をさらに包含してもよい。
【００２５】本発明の方法は、前記犠牲絶縁体層を堆積
する工程の前に、前記第１の金属層上に低誘電率絶縁体
層を堆積する工程をさらに包含してもよい。
する工程の前に、前記第１の金属層上に低誘電率絶縁体
層を堆積する工程をさらに包含してもよい。
【００２６】本発明の方法は、前記犠牲絶縁体層を堆積
する工程の前に、前記第１の金属層上にエッチングスト
ップを堆積する工程をさらに包含してもよい。
する工程の前に、前記第１の金属層上にエッチングスト
ップを堆積する工程をさらに包含してもよい。
【００２７】本発明の方法は、前記第１の金属層上にパ
ッシベーション層を堆積する工程と、該パッシベーショ
ン層上に低誘電率絶縁体層を堆積する工程と、前記犠牲
絶縁体層を堆積する工程の前に、該低誘電率絶縁体層上
にエッチングストップを堆積する工程とをさらに包含し
てもよい。
ッシベーション層を堆積する工程と、該パッシベーショ
ン層上に低誘電率絶縁体層を堆積する工程と、前記犠牲
絶縁体層を堆積する工程の前に、該低誘電率絶縁体層上
にエッチングストップを堆積する工程とをさらに包含し
てもよい。
【００２８】本発明の方法は、ハードマスクを堆積し、
該ハードマスクをパターニングすることにより、該ハー
ドマスクに少なくとも１つのバイア開口部を形成する工
程と、該ハードマスク上にフォトレジストパターンを堆
積し、パターニングする工程と、該少なくとも１つのバ
イア開口部の犠牲絶縁体層を前記エッチングストップに
達するまでエッチングする工程と、該フォトレジストパ
ターンにより露出したハードマスクをエッチングする工
程と、該少なくとも１つのバイア開口部のエッチングス
トップをエッチングする工程と、該犠牲絶縁体層をエッ
チングすることにより、トレンチを形成する工程と、前
記第２の金属層を作製する工程の前に、該低誘電率絶縁
体層をエッチングすることにより、バイアを形成して、
該第１の金属層を露出させる工程とをさらに包含する。
該ハードマスクをパターニングすることにより、該ハー
ドマスクに少なくとも１つのバイア開口部を形成する工
程と、該ハードマスク上にフォトレジストパターンを堆
積し、パターニングする工程と、該少なくとも１つのバ
イア開口部の犠牲絶縁体層を前記エッチングストップに
達するまでエッチングする工程と、該フォトレジストパ
ターンにより露出したハードマスクをエッチングする工
程と、該少なくとも１つのバイア開口部のエッチングス
トップをエッチングする工程と、該犠牲絶縁体層をエッ
チングすることにより、トレンチを形成する工程と、前
記第２の金属層を作製する工程の前に、該低誘電率絶縁
体層をエッチングすることにより、バイアを形成して、
該第１の金属層を露出させる工程とをさらに包含する。
【００２９】本発明の絶縁体構造は、中間層間絶縁体構
造であって、ａ）第１の金属層と、ｂ）該第１の金属層
上の第１の低誘電率絶縁体層と、ｃ）該第１の低誘電率
絶縁体層上の犠牲絶縁体層とを備える。
造であって、ａ）第１の金属層と、ｂ）該第１の金属層
上の第１の低誘電率絶縁体層と、ｃ）該第１の低誘電率
絶縁体層上の犠牲絶縁体層とを備える。
【００３０】本発明の絶縁体構造は、前記第１の金属層
が銅を含んでもよい。
が銅を含んでもよい。
【００３１】本発明の絶縁体構造は、前記第１の金属層
は、ＴｉＮ、ＴａＮ、ＴｉｘＴａｙＮｚ、またはＷＮを
含むバリア層を備えてもよい。
は、ＴｉＮ、ＴａＮ、ＴｉｘＴａｙＮｚ、またはＷＮを
含むバリア層を備えてもよい。
【００３２】本発明の絶縁体構造は、前記第１の低誘電
率絶縁体層が、多孔質酸化シリコン、キセロゲル、また
は水素シルセスキオキサン樹脂（ＨＳＱ）を含んでもよ
い。
率絶縁体層が、多孔質酸化シリコン、キセロゲル、また
は水素シルセスキオキサン樹脂（ＨＳＱ）を含んでもよ
い。
【００３３】本発明の絶縁体構造は、前記犠牲絶縁体層
は、窒化シリコン、または二酸化シリコンを含んでもよ
い。
は、窒化シリコン、または二酸化シリコンを含んでもよ
い。
【００３４】本発明の絶縁体構造は、前記第１の金属層
の一部と前記低誘電率絶縁体層の一部との間に挿入され
たパッシベーション層をさらに含んでもよい。
の一部と前記低誘電率絶縁体層の一部との間に挿入され
たパッシベーション層をさらに含んでもよい。
【００３５】本発明の絶縁体構造は、前記第１の低誘電
率絶縁体層と前記犠牲絶縁体層との間に挿入されたエッ
チングストップをさらに含んでもよい。
率絶縁体層と前記犠牲絶縁体層との間に挿入されたエッ
チングストップをさらに含んでもよい。
【００３６】従って、超低誘電率層間絶縁体を有する銅
インターコネクトを製造する方法が提供される。低誘電
率層間絶縁体構造を形成する方法は、第１の金属層を提
供する工程、第１の金属層上に犠牲絶縁体層を堆積する
工程、第２の金属層を作製する工程、犠牲絶縁体層を除
去する工程、および低誘電率層間絶縁体を堆積すること
により、犠牲絶縁体層を低誘電率材料に置き換える工程
を含む。
インターコネクトを製造する方法が提供される。低誘電
率層間絶縁体構造を形成する方法は、第１の金属層を提
供する工程、第１の金属層上に犠牲絶縁体層を堆積する
工程、第２の金属層を作製する工程、犠牲絶縁体層を除
去する工程、および低誘電率層間絶縁体を堆積すること
により、犠牲絶縁体層を低誘電率材料に置き換える工程
を含む。
【００３７】低誘電率絶縁体層上の犠牲絶縁体層を備え
た中間絶縁体層構造も提供され、犠牲絶縁体層に、低誘
電率絶縁体材料には不適合であり得る、ＣＭＰ法を含む
処理を実施することが可能であり得る。
た中間絶縁体層構造も提供され、犠牲絶縁体層に、低誘
電率絶縁体材料には不適合であり得る、ＣＭＰ法を含む
処理を実施することが可能であり得る。
【００３８】
【発明の実施の形態】図１は、いくつかの初期処理工程
の後のインターコネクト構造１０を示す。インターコネ
クト構造１０は、平坦化、および、好ましくは銅であ
る、第１の金属層１４の形成後の基板１２を含む。説明
を容易にするために、全ての図面を通じてバリア金属を
示していないが、ＴｉＮ、ＴａＮ、ＴｉｘＴａｙＮｚ、
またはＷＮ等のバリア金属が、必要に応じて、または所
望されるように、銅の堆積の前に堆積される。パッシベ
ーション絶縁体層１６が、第１の金属層１４上に堆積さ
れることにより、銅の外部拡散が低減されるか、または
なくなる。パッシベーション絶縁体層１６は、好ましく
は、ＳｉＣ、ＳｉｘＮｙ、またはＢＮである。第１の低
誘電率材料層１８が、パッシベーション絶縁体層１６上
に堆積される。第１の低誘電率材料層１８は、好ましく
は、多孔質酸化シリコン、キセロゲル（ｘｅｒｇｅ
ｌ）、または水素シルセスキオキサン樹脂（Ｈｙｄｒｏ
ｇｅｎｓｉｌｓｅｑｕｉｏｘａｎｅ Ｒｅｓｉｎ）（Ｈ
ＳＱ）等の非常に低い誘電率材料である。第１の低誘電
率材料層１８は、好ましくは、スピンオン法、またはＣ
ＶＤ法により、２つの金属層間の所望の距離にほぼ等し
い厚さに堆積される。
の後のインターコネクト構造１０を示す。インターコネ
クト構造１０は、平坦化、および、好ましくは銅であ
る、第１の金属層１４の形成後の基板１２を含む。説明
を容易にするために、全ての図面を通じてバリア金属を
示していないが、ＴｉＮ、ＴａＮ、ＴｉｘＴａｙＮｚ、
またはＷＮ等のバリア金属が、必要に応じて、または所
望されるように、銅の堆積の前に堆積される。パッシベ
ーション絶縁体層１６が、第１の金属層１４上に堆積さ
れることにより、銅の外部拡散が低減されるか、または
なくなる。パッシベーション絶縁体層１６は、好ましく
は、ＳｉＣ、ＳｉｘＮｙ、またはＢＮである。第１の低
誘電率材料層１８が、パッシベーション絶縁体層１６上
に堆積される。第１の低誘電率材料層１８は、好ましく
は、多孔質酸化シリコン、キセロゲル（ｘｅｒｇｅ
ｌ）、または水素シルセスキオキサン樹脂（Ｈｙｄｒｏ
ｇｅｎｓｉｌｓｅｑｕｉｏｘａｎｅ Ｒｅｓｉｎ）（Ｈ
ＳＱ）等の非常に低い誘電率材料である。第１の低誘電
率材料層１８は、好ましくは、スピンオン法、またはＣ
ＶＤ法により、２つの金属層間の所望の距離にほぼ等し
い厚さに堆積される。
【００３９】好ましくは、エッチングストップ絶縁体２
０が、第１の低誘電率材料層１８上に堆積される。エッ
チングストップ絶縁体２０は、好ましくは、ＳｉＯ２、
Ｓｉ ３Ｎ４、ＳｉＣ、またはＢＮ等の材料である。別の
実施形態では、エッチングストップ絶縁体は堆積されな
い。
０が、第１の低誘電率材料層１８上に堆積される。エッ
チングストップ絶縁体２０は、好ましくは、ＳｉＯ２、
Ｓｉ ３Ｎ４、ＳｉＣ、またはＢＮ等の材料である。別の
実施形態では、エッチングストップ絶縁体は堆積されな
い。
【００４０】第１の犠牲絶縁体層２２が、エッチングス
トップ絶縁体２０上に堆積される。第１の犠牲絶縁体層
２２は、ＣＭＰおよび他のプロセスに適した十分な機械
強度を有する材料であり、一般に、超低誘電率絶縁体用
途に所望されるよりも高い誘電率を有する。第１の犠牲
絶縁体層２２は、好ましくは、窒化シリコン（Ｓｉ３Ｎ
４）、または二酸化シリコン（ＳｉＯ２）である。第１
の犠牲絶縁体層２２は、好ましくは、後に形成される、
第２の金属層の所望の厚さにほぼ等しい厚さを有する。
例えば、第１の犠牲絶縁体層２２は、約５００ｎｍのオ
ーダーの厚さを有し得る。ハードマスク２４が、第１の
犠牲絶縁体層２２上に堆積される。
トップ絶縁体２０上に堆積される。第１の犠牲絶縁体層
２２は、ＣＭＰおよび他のプロセスに適した十分な機械
強度を有する材料であり、一般に、超低誘電率絶縁体用
途に所望されるよりも高い誘電率を有する。第１の犠牲
絶縁体層２２は、好ましくは、窒化シリコン（Ｓｉ３Ｎ
４）、または二酸化シリコン（ＳｉＯ２）である。第１
の犠牲絶縁体層２２は、好ましくは、後に形成される、
第２の金属層の所望の厚さにほぼ等しい厚さを有する。
例えば、第１の犠牲絶縁体層２２は、約５００ｎｍのオ
ーダーの厚さを有し得る。ハードマスク２４が、第１の
犠牲絶縁体層２２上に堆積される。
【００４１】エッチングストップ絶縁体が堆積されな
い、好適な実施形態では、第１の犠牲絶縁体層２２およ
び低誘電率材料が、いずれか一方を選択的にエッチング
する能力を提供するために、相互に相補的になるように
選択される。例えば、多孔質酸化シリコンが低誘電率材
料である場合、窒化シリコン（Ｓｉ３Ｎ４）が、第１の
犠牲絶縁体層２２に用いられ得る。これは、多孔質酸化
シリコンおよび窒化シリコンが、選択的にエッチングさ
れ得るからである。あるいは、キセロゲルまたはＨＳＱ
が低誘電率材料に用いられる場合、窒化シリコン（Ｓｉ
３Ｎ４）または二酸化シリコンのいずれかが、第１の犠
牲絶縁体層２２として用いられ得る。
い、好適な実施形態では、第１の犠牲絶縁体層２２およ
び低誘電率材料が、いずれか一方を選択的にエッチング
する能力を提供するために、相互に相補的になるように
選択される。例えば、多孔質酸化シリコンが低誘電率材
料である場合、窒化シリコン（Ｓｉ３Ｎ４）が、第１の
犠牲絶縁体層２２に用いられ得る。これは、多孔質酸化
シリコンおよび窒化シリコンが、選択的にエッチングさ
れ得るからである。あるいは、キセロゲルまたはＨＳＱ
が低誘電率材料に用いられる場合、窒化シリコン（Ｓｉ
３Ｎ４）または二酸化シリコンのいずれかが、第１の犠
牲絶縁体層２２として用いられ得る。
【００４２】次に、図２を参照して、１以上のバイア開
口部２６が、フォトレジストの塗布、およびエッチング
により、ハードマスク２４に形成される。次いで、フォ
トレジストが除去される。第２のフォトレジストマスク
２８が、堆積され、パターニングされる。第１の犠牲絶
縁体層２２がエッチングされ、バイア開口部２６にバイ
アが形成される。エッチングストップ絶縁体２０が、第
１の犠牲絶縁体層２２に形成されたバイアの底部から除
去される。ハードマスク２４が、第２のフォトレジスト
マスク２８によって保護されない領域から除去される。
好ましくは、エッチングストップ絶縁体２０、およびハ
ードマスク２４の両方が同時に除去される。
口部２６が、フォトレジストの塗布、およびエッチング
により、ハードマスク２４に形成される。次いで、フォ
トレジストが除去される。第２のフォトレジストマスク
２８が、堆積され、パターニングされる。第１の犠牲絶
縁体層２２がエッチングされ、バイア開口部２６にバイ
アが形成される。エッチングストップ絶縁体２０が、第
１の犠牲絶縁体層２２に形成されたバイアの底部から除
去される。ハードマスク２４が、第２のフォトレジスト
マスク２８によって保護されない領域から除去される。
好ましくは、エッチングストップ絶縁体２０、およびハ
ードマスク２４の両方が同時に除去される。
【００４３】次に、図３を参照して、第２のフォトレジ
ストマスク２８によって保護されていない領域で、第１
の犠牲絶縁体層２２がエッチングストップ絶縁体２０ま
でエッチングされ、トレンチ３０が形成される。好まし
くは、第１の低誘電率材料層１８も、パッシベーション
絶縁体層１６が除去され、バイア３２が形成されるまで
エッチングされる。あるいは、パッシベーション絶縁体
層１６は、別のエッチング工程で除去され得る。好まし
くは、単一の異方性エッチング処理が、第１の低誘電率
材料層１８、および第１の犠牲絶縁体層２２を同時にエ
ッチングするために用いられ得る。トレンチ３０をエッ
チングにより形成した後、第２のフォトレジストマスク
２８が剥離され得る。エッチングストップ絶縁体２０は
第１の低誘電率材料層１８よりも高い誘電率を有するた
め、トレンチ３０の底部からエッチングストップ絶縁体
２０を除去することが好適であり得る。エッチングスト
ップ絶縁体２０が除去される場合、金属層間の所望の距
離を考慮しなければならないことに留意されたい。
ストマスク２８によって保護されていない領域で、第１
の犠牲絶縁体層２２がエッチングストップ絶縁体２０ま
でエッチングされ、トレンチ３０が形成される。好まし
くは、第１の低誘電率材料層１８も、パッシベーション
絶縁体層１６が除去され、バイア３２が形成されるまで
エッチングされる。あるいは、パッシベーション絶縁体
層１６は、別のエッチング工程で除去され得る。好まし
くは、単一の異方性エッチング処理が、第１の低誘電率
材料層１８、および第１の犠牲絶縁体層２２を同時にエ
ッチングするために用いられ得る。トレンチ３０をエッ
チングにより形成した後、第２のフォトレジストマスク
２８が剥離され得る。エッチングストップ絶縁体２０は
第１の低誘電率材料層１８よりも高い誘電率を有するた
め、トレンチ３０の底部からエッチングストップ絶縁体
２０を除去することが好適であり得る。エッチングスト
ップ絶縁体２０が除去される場合、金属層間の所望の距
離を考慮しなければならないことに留意されたい。
【００４４】トレンチおよびバイアの形成に続いて、バ
リア金属および銅が堆積される。図４に示すように、
銅、および、可能であれば、バリア金属が、ＣＭＰを用
いて、第１の犠牲絶縁体層２２のレベルにまで平坦化さ
れ、第２の金属層３４が形成される。上述したように、
第１の犠牲絶縁体層２２は、ＣＭＰプロセスに適合した
機械強度を有しているために選択される材料である。さ
らに、導線およびバイアは、第１の低誘電率材料層１８
の支持を助ける。ハードマスク２４もまた、ＣＭＰ処理
の前またはＣＭＰ処理間に除去される。
リア金属および銅が堆積される。図４に示すように、
銅、および、可能であれば、バリア金属が、ＣＭＰを用
いて、第１の犠牲絶縁体層２２のレベルにまで平坦化さ
れ、第２の金属層３４が形成される。上述したように、
第１の犠牲絶縁体層２２は、ＣＭＰプロセスに適合した
機械強度を有しているために選択される材料である。さ
らに、導線およびバイアは、第１の低誘電率材料層１８
の支持を助ける。ハードマスク２４もまた、ＣＭＰ処理
の前またはＣＭＰ処理間に除去される。
【００４５】第１の犠牲絶縁体層２２が除去される。第
１の犠牲絶縁体層２２は、選択的なウェットエッチン
グ、または選択的なドライエッチングのいずれかにより
除去され得る。銅は、酸化物プラズマエッチング、また
は窒化物プラズマエッチング中にエッチングされないた
め、犠牲絶縁体層２２の選択的なドライエッチングが容
易に行われ得る。第１の低誘電率材料層１８上に残って
いる、あらゆる残留エッチングストップ絶縁体２０を除
去することが好ましい。これは、エッチングストップ絶
縁体２０が、低誘電率材料よりも高い誘電率を有するた
めである。図５に示すように、第２の低誘電率材料層３
６が、好ましくは、スピンオン処理により堆積され、エ
ッチバックされることにより、第２の金属層３４を露出
させる。この段階では、インターコネクト構造１０の上
面は、ＣＭＰを低誘電率材料に対して行うことができる
場合に達成されるほど平坦ではない。第２のパッシベー
ション絶縁体３８が堆積される。
１の犠牲絶縁体層２２は、選択的なウェットエッチン
グ、または選択的なドライエッチングのいずれかにより
除去され得る。銅は、酸化物プラズマエッチング、また
は窒化物プラズマエッチング中にエッチングされないた
め、犠牲絶縁体層２２の選択的なドライエッチングが容
易に行われ得る。第１の低誘電率材料層１８上に残って
いる、あらゆる残留エッチングストップ絶縁体２０を除
去することが好ましい。これは、エッチングストップ絶
縁体２０が、低誘電率材料よりも高い誘電率を有するた
めである。図５に示すように、第２の低誘電率材料層３
６が、好ましくは、スピンオン処理により堆積され、エ
ッチバックされることにより、第２の金属層３４を露出
させる。この段階では、インターコネクト構造１０の上
面は、ＣＭＰを低誘電率材料に対して行うことができる
場合に達成されるほど平坦ではない。第２のパッシベー
ション絶縁体３８が堆積される。
【００４６】次に、図６を参照して、第３の低誘電率層
４０が、好ましくは、スピンコーティングにより堆積さ
れる。第３の低誘電率層４０は、第２の金属層３４と、
その次に形成される金属層との間の所望の距離以上の厚
さに堆積される。この厚さは、好ましくは、約５００ｎ
ｍ〜１０００ｎｍである。第３の低誘電率層４０を堆積
した後、インターコネクト構造１０の上面は、ほぼ、Ｃ
ＭＰにより達成され得るほど平坦になる。第２のエッチ
ングストップ絶縁体４２が堆積され、その後に、第２の
犠牲絶縁体層４４が堆積される。第２の犠牲絶縁体層４
４は、その次に形成される金属層の所望の厚さと等しい
か、またはわずかに厚い。この段階で、インターコネク
ト構造１０がより平坦な上面を有することが所望される
場合、ＣＭＰ処理が、第２の犠牲絶縁体層４４を研磨す
るために用いられ得る。第２の犠牲絶縁体層４４は、第
２のハードマスク４６でキャッピングされる。上述した
処理と同様の処理を用いて、フォトレジストマスクが、
バイアの第２のセット４８の形成を可能にするために、
第２のハードマスク４６でのバイア開口部の形成に用い
られ得る。さらなるフォトレジストマスクがパターニン
グされ、第２のトレンチのセット５０の形成を可能し得
る。第２の犠牲絶縁体層４４、第３の低誘電率層４０、
第２のエッチングストップ絶縁体４２、および第２のバ
リア層３８のエッチングまたは除去、ならびにあらゆる
残留フォトレジストの剥離に続いて、図６に示すものと
同様のインターコネクト構造１０が達成される。
４０が、好ましくは、スピンコーティングにより堆積さ
れる。第３の低誘電率層４０は、第２の金属層３４と、
その次に形成される金属層との間の所望の距離以上の厚
さに堆積される。この厚さは、好ましくは、約５００ｎ
ｍ〜１０００ｎｍである。第３の低誘電率層４０を堆積
した後、インターコネクト構造１０の上面は、ほぼ、Ｃ
ＭＰにより達成され得るほど平坦になる。第２のエッチ
ングストップ絶縁体４２が堆積され、その後に、第２の
犠牲絶縁体層４４が堆積される。第２の犠牲絶縁体層４
４は、その次に形成される金属層の所望の厚さと等しい
か、またはわずかに厚い。この段階で、インターコネク
ト構造１０がより平坦な上面を有することが所望される
場合、ＣＭＰ処理が、第２の犠牲絶縁体層４４を研磨す
るために用いられ得る。第２の犠牲絶縁体層４４は、第
２のハードマスク４６でキャッピングされる。上述した
処理と同様の処理を用いて、フォトレジストマスクが、
バイアの第２のセット４８の形成を可能にするために、
第２のハードマスク４６でのバイア開口部の形成に用い
られ得る。さらなるフォトレジストマスクがパターニン
グされ、第２のトレンチのセット５０の形成を可能し得
る。第２の犠牲絶縁体層４４、第３の低誘電率層４０、
第２のエッチングストップ絶縁体４２、および第２のバ
リア層３８のエッチングまたは除去、ならびにあらゆる
残留フォトレジストの剥離に続いて、図６に示すものと
同様のインターコネクト構造１０が達成される。
【００４７】図７に示すように、再度、バリア金属およ
び銅が堆積され、平坦化されて、第３の金属層５２が形
成される。後のパッケージング処理中にインターコネク
ト構造１０を支持することが所望される場合、最終的な
犠牲絶縁体層に相当し、より高い機械強度を有する、第
２の犠牲絶縁体層４４を最終的な絶縁体として残すこと
が所望され得る。低誘電率層うちのいくつかの間に犠牲
絶縁体層を残し、より多くの金属層を有するデバイスに
さらなる機械的支持を提供することも所望され得る。
び銅が堆積され、平坦化されて、第３の金属層５２が形
成される。後のパッケージング処理中にインターコネク
ト構造１０を支持することが所望される場合、最終的な
犠牲絶縁体層に相当し、より高い機械強度を有する、第
２の犠牲絶縁体層４４を最終的な絶縁体として残すこと
が所望され得る。低誘電率層うちのいくつかの間に犠牲
絶縁体層を残し、より多くの金属層を有するデバイスに
さらなる機械的支持を提供することも所望され得る。
【００４８】あるいは、図８に示すように、第２の犠牲
絶縁体層が除去され、第４の低誘電率層５４に置き換え
られ得る。第２のエッチングストップ絶縁体４２、また
は第２のバリア層３８のあらゆる残留部分を除去するこ
とも可能である。次いで、第３のバリア層５６が形成さ
れ、低誘電率絶縁体材料を有するさらなる金属層を形成
するために、この処理は、所望されるとおりに繰り返さ
れ得る。
絶縁体層が除去され、第４の低誘電率層５４に置き換え
られ得る。第２のエッチングストップ絶縁体４２、また
は第２のバリア層３８のあらゆる残留部分を除去するこ
とも可能である。次いで、第３のバリア層５６が形成さ
れ、低誘電率絶縁体材料を有するさらなる金属層を形成
するために、この処理は、所望されるとおりに繰り返さ
れ得る。
【００４９】いくつかの代替例とともに好適な実施形態
を説明したが、本発明は、いずれの特定の実施形態にも
限定されない。しかしながら、本発明の範囲は、特許請
求の範囲に基づいて決定される。
を説明したが、本発明は、いずれの特定の実施形態にも
限定されない。しかしながら、本発明の範囲は、特許請
求の範囲に基づいて決定される。
【００５０】
【発明の効果】本発明の層間絶縁構造を作製する方法
は、第１の金属層を提供する工程、上記第１の金属層上
に犠牲絶縁体層を堆積する工程、第２の金属層を作製す
る工程、上記犠牲絶縁体層を除去する工程、および低誘
電率層間絶縁体を堆積することにより、低誘電率材料を
上記犠牲絶縁体層と置き換える工程を含む。これによ
り、低誘電率絶縁体層上の犠牲絶縁体層を備えた中間絶
縁体層構造を形成することができ、ＣＭＰプロセスを支
えることができる。
は、第１の金属層を提供する工程、上記第１の金属層上
に犠牲絶縁体層を堆積する工程、第２の金属層を作製す
る工程、上記犠牲絶縁体層を除去する工程、および低誘
電率層間絶縁体を堆積することにより、低誘電率材料を
上記犠牲絶縁体層と置き換える工程を含む。これによ
り、低誘電率絶縁体層上の犠牲絶縁体層を備えた中間絶
縁体層構造を形成することができ、ＣＭＰプロセスを支
えることができる。
【図１】図１は、初期処理の後の低誘電率層間絶縁体構
造の断面図である。
造の断面図である。
【図２】図２は、フォトレジストパターニング後の低誘
電率層間絶縁体構造の断面図である。
電率層間絶縁体構造の断面図である。
【図３】図３は、バイアおよびトレンチの形成後の低誘
電率層間絶縁体構造の断面図である。
電率層間絶縁体構造の断面図である。
【図４】図４は、金属堆積および研磨後の低誘電率層間
絶縁体構造の断面図である。
絶縁体構造の断面図である。
【図５】図５は、犠牲絶縁体層の除去、および低誘電率
絶縁体材料との置き換え後の低誘電率層間絶縁体構造の
断面図である。
絶縁体材料との置き換え後の低誘電率層間絶縁体構造の
断面図である。
【図６】図６は、さらなる金属層用のパターニング、お
よびトレンチ／バイア形成後の低誘電率層間絶縁体構造
の断面図である。
よびトレンチ／バイア形成後の低誘電率層間絶縁体構造
の断面図である。
【図７】図７は、さらなる金属層の堆積および研磨後の
低誘電率層間絶縁体構造の断面図である。
低誘電率層間絶縁体構造の断面図である。
【図８】図８は、別の犠牲絶縁体層の除去および置き換
え後の低誘電率層間絶縁体構造の断面図である。
え後の低誘電率層間絶縁体構造の断面図である。
１０ インターコネクト構造
１２ 基板
１４ 第１の金属層
１６ パッシベーション絶縁体層
２０ エッチングストップ絶縁体
３４ 第２の金属層
フロントページの続き
(72)発明者 ウェイ パン
アメリカ合衆国 ワシントン 98683，
バンクーバー， エスイー 23アールディ
ー ウェイ 17311
Ｆターム(参考） 5F033 HH11 HH21 HH22 HH32 HH33
HH34 JJ11 JJ21 JJ22 JJ32
JJ33 JJ34 KK11 KK21 KK22
KK32 KK33 KK34 MM01 MM02
MM12 MM13 NN06 NN07 QQ09
QQ10 QQ11 QQ12 QQ19 QQ25
QQ26 QQ31 QQ48 RR01 RR04
RR05 RR06 RR09 RR23 RR29
SS11 SS22 TT04 XX01 XX24
XX28
Claims (32)
- 【請求項１】 低誘電率層間絶縁体構造を形成する方法
であって、 ａ）初期金属層を基板上に有する基板を提供する工程
と、 ｂ）該初期金属層上にパッシベーション絶縁体を堆積す
る工程と、 ｃ）該パッシベーション絶縁体上に第１の低誘電率絶縁
体層を堆積する工程と、 ｄ）該第１の低誘電率絶縁体層上にエッチングストップ
を堆積する工程と、 ｅ）該エッチングストップ上に犠牲絶縁体層を堆積する
工程と、 ｆ）該犠牲絶縁体層上にハードマスクを堆積する工程
と、 ｇ）該ハードマスク上に第１のフォトレジストパターン
を塗布し、該ハードマスクにバイア開口部をエッチング
により形成する工程と、 ｈ）該犠牲絶縁体層の該バイア開口部により露出した部
分を、該エッチングストップに達するまでエッチングす
ることにより、底部を有する部分的なバイアを形成する
工程と、 ｉ）該ハードマスク上に第２のフォトレジストパターン
を塗布する工程と、 ｊ）該ハードマスクの露出部分をエッチングする工程
と、 ｋ）該部分的なバイアの底部で露出したエッチングスト
ップをエッチングする工程と、 ｌ）該第２のフォトレジストパターンによって覆われて
いない該犠牲絶縁体層をエッチングすることにより、該
犠牲絶縁体層にトレンチを形成する工程と、 ｍ）該部分的なバイアの底部の下の該第１の低誘電率絶
縁体層を該第１の金属層に達するまでエッチングするこ
とにより、バイアを形成する工程と、 ｎ）該基板上、および該基板上にある全ての構造上に第
２の金属層を堆積することにより、該第２の金属層が該
トレンチおよびバイアを埋め、該第１の金属層に結合す
る工程と、 ｏ）該第２の金属層を該犠牲絶縁体層が露出するまで研
磨する工程と、 ｐ）該犠牲絶縁体層の露出部分を除去する工程と、 ｑ）第２の低誘電率絶縁体層を堆積し、エッチバックを
行い、該第２の金属層を露出させることにより、該第２
の低誘電率絶縁体層を除去された該犠牲絶縁体層と置き
換える工程と、を包含する、方法。 - 【請求項２】 前記初期金属層は銅を含む、請求項１に
記載の方法。 - 【請求項３】 前記初期金属層はバリア金属を含む、請
求項１に記載の方法。 - 【請求項４】 前記バリア金属は、ＴｉＮ、ＴａＮ、Ｔ
ｉｘＴａｙＮｚ、またはＷＮである、請求項３に記載の
方法。 - 【請求項５】 前記パッシベーション絶縁体は、Ｓｉ
Ｃ、ＳｉｘＮｙ、またはＢＮである、請求項１に記載の
方法。 - 【請求項６】 前記第１の低誘電率絶縁体層は、多孔質
酸化シリコン、キセロゲル、または水素シルセスキオキ
サン樹脂（ＨＳＱ）である、請求項１に記載の方法。 - 【請求項７】 前記エッチングストップは、ＳｉＯ２、
Ｓｉ３Ｎ４、ＳｉＣ、またはＢＮを含む、請求項１に記
載の方法。 - 【請求項８】 前記犠牲絶縁体層は、窒化シリコンまた
は二酸化シリコンである、請求項１に記載の方法。 - 【請求項９】 前記犠牲絶縁体層の露出部分を除去する
工程は、ウェットエッチング処理を含む、請求項１に記
載の方法。 - 【請求項１０】 前記犠牲絶縁体層の露出部分を除去す
る工程は、ドライエッチング処理を含む、請求項１に記
載の方法。 - 【請求項１１】 前記ドライエッチング処理は、酸化物
プラズマエッチング処理、または窒化物プラズマエッチ
ング処理を含む、請求項１０に記載の方法。 - 【請求項１２】 前記第２の低誘電率絶縁体層は、前記
第１の低誘電率絶縁体層にも用いられる材料を含む、請
求項１に記載の方法。 - 【請求項１３】 前記第２の低誘電率絶縁体層を堆積す
る工程は、スピンオン処理を含む、請求項１に記載の方
法。 - 【請求項１４】 低誘電率層間絶縁体構造を形成する方
法であって、 ａ） 第１の金属層を提供する工程と、 ｂ） 該第１の金属層上に犠牲絶縁体層を堆積する工程
と、 ｃ） 第２の金属層を作製する工程と、 ｄ） 該犠牲絶縁体層を除去する工程と、 ｅ） 低誘電率層間絶縁体を堆積することにより、低誘
電率材料を該犠牲絶縁体層と置き換える工程と、を包含
する、方法。 - 【請求項１５】 前記第１の金属層は銅を含む、請求項
１４に記載の方法。 - 【請求項１６】 前記犠牲絶縁体層は、窒化シリコンま
たは二酸化シリコンである、請求項１４に記載の方法。 - 【請求項１７】 前記低誘電率層間絶縁体は、多孔質酸
化シリコン、キセロゲル、またはＨＳＱである、請求項
１４に記載の方法。 - 【請求項１８】 前記犠牲絶縁体層を除去する工程は、
選択的ドライエッチング処理を含む、請求項１４に記載
の方法。 - 【請求項１９】 前記選択的なドライエッチング処理
は、酸化物プラズマエッチング、または窒化物プラズマ
エッチングを含む、請求項１８に記載の方法。 - 【請求項２０】 前記低誘電率材料をエッチバックする
ことにより、前記第２の金属層の上面を露出させる工程
をさらに包含する、請求項１４に記載の方法。 - 【請求項２１】 前記犠牲絶縁体層を堆積する工程の前
に、前記第１の金属層上にパッシベーション層を堆積す
る工程をさらに包含する、請求項１４に記載の方法。 - 【請求項２２】 前記犠牲絶縁体層を堆積する工程の前
に、前記第１の金属層上に低誘電率絶縁体層を堆積する
工程をさらに包含する、請求項１４に記載の方法。 - 【請求項２３】 前記犠牲絶縁体層を堆積する工程の前
に、前記第１の金属層上にエッチングストップを堆積す
る工程をさらに包含する、請求項１４に記載の方法。 - 【請求項２４】 前記第１の金属層上にパッシベーショ
ン層を堆積する工程と、 該パッシベーション層上に低誘電率絶縁体層を堆積する
工程と、 前記犠牲絶縁体層を堆積する工程の前に、該低誘電率絶
縁体層上にエッチングストップを堆積する工程と、をさ
らに包含する、請求項１４に記載の方法。 - 【請求項２５】 ハードマスクを堆積し、該ハードマス
クをパターニングすることにより、該ハードマスクに少
なくとも１つのバイア開口部を形成する工程と、 該ハードマスク上にフォトレジストパターンを堆積し、
パターニングする工程と、 該少なくとも１つのバイア開口部の犠牲絶縁体層を前記
エッチングストップに達するまでエッチングする工程
と、 該フォトレジストパターンにより露出したハードマスク
をエッチングする工程と、 該少なくとも１つのバイア開口部のエッチングストップ
をエッチングする工程と、 該犠牲絶縁体層をエッチングすることにより、トレンチ
を形成する工程と、 前記第２の金属層を作製する工程の前に、該低誘電率絶
縁体層をエッチングすることにより、バイアを形成し
て、該第１の金属層を露出させる工程と、をさらに包含
する、請求項２４に記載の方法。 - 【請求項２６】 中間層間絶縁体構造であって、 ａ） 第１の金属層と、 ｂ） 該第１の金属層上の第１の低誘電率絶縁体層と、 ｃ） 該第１の低誘電率絶縁体層上の犠牲絶縁体層と、
を備える、絶縁体構造。 - 【請求項２７】 前記第１の金属層は銅を含む、請求項
２６に記載の絶縁体構造。 - 【請求項２８】 前記第１の金属層は、ＴｉＮ、Ｔａ
Ｎ、ＴｉｘＴａｙＮｚ、またはＷＮを含むバリア層を備
える、請求項２６に記載の絶縁体構造。 - 【請求項２９】 前記第１の低誘電率絶縁体層は、多孔
質酸化シリコン、キセロゲル、または水素シルセスキオ
キサン樹脂（ＨＳＱ）を含む、請求項２６に記載の絶縁
体構造。 - 【請求項３０】 前記犠牲絶縁体層は、窒化シリコン、
または二酸化シリコンを含む、請求項２６に記載の絶縁
体構造。 - 【請求項３１】 前記第１の金属層の一部と前記低誘電
率絶縁体層の一部との間に挿入されたパッシベーション
層をさらに含む、請求項２６に記載の絶縁体構造。 - 【請求項３２】 前記第１の低誘電率絶縁体層と前記犠
牲絶縁体層との間に挿入されたエッチングストップをさ
らに含む、請求項２６に記載の絶縁体構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/965,582 | 2001-09-26 | ||
| US09/965,582 US6686273B2 (en) | 2001-09-26 | 2001-09-26 | Method of fabricating copper interconnects with very low-k inter-level insulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003179135A true JP2003179135A (ja) | 2003-06-27 |
Family
ID=25510175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002272126A Pending JP2003179135A (ja) | 2001-09-26 | 2002-09-18 | 非常に低い誘電率の層間絶縁体を有する銅インターコネクトを製造する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6686273B2 (ja) |
| JP (1) | JP2003179135A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927472B2 (en) * | 2001-11-14 | 2005-08-09 | International Business Machines Corporation | Fuse structure and method to form the same |
| JP2004014841A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6797630B1 (en) * | 2002-06-28 | 2004-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Partial via hard mask open on low-k dual damascene etch with dual hard mask (DHM) approach |
| US6768323B1 (en) * | 2002-10-30 | 2004-07-27 | Advanced Micro Devices, Inc. | System and method for determining location of extrusion in interconnect |
| US6875694B1 (en) * | 2004-02-10 | 2005-04-05 | Advanced Micro Devices, Inc. | Method of treating inlaid copper for improved capping layer adhesion without damaging porous low-k materials |
| US7749896B2 (en) * | 2005-08-23 | 2010-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for forming the same |
| KR100729126B1 (ko) * | 2005-11-15 | 2007-06-14 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 및 그 형성 방법 |
| US20100176513A1 (en) * | 2009-01-09 | 2010-07-15 | International Business Machines Corporation | Structure and method of forming metal interconnect structures in ultra low-k dielectrics |
| US8704232B2 (en) | 2012-06-12 | 2014-04-22 | Apple Inc. | Thin film transistor with increased doping regions |
| US9065077B2 (en) | 2012-06-15 | 2015-06-23 | Apple, Inc. | Back channel etch metal-oxide thin film transistor and process |
| US8987027B2 (en) | 2012-08-31 | 2015-03-24 | Apple Inc. | Two doping regions in lightly doped drain for thin film transistors and associated doping processes |
| US9685557B2 (en) | 2012-08-31 | 2017-06-20 | Apple Inc. | Different lightly doped drain length control for self-align light drain doping process |
| US8748320B2 (en) | 2012-09-27 | 2014-06-10 | Apple Inc. | Connection to first metal layer in thin film transistor process |
| US8999771B2 (en) | 2012-09-28 | 2015-04-07 | Apple Inc. | Protection layer for halftone process of third metal |
| US9201276B2 (en) | 2012-10-17 | 2015-12-01 | Apple Inc. | Process architecture for color filter array in active matrix liquid crystal display |
| US8728936B1 (en) * | 2012-11-14 | 2014-05-20 | Taiwan Semiconductor Manufacturing Co. Ltd. | Copper etching integration scheme |
| US9001297B2 (en) | 2013-01-29 | 2015-04-07 | Apple Inc. | Third metal layer for thin film transistor with reduced defects in liquid crystal display |
| US9088003B2 (en) | 2013-03-06 | 2015-07-21 | Apple Inc. | Reducing sheet resistance for common electrode in top emission organic light emitting diode display |
| US11164777B2 (en) | 2020-01-15 | 2021-11-02 | International Business Machines Corporation | Top via with damascene line and via |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140226A (en) * | 1998-01-16 | 2000-10-31 | International Business Machines Corporation | Dual damascene processing for semiconductor chip interconnects |
| US6093966A (en) * | 1998-03-20 | 2000-07-25 | Motorola, Inc. | Semiconductor device with a copper barrier layer and formation thereof |
| US6303486B1 (en) * | 2000-01-28 | 2001-10-16 | Advanced Micro Devices, Inc. | Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer and an unconstrained copper anneal |
-
2001
- 2001-09-26 US US09/965,582 patent/US6686273B2/en not_active Expired - Lifetime
-
2002
- 2002-09-18 JP JP2002272126A patent/JP2003179135A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6686273B2 (en) | 2004-02-03 |
| US20030060036A1 (en) | 2003-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6051496A (en) | Use of stop layer for chemical mechanical polishing of CU damascene | |
| EP2194574B1 (en) | Method for producing interconnect structures for integrated circuits | |
| US6627539B1 (en) | Method of forming dual-damascene interconnect structures employing low-k dielectric materials | |
| JP5255292B2 (ja) | ２層金属キャップを有する相互接続構造体及びその製造方法 | |
| US6245663B1 (en) | IC interconnect structures and methods for making same | |
| US6156651A (en) | Metallization method for porous dielectrics | |
| CN100442474C (zh) | 制造半导体器件的方法 | |
| US6686273B2 (en) | Method of fabricating copper interconnects with very low-k inter-level insulator | |
| US6309957B1 (en) | Method of low-K/copper dual damascene | |
| US20070207592A1 (en) | Wafer bonding of damascene-patterned metal/adhesive redistribution layers | |
| US7183188B2 (en) | Method for fabricating contact-making connections | |
| US6383913B1 (en) | Method for improving surface wettability of low k material | |
| US6372632B1 (en) | Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer | |
| US20020155693A1 (en) | Method to form self-aligned anti-via interconnects | |
| US6943451B2 (en) | Semiconductor devices containing a discontinuous cap layer and methods for forming same | |
| US6753249B1 (en) | Multilayer interface in copper CMP for low K dielectric | |
| JP2001313373A (ja) | キャパシタ構造およびその製造方法 | |
| US20070232048A1 (en) | Damascene interconnection having a SiCOH low k layer | |
| JP2007027734A (ja) | 相互接続エアキャビティの集積化制御および信頼性向上 | |
| US6329281B1 (en) | Methods for fabricating a multilevel interconnection for an integrated circuit device utilizing a selective overlayer | |
| US6027994A (en) | Method to fabricate a dual metal-damascene structure in a substrate | |
| US6774031B2 (en) | Method of forming dual-damascene structure | |
| US7169701B2 (en) | Dual damascene trench formation to avoid low-K dielectric damage | |
| US7300868B2 (en) | Damascene interconnection having porous low k layer with a hard mask reduced in thickness | |
| US6133143A (en) | Method of manufacturing interconnect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090415 |