JP2001313373A - キャパシタ構造およびその製造方法 - Google Patents
キャパシタ構造およびその製造方法Info
- Publication number
- JP2001313373A JP2001313373A JP2001098235A JP2001098235A JP2001313373A JP 2001313373 A JP2001313373 A JP 2001313373A JP 2001098235 A JP2001098235 A JP 2001098235A JP 2001098235 A JP2001098235 A JP 2001098235A JP 2001313373 A JP2001313373 A JP 2001313373A
- Authority
- JP
- Japan
- Prior art keywords
- interconnect
- layer
- contact
- barrier layer
- strap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 チップ上に設けられた金属キャパシタを提供
する。 【解決手段】 キャパシタのボトム・プレート（４１
Ｂ、１１１Ａ）をチップ回路に相互接続するストラップ
・コンタクト（４１Ａ、１１９Ａ）を有する、半導体チ
ップ上に製造されたキャパシタ（６０および１２６）。
１バージョンでは、キャパシタのボトム・プレートを構
成する材料の延長部分がストラップ・コンタクトを形成
する。別のバージョンではキャパシタ（１８５）が、利
用可能空間を利用し、したがってそのキャパシタンスを
増大させる、折り畳まれたボトム・プレート、誘電層お
よびトップ・プレートを含む。複数の製造方法によっ
て、これらのさまざまなバージョンのキャパシタの製造
を銅ダマシン・プロセスを含む標準デュアルまたはシン
グル・ダマシン製造プロセスに組み込むことができる。
する。 【解決手段】 キャパシタのボトム・プレート（４１
Ｂ、１１１Ａ）をチップ回路に相互接続するストラップ
・コンタクト（４１Ａ、１１９Ａ）を有する、半導体チ
ップ上に製造されたキャパシタ（６０および１２６）。
１バージョンでは、キャパシタのボトム・プレートを構
成する材料の延長部分がストラップ・コンタクトを形成
する。別のバージョンではキャパシタ（１８５）が、利
用可能空間を利用し、したがってそのキャパシタンスを
増大させる、折り畳まれたボトム・プレート、誘電層お
よびトップ・プレートを含む。複数の製造方法によっ
て、これらのさまざまなバージョンのキャパシタの製造
を銅ダマシン・プロセスを含む標準デュアルまたはシン
グル・ダマシン製造プロセスに組み込むことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップ上の
メタライゼーション層におけるキャパシタの製造に関
し、詳細には、半導体ウェハ上の隣接する回路に金属キ
ャパシタを相互接続する構造を形成する段階を含む銅デ
ュアル・ダマシン製造プロセスの一部として製造された
金属キャパシタ、および折畳み構成を有する金属キャパ
シタに関する。
メタライゼーション層におけるキャパシタの製造に関
し、詳細には、半導体ウェハ上の隣接する回路に金属キ
ャパシタを相互接続する構造を形成する段階を含む銅デ
ュアル・ダマシン製造プロセスの一部として製造された
金属キャパシタ、および折畳み構成を有する金属キャパ
シタに関する。
【０００２】
【従来の技術】チップのフロント・エンド・オブ・ザ・
ライン（ＦＥＯＬ）構成要素が次第に小型化、多数化、
複雑化および高速化するにつれ、バック・エンド・オブ
・ザ・ライン（ＢＥＯＬ）層の数は増加した。ＦＥＯＬ
デバイスの小型化、高密度化のため、ＢＥＯＬ層中の相
互接続線の幅、したがって断面積は狭められた。しか
し、このような断面積の低減によって、これまで使用さ
れてきたアルミニウム線の抵抗は高いものとなった。そ
のため最近では、ＢＥＯＬプロセスに抵抗の低い銅を使
用する動きが起こっている。銅の使用に伴って、銅デュ
アル・ダマシン製造技法に基づく全く新しい製造技術を
採用する必要が生じた。このような進展に関連して、銅
がもたらす速度向上の好機を生かそうと、以前は半導体
チップのパッケージング中に置かれていた受動回路部
品、例えば減結合キャパシタをチップ上に直に含めたい
とする要望が起こった。
ライン（ＦＥＯＬ）構成要素が次第に小型化、多数化、
複雑化および高速化するにつれ、バック・エンド・オブ
・ザ・ライン（ＢＥＯＬ）層の数は増加した。ＦＥＯＬ
デバイスの小型化、高密度化のため、ＢＥＯＬ層中の相
互接続線の幅、したがって断面積は狭められた。しか
し、このような断面積の低減によって、これまで使用さ
れてきたアルミニウム線の抵抗は高いものとなった。そ
のため最近では、ＢＥＯＬプロセスに抵抗の低い銅を使
用する動きが起こっている。銅の使用に伴って、銅デュ
アル・ダマシン製造技法に基づく全く新しい製造技術を
採用する必要が生じた。このような進展に関連して、銅
がもたらす速度向上の好機を生かそうと、以前は半導体
チップのパッケージング中に置かれていた受動回路部
品、例えば減結合キャパシタをチップ上に直に含めたい
とする要望が起こった。
【０００３】新しいデュアル・ダマシン金属製造プロセ
スの文脈でのキャパシタの製造にはある種の難しい問題
がある。使用可能な空間または「フットプリント」に所
望のキャパシタンスを有するキャパシタを形成すること
は問題を含む。さらに、周知のデュアル・ダマシン製造
プロセスでキャパシタを製作するのに使用される材料か
らなるバイアの深さ、幅および傾斜の変動に起因する受
け入れがたいキャパシタンスの変動を回避するために、
反応性イオンエッチング（ＲＩＥ）の選択性を十分に制
御することは難しく、これに関連したプロセス制御の問
題も生じる。
スの文脈でのキャパシタの製造にはある種の難しい問題
がある。使用可能な空間または「フットプリント」に所
望のキャパシタンスを有するキャパシタを形成すること
は問題を含む。さらに、周知のデュアル・ダマシン製造
プロセスでキャパシタを製作するのに使用される材料か
らなるバイアの深さ、幅および傾斜の変動に起因する受
け入れがたいキャパシタンスの変動を回避するために、
反応性イオンエッチング（ＲＩＥ）の選択性を十分に制
御することは難しく、これに関連したプロセス制御の問
題も生じる。
【０００４】
【発明が解決しようとする課題】本発明の目的は、銅デ
ュアルまたはシングル・ダマシン製造プロセスの一部と
して、チップ上に金属キャパシタを製造する方法を提供
することにある。
ュアルまたはシングル・ダマシン製造プロセスの一部と
して、チップ上に金属キャパシタを製造する方法を提供
することにある。
【０００５】本発明の他の目的は、銅デュアルまたはシ
ングル・ダマシン製造プロセスの一部として、半導体チ
ップ上に精密金属キャパシタを製造する方法を提供する
ことにある。
ングル・ダマシン製造プロセスの一部として、半導体チ
ップ上に精密金属キャパシタを製造する方法を提供する
ことにある。
【０００６】本発明の他の目的は、キャパシタのボトム
・プレートに対する独特のストラップ・コンタクトを有
するキャパシタを提供することにある。
・プレートに対する独特のストラップ・コンタクトを有
するキャパシタを提供することにある。
【０００７】本発明の他の目的は、半導体ウェハ上の利
用可能空間を最大限に使用するキャパシタ構造を提供
し、これによってそのキャパシタンスを増大させること
にある。
用可能空間を最大限に使用するキャパシタ構造を提供
し、これによってそのキャパシタンスを増大させること
にある。
【０００８】
【課題を解決するための手段】本発明は、これらの目的
およびその他の目的を、半導体ウェハ上に製造されたキ
ャパシタのボトム・プレートに対して、ボトム・プレー
トに隣接し、かつボトム・プレートから離隔した相互接
続線、およびボトム・プレートを相互接続線に接続する
ストラップ・コンタクトを備えたコンタクトを提供する
ことによって達成する。
およびその他の目的を、半導体ウェハ上に製造されたキ
ャパシタのボトム・プレートに対して、ボトム・プレー
トに隣接し、かつボトム・プレートから離隔した相互接
続線、およびボトム・プレートを相互接続線に接続する
ストラップ・コンタクトを備えたコンタクトを提供する
ことによって達成する。
【０００９】本発明の他の態様は、半導体デバイス中の
キャパシタ構造である。この構造は、トレンチおよび前
記トレンチの中に形成された少なくとも２つのバイアを
有する絶縁層を備える。ボトム・プレートが、前記トレ
ンチおよび前記少なくとも２つのバイアを内張りする。
前記ボトム・プレートの上方に誘電層が配置され、前記
誘電層の上方にトップ・プレートが配置される。
キャパシタ構造である。この構造は、トレンチおよび前
記トレンチの中に形成された少なくとも２つのバイアを
有する絶縁層を備える。ボトム・プレートが、前記トレ
ンチおよび前記少なくとも２つのバイアを内張りする。
前記ボトム・プレートの上方に誘電層が配置され、前記
誘電層の上方にトップ・プレートが配置される。
【００１０】本発明の他の態様は、金属相互接続レベル
まで製造されたデバイスを有し、少なくとも１つのバイ
アおよびトレンチがその中に形成された絶縁体レベルを
その上に有するウェハ上にキャパシタを形成する方法で
ある。この方法は、（ａ）第１のバリア層を付着させる
段階、（ｂ）前記バリア層の上に誘電材料を付着させる
段階、（ｃ）前記誘電材料の上に第２のバリア層を付着
させる段階、および（ｄ）前記第２のバリア層の上に金
属導体を付着させる段階を含む。
まで製造されたデバイスを有し、少なくとも１つのバイ
アおよびトレンチがその中に形成された絶縁体レベルを
その上に有するウェハ上にキャパシタを形成する方法で
ある。この方法は、（ａ）第１のバリア層を付着させる
段階、（ｂ）前記バリア層の上に誘電材料を付着させる
段階、（ｃ）前記誘電材料の上に第２のバリア層を付着
させる段階、および（ｄ）前記第２のバリア層の上に金
属導体を付着させる段階を含む。
【００１１】本発明の他の態様は、相互接続および表面
を有する金属相互接続レベルまで製造されたデバイスを
有するウェハ上にキャパシタを形成する方法である。こ
の方法は、（ａ）前記金属相互接続レベル上に上面を有
する絶縁体を付着させる段階、（ｂ）前記絶縁体中に、
前記相互接続と交差するバイアおよび前記バイアに隣接
したトレンチを形成する段階、（ｃ）前記バイアの中お
よび前記トレンチの中にバリア層を付着させる段階、
（ｄ）前記バリア層の上方に誘電材料を付着させる段
階、および（ｅ）前記誘電材料の上方に金属導体を付着
させる段階を含む。
を有する金属相互接続レベルまで製造されたデバイスを
有するウェハ上にキャパシタを形成する方法である。こ
の方法は、（ａ）前記金属相互接続レベル上に上面を有
する絶縁体を付着させる段階、（ｂ）前記絶縁体中に、
前記相互接続と交差するバイアおよび前記バイアに隣接
したトレンチを形成する段階、（ｃ）前記バイアの中お
よび前記トレンチの中にバリア層を付着させる段階、
（ｄ）前記バリア層の上方に誘電材料を付着させる段
階、および（ｅ）前記誘電材料の上方に金属導体を付着
させる段階を含む。
【００１２】
【発明の実施の形態】本発明は、バック・エンド・オブ
・ザ・ライン（ＢＥＯＬ）デュアル・ダマシン製造プロ
セスの間に製造されるキャパシタである。このキャパシ
タ構造の第１のバージョンは、キャパシタのボトム・プ
レートを周囲の回路に接続するのに使用される独特のス
トラップ・コンタクトを有する。第２のバージョンは、
キャパシタのサイズを大きくし、これによって利用可能
空間を最大限に使用してキャパシタンスを増大させる折
畳み構成を有する。
・ザ・ライン（ＢＥＯＬ）デュアル・ダマシン製造プロ
セスの間に製造されるキャパシタである。このキャパシ
タ構造の第１のバージョンは、キャパシタのボトム・プ
レートを周囲の回路に接続するのに使用される独特のス
トラップ・コンタクトを有する。第２のバージョンは、
キャパシタのサイズを大きくし、これによって利用可能
空間を最大限に使用してキャパシタンスを増大させる折
畳み構成を有する。
【００１３】図１〜１１に、本発明の第１のバージョン
を製造する一実施形態を示す。図１に、チップ１９の金
属相互接続レベル２１における最初の製造を示す。金属
相互接続レベル２１は、金属相互接続２３および２５が
埋め込まれた絶縁体２２を含む。説明の目的上、相互接
続２３および２５は銅から製作されるものとして示す。
ただし、これに限定されるわけではない。代わりに、当
技術分野で周知のトランジスタ、拡散、受動デバイス、
ローカル相互接続、コンタクトなどをレベル２１に製造
することができる。図２に、金属相互接続レベル２１上
への平面誘電層２７の形成を示す。層２７は、銅拡散バ
リアの働きをする、約１０〜５０ｎｍの厚さに付着させ
た窒化物、例えばＳｉＮxＨyまたは炭化物、例えばＳｉ
ＣxＨyから製作されることが好ましい。層２７が必要と
なるのは、相互接続２３および２５が銅、または絶縁層
２９（後述）中への拡散を防止する必要があるその他の
元素を含む場合である。層２１中の相互接続、例えば２
３、２５が銅、または誘電層２９への拡散を防止する必
要があるその他の金属を含まない場合、層２７は任意で
ある。
を製造する一実施形態を示す。図１に、チップ１９の金
属相互接続レベル２１における最初の製造を示す。金属
相互接続レベル２１は、金属相互接続２３および２５が
埋め込まれた絶縁体２２を含む。説明の目的上、相互接
続２３および２５は銅から製作されるものとして示す。
ただし、これに限定されるわけではない。代わりに、当
技術分野で周知のトランジスタ、拡散、受動デバイス、
ローカル相互接続、コンタクトなどをレベル２１に製造
することができる。図２に、金属相互接続レベル２１上
への平面誘電層２７の形成を示す。層２７は、銅拡散バ
リアの働きをする、約１０〜５０ｎｍの厚さに付着させ
た窒化物、例えばＳｉＮxＨyまたは炭化物、例えばＳｉ
ＣxＨyから製作されることが好ましい。層２７が必要と
なるのは、相互接続２３および２５が銅、または絶縁層
２９（後述）中への拡散を防止する必要があるその他の
元素を含む場合である。層２１中の相互接続、例えば２
３、２５が銅、または誘電層２９への拡散を防止する必
要があるその他の金属を含まない場合、層２７は任意で
ある。
【００１４】次いで、平面誘電層２７の上に絶縁層２９
を形成する。絶縁層２９は、ＳｉＯ 2、フッ化ＳｉＯ
2（ＦＳＧ）、ポリアリーレンエーテル（ＰＡＥ）、エ
ーロゲル、水素シルセスキオキサン（ＨＳＱ）、メチル
シルセスキオキサン（ＭＳＱ）およびＳｉＯxＣyＨzの
うちの１種または数種の材料、あるいは低い比誘電率
Ｋ、例えば２〜５の範囲の比誘電率を有する他の同種の
材料から製作されることが好ましい。次の段階では、標
準のフォトパターニング／エッチング・プロセスを実施
して、キャパシタ・トレンチ３５を絶縁層２９中に、ワ
イヤ開口３７、ワイヤ／バイア３９およびバイア４０を
誘電層２７および絶縁層２９中にそれぞれ画定する。こ
のプロセスは一般に、１回のマスク／エッチング／スト
リップ段階の間にトレンチ３５および開口３７を絶縁層
２９の途中までエッチングし、次いで、バイア３９およ
び４０を絶縁層２９および２７を貫通するまでエッチン
グする、２段階プロセスである。これらのエッチング・
プロセスには一般に反応性イオン・エッチング（ＲＩ
Ｅ）が使用される。これらの段階を実施する順序は重要
ではない。フォトレジストを付着させ、マスクを用いて
フォト・パターニングし、フォトレジストを現像し、エ
ッチングし、余分なフォトレジストを除去する技法は基
本的なものであり、当業者にとって周知のものであるの
で、このプロセスが議論に上るたびに、このプロセスの
全体を完全に説明することはしない。このプロセスを指
示する目的には、「フォトパターニング」、「エッチン
グ」、「マスク／エッチング／ストリップ」などの用語
または同種の周知の用語を使用する。同様に、図によっ
ては、このプロセスに使用されるいくつかの層が含まれ
ていないことがあるが、当業者なら、それらが含まれる
ことを容易に理解しよう。
を形成する。絶縁層２９は、ＳｉＯ 2、フッ化ＳｉＯ
2（ＦＳＧ）、ポリアリーレンエーテル（ＰＡＥ）、エ
ーロゲル、水素シルセスキオキサン（ＨＳＱ）、メチル
シルセスキオキサン（ＭＳＱ）およびＳｉＯxＣyＨzの
うちの１種または数種の材料、あるいは低い比誘電率
Ｋ、例えば２〜５の範囲の比誘電率を有する他の同種の
材料から製作されることが好ましい。次の段階では、標
準のフォトパターニング／エッチング・プロセスを実施
して、キャパシタ・トレンチ３５を絶縁層２９中に、ワ
イヤ開口３７、ワイヤ／バイア３９およびバイア４０を
誘電層２７および絶縁層２９中にそれぞれ画定する。こ
のプロセスは一般に、１回のマスク／エッチング／スト
リップ段階の間にトレンチ３５および開口３７を絶縁層
２９の途中までエッチングし、次いで、バイア３９およ
び４０を絶縁層２９および２７を貫通するまでエッチン
グする、２段階プロセスである。これらのエッチング・
プロセスには一般に反応性イオン・エッチング（ＲＩ
Ｅ）が使用される。これらの段階を実施する順序は重要
ではない。フォトレジストを付着させ、マスクを用いて
フォト・パターニングし、フォトレジストを現像し、エ
ッチングし、余分なフォトレジストを除去する技法は基
本的なものであり、当業者にとって周知のものであるの
で、このプロセスが議論に上るたびに、このプロセスの
全体を完全に説明することはしない。このプロセスを指
示する目的には、「フォトパターニング」、「エッチン
グ」、「マスク／エッチング／ストリップ」などの用語
または同種の周知の用語を使用する。同様に、図によっ
ては、このプロセスに使用されるいくつかの層が含まれ
ていないことがあるが、当業者なら、それらが含まれる
ことを容易に理解しよう。
【００１５】次に、図３に示すように、絶縁層２９の表
面、トレンチ３５の内部、開口３７の内部、およびバイ
ア３９、４０の内部に導電性バリア層４１を付着させ
る。導電性バリア層４１は、物理蒸着（ＰＶＤ）を使用
して付着させた高融点金属、高融点金属窒化物または高
融点金属ケイ化物、好ましくはＴａ（４０ｎｍ）から製
作されたライナから成る。層４１は一般に、化学蒸着
（ＣＶＤ）、ＰＶＤまたはイオン化物理蒸着（ＩＰＶ
Ｄ）、あるいは導電性薄膜を付着させる当技術分野で周
知のその他の方法を使用して付着させることができる。
めっきした銅を主導体として使用する場合には、次に、
ＰＶＤ、スパッタリングまたはその他の周知のプロセス
によって厚さ５０〜１５０ｎｍの銅シード層（図示せ
ず）を付着させる。最後に、銅シード層の上に厚い銅層
４３を電気めっきする。電気めっきした銅を使用すると
記述したが、本明細書に記載のキャパシタを形成するワ
イヤ・トレンチおよびバイアに充てんを実施する目的に
は、任意の導電性金属または半導体を使用することがで
きる。
面、トレンチ３５の内部、開口３７の内部、およびバイ
ア３９、４０の内部に導電性バリア層４１を付着させ
る。導電性バリア層４１は、物理蒸着（ＰＶＤ）を使用
して付着させた高融点金属、高融点金属窒化物または高
融点金属ケイ化物、好ましくはＴａ（４０ｎｍ）から製
作されたライナから成る。層４１は一般に、化学蒸着
（ＣＶＤ）、ＰＶＤまたはイオン化物理蒸着（ＩＰＶ
Ｄ）、あるいは導電性薄膜を付着させる当技術分野で周
知のその他の方法を使用して付着させることができる。
めっきした銅を主導体として使用する場合には、次に、
ＰＶＤ、スパッタリングまたはその他の周知のプロセス
によって厚さ５０〜１５０ｎｍの銅シード層（図示せ
ず）を付着させる。最後に、銅シード層の上に厚い銅層
４３を電気めっきする。電気めっきした銅を使用すると
記述したが、本明細書に記載のキャパシタを形成するワ
イヤ・トレンチおよびバイアに充てんを実施する目的に
は、任意の導電性金属または半導体を使用することがで
きる。
【００１６】次いで、図４に示すように、化学機械研磨
段階（ＣＭＰ）を使用して銅層４３の余分な銅をバリア
層４１まで除去する。あるいは、銅エッチングを使用し
て銅の一部または全部を除去してもよい。好ましい実施
形態では、バリア層４１がＴａ層であり、この平坦化段
階をＴａ層で停止させる。これによって、キャパシタ・
トレンチ３５中に銅層４３Ａが、ワイヤ／バイア３９中
に銅層４３Ｂ（すなわち銅スタッド）が、ワイヤ開口３
７およびバイア４０中に銅層４３Ｃが残る。このＣＭＰ
段階を単に研磨段階または平坦化段階と呼ぶことがあ
る。
段階（ＣＭＰ）を使用して銅層４３の余分な銅をバリア
層４１まで除去する。あるいは、銅エッチングを使用し
て銅の一部または全部を除去してもよい。好ましい実施
形態では、バリア層４１がＴａ層であり、この平坦化段
階をＴａ層で停止させる。これによって、キャパシタ・
トレンチ３５中に銅層４３Ａが、ワイヤ／バイア３９中
に銅層４３Ｂ（すなわち銅スタッド）が、ワイヤ開口３
７およびバイア４０中に銅層４３Ｃが残る。このＣＭＰ
段階を単に研磨段階または平坦化段階と呼ぶことがあ
る。
【００１７】図５を参照する。次いで開口４５から銅層
４３Ａを除去する。これは、ａ）フォトレジスト層４７
を付着させ、ｂ）適当なマスクを用いてトレンチ３５の
領域のフォトレジスト層を露光し、ｃ）露光したフォト
レジストを除去して銅層４３Ａの上方に開口４５を形成
し、ｄ）過硫酸で銅層４３Ａをエッチングすることによ
っておこなう。銅層４３Ａのエッチングでは、水で薄め
た硫酸／過酸化水素混合液、例えばＨ2ＳＯ4 １部、Ｈ
2Ｏ2 １部、Ｈ2Ｏ ２００部の混合液など、タンタル
に対しては選択的だが、銅（またはバリア層４１の上層
として使用されたその他の材料）に対しては非選択的な
銅エッチング液を使用する。これによって、トレンチ３
５中のバリア層４１の上部が無傷のまま残る。次いで、
フォトレジスト層４７の残りの部分をチップ１９から剥
ぎ取り、続いて任意選択で、溶剤、酸またはプラズマ表
面洗浄を実施する。ＥＫＣなどの溶剤の使用が好まし
い。
４３Ａを除去する。これは、ａ）フォトレジスト層４７
を付着させ、ｂ）適当なマスクを用いてトレンチ３５の
領域のフォトレジスト層を露光し、ｃ）露光したフォト
レジストを除去して銅層４３Ａの上方に開口４５を形成
し、ｄ）過硫酸で銅層４３Ａをエッチングすることによ
っておこなう。銅層４３Ａのエッチングでは、水で薄め
た硫酸／過酸化水素混合液、例えばＨ2ＳＯ4 １部、Ｈ
2Ｏ2 １部、Ｈ2Ｏ ２００部の混合液など、タンタル
に対しては選択的だが、銅（またはバリア層４１の上層
として使用されたその他の材料）に対しては非選択的な
銅エッチング液を使用する。これによって、トレンチ３
５中のバリア層４１の上部が無傷のまま残る。次いで、
フォトレジスト層４７の残りの部分をチップ１９から剥
ぎ取り、続いて任意選択で、溶剤、酸またはプラズマ表
面洗浄を実施する。ＥＫＣなどの溶剤の使用が好まし
い。
【００１８】次に、図６に示すように、１層または数層
の誘電層から成るキャパシタ誘電層４９を付着させる。
使用する一般的な誘電材料はＴａ2Ｏ5またはＳｉ3Ｎ4で
あるが、比誘電率Ｋが４、好ましくは約７を超えるその
他の材料を使用することもできる。次いで、第２のバリ
ア層５１を付着させる。この層は、バリア層４１と同じ
材料、すなわち１種または数種の高融点金属および高融
点金属化合物から製作され、薄い銅シード層で覆われる
ことが好ましい。キャパシタ誘電体４９および第２のバ
リア層５１を付着させる前には、真空脱ガス段階、例え
ば約４００℃、約３分の真空脱ガス段階、およびこれに
続く、水素またはアンモニア・ドーピングを伴う、また
はこれらを伴わないアルゴン・スパッタ段階（約５〜１
０ｎｍ相当のＳｉＯ2除去）を使用することが好まし
い。次いで最後に、第２のバリア層５１の上に厚い銅層
５３を電気めっきする。
の誘電層から成るキャパシタ誘電層４９を付着させる。
使用する一般的な誘電材料はＴａ2Ｏ5またはＳｉ3Ｎ4で
あるが、比誘電率Ｋが４、好ましくは約７を超えるその
他の材料を使用することもできる。次いで、第２のバリ
ア層５１を付着させる。この層は、バリア層４１と同じ
材料、すなわち１種または数種の高融点金属および高融
点金属化合物から製作され、薄い銅シード層で覆われる
ことが好ましい。キャパシタ誘電体４９および第２のバ
リア層５１を付着させる前には、真空脱ガス段階、例え
ば約４００℃、約３分の真空脱ガス段階、およびこれに
続く、水素またはアンモニア・ドーピングを伴う、また
はこれらを伴わないアルゴン・スパッタ段階（約５〜１
０ｎｍ相当のＳｉＯ2除去）を使用することが好まし
い。次いで最後に、第２のバリア層５１の上に厚い銅層
５３を電気めっきする。
【００１９】図７を参照する。次いで、ＣＭＰ研磨段階
によって銅層５３を除去する。銅層５３を除去するの
は、第２のバリア層５１の上面までである。これによっ
て、トレンチ３５の上方の開口５６の内部に銅プレート
５５が残る。銅プレート５５は、本発明のこの実施形態
のキャパシタの上プレートを形成する。
によって銅層５３を除去する。銅層５３を除去するの
は、第２のバリア層５１の上面までである。これによっ
て、トレンチ３５の上方の開口５６の内部に銅プレート
５５が残る。銅プレート５５は、本発明のこの実施形態
のキャパシタの上プレートを形成する。
【００２０】次に、図８に示すように、第２のバリア層
５１および銅プレート５５の上にフォトレジスト層５７
を付着させる。次いで、図９に示すように、フォトレジ
スト層５７をパターニングし、バイア３９およびトレン
チ３５の上の部分５７Ａを除く部分を全て除去する。次
に、ＲＩＥプロセスを使用して、フォトレジスト部分５
７Ａによって覆われていない部分のバリア層５１を除去
する。ＳＦ6、ＨＣｌまたはＢＣｌ3を含む従来のＲＩＥ
ケミストリを使用する。バリア層５１が、フッ素エッチ
ングの副生物の揮発性が比較的に高い金属（例えばタン
グステン）から成る場合には、代替として、ペルフルオ
ロカーボン（ＰＦＣ）および酸素ベースのＲＩＥケミス
トリを使用することができる。最後に、フォトレジスト
部分５７Ａによって覆われていない部分の誘電層４９
を、ＰＦＣまたはヒドロフルオロカーボン・ベースのＲ
ＩＥケミストリ、例えばＣＦ4またはＣＨＦ3を使用した
エッチングによって除去する。いずれにしても、誘電層
４９の部分除去に使用するエッチング・ケミストリは、
その下の銅部分４３Ｂ、４３Ｃおよび５５をエッチング
しないものを選択する。フォトレジスト部分５７Ａは、
層４９をエッチングする前に除去してもよいし、または
エッチングした後に除去してもよい。
５１および銅プレート５５の上にフォトレジスト層５７
を付着させる。次いで、図９に示すように、フォトレジ
スト層５７をパターニングし、バイア３９およびトレン
チ３５の上の部分５７Ａを除く部分を全て除去する。次
に、ＲＩＥプロセスを使用して、フォトレジスト部分５
７Ａによって覆われていない部分のバリア層５１を除去
する。ＳＦ6、ＨＣｌまたはＢＣｌ3を含む従来のＲＩＥ
ケミストリを使用する。バリア層５１が、フッ素エッチ
ングの副生物の揮発性が比較的に高い金属（例えばタン
グステン）から成る場合には、代替として、ペルフルオ
ロカーボン（ＰＦＣ）および酸素ベースのＲＩＥケミス
トリを使用することができる。最後に、フォトレジスト
部分５７Ａによって覆われていない部分の誘電層４９
を、ＰＦＣまたはヒドロフルオロカーボン・ベースのＲ
ＩＥケミストリ、例えばＣＦ4またはＣＨＦ3を使用した
エッチングによって除去する。いずれにしても、誘電層
４９の部分除去に使用するエッチング・ケミストリは、
その下の銅部分４３Ｂ、４３Ｃおよび５５をエッチング
しないものを選択する。フォトレジスト部分５７Ａは、
層４９をエッチングする前に除去してもよいし、または
エッチングした後に除去してもよい。
【００２１】図１０を参照する。フォトレジスト層５７
Ａの下で保護されていた第２のバリア層５１ＡをＣＭＰ
段階で研磨して除き、誘電層部分４９Ａを残す。図１０
に示すように、誘電層部分４９Ａによって覆われた部分
を除く第１のバリア層４１の水平延長部分もこのＣＭＰ
段階で除去される。このＣＭＰ段階の間、誘電層部分４
９Ａはバリア層４１のストラップ部分４１Ａを保護す
る。ストラップ部分４１Ａは、バリア層４１の下プレー
ト部分４１Ｂをバリア層４１のバイア・ライナ部分４１
Ｃに接続する。図１０に示したプロセス段階で使用され
るＣＭＰプロセスは、選択的２段階ＣＭＰプロセスとし
て知られる。まず、銅のＣＭＰ除去速度が相対的に高
く、バリア層４１の材料の除去速度が相対的に低い銅Ｃ
ＭＰプロセスを使用して、ウェハの表面よりも上の銅を
除去し、大部分のバリア層４１を無傷のまま残す。次
に、銅のＣＭＰ除去速度が相対的に低く、バリア層４１
の材料の除去速度が相対的に高いライナまたはバリア層
ＣＭＰプロセスを使用する。
Ａの下で保護されていた第２のバリア層５１ＡをＣＭＰ
段階で研磨して除き、誘電層部分４９Ａを残す。図１０
に示すように、誘電層部分４９Ａによって覆われた部分
を除く第１のバリア層４１の水平延長部分もこのＣＭＰ
段階で除去される。このＣＭＰ段階の間、誘電層部分４
９Ａはバリア層４１のストラップ部分４１Ａを保護す
る。ストラップ部分４１Ａは、バリア層４１の下プレー
ト部分４１Ｂをバリア層４１のバイア・ライナ部分４１
Ｃに接続する。図１０に示したプロセス段階で使用され
るＣＭＰプロセスは、選択的２段階ＣＭＰプロセスとし
て知られる。まず、銅のＣＭＰ除去速度が相対的に高
く、バリア層４１の材料の除去速度が相対的に低い銅Ｃ
ＭＰプロセスを使用して、ウェハの表面よりも上の銅を
除去し、大部分のバリア層４１を無傷のまま残す。次
に、銅のＣＭＰ除去速度が相対的に低く、バリア層４１
の材料の除去速度が相対的に高いライナまたはバリア層
ＣＭＰプロセスを使用する。
【００２２】図１０に示した構造に至るプロセス・シー
ケンスの変更は本発明に含まれる。フォトレジスト部分
５７Ａを形成した後、部分５７Ａによって覆われていな
い部分の第２のバリア層５１、誘電層４９およびバリア
層４１を、適当なエッチング・ケミストリを選択して１
回のＲＩＥプロセスで除去してもよい。これらのケミス
トリは、このプロセスの間に変更されるものであるが、
当初は、誘電層４１および第２のバリア層５１に関して
先に論じたものと同様のものであり、続いて、第２のバ
リア層５１に対して論じたものと同様のケミストリに変
更され、誘電層４９をエッチングする。
ケンスの変更は本発明に含まれる。フォトレジスト部分
５７Ａを形成した後、部分５７Ａによって覆われていな
い部分の第２のバリア層５１、誘電層４９およびバリア
層４１を、適当なエッチング・ケミストリを選択して１
回のＲＩＥプロセスで除去してもよい。これらのケミス
トリは、このプロセスの間に変更されるものであるが、
当初は、誘電層４１および第２のバリア層５１に関して
先に論じたものと同様のものであり、続いて、第２のバ
リア層５１に対して論じたものと同様のケミストリに変
更され、誘電層４９をエッチングする。
【００２３】図１０は、次のメタライゼーション層が完
成する前の本発明の第１のバージョンのキャパシタ６０
を示す。キャパシタ６０の下プレートは下プレート部分
４１Ｂから形成される。キャパシタ６０の上プレートは
銅プレート５５から形成される。誘電層部分４９Ａはキ
ャパシタ６０の誘電層を形成する。ストラップ部分４１
Ａは、キャパシタ６０の下プレート部分４１Ｂをバイア
３９のライナ部分４１Ｃに接続し、ライナ部分４１Ｃは
相互接続２３に接続する。誘電層４９Ａは、ストラップ
部分４１Ａを覆う保護カバーを形成する。
成する前の本発明の第１のバージョンのキャパシタ６０
を示す。キャパシタ６０の下プレートは下プレート部分
４１Ｂから形成される。キャパシタ６０の上プレートは
銅プレート５５から形成される。誘電層部分４９Ａはキ
ャパシタ６０の誘電層を形成する。ストラップ部分４１
Ａは、キャパシタ６０の下プレート部分４１Ｂをバイア
３９のライナ部分４１Ｃに接続し、ライナ部分４１Ｃは
相互接続２３に接続する。誘電層４９Ａは、ストラップ
部分４１Ａを覆う保護カバーを形成する。
【００２４】次に図１１を参照する。キャパシタ６０の
銅プレート５５（すなわち上プレート）および銅層４３
Ｃは一般に、次のメタライゼーション層６５を介してチ
ップ１９のその他の部分に接続される。このメタライゼ
ーション層は一般に、絶縁層２７を形成するのに使用し
た材料などの材料から製作された絶縁層７１を含む。絶
縁層７１の上に絶縁層７３を付着させる。絶縁層７３の
中に、垂直相互接続７５および７７が形成され、これら
は、絶縁層７３およびバリア層７１を貫通して延び、そ
れぞれ銅プレート５５および銅部分４３Ｃと接触する。
キャパシタ６０のボトム・プレート４１Ｂは表面ストラ
ップ４１Ａを介して、下位金属相互接続レベル２１の相
互接続２３に接続される。
銅プレート５５（すなわち上プレート）および銅層４３
Ｃは一般に、次のメタライゼーション層６５を介してチ
ップ１９のその他の部分に接続される。このメタライゼ
ーション層は一般に、絶縁層２７を形成するのに使用し
た材料などの材料から製作された絶縁層７１を含む。絶
縁層７１の上に絶縁層７３を付着させる。絶縁層７３の
中に、垂直相互接続７５および７７が形成され、これら
は、絶縁層７３およびバリア層７１を貫通して延び、そ
れぞれ銅プレート５５および銅部分４３Ｃと接触する。
キャパシタ６０のボトム・プレート４１Ｂは表面ストラ
ップ４１Ａを介して、下位金属相互接続レベル２１の相
互接続２３に接続される。
【００２５】次に図９、１１および１２を参照する。ス
トラップ部分４１Ａに中断部分を設けて、ストラップ部
分４１Ａがバイア３９中の部分４１Ｃに接続されないよ
うにすることが望ましい場合がある。例えば、図１２に
示すように、ストラップ部分４１Ａ'は部分４１Ｃ'に接
続されていない。下プレート４１Ｂ'を金属相互接続レ
ベル２１中の相互接続２３と接続するため、逆Ｕ字形の
構成を有する相互接続７９'を金属相互接続レベル６５'
中に形成する。相互接続７９'を形成して、ストラップ
部分４１Ａ'を部分４１Ｃ'および銅層４３Ｂ'に接続
し、これによってストラップ部分、したがって下プレー
ト４１Ｂ'を相互接続２３に接続する。相互接続７９'
は、先に説明した相互接続７５および７７と同じ方法で
製作される。
トラップ部分４１Ａに中断部分を設けて、ストラップ部
分４１Ａがバイア３９中の部分４１Ｃに接続されないよ
うにすることが望ましい場合がある。例えば、図１２に
示すように、ストラップ部分４１Ａ'は部分４１Ｃ'に接
続されていない。下プレート４１Ｂ'を金属相互接続レ
ベル２１中の相互接続２３と接続するため、逆Ｕ字形の
構成を有する相互接続７９'を金属相互接続レベル６５'
中に形成する。相互接続７９'を形成して、ストラップ
部分４１Ａ'を部分４１Ｃ'および銅層４３Ｂ'に接続
し、これによってストラップ部分、したがって下プレー
ト４１Ｂ'を相互接続２３に接続する。相互接続７９'
は、先に説明した相互接続７５および７７と同じ方法で
製作される。
【００２６】図１２に示した実施形態を製作するプロセ
スは、図１１の実施形態に関して先に説明したプロセス
と１点を除き全く同じである。図９に示した段階におい
て、第２のバリア層５１Ａおよび誘電層４９Ａの除去部
分がより大きくなるように、レジスト層５７をフォトパ
ターニングする。具体的には、図９に示した段階に類似
の段階において、図１２に指示するように、第２のバリ
ア層５１Ａ'および誘電層４９Ａ'の一部を、バイア３
９'を覆わずに、相互接続７９'の左側で終わるように除
去する。この代替プロセス段階の結果、ストラップ部分
４１Ａ'と部分４１Ｃ'の間に先に論じた中断部分ができ
る。
スは、図１１の実施形態に関して先に説明したプロセス
と１点を除き全く同じである。図９に示した段階におい
て、第２のバリア層５１Ａおよび誘電層４９Ａの除去部
分がより大きくなるように、レジスト層５７をフォトパ
ターニングする。具体的には、図９に示した段階に類似
の段階において、図１２に指示するように、第２のバリ
ア層５１Ａ'および誘電層４９Ａ'の一部を、バイア３
９'を覆わずに、相互接続７９'の左側で終わるように除
去する。この代替プロセス段階の結果、ストラップ部分
４１Ａ'と部分４１Ｃ'の間に先に論じた中断部分ができ
る。
【００２７】図１３〜１９に、先に説明した本発明の第
１のバージョンを製造する別の方法を示す。図１３は、
金属相互接続９７および９９が埋め込まれた絶縁層９５
を含む金属相互接続レベル９３までデバイスが製造され
たチップ９１の一部分を示す。次いで、金属相互接続層
９３の上に平面絶縁層１００を形成する。絶縁層１００
は、先に説明した絶縁層２９と同じ材料から製作するこ
とができ、ＣＭＰプロセスを使用して平坦化することが
好ましい。次いで、標準のフォトパターニングおよびエ
ッチングを実施して、絶縁層１００中にキャパシタ開口
１０１およびワイヤ開口１０２、１０３を画定する。こ
のプロセスは２段階で実施される。すなわち、ｉ）キャ
パシタ開口１０１およびワイヤ開口１０２、１０３を１
回のマスク／エッチング／ストリップ段階の間に形成
し、ｉｉ）バイア１０５および１０７を別のマスク／エ
ッチング／ストリップ段階の間に形成する。次いで、標
準Ｔａライナ、次いで銅シード層またはバリア層４１に
適したものとして先に記載したその他の材料を付着させ
ることによって、標準バリア層１１１を形成する。最後
に、電気めっきした銅から成る厚い層１１３を付着させ
る。
１のバージョンを製造する別の方法を示す。図１３は、
金属相互接続９７および９９が埋め込まれた絶縁層９５
を含む金属相互接続レベル９３までデバイスが製造され
たチップ９１の一部分を示す。次いで、金属相互接続層
９３の上に平面絶縁層１００を形成する。絶縁層１００
は、先に説明した絶縁層２９と同じ材料から製作するこ
とができ、ＣＭＰプロセスを使用して平坦化することが
好ましい。次いで、標準のフォトパターニングおよびエ
ッチングを実施して、絶縁層１００中にキャパシタ開口
１０１およびワイヤ開口１０２、１０３を画定する。こ
のプロセスは２段階で実施される。すなわち、ｉ）キャ
パシタ開口１０１およびワイヤ開口１０２、１０３を１
回のマスク／エッチング／ストリップ段階の間に形成
し、ｉｉ）バイア１０５および１０７を別のマスク／エ
ッチング／ストリップ段階の間に形成する。次いで、標
準Ｔａライナ、次いで銅シード層またはバリア層４１に
適したものとして先に記載したその他の材料を付着させ
ることによって、標準バリア層１１１を形成する。最後
に、電気めっきした銅から成る厚い層１１３を付着させ
る。
【００２８】次に、図１４に示すように、フォトレジス
ト層１１５を付着させ、これをパターニングして、キャ
パシタ開口１０１の上およびワイヤ開口１０２の一部分
の上に開口１１６を図示のように形成する。次いで、開
口１１６の下にあたる部分の銅層１１３を等方性ウェッ
ト・エッチング・プロセスによって除去し、開口１１７
を形成する。この等方性エッチングによって、開口１１
７はフォトレジスト層１１５の下に横方向に延び、開口
域１１７Ａおよび１１７Ｂが形成される。このプロセス
には過硫酸（すなわち硫酸と過酸化水素の混合）を使用
することが好ましい。好ましい実施形態では、これが２
００：１、すなわち水２００部に対して過硫酸１部の割
合に希釈される。このエッチングは、図１４に示した断
面が得られる十分な時間、実施する。この断面では開口
域１１７Ａがトレンチ１０２と交差している。エッチン
グ時間は、銅の密度、浴の温度および浴中の過酸化水素
の割合によって決まり、当業者であれば、ルーチンのプ
ロセス最適化によって経験的に容易に決定することがで
きる。このウェット・エッチングは選択的に実施され、
開口１１７中の銅を除去し、バリア層１１１の上面で止
まる。この銅ウェット・エッチングは当然ながら、バリ
ア層１１１の上に付着させた銅シード層の一部または全
部をも除去する。代替として、異方性または等方性ＲＩ
Ｅエッチングを使用して、銅層１１３を除去することも
できる。ＲＩＥエッチングでは、導電性ライナ層１１１
を大幅にエッチングすることがないよう制御しなければ
らない。ウェット・エッチング段階が完了した後、フォ
トレジスト層１１５の残りの部分を除去し、続いてウェ
ハの表面を先に論じたように洗浄する。
ト層１１５を付着させ、これをパターニングして、キャ
パシタ開口１０１の上およびワイヤ開口１０２の一部分
の上に開口１１６を図示のように形成する。次いで、開
口１１６の下にあたる部分の銅層１１３を等方性ウェッ
ト・エッチング・プロセスによって除去し、開口１１７
を形成する。この等方性エッチングによって、開口１１
７はフォトレジスト層１１５の下に横方向に延び、開口
域１１７Ａおよび１１７Ｂが形成される。このプロセス
には過硫酸（すなわち硫酸と過酸化水素の混合）を使用
することが好ましい。好ましい実施形態では、これが２
００：１、すなわち水２００部に対して過硫酸１部の割
合に希釈される。このエッチングは、図１４に示した断
面が得られる十分な時間、実施する。この断面では開口
域１１７Ａがトレンチ１０２と交差している。エッチン
グ時間は、銅の密度、浴の温度および浴中の過酸化水素
の割合によって決まり、当業者であれば、ルーチンのプ
ロセス最適化によって経験的に容易に決定することがで
きる。このウェット・エッチングは選択的に実施され、
開口１１７中の銅を除去し、バリア層１１１の上面で止
まる。この銅ウェット・エッチングは当然ながら、バリ
ア層１１１の上に付着させた銅シード層の一部または全
部をも除去する。代替として、異方性または等方性ＲＩ
Ｅエッチングを使用して、銅層１１３を除去することも
できる。ＲＩＥエッチングでは、導電性ライナ層１１１
を大幅にエッチングすることがないよう制御しなければ
らない。ウェット・エッチング段階が完了した後、フォ
トレジスト層１１５の残りの部分を除去し、続いてウェ
ハの表面を先に論じたように洗浄する。
【００２９】次の段階の間に、図１５に示すように、高
比誘電率Ｋキャパシタ誘電層１１９を付着させる。層１
１９は、先に説明した誘電層４９と同じ材料から製作す
る。次いで、誘電層１１９の上にバリア層１２１を付着
させる。バリア層１２１は、先に説明したバリア層４１
と同じ材料から製作する。次いで、バリア層１２１の上
に厚い銅層１２３を電気めっきによって付着させる。銅
層１２３の厚さは一般に０．５〜２ミクロンとする。図
１６に示すように、銅ＣＭＰ段階を使用して層１２３
を、層１２１の上面まで除去する。次に、図１７に示す
ように、バリアまたはライナＣＭＰ段階を使用して層１
２１を、層１１９の上面まで除去する。
比誘電率Ｋキャパシタ誘電層１１９を付着させる。層１
１９は、先に説明した誘電層４９と同じ材料から製作す
る。次いで、誘電層１１９の上にバリア層１２１を付着
させる。バリア層１２１は、先に説明したバリア層４１
と同じ材料から製作する。次いで、バリア層１２１の上
に厚い銅層１２３を電気めっきによって付着させる。銅
層１２３の厚さは一般に０．５〜２ミクロンとする。図
１６に示すように、銅ＣＭＰ段階を使用して層１２３
を、層１２１の上面まで除去する。次に、図１７に示す
ように、バリアまたはライナＣＭＰ段階を使用して層１
２１を、層１１９の上面まで除去する。
【００３０】次いで、ＣＭＰ研摩段階を実施して誘電層
１１９および銅層１１３を、図１８に示すように、キャ
パシタ／ストラップ接続領域１２４では上部バリア層１
２１まで、ワイヤリング・バイア領域１２５およびその
他の領域では下部バリア層１１１まで除去する。
１１９および銅層１１３を、図１８に示すように、キャ
パシタ／ストラップ接続領域１２４では上部バリア層１
２１まで、ワイヤリング・バイア領域１２５およびその
他の領域では下部バリア層１１１まで除去する。
【００３１】追加のＣＭＰ段階を実施して、最初のＣＭ
Ｐ段階の後に残ったバリア層１２１の上部１２１Ａ、１
２１Ｂおよび１２１Ｃを除去し、ストラップ・カバー部
分１１９Ａ（図１８）をそのまま残す。このＣＭＰ段階
では、第１のバリア層１１１の露出部分も全て除去する
が、誘電層１１９のストラップ部分１１９Ａはそのまま
残る。図１９に、第２のＣＭＰプロセス完了後のチップ
９１を示す。
Ｐ段階の後に残ったバリア層１２１の上部１２１Ａ、１
２１Ｂおよび１２１Ｃを除去し、ストラップ・カバー部
分１１９Ａ（図１８）をそのまま残す。このＣＭＰ段階
では、第１のバリア層１１１の露出部分も全て除去する
が、誘電層１１９のストラップ部分１１９Ａはそのまま
残る。図１９に、第２のＣＭＰプロセス完了後のチップ
９１を示す。
【００３２】図１９に示した完成キャパシタ１２６は、
下プレート１１１Ａ、キャパシタ誘電体部分１１９Ｂお
よびトップ・プレート１２３Ａを含む。ストラップ・コ
ンタクト１１１Ｂは、キャパシタ１２６の下プレート１
１１Ａを隣接するバイア１０５中のバリア層部分１１１
Ｃに接続し、バリア層部分１１１Ｃは、金属相互接続レ
ベル９３中の相互接続９７に接続する。第２の誘電層１
１９のストラップ・カバー部分１１９Ａはストラップ・
コンタクト１１１Ｂを保護する。図示はされていない
が、キャパシタ１２６のトップ・プレート１２３Ａは一
般に、図１１に示し先に説明したレベル６５などの上位
メタライゼーション・レベルに接続される。
下プレート１１１Ａ、キャパシタ誘電体部分１１９Ｂお
よびトップ・プレート１２３Ａを含む。ストラップ・コ
ンタクト１１１Ｂは、キャパシタ１２６の下プレート１
１１Ａを隣接するバイア１０５中のバリア層部分１１１
Ｃに接続し、バリア層部分１１１Ｃは、金属相互接続レ
ベル９３中の相互接続９７に接続する。第２の誘電層１
１９のストラップ・カバー部分１１９Ａはストラップ・
コンタクト１１１Ｂを保護する。図示はされていない
が、キャパシタ１２６のトップ・プレート１２３Ａは一
般に、図１１に示し先に説明したレベル６５などの上位
メタライゼーション・レベルに接続される。
【００３３】本発明は、図１３〜１９に示し先に説明し
た実施形態のわずかな変形を含む。この変形を図２０〜
２５に示す。図１３に示した段階は両方の実施形態で全
く同じであるので、この変形の図１３に対応する図は添
付しない。後述するものを除き、図２０〜２５に示した
実施形態に使用するプロセス段階および材料は、図１４
〜１９に示し先に説明したものと同一である。この点に
関して、プロセス段階および材料の共通性を示すため、
図２０〜２５で使用する符号は図１４〜１６で使用した
符号と同一とした。ただし、図２０〜２５ではプライム
付きの表記を使用した。
た実施形態のわずかな変形を含む。この変形を図２０〜
２５に示す。図１３に示した段階は両方の実施形態で全
く同じであるので、この変形の図１３に対応する図は添
付しない。後述するものを除き、図２０〜２５に示した
実施形態に使用するプロセス段階および材料は、図１４
〜１９に示し先に説明したものと同一である。この点に
関して、プロセス段階および材料の共通性を示すため、
図２０〜２５で使用する符号は図１４〜１６で使用した
符号と同一とした。ただし、図２０〜２５ではプライム
付きの表記を使用した。
【００３４】図１４〜１９の実施形態と図２０〜２５の
実施形態の唯一の違いは、図２０で実施されるプロセス
段階のわずかな変形から生じる。この実施形態では、レ
ジスト・マスク１１５'の開口１１６'が、開口域１１
７'がトレンチ１０２'の中までは延びずに、図２０に示
すようにトレンチ１０１'と１０２'の間まで延びるよう
に配置される。次に、キャパシタ１２６'の製造が、図
１５〜１９に関して先に説明したとおりに図２１〜２５
に示すように進む。トレンチ１０２'の中まで延びない
ように開口域１１７'を形成した結果、下プレート１１
１Ａ'は、表面ストラップ１１１Ｂ'によってバリア層部
分１１１Ｃ'に接続されない。その結果、下プレート１
１１Ａ'は、下位金属相互接続レベル９３'中の相互接続
９７'に接続されない。そのため、キャパシタ１２６'の
上方の金属相互接続レベル中に、図１２に示したレベル
６５中の垂直相互接続７９'などの表面ストラップ１１
１Ｂ'と接触する垂直相互接続を設ける必要がある。
実施形態の唯一の違いは、図２０で実施されるプロセス
段階のわずかな変形から生じる。この実施形態では、レ
ジスト・マスク１１５'の開口１１６'が、開口域１１
７'がトレンチ１０２'の中までは延びずに、図２０に示
すようにトレンチ１０１'と１０２'の間まで延びるよう
に配置される。次に、キャパシタ１２６'の製造が、図
１５〜１９に関して先に説明したとおりに図２１〜２５
に示すように進む。トレンチ１０２'の中まで延びない
ように開口域１１７'を形成した結果、下プレート１１
１Ａ'は、表面ストラップ１１１Ｂ'によってバリア層部
分１１１Ｃ'に接続されない。その結果、下プレート１
１１Ａ'は、下位金属相互接続レベル９３'中の相互接続
９７'に接続されない。そのため、キャパシタ１２６'の
上方の金属相互接続レベル中に、図１２に示したレベル
６５中の垂直相互接続７９'などの表面ストラップ１１
１Ｂ'と接触する垂直相互接続を設ける必要がある。
【００３５】図１〜１１および１３〜１９に示した本発
明の実施形態は、ボトム・プレートとこれに隣接しかつ
分離された、ワイヤリング相互接続に接続されたバイア
内の導電性ライナとの間に延びる表面ストラップを使用
して、ダマシン・トレンチ中のキャパシタのボトム・プ
レートを隣接するワイヤリング相互接続に接続する構造
を提供する。図１２の実施形態では、相互接続７９'を
使用してこの相互接続が達成される。このような構造な
らびに図２０〜２５の構造は、銅デュアル・ダマシン製
造プロセスでの使用に特に適合されたときに有利であ
る。しかし本発明はこれに限定されるわけではない。実
際、図１〜１１、１２、１３〜１９および２０〜２５の
議論に関して以上で銅を使用するとした全ての点につい
て、アルミニウム、アルミニウム／銅合金、およびタン
グステン、チタンなどの高融点金属などの銅以外の金属
を含むものと解釈しなければならない。銅以外の材料を
使用するときには、状況によって、上側バリア層５１、
５１'、１２１および１２１'を省略すること、または銅
の拡散に対するバリアでは必ずしもない導電性材料から
下側バリア層４１、４１'、１１１および１１１'を製作
することが許容される。
明の実施形態は、ボトム・プレートとこれに隣接しかつ
分離された、ワイヤリング相互接続に接続されたバイア
内の導電性ライナとの間に延びる表面ストラップを使用
して、ダマシン・トレンチ中のキャパシタのボトム・プ
レートを隣接するワイヤリング相互接続に接続する構造
を提供する。図１２の実施形態では、相互接続７９'を
使用してこの相互接続が達成される。このような構造な
らびに図２０〜２５の構造は、銅デュアル・ダマシン製
造プロセスでの使用に特に適合されたときに有利であ
る。しかし本発明はこれに限定されるわけではない。実
際、図１〜１１、１２、１３〜１９および２０〜２５の
議論に関して以上で銅を使用するとした全ての点につい
て、アルミニウム、アルミニウム／銅合金、およびタン
グステン、チタンなどの高融点金属などの銅以外の金属
を含むものと解釈しなければならない。銅以外の材料を
使用するときには、状況によって、上側バリア層５１、
５１'、１２１および１２１'を省略すること、または銅
の拡散に対するバリアでは必ずしもない導電性材料から
下側バリア層４１、４１'、１１１および１１１'を製作
することが許容される。
【００３６】図２６〜３０および３２〜３３に本発明の
第２のバージョンの２つの実施形態を示す。このバージ
ョンの減結合キャパシタは、多数のバイアを含む長い平
行ワイヤリング・ランが望ましい応用に理想的に適す
る。
第２のバージョンの２つの実施形態を示す。このバージ
ョンの減結合キャパシタは、多数のバイアを含む長い平
行ワイヤリング・ランが望ましい応用に理想的に適す
る。
【００３７】図２６に、金属相互接続レベル１５１まで
デバイスが製造された半導体チップ１４９の一部分を示
す。金属相互接続レベル１５１は一般に、一連のダマシ
ン銅相互接続１５３および１５５がその中に形成された
絶縁層１５２を含む。後に論じるように、相互接続１５
５は、キャパシタの下プレートのストラップ・コンタク
トを形成する。
デバイスが製造された半導体チップ１４９の一部分を示
す。金属相互接続レベル１５１は一般に、一連のダマシ
ン銅相互接続１５３および１５５がその中に形成された
絶縁層１５２を含む。後に論じるように、相互接続１５
５は、キャパシタの下プレートのストラップ・コンタク
トを形成する。
【００３８】相互接続１５３および１５５が銅を含むと
きには、レベル１５１の上に絶縁体の銅拡散バリア層１
５６を付着させる。層１５６は、先に説明した層２７
（図２）に対して使用したものと同じ材料から製作する
ことができる。相互接続１５３および１５５が銅を含ま
ないとき、層１５６は任意である。層１５６の上に、次
の金属／バイア・レベルのための絶縁層１５７を付着さ
せる。絶縁層１５７は絶縁層２９と同じ材料、すなわ
ち、ＳｉＯ2、フッ化ＳｉＯ2（ＦＳＧ）、ポリアリーレ
ンエーテル（ＰＡＥ）、エーロゲル、水素シルセスキオ
キサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳ
Ｑ）、ＳｉＯxＣyＨzまたは他の同種の材料から製作す
ることができる。
きには、レベル１５１の上に絶縁体の銅拡散バリア層１
５６を付着させる。層１５６は、先に説明した層２７
（図２）に対して使用したものと同じ材料から製作する
ことができる。相互接続１５３および１５５が銅を含ま
ないとき、層１５６は任意である。層１５６の上に、次
の金属／バイア・レベルのための絶縁層１５７を付着さ
せる。絶縁層１５７は絶縁層２９と同じ材料、すなわ
ち、ＳｉＯ2、フッ化ＳｉＯ2（ＦＳＧ）、ポリアリーレ
ンエーテル（ＰＡＥ）、エーロゲル、水素シルセスキオ
キサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳ
Ｑ）、ＳｉＯxＣyＨzまたは他の同種の材料から製作す
ることができる。
【００３９】次に、絶縁層１５６および１５７中にバイ
ア１６１、１６３、１６５およびトレンチ１６９を、先
に絶縁層１００中にバイア１０５、１０７およびトレン
チ１０１、１０２、１０３を形成したのと同じ方法でエ
ッチングする。具体的には、図２６に示すように、バイ
ア１６５を相互接続１５３までエッチングし、バイア１
６１および１６３を相互接続１５５までエッチングす
る。トレンチ１６９の形成前に、バイア１６１、１６３
および１６５の中に選択的に付着する有機反射防止コー
ティング（ＡＲＣ）（図示せず）を付着させてもよい。
ＡＲＣ層は、トレンチのエッチング中のオーバエッチン
グからバイア１６１、１６３および１６５を保護する。
トレンチ１６９中には２つのバイア、すなわちバイア１
６１および１６３が形成されるが、本発明が、このトレ
ンチ中での任意の数のバイア、例えば、１、３、１０
〜、１００〜、１０００〜またはそれ以上の数のバイア
の使用を含むことを理解されたい。
ア１６１、１６３、１６５およびトレンチ１６９を、先
に絶縁層１００中にバイア１０５、１０７およびトレン
チ１０１、１０２、１０３を形成したのと同じ方法でエ
ッチングする。具体的には、図２６に示すように、バイ
ア１６５を相互接続１５３までエッチングし、バイア１
６１および１６３を相互接続１５５までエッチングす
る。トレンチ１６９の形成前に、バイア１６１、１６３
および１６５の中に選択的に付着する有機反射防止コー
ティング（ＡＲＣ）（図示せず）を付着させてもよい。
ＡＲＣ層は、トレンチのエッチング中のオーバエッチン
グからバイア１６１、１６３および１６５を保護する。
トレンチ１６９中には２つのバイア、すなわちバイア１
６１および１６３が形成されるが、本発明が、このトレ
ンチ中での任意の数のバイア、例えば、１、３、１０
〜、１００〜、１０００〜またはそれ以上の数のバイア
の使用を含むことを理解されたい。
【００４０】次いで、バリア層１７１を約５〜４０ｎｍ
の厚さに付着させる。バリア層１７１は、先に説明した
バリア層４１と同じ材料から製作するることができる。
ただし、銅シード層は一般に含まれない。次いでバリア
層１７１の上に、高比誘電率Ｋ（＞５）材料の層１７
３、例えばＳｉxＮyＨz、ＳｉＣx、ＳｉＯzを約５０〜
３００ｎｍの厚さに付着させる。
の厚さに付着させる。バリア層１７１は、先に説明した
バリア層４１と同じ材料から製作するることができる。
ただし、銅シード層は一般に含まれない。次いでバリア
層１７１の上に、高比誘電率Ｋ（＞５）材料の層１７
３、例えばＳｉxＮyＨz、ＳｉＣx、ＳｉＯzを約５０〜
３００ｎｍの厚さに付着させる。
【００４１】次いで、誘電層１７３の上に第３のフォト
レジスト層１７５を付着させ、これをフォトパターニン
グし、次いで、図２８に示すように、トレンチ１６９の
上および直近の部分を除いて現像する。次の段階で、図
２８に示すように、フォトレジスト層１７５を剥ぎ取っ
た領域の誘電層１７３を以前に説明した方法を使用して
エッチングする。
レジスト層１７５を付着させ、これをフォトパターニン
グし、次いで、図２８に示すように、トレンチ１６９の
上および直近の部分を除いて現像する。次の段階で、図
２８に示すように、フォトレジスト層１７５を剥ぎ取っ
た領域の誘電層１７３を以前に説明した方法を使用して
エッチングする。
【００４２】図２９を参照する。フォトレジスト層１７
５の残りの部分を剥ぎ取る。次いで、誘電層１７３、バ
リア層１７１およびその他の露出表面の上にバリア層１
７９を付着させ、バリア層１７９の上に銅シード層（図
示せず）を付着させる。バリア層４１に対して使用した
材料をバリア層１７９に対して使用することができる。
次いで、銅層１８３を電気めっきによって付着させる。
最終段階として、ＣＭＰプロセスまたは他の平坦化技法
を使用してウェハから余分の銅を除去し、これによって
バイア１６５、トレンチ１６９、バイア１６１およびバ
イア１６３の中の銅を残す。本発明では、ダマシン銅を
用いて製造されたキャパシタを記述したが、ダマシン・
プロセスでワイヤおよびバイアとすることができる任意
の導体または半導体を使用することができる。
５の残りの部分を剥ぎ取る。次いで、誘電層１７３、バ
リア層１７１およびその他の露出表面の上にバリア層１
７９を付着させ、バリア層１７９の上に銅シード層（図
示せず）を付着させる。バリア層４１に対して使用した
材料をバリア層１７９に対して使用することができる。
次いで、銅層１８３を電気めっきによって付着させる。
最終段階として、ＣＭＰプロセスまたは他の平坦化技法
を使用してウェハから余分の銅を除去し、これによって
バイア１６５、トレンチ１６９、バイア１６１およびバ
イア１６３の中の銅を残す。本発明では、ダマシン銅を
用いて製造されたキャパシタを記述したが、ダマシン・
プロセスでワイヤおよびバイアとすることができる任意
の導体または半導体を使用することができる。
【００４３】図３０に示すように、以上のプロセス段階
によってキャパシタ１８５が形成される。キャパシタ１
８５は、下プレート１７１Ａおよび誘電層１７３Ａ、な
らびに金属バリア層１７９Ａと銅層１８３Ａの組合せを
含む上プレートから成る。好ましい実施形態の相互接続
１５５は銅から成り、金属相互接続レベル１５１上の金
属相互接続系統の一部を形成する。チップ１４９のワイ
ヤリングへの相互接続１５５の実際の接続（図示せず）
は、製造中のデバイスのワイヤリング要件によって決ま
る。好ましい実施形態では、相互接続１５５が、部分１
７１Ｂおよび１７１Ｃのところでボトム・プレート１７
１Ａに接続される。キャパシタのボトム・プレートとト
ップ・プレートの短絡を防ぐため、図３０に示したチッ
プ１４９の表面は一般に、絶縁層、例えば厚さ５０ｎｍ
の窒化物または炭化物で不活性化される。別のメタライ
ゼーション・レベルを追加する場合には、層１５７に対
して使用される材料から選択した別の絶縁体を付着させ
る。キャパシタを最終ワイヤリング・レベルに構築する
場合には、酸化物ＳｉＯ2または窒化物ＳｉxＮyＨzが一
般に使用される。キャパシタ１８５のトップ・プレート
は、図１１に関して以前に説明したように表面１８３Ａ
まで達するワイヤおよびバイアを製造することによって
接触させることができる。
によってキャパシタ１８５が形成される。キャパシタ１
８５は、下プレート１７１Ａおよび誘電層１７３Ａ、な
らびに金属バリア層１７９Ａと銅層１８３Ａの組合せを
含む上プレートから成る。好ましい実施形態の相互接続
１５５は銅から成り、金属相互接続レベル１５１上の金
属相互接続系統の一部を形成する。チップ１４９のワイ
ヤリングへの相互接続１５５の実際の接続（図示せず）
は、製造中のデバイスのワイヤリング要件によって決ま
る。好ましい実施形態では、相互接続１５５が、部分１
７１Ｂおよび１７１Ｃのところでボトム・プレート１７
１Ａに接続される。キャパシタのボトム・プレートとト
ップ・プレートの短絡を防ぐため、図３０に示したチッ
プ１４９の表面は一般に、絶縁層、例えば厚さ５０ｎｍ
の窒化物または炭化物で不活性化される。別のメタライ
ゼーション・レベルを追加する場合には、層１５７に対
して使用される材料から選択した別の絶縁体を付着させ
る。キャパシタを最終ワイヤリング・レベルに構築する
場合には、酸化物ＳｉＯ2または窒化物ＳｉxＮyＨzが一
般に使用される。キャパシタ１８５のトップ・プレート
は、図１１に関して以前に説明したように表面１８３Ａ
まで達するワイヤおよびバイアを製造することによって
接触させることができる。
【００４４】キャパシタ１８５をその中に構築する絶縁
層１５７の縦横比は、キャパシタのキャパシタンスが最
大になるように選択することが好ましい。絶縁層１５７
の縦横比とは、バイアの一般的な幅と一般的なバイアま
たはトレンチの深さとの間の比である。この比が約４：
１、すなわち一般的なバイアの幅が０．２ミクロン程
度、一般的なバイアまたはトレンチの深さが約０．８ミ
クロンであることが好ましい。具体的には、前記縦横比
に応じて下プレート１７１Ａ、誘電層１７３Ａおよび上
プレート層１７９Ａ、１８３Ａを図示のように折り畳む
ことによって、キャパシタ１８５の各層の長さ、したが
ってキャパシタのキャパシタンスが最大となり、一方で
キャパシタの「フットプリント」は最小限に抑えられ
る。このことは、チップ１４９の密集領域でキャパシタ
１８５を減結合キャパシタとして使用する予定の場合に
特に有利である。
層１５７の縦横比は、キャパシタのキャパシタンスが最
大になるように選択することが好ましい。絶縁層１５７
の縦横比とは、バイアの一般的な幅と一般的なバイアま
たはトレンチの深さとの間の比である。この比が約４：
１、すなわち一般的なバイアの幅が０．２ミクロン程
度、一般的なバイアまたはトレンチの深さが約０．８ミ
クロンであることが好ましい。具体的には、前記縦横比
に応じて下プレート１７１Ａ、誘電層１７３Ａおよび上
プレート層１７９Ａ、１８３Ａを図示のように折り畳む
ことによって、キャパシタ１８５の各層の長さ、したが
ってキャパシタのキャパシタンスが最大となり、一方で
キャパシタの「フットプリント」は最小限に抑えられ
る。このことは、チップ１４９の密集領域でキャパシタ
１８５を減結合キャパシタとして使用する予定の場合に
特に有利である。
【００４５】バリア層１７１および高比誘電率Ｋ誘電層
１７３は、先に述べたように、（フォトレジストで保護
されていない）ウェハ全体に付着させ、次いでこれをフ
ォトパターニングし、層１７３およびあらゆるＴａまた
はＴａＮバリア材料をエッチングする水性または蒸気性
ＨＦ酸を使用してキャパシタが存在しない領域からエッ
チングすることができる。代替のバリアに対しては、そ
の他の適当なウェットまたはドライ・エッチング技法が
使用可能である。別のオプションとして、応用によって
は、この金属バリアをそのまま残すこともできる。例え
ば、ＴｉＮバリア層１７１およびＳｉＯ2高比誘電率Ｋ
誘電層１７３に対して、非キャパシタ領域をフォトパタ
ーニングし、ＨＦを用いてエッチングすると、ＳｉＯ2
層１７３が除去され、ＴｉＮ層１７１が残る。レジスト
層１７５を剥ぎ取った後、図２９および３０に示すよう
にバリア層１７９およびＣｕ膜１８３を付着させ、平坦
化する。これによって得られる非キャパシタ・トレンチ
およびバイア中の構造はバリア層１７１および１７９を
含む。
１７３は、先に述べたように、（フォトレジストで保護
されていない）ウェハ全体に付着させ、次いでこれをフ
ォトパターニングし、層１７３およびあらゆるＴａまた
はＴａＮバリア材料をエッチングする水性または蒸気性
ＨＦ酸を使用してキャパシタが存在しない領域からエッ
チングすることができる。代替のバリアに対しては、そ
の他の適当なウェットまたはドライ・エッチング技法が
使用可能である。別のオプションとして、応用によって
は、この金属バリアをそのまま残すこともできる。例え
ば、ＴｉＮバリア層１７１およびＳｉＯ2高比誘電率Ｋ
誘電層１７３に対して、非キャパシタ領域をフォトパタ
ーニングし、ＨＦを用いてエッチングすると、ＳｉＯ2
層１７３が除去され、ＴｉＮ層１７１が残る。レジスト
層１７５を剥ぎ取った後、図２９および３０に示すよう
にバリア層１７９およびＣｕ膜１８３を付着させ、平坦
化する。これによって得られる非キャパシタ・トレンチ
およびバイア中の構造はバリア層１７１および１７９を
含む。
【００４６】図２８、３０および３１を参照する。本発
明は、図２６〜３０に示し先に説明したプロセスのわず
かな変形を含む。図２８に示した段階で、フォトレジス
ト１７５によって覆われていない部分の誘電層１７３を
除去するのに加え、フォトレジスト１７５によって覆わ
れていない部分のバリア層１７１を先に説明したプロセ
スを使用して除去するエッチング・プロセスを実施す
る。フォトレジスト１７５を除去した後に、誘電層１７
３の上、バイア１６５の内部、および露出したその他の
表面にバリア層１７９を付着させる。この変形の結果、
キャパシタ構造を含まないバイア１６５'などのバイア
およびトレンチがバリア層１７９'で内張りされ、次い
でこれらに銅１８３'を充てんする。
明は、図２６〜３０に示し先に説明したプロセスのわず
かな変形を含む。図２８に示した段階で、フォトレジス
ト１７５によって覆われていない部分の誘電層１７３を
除去するのに加え、フォトレジスト１７５によって覆わ
れていない部分のバリア層１７１を先に説明したプロセ
スを使用して除去するエッチング・プロセスを実施す
る。フォトレジスト１７５を除去した後に、誘電層１７
３の上、バイア１６５の内部、および露出したその他の
表面にバリア層１７９を付着させる。この変形の結果、
キャパシタ構造を含まないバイア１６５'などのバイア
およびトレンチがバリア層１７９'で内張りされ、次い
でこれらに銅１８３'を充てんする。
【００４７】キャパシタ１８５を形成する代替方法を図
３２および３３に示す。この代替方法の始めの諸段階
は、バリア層１７１および誘電層１７３を付着させる段
階を除き、図２６に示し先に説明したものと全く同じで
ある。
３２および３３に示す。この代替方法の始めの諸段階
は、バリア層１７１および誘電層１７３を付着させる段
階を除き、図２６に示し先に説明したものと全く同じで
ある。
【００４８】図３２を参照する。プロセスの最初の段階
として、絶縁層１５７の上にフォトレジスト層２３５を
付着させ、これをフォトパターニングして、キャパシタ
１８５を形成しない領域２３６を保護する。フォトレジ
スト層２３５が、層１７１および１７３の付着中に必要
な温度に耐える高温レジストまたはポリイミドであるこ
とが好ましい。次の段階で、バイア１６１、１６３の内
部、トレンチ１６９の内部、フォトレジスト層２３５の
上、および隣接したチップ１４９の露出領域の上にバリ
ア層１７１を付着させる。次いで、バリア層１７１の上
に高比誘電率Ｋ誘電層１７３を付着させる。最後に、フ
ォトレジスト層２３５を剥ぎ取る。この剥離プロセスに
よって、フォトレジスト層２３５を覆っている層１７１
および１７３が除去され、図３３に示す構造が得られ
る。
として、絶縁層１５７の上にフォトレジスト層２３５を
付着させ、これをフォトパターニングして、キャパシタ
１８５を形成しない領域２３６を保護する。フォトレジ
スト層２３５が、層１７１および１７３の付着中に必要
な温度に耐える高温レジストまたはポリイミドであるこ
とが好ましい。次の段階で、バイア１６１、１６３の内
部、トレンチ１６９の内部、フォトレジスト層２３５の
上、および隣接したチップ１４９の露出領域の上にバリ
ア層１７１を付着させる。次いで、バリア層１７１の上
に高比誘電率Ｋ誘電層１７３を付着させる。最後に、フ
ォトレジスト層２３５を剥ぎ取る。この剥離プロセスに
よって、フォトレジスト層２３５を覆っている層１７１
および１７３が除去され、図３３に示す構造が得られ
る。
【００４９】その後、図２９および３０に示し先に説明
したプロセス段階に基づいてキャパシタ１８５を形成す
る。図３２および３３に示し説明した代替のプロセス段
階によって得られるキャパシタ１８５は、図２６〜３０
に示し先に説明したプロセス段階によって得られるキャ
パシタと全く同じである。
したプロセス段階に基づいてキャパシタ１８５を形成す
る。図３２および３３に示し説明した代替のプロセス段
階によって得られるキャパシタ１８５は、図２６〜３０
に示し先に説明したプロセス段階によって得られるキャ
パシタと全く同じである。
【００５０】この場合もやはり、図２６〜３０および３
２〜３３に示した本発明の第２のバージョンは特に、銅
デュアル・ダマシン・プロセスでの使用に適合している
が、その他の金属デュアル・ダマシン・プロセスで使用
することもできる。同様に、銅以外の金属を使用する場
合には、上側バリア層１７９を省略し、銅の拡散を必ず
しもブロックしない材料を下側バリア層１７１に対して
使用したほうが望ましいことがある。
２〜３３に示した本発明の第２のバージョンは特に、銅
デュアル・ダマシン・プロセスでの使用に適合している
が、その他の金属デュアル・ダマシン・プロセスで使用
することもできる。同様に、銅以外の金属を使用する場
合には、上側バリア層１７９を省略し、銅の拡散を必ず
しもブロックしない材料を下側バリア層１７１に対して
使用したほうが望ましいことがある。
【００５１】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００５２】（１）半導体デバイス中のダマシン・トレ
ンチに製造されたキャパシタのボトム・プレートに対す
るコンタクト構造であって、 ａ．部分的に延びているが貫通しない開口を有する絶縁
層を備え、前記開口が、前記ボトム・プレートに隣接
し、かつ前記ボトム・プレートから分離されて配置さ
れ、さらに、 ｂ．前記開口の中に配置された第１の導電性相互接続
と、 ｃ．前記ダマシン・トレンチから延び、前記ボトム・プ
レートを前記相互接続に接続するストラップ・コンタク
トを備えるコンタクト構造。 （２）前記絶縁層の上方に配置された相互接続レベルを
さらに含み、前記ストラップ・コンタクトが、前記ボト
ム・プレートおよび前記相互接続レベル中の第２の導電
性相互接続に接続されたストラップを含み、前記第２の
導電性相互接続が前記ストラップを前記第１の導電性相
互接続に接続する、上記（１）に記載のコンタクト構
造。 （３）前記ストラップ・コンタクトが、金属および半導
体から成るグループから選択された導電材料から製作さ
れた、上記（１）に記載のコンタクト構造。 （４）前記ストラップ・コンタクトが導電性銅拡散バリ
ヤ材料から製作された、上記（１）に記載のコンタクト
構造。 （５）前記ストラップ・コンタクトが前記ボトム・プレ
ートの延長部分として形成された、上記（１）に記載の
コンタクト構造。 （６）前記ストラップ・コンタクトと前記ボトム・プレ
ートが共通の導電性バリア層から形成された、上記
（１）に記載のコンタクト構造。 （７）前記第１の相互接続および前記ストラップ・コン
タクトと接触した第１の導電層と、前記第１の導電層に
接触したスタッドをさらに含む、上記（１）に記載のコ
ンタクト構造。 （８）前記第１の導電層と前記ストラップ・コンタクト
が共通の金属層から形成された、上記（７）に記載のコ
ンタクト構造。 （９）前記半導体デバイスが、表面および前記ボトム・
プレートがその中に形成されたダマシン・トレンチを有
する絶縁層を含み、前記ストラップ・コンタクトが、前
記ボトム・プレートから前記絶縁層の前記表面を横切っ
て前記相互接続まで延びる、上記（１）に記載のコンタ
クト構造。 （１０）前記ストラップ・コンタクトを覆う保護層をさ
らに含む、上記（１）に記載のコンタクト構造。 （１１）ａ．部分的に延びているが貫通しない第１およ
び第２の開口が形成された絶縁層と、 ｂ．前記第１の開口の中に少なくとも部分的に配置され
たトップ・プレートと、 ｃ．前記第１の開口の中に少なくとも部分的に配置され
たボトム・プレートと、 ｄ．前記トップ・プレートと前記ボトム・プレートの間
に配置された誘電層と、 ｅ．前記第２の開口の中に配置された第１の導電性相互
接続と、 ｆ．前記ボトム・プレートを前記第１の導電性相互接続
に接続するストラップ・コンタクトを備える半導体デバ
イス中のキャパシタ構造。 （１２）前記絶縁層の上方に配置された相互接続レベル
をさらに含み、前記ストラップが、前記ボトム・プレー
トおよび前記相互接続レベル中の第２の導電性相互接続
に接続された第１の部分を含み、前記相互接続レベル中
の前記第２の導電性相互接続が前記ストラップ・コンタ
クトを前記第１の導電性相互接続に接続する、上記（１
１）に記載の構造。 （１３）前記ストラップ・コンタクトが銅拡散バリア膜
を含む、上記（１１）に記載の構造。 （１４）前記トップ・プレートが銅を含む、上記（１
１）に記載の構造。 （１５）前記ストラップ・コンタクトが前記ボトム・プ
レートの延長部分として形成された、上記（１１）に記
載の構造。 （１６）前記ストラップ・コンタクトと前記ボトム・プ
レートが共通の銅拡散バリア層から形成された、上記
（１１）に記載の構造。 （１７）前記第１の相互接続および前記ストラップ・コ
ンタクトに接触した第１の導電層と、前記第１の導電層
に接触したスタッドをさらに含む、上記（１１）に記載
の構造。 （１８）前記絶縁層が表面を有し、前記ストラップ・コ
ンタクトが、前記ボトム・プレートから前記絶縁層の前
記表面を横切って前記相互接続まで延びる、上記（１
１）に記載の構造。 （１９）前記誘電層が前記ストラップ・コンタクトを覆
う、上記（１０）に記載の構造。 （２０）ａ．トレンチおよび前記トレンチの中に形成さ
れた少なくとも１つのバイアを有する絶縁層と、 ｂ．前記トレンチおよび前記少なくとも１つのバイアを
内張りするボトム・プレートと、 ｃ．前記ボトム・プレートの上方に配置された誘電層
と、 ｄ．前記誘電層の上方に配置されたトップ・プレートを
備える半導体デバイス中のキャパシタ構造。 （２１）前記ボトム・プレートが銅拡散バリア層を含
み、前記トップ・プレートが銅を含む、上記（２０）に
記載の構造。 （２２）前記誘電層と前記トップ・プレートの間に配置
された銅拡散バリア層をさらに含む、上記（２０）に記
載の構造。 （２３）前記ボトム・プレートの下方に配置され、前記
ボトム・プレートに接続された相互接続をさらに含む、
上記（２０）に記載の構造。 （２４）金属相互接続レベルまで製造されたデバイスを
有し、少なくとも１つのバイアおよびトレンチがその中
に形成された絶縁体レベルをその上に有するウェハ上に
キャパシタを形成する方法であって、 ａ．前記少なくとも１つのバイアの中に第１のバリア層
を付着させる段階と、 ｂ．前記少なくとも１つのバイアの中の前記バリア層の
上に誘電材料を付着させる段階と、 ｃ．前記少なくとも１つのバイアの中の前記誘電材料の
上に第２のバリア層を付着させる段階と、 ｄ．前記第２のバリア層の上に金属導体を付着させる段
階含む方法。 （２５）前記段階ｃが、前記第１のバリア層に対するス
トラップ・コンタクトを形成する段階を含む、上記（２
４）に記載の方法。 （２６）前記金属相互接続レベルが相互接続を含み、前
記段階ｃが、前記相互接続に接触した、前記第１のバリ
ア層に対するストラップ・コンタクトを形成する段階を
含む、上記（２４）に記載の方法。 （２７）前記絶縁体レベルが表面を有し、前記ストラッ
プ・コンタクトが前記表面に沿って延びるように形成さ
れる、上記（２６）に記載の方法。 （２８）前記金属相互接続レベルが、相互接続および前
記相互接続と交差したバイアを含み、前記段階ｃが、前
記相互接続に接続された、前記バイア中の前記第１のバ
リア層に対するストラップ・コンタクトを形成する段階
を含む、上記（２４）に記載の方法。 （２９）前記段階ｃで付着させる前記第２のバリア層
が、銅の拡散をブロックする材料および銅シード層を含
む、上記（２４）に記載の方法。 （３０）前記少なくとも１つのバイアが前記トレンチに
隣接し、かつ前記トレンチから分離されており、前記段
階ａが、前記少なくとも１つのバイアと前記トレンチの
中に同時に前記第１のバリア層を付着させる段階を含
む、上記（２４）に記載の方法。 （３１）前記少なくとも１つのバイアが前記トレンチの
内部に配置され、前記段階ａが、前記少なくとも１つの
バイアと前記トレンチの中に同時に前記第１のバリア層
を付着させる段階を含む、上記（２４）に記載の方法。 （３２）前記絶縁体レベルが、前記トレンチの中に配置
された少なくとも１つのバイアを含み、前記段階ａが、
前記少なくとも１つのバイアと前記トレンチの中に同時
に前記第１のバリア層を付着させる段階を含む、上記
（２４）に記載の方法。 （３３）前記少なくとも１つのバイアが前記金属相互接
続レベル中の相互接続と交差し、前記第１のバリア層が
前記相互接続と接触するように付着される、上記（３
２）に記載の方法。 （３４）段階ａで付着される前記第１および第２のバリ
ア層が銅の拡散をブロックし、前記段階ｄで付着される
前記金属導体が銅を含む、上記（２４）に記載の方法。 （３５）前記第１のバリア層、前記誘電材料、前記第２
のバリア層および前記金属導体が前記トレンチの中に付
着され、前記トレンチが、前記諸層が前記トレンチの内
部で折り畳まれるように構成される、上記（２４）に記
載の方法。 （３６）キャパシタを形成しないウェハの領域から、前
記第１のバリア層と前記誘電層のうちの少なくとも一方
を除去する段階をさらに含む、上記（２４）に記載の方
法。 （３７）前記バリア層および前記誘電層を、キャパシタ
を形成するウェハの領域にのみ付着させる、上記（２
４）に記載の方法。 （３８）相互接続および表面を有する金属相互接続レベ
ルまで製造されたデバイスを有するウェハ上にキャパシ
タを形成する方法であって、 ａ．前記金属相互接続レベル上に上面を有する絶縁体を
付着させる段階と、 ｂ．前記絶縁体中に、前記相互接続と交差したバイアお
よび前記バイアに隣接したトレンチを形成する段階と、 ｃ．前記バイアの中および前記トレンチの中にバリア層
を付着させる段階と、 ｄ．前記バリア層の上方に誘電材料を付着させる段階
と、 ｅ．前記誘電材料の上方に金属導体を付着させる段階を
含む方法。 （３９）前記バリア層の前記バイアと前記トレンチの間
の部分が前記絶縁層の前記上面に沿って延びるように前
記段階ｃが実施される、上記（３８）に記載の方法。 （４０）前記金属導体が銅を含み、前記バリア層が銅の
拡散をブロックする、上記（３８）に記載の方法。 （４１）前記絶縁層の下方に配置され、第３の相互接続
を有する金属相互接続レベルをさらに含み、前記第１の
相互接続が前記第３の相互接続に接触した、上記（１）
に記載のコンタクト構造。 （４２）前記絶縁層の下方に配置され、第３の相互接続
を有する金属相互接続レベルをさらに含み、前記第１の
相互接続が前記第３の相互接続に接触した、上記（１
１）に記載の構造。 （４３）前記絶縁層の上方に配置され、第４の相互接続
を含む金属相互接続レベルをさらに含み、前記トップ・
プレートが前記第４の相互接続に接続された、上記（１
１）に記載のコンタクト構造。 （４４）前記絶縁層の下方に配置され、第３の相互接続
を有する金属相互接続レベルをさらに含み、前記ボトム
・プレートが前記第３の相互接続に接触した、上記（２
０）に記載の構造。 （４５）前記絶縁層の上方に配置され、第４の相互接続
を含む金属相互接続レベルをさらに含み、前記トップ・
プレートが前記第４の相互接続に接続された、上記（２
０）に記載のコンタクト構造。
ンチに製造されたキャパシタのボトム・プレートに対す
るコンタクト構造であって、 ａ．部分的に延びているが貫通しない開口を有する絶縁
層を備え、前記開口が、前記ボトム・プレートに隣接
し、かつ前記ボトム・プレートから分離されて配置さ
れ、さらに、 ｂ．前記開口の中に配置された第１の導電性相互接続
と、 ｃ．前記ダマシン・トレンチから延び、前記ボトム・プ
レートを前記相互接続に接続するストラップ・コンタク
トを備えるコンタクト構造。 （２）前記絶縁層の上方に配置された相互接続レベルを
さらに含み、前記ストラップ・コンタクトが、前記ボト
ム・プレートおよび前記相互接続レベル中の第２の導電
性相互接続に接続されたストラップを含み、前記第２の
導電性相互接続が前記ストラップを前記第１の導電性相
互接続に接続する、上記（１）に記載のコンタクト構
造。 （３）前記ストラップ・コンタクトが、金属および半導
体から成るグループから選択された導電材料から製作さ
れた、上記（１）に記載のコンタクト構造。 （４）前記ストラップ・コンタクトが導電性銅拡散バリ
ヤ材料から製作された、上記（１）に記載のコンタクト
構造。 （５）前記ストラップ・コンタクトが前記ボトム・プレ
ートの延長部分として形成された、上記（１）に記載の
コンタクト構造。 （６）前記ストラップ・コンタクトと前記ボトム・プレ
ートが共通の導電性バリア層から形成された、上記
（１）に記載のコンタクト構造。 （７）前記第１の相互接続および前記ストラップ・コン
タクトと接触した第１の導電層と、前記第１の導電層に
接触したスタッドをさらに含む、上記（１）に記載のコ
ンタクト構造。 （８）前記第１の導電層と前記ストラップ・コンタクト
が共通の金属層から形成された、上記（７）に記載のコ
ンタクト構造。 （９）前記半導体デバイスが、表面および前記ボトム・
プレートがその中に形成されたダマシン・トレンチを有
する絶縁層を含み、前記ストラップ・コンタクトが、前
記ボトム・プレートから前記絶縁層の前記表面を横切っ
て前記相互接続まで延びる、上記（１）に記載のコンタ
クト構造。 （１０）前記ストラップ・コンタクトを覆う保護層をさ
らに含む、上記（１）に記載のコンタクト構造。 （１１）ａ．部分的に延びているが貫通しない第１およ
び第２の開口が形成された絶縁層と、 ｂ．前記第１の開口の中に少なくとも部分的に配置され
たトップ・プレートと、 ｃ．前記第１の開口の中に少なくとも部分的に配置され
たボトム・プレートと、 ｄ．前記トップ・プレートと前記ボトム・プレートの間
に配置された誘電層と、 ｅ．前記第２の開口の中に配置された第１の導電性相互
接続と、 ｆ．前記ボトム・プレートを前記第１の導電性相互接続
に接続するストラップ・コンタクトを備える半導体デバ
イス中のキャパシタ構造。 （１２）前記絶縁層の上方に配置された相互接続レベル
をさらに含み、前記ストラップが、前記ボトム・プレー
トおよび前記相互接続レベル中の第２の導電性相互接続
に接続された第１の部分を含み、前記相互接続レベル中
の前記第２の導電性相互接続が前記ストラップ・コンタ
クトを前記第１の導電性相互接続に接続する、上記（１
１）に記載の構造。 （１３）前記ストラップ・コンタクトが銅拡散バリア膜
を含む、上記（１１）に記載の構造。 （１４）前記トップ・プレートが銅を含む、上記（１
１）に記載の構造。 （１５）前記ストラップ・コンタクトが前記ボトム・プ
レートの延長部分として形成された、上記（１１）に記
載の構造。 （１６）前記ストラップ・コンタクトと前記ボトム・プ
レートが共通の銅拡散バリア層から形成された、上記
（１１）に記載の構造。 （１７）前記第１の相互接続および前記ストラップ・コ
ンタクトに接触した第１の導電層と、前記第１の導電層
に接触したスタッドをさらに含む、上記（１１）に記載
の構造。 （１８）前記絶縁層が表面を有し、前記ストラップ・コ
ンタクトが、前記ボトム・プレートから前記絶縁層の前
記表面を横切って前記相互接続まで延びる、上記（１
１）に記載の構造。 （１９）前記誘電層が前記ストラップ・コンタクトを覆
う、上記（１０）に記載の構造。 （２０）ａ．トレンチおよび前記トレンチの中に形成さ
れた少なくとも１つのバイアを有する絶縁層と、 ｂ．前記トレンチおよび前記少なくとも１つのバイアを
内張りするボトム・プレートと、 ｃ．前記ボトム・プレートの上方に配置された誘電層
と、 ｄ．前記誘電層の上方に配置されたトップ・プレートを
備える半導体デバイス中のキャパシタ構造。 （２１）前記ボトム・プレートが銅拡散バリア層を含
み、前記トップ・プレートが銅を含む、上記（２０）に
記載の構造。 （２２）前記誘電層と前記トップ・プレートの間に配置
された銅拡散バリア層をさらに含む、上記（２０）に記
載の構造。 （２３）前記ボトム・プレートの下方に配置され、前記
ボトム・プレートに接続された相互接続をさらに含む、
上記（２０）に記載の構造。 （２４）金属相互接続レベルまで製造されたデバイスを
有し、少なくとも１つのバイアおよびトレンチがその中
に形成された絶縁体レベルをその上に有するウェハ上に
キャパシタを形成する方法であって、 ａ．前記少なくとも１つのバイアの中に第１のバリア層
を付着させる段階と、 ｂ．前記少なくとも１つのバイアの中の前記バリア層の
上に誘電材料を付着させる段階と、 ｃ．前記少なくとも１つのバイアの中の前記誘電材料の
上に第２のバリア層を付着させる段階と、 ｄ．前記第２のバリア層の上に金属導体を付着させる段
階含む方法。 （２５）前記段階ｃが、前記第１のバリア層に対するス
トラップ・コンタクトを形成する段階を含む、上記（２
４）に記載の方法。 （２６）前記金属相互接続レベルが相互接続を含み、前
記段階ｃが、前記相互接続に接触した、前記第１のバリ
ア層に対するストラップ・コンタクトを形成する段階を
含む、上記（２４）に記載の方法。 （２７）前記絶縁体レベルが表面を有し、前記ストラッ
プ・コンタクトが前記表面に沿って延びるように形成さ
れる、上記（２６）に記載の方法。 （２８）前記金属相互接続レベルが、相互接続および前
記相互接続と交差したバイアを含み、前記段階ｃが、前
記相互接続に接続された、前記バイア中の前記第１のバ
リア層に対するストラップ・コンタクトを形成する段階
を含む、上記（２４）に記載の方法。 （２９）前記段階ｃで付着させる前記第２のバリア層
が、銅の拡散をブロックする材料および銅シード層を含
む、上記（２４）に記載の方法。 （３０）前記少なくとも１つのバイアが前記トレンチに
隣接し、かつ前記トレンチから分離されており、前記段
階ａが、前記少なくとも１つのバイアと前記トレンチの
中に同時に前記第１のバリア層を付着させる段階を含
む、上記（２４）に記載の方法。 （３１）前記少なくとも１つのバイアが前記トレンチの
内部に配置され、前記段階ａが、前記少なくとも１つの
バイアと前記トレンチの中に同時に前記第１のバリア層
を付着させる段階を含む、上記（２４）に記載の方法。 （３２）前記絶縁体レベルが、前記トレンチの中に配置
された少なくとも１つのバイアを含み、前記段階ａが、
前記少なくとも１つのバイアと前記トレンチの中に同時
に前記第１のバリア層を付着させる段階を含む、上記
（２４）に記載の方法。 （３３）前記少なくとも１つのバイアが前記金属相互接
続レベル中の相互接続と交差し、前記第１のバリア層が
前記相互接続と接触するように付着される、上記（３
２）に記載の方法。 （３４）段階ａで付着される前記第１および第２のバリ
ア層が銅の拡散をブロックし、前記段階ｄで付着される
前記金属導体が銅を含む、上記（２４）に記載の方法。 （３５）前記第１のバリア層、前記誘電材料、前記第２
のバリア層および前記金属導体が前記トレンチの中に付
着され、前記トレンチが、前記諸層が前記トレンチの内
部で折り畳まれるように構成される、上記（２４）に記
載の方法。 （３６）キャパシタを形成しないウェハの領域から、前
記第１のバリア層と前記誘電層のうちの少なくとも一方
を除去する段階をさらに含む、上記（２４）に記載の方
法。 （３７）前記バリア層および前記誘電層を、キャパシタ
を形成するウェハの領域にのみ付着させる、上記（２
４）に記載の方法。 （３８）相互接続および表面を有する金属相互接続レベ
ルまで製造されたデバイスを有するウェハ上にキャパシ
タを形成する方法であって、 ａ．前記金属相互接続レベル上に上面を有する絶縁体を
付着させる段階と、 ｂ．前記絶縁体中に、前記相互接続と交差したバイアお
よび前記バイアに隣接したトレンチを形成する段階と、 ｃ．前記バイアの中および前記トレンチの中にバリア層
を付着させる段階と、 ｄ．前記バリア層の上方に誘電材料を付着させる段階
と、 ｅ．前記誘電材料の上方に金属導体を付着させる段階を
含む方法。 （３９）前記バリア層の前記バイアと前記トレンチの間
の部分が前記絶縁層の前記上面に沿って延びるように前
記段階ｃが実施される、上記（３８）に記載の方法。 （４０）前記金属導体が銅を含み、前記バリア層が銅の
拡散をブロックする、上記（３８）に記載の方法。 （４１）前記絶縁層の下方に配置され、第３の相互接続
を有する金属相互接続レベルをさらに含み、前記第１の
相互接続が前記第３の相互接続に接触した、上記（１）
に記載のコンタクト構造。 （４２）前記絶縁層の下方に配置され、第３の相互接続
を有する金属相互接続レベルをさらに含み、前記第１の
相互接続が前記第３の相互接続に接触した、上記（１
１）に記載の構造。 （４３）前記絶縁層の上方に配置され、第４の相互接続
を含む金属相互接続レベルをさらに含み、前記トップ・
プレートが前記第４の相互接続に接続された、上記（１
１）に記載のコンタクト構造。 （４４）前記絶縁層の下方に配置され、第３の相互接続
を有する金属相互接続レベルをさらに含み、前記ボトム
・プレートが前記第３の相互接続に接触した、上記（２
０）に記載の構造。 （４５）前記絶縁層の上方に配置され、第４の相互接続
を含む金属相互接続レベルをさらに含み、前記トップ・
プレートが前記第４の相互接続に接続された、上記（２
０）に記載のコンタクト構造。
【図１】半導体デバイス中にキャパシタを製造する方法
の一実施形態の最初の段階の断面図である。
の一実施形態の最初の段階の断面図である。
【図２】半導体デバイス中にキャパシタを製造する方法
の一実施形態の図１に続く段階の断面図である。
の一実施形態の図１に続く段階の断面図である。
【図３】半導体デバイス中にキャパシタを製造する方法
の一実施形態の図２に続く段階の断面図である。
の一実施形態の図２に続く段階の断面図である。
【図４】半導体デバイス中にキャパシタを製造する方法
の一実施形態の図３に続く段階の断面図である。
の一実施形態の図３に続く段階の断面図である。
【図５】半導体デバイス中にキャパシタを製造する方法
の一実施形態の図４に続く段階の断面図である。
の一実施形態の図４に続く段階の断面図である。
【図６】半導体デバイス中にキャパシタを製造する方法
の一実施形態の図５に続く段階の断面図である。
の一実施形態の図５に続く段階の断面図である。
【図７】半導体デバイス中にキャパシタを製造する方法
の一実施形態の図６に続く段階の断面図である。
の一実施形態の図６に続く段階の断面図である。
【図８】半導体デバイス中にキャパシタを製造する方法
の一実施形態の図７に続く段階の断面図である。
の一実施形態の図７に続く段階の断面図である。
【図９】半導体デバイス中にキャパシタを製造する方法
の一実施形態の図８に続く段階の断面図である。
の一実施形態の図８に続く段階の断面図である。
【図１０】半導体デバイス中にキャパシタを製造する方
法の一実施形態の図９に続く段階の断面図である。
法の一実施形態の図９に続く段階の断面図である。
【図１１】半導体デバイス中にキャパシタを製造する方
法の一実施形態の図１０に続く段階の断面図である。
法の一実施形態の図１０に続く段階の断面図である。
【図１２】図１〜１１に示した方法のわずかな変形を示
す以外、図１１と同様の図である。
す以外、図１１と同様の図である。
【図１３】半導体デバイス中にキャパシタを製造する方
法の他の実施形態の最初の段階の断面図である。
法の他の実施形態の最初の段階の断面図である。
【図１４】半導体デバイス中にキャパシタを製造する方
法の他の実施形態の図１３に続く段階の断面図である。
法の他の実施形態の図１３に続く段階の断面図である。
【図１５】半導体デバイス中にキャパシタを製造する方
法の他の実施形態の図１４に続く段階の断面図である。
法の他の実施形態の図１４に続く段階の断面図である。
【図１６】半導体デバイス中にキャパシタを製造する方
法の他の実施形態の図１５に続く段階の断面図である。
法の他の実施形態の図１５に続く段階の断面図である。
【図１７】半導体デバイス中にキャパシタを製造する方
法の他の実施形態の図１６に続く段階の断面図である。
法の他の実施形態の図１６に続く段階の断面図である。
【図１８】半導体デバイス中にキャパシタを製造する方
法の他の実施形態の図１７に続く段階の断面図である。
法の他の実施形態の図１７に続く段階の断面図である。
【図１９】半導体デバイス中にキャパシタを製造する方
法の他の実施形態の図１８に続く段階の断面図である。
法の他の実施形態の図１８に続く段階の断面図である。
【図２０】図１４で図２０よりも大きな開口が形成され
る以外、図１４と同一の図である。
る以外、図１４と同一の図である。
【図２１】図１４で図２０よりも大きな開口が形成され
る以外、図１５と同一の図である。
る以外、図１５と同一の図である。
【図２２】図１４で図２０よりも大きな開口が形成され
る以外、図１６と同一の図である。
る以外、図１６と同一の図である。
【図２３】図１４で図２０よりも大きな開口が形成され
る以外、図１７と同一の図である。
る以外、図１７と同一の図である。
【図２４】図１４で図２０よりも大きな開口が形成され
る以外、図１８と同一の図である。
る以外、図１８と同一の図である。
【図２５】図１４で図２０よりも大きな開口が形成され
る以外、図１９と同一の図である。
る以外、図１９と同一の図である。
【図２６】半導体デバイス中にキャパシタを製造する方
法の他の実施形態の最初の段階の断面図である。
法の他の実施形態の最初の段階の断面図である。
【図２７】半導体デバイス中にキャパシタを製造する方
法の他の実施形態の図２６に続く段階の断面図である。
法の他の実施形態の図２６に続く段階の断面図である。
【図２８】半導体デバイス中にキャパシタを製造する方
法の他の実施形態の図２７に続く段階の断面図である。
法の他の実施形態の図２７に続く段階の断面図である。
【図２９】半導体デバイス中にキャパシタを製造する方
法の他の実施形態の図２８に続く段階の断面図である。
法の他の実施形態の図２８に続く段階の断面図である。
【図３０】半導体デバイス中にキャパシタを製造する方
法の他の実施形態の図２９に続く段階の断面図である。
法の他の実施形態の図２９に続く段階の断面図である。
【図３１】非キャパシタ・バイア中に形成されるバリア
層が１層だけである以外は、図３０と同様の図である。
層が１層だけである以外は、図３０と同様の図である。
【図３２】図２６〜３０に示した方法のいくつかの段階
の変形の最初の段階を示す断面図である。
の変形の最初の段階を示す断面図である。
【図３３】図２６〜３０に示した方法のいくつかの段階
の変形の図３２に続く段階を示す断面図である。
の変形の図３２に続く段階を示す断面図である。
１９ チップ ２１ 金属相互接続レベル ２２ 絶縁体 ２３ 金属相互接続 ２５ 金属相互接続 ２７ 平面誘電層 ２９ 絶縁層 ３５ キャパシタ・トレンチ ３７ ワイヤ開口 ３９ ワイヤ／バイア ４０ バイア ４１ 導電性バリア層 ４１Ａ ストラップ部分 ４１Ｂ 下プレート部分 ４１Ｃ バイア・ライナ部分 ４３ 厚い銅層 ４３Ａ 銅層 ４３Ｂ 銅層（銅スタッド） ４３Ｃ 銅層 ４５ 開口 ４７ フォトレジスト層 ４９ キャパシタ誘電層 ４９Ａ 誘電層部分 ５１ 第２のバリア層 ５１Ａ 第２のバリア層 ５３ 厚い銅層 ５５ 上側銅プレート ５６ 開口 ５７ フォトレジスト層 ５７Ａ フォトレジスト部分 ６０ キャパシタ ６５ メタライゼーション層（金属相互接続レベル） ７３ 絶縁層 ７５ 垂直相互接続 ７７ 垂直相互接続 ７９' 相互接続 ９１ チップ ９３ 金属相互接続レベル ９５ 絶縁層 ９７ 金属相互接続 ９９ 金属相互接続 １００ 平面絶縁層 １０１ キャパシタ開口 １０２ ワイヤ開口 １０３ ワイヤ開口 １０５ バイア １０７ バイア １１１ バリア層 １１１Ａ 下プレート １１１Ｂ ストラップ・コンタクト １１１Ｃ バリア層部分 １１３ 厚い銅層 １１５ フォトレジスト層 １１６ 開口 １１７ 開口 １１７Ａ 開口域 １１７Ｂ 開口域 １１９ 高Ｋキャパシタ誘電層 １１９Ａ ストラップ・カバー部分 １２１ バリア層 １２１Ａ 上部バリア層部分 １２１Ｂ 上部バリア層部分 １２１Ｃ 上部バリア層部分 １２３ 厚い銅層 １２３Ａ トップ・プレート １２４ キャパシタ／ストラップ接続領域 １２５ ワイヤリング・バイア領域 １２６ キャパシタ １４９ 半導体チップ １５１ 金属相互接続レベル １５２ 絶縁層 １５３ ダマシン銅相互接続 １５５ ダマシン銅相互接続 １５６ 絶縁体銅拡散バリア層 １５７ 絶縁層 １６１ バイア １６３ バイア １６５ バイア １６９ トレンチ １７１ バリア層 １７１Ａ ボトム・プレート １７１Ｂ ボトム・プレート部分 １７１Ｃ ボトム・プレート部分 １７３ 誘電層 １７３Ａ 誘電層 １７５ 第３のフォトレジスト層 １７９ バリア層 １７９Ａ 金属バリア層（上プレート） １８３ 銅層 １８３Ａ 銅層（上プレート） １８５ キャパシタ ２３５ フォトレジスト層 ２３６ 非キャパシタ領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・エム・ゲフケン アメリカ合衆国05401 バーモント州バー リントン クレセント・ビーチ・ドライブ 145 (72)発明者 アンソニー・ケイ・スタンパー アメリカ合衆国05495 バーモント州ウィ リストン エヴァーグリーン・ドライブ 46 (72)発明者 スティーブン・エイ・セント・オンゲ アメリカ合衆国05446 バーモント州コル チェスター プア・ファーム・ロード 94
Claims (45)
- 【請求項１】半導体デバイス中のダマシン・トレンチに
製造されたキャパシタのボトム・プレートに対するコン
タクト構造であって、 ａ．部分的に延びているが貫通しない開口を有する絶縁
層を備え、 前記開口が、前記ボトム・プレートに隣接し、かつ前記
ボトム・プレートから分離されて配置され、 さらに、 ｂ．前記開口の中に配置された第１の導電性相互接続
と、 ｃ．前記ダマシン・トレンチから延び、前記ボトム・プ
レートを前記相互接続に接続するストラップ・コンタク
トを備えるコンタクト構造。 - 【請求項２】前記絶縁層の上方に配置された相互接続レ
ベルをさらに含み、前記ストラップ・コンタクトが、前
記ボトム・プレートおよび前記相互接続レベル中の第２
の導電性相互接続に接続されたストラップを含み、前記
第２の導電性相互接続が前記ストラップを前記第１の導
電性相互接続に接続する、請求項１に記載のコンタクト
構造。 - 【請求項３】前記ストラップ・コンタクトが、金属およ
び半導体から成るグループから選択された導電材料から
製作された、請求項１に記載のコンタクト構造。 - 【請求項４】前記ストラップ・コンタクトが導電性銅拡
散バリヤ材料から製作された、請求項１に記載のコンタ
クト構造。 - 【請求項５】前記ストラップ・コンタクトが前記ボトム
・プレートの延長部分として形成された、請求項１に記
載のコンタクト構造。 - 【請求項６】前記ストラップ・コンタクトと前記ボトム
・プレートが共通の導電性バリア層から形成された、請
求項１に記載のコンタクト構造。 - 【請求項７】前記第１の相互接続および前記ストラップ
・コンタクトと接触した第１の導電層と、前記第１の導
電層に接触したスタッドをさらに含む、請求項１に記載
のコンタクト構造。 - 【請求項８】前記第１の導電層と前記ストラップ・コン
タクトが共通の金属層から形成された、請求項７に記載
のコンタクト構造。 - 【請求項９】前記半導体デバイスが、表面および前記ボ
トム・プレートがその中に形成されたダマシン・トレン
チを有する絶縁層を含み、前記ストラップ・コンタクト
が、前記ボトム・プレートから前記絶縁層の前記表面を
横切って前記相互接続まで延びる、請求項１に記載のコ
ンタクト構造。 - 【請求項１０】前記ストラップ・コンタクトを覆う保護
層をさらに含む、請求項１に記載のコンタクト構造。 - 【請求項１１】ａ．部分的に延びているが貫通しない第
１および第２の開口が形成された絶縁層と、 ｂ．前記第１の開口の中に少なくとも部分的に配置され
たトップ・プレートと、 ｃ．前記第１の開口の中に少なくとも部分的に配置され
たボトム・プレートと、 ｄ．前記トップ・プレートと前記ボトム・プレートの間
に配置された誘電層と、 ｅ．前記第２の開口の中に配置された第１の導電性相互
接続と、 ｆ．前記ボトム・プレートを前記第１の導電性相互接続
に接続するストラップ・コンタクトを備える半導体デバ
イス中のキャパシタ構造。 - 【請求項１２】前記絶縁層の上方に配置された相互接続
レベルをさらに含み、前記ストラップが、前記ボトム・
プレートおよび前記相互接続レベル中の第２の導電性相
互接続に接続された第１の部分を含み、前記相互接続レ
ベル中の前記第２の導電性相互接続が前記ストラップ・
コンタクトを前記第１の導電性相互接続に接続する、請
求項１１に記載の構造。 - 【請求項１３】前記ストラップ・コンタクトが銅拡散バ
リア膜を含む、請求項１１に記載の構造。 - 【請求項１４】前記トップ・プレートが銅を含む、請求
項１１に記載の構造。 - 【請求項１５】前記ストラップ・コンタクトが前記ボト
ム・プレートの延長部分として形成された、請求項１１
に記載の構造。 - 【請求項１６】前記ストラップ・コンタクトと前記ボト
ム・プレートが共通の銅拡散バリア層から形成された、
請求項１１に記載の構造。 - 【請求項１７】前記第１の相互接続および前記ストラッ
プ・コンタクトに接触した第１の導電層と、前記第１の
導電層に接触したスタッドをさらに含む、請求項１１に
記載の構造。 - 【請求項１８】前記絶縁層が表面を有し、前記ストラッ
プ・コンタクトが、前記ボトム・プレートから前記絶縁
層の前記表面を横切って前記相互接続まで延びる、請求
項１１に記載の構造。 - 【請求項１９】前記誘電層が前記ストラップ・コンタク
トを覆う、請求項１０に記載の構造。 - 【請求項２０】ａ．トレンチおよび前記トレンチの中に
形成された少なくとも１つのバイアを有する絶縁層と、 ｂ．前記トレンチおよび前記少なくとも１つのバイアを
内張りするボトム・プレートと、 ｃ．前記ボトム・プレートの上方に配置された誘電層
と、 ｄ．前記誘電層の上方に配置されたトップ・プレートを
備える半導体デバイス中のキャパシタ構造。 - 【請求項２１】前記ボトム・プレートが銅拡散バリア層
を含み、前記トップ・プレートが銅を含む、請求項２０
に記載の構造。 - 【請求項２２】前記誘電層と前記トップ・プレートの間
に配置された銅拡散バリア層をさらに含む、請求項２０
に記載の構造。 - 【請求項２３】前記ボトム・プレートの下方に配置さ
れ、前記ボトム・プレートに接続された相互接続をさら
に含む、請求項２０に記載の構造。 - 【請求項２４】金属相互接続レベルまで製造されたデバ
イスを有し、少なくとも１つのバイアおよびトレンチが
その中に形成された絶縁体レベルをその上に有するウェ
ハ上にキャパシタを形成する方法であって、 ａ．前記少なくとも１つのバイアの中に第１のバリア層
を付着させる段階と、 ｂ．前記少なくとも１つのバイアの中の前記バリア層の
上に誘電材料を付着させる段階と、 ｃ．前記少なくとも１つのバイアの中の前記誘電材料の
上に第２のバリア層を付着させる段階と、 ｄ．前記第２のバリア層の上に金属導体を付着させる段
階含む方法。 - 【請求項２５】前記段階ｃが、前記第１のバリア層に対
するストラップ・コンタクトを形成する段階を含む、請
求項２４に記載の方法。 - 【請求項２６】前記金属相互接続レベルが相互接続を含
み、前記段階ｃが、前記相互接続に接触した、前記第１
のバリア層に対するストラップ・コンタクトを形成する
段階を含む、請求項２４に記載の方法。 - 【請求項２７】前記絶縁体レベルが表面を有し、前記ス
トラップ・コンタクトが前記表面に沿って延びるように
形成される、請求項２６に記載の方法。 - 【請求項２８】前記金属相互接続レベルが、相互接続お
よび前記相互接続と交差したバイアを含み、前記段階ｃ
が、前記相互接続に接続された、前記バイア中の前記第
１のバリア層に対するストラップ・コンタクトを形成す
る段階を含む、請求項２４に記載の方法。 - 【請求項２９】前記段階ｃで付着させる前記第２のバリ
ア層が、銅の拡散をブロックする材料および銅シード層
を含む、請求項２４に記載の方法。 - 【請求項３０】前記少なくとも１つのバイアが前記トレ
ンチに隣接し、かつ前記トレンチから分離されており、
前記段階ａが、前記少なくとも１つのバイアと前記トレ
ンチの中に同時に前記第１のバリア層を付着させる段階
を含む、請求項２４に記載の方法。 - 【請求項３１】前記少なくとも１つのバイアが前記トレ
ンチの内部に配置され、前記段階ａが、前記少なくとも
１つのバイアと前記トレンチの中に同時に前記第１のバ
リア層を付着させる段階を含む、請求項２４に記載の方
法。 - 【請求項３２】前記絶縁体レベルが、前記トレンチの中
に配置された少なくとも１つのバイアを含み、前記段階
ａが、前記少なくとも１つのバイアと前記トレンチの中
に同時に前記第１のバリア層を付着させる段階を含む、
請求項２４に記載の方法。 - 【請求項３３】前記少なくとも１つのバイアが前記金属
相互接続レベル中の相互接続と交差し、前記第１のバリ
ア層が前記相互接続と接触するように付着される、請求
項３２に記載の方法。 - 【請求項３４】段階ａで付着される前記第１および第２
のバリア層が銅の拡散をブロックし、前記段階ｄで付着
される前記金属導体が銅を含む、請求項２４に記載の方
法。 - 【請求項３５】前記第１のバリア層、前記誘電材料、前
記第２のバリア層および前記金属導体が前記トレンチの
中に付着され、前記トレンチが、前記諸層が前記トレン
チの内部で折り畳まれるように構成される、請求項２４
に記載の方法。 - 【請求項３６】キャパシタを形成しないウェハの領域か
ら、前記第１のバリア層と前記誘電層のうちの少なくと
も一方を除去する段階をさらに含む、請求項２４に記載
の方法。 - 【請求項３７】前記バリア層および前記誘電層を、キャ
パシタを形成するウェハの領域にのみ付着させる、請求
項２４に記載の方法。 - 【請求項３８】相互接続および表面を有する金属相互接
続レベルまで製造されたデバイスを有するウェハ上にキ
ャパシタを形成する方法であって、 ａ．前記金属相互接続レベル上に上面を有する絶縁体を
付着させる段階と、 ｂ．前記絶縁体中に、前記相互接続と交差したバイアお
よび前記バイアに隣接したトレンチを形成する段階と、 ｃ．前記バイアの中および前記トレンチの中にバリア層
を付着させる段階と、 ｄ．前記バリア層の上方に誘電材料を付着させる段階
と、 ｅ．前記誘電材料の上方に金属導体を付着させる段階を
含む方法。 - 【請求項３９】前記バリア層の前記バイアと前記トレン
チの間の部分が前記絶縁層の前記上面に沿って延びるよ
うに前記段階ｃが実施される、請求項３８に記載の方
法。 - 【請求項４０】前記金属導体が銅を含み、前記バリア層
が銅の拡散をブロックする、請求項３８に記載の方法。 - 【請求項４１】前記絶縁層の下方に配置され、第３の相
互接続を有する金属相互接続レベルをさらに含み、前記
第１の相互接続が前記第３の相互接続に接触した、請求
項１に記載のコンタクト構造。 - 【請求項４２】前記絶縁層の下方に配置され、第３の相
互接続を有する金属相互接続レベルをさらに含み、前記
第１の相互接続が前記第３の相互接続に接触した、請求
項１１に記載の構造。 - 【請求項４３】前記絶縁層の上方に配置され、第４の相
互接続を含む金属相互接続レベルをさらに含み、前記ト
ップ・プレートが前記第４の相互接続に接続された、請
求項１１に記載のコンタクト構造。 - 【請求項４４】前記絶縁層の下方に配置され、第３の相
互接続を有する金属相互接続レベルをさらに含み、前記
ボトム・プレートが前記第３の相互接続に接触した、請
求項２０に記載の構造。 - 【請求項４５】前記絶縁層の上方に配置され、第４の相
互接続を含む金属相互接続レベルをさらに含み、前記ト
ップ・プレートが前記第４の相互接続に接続された、請
求項２０に記載のコンタクト構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/540,737 US6452251B1 (en) | 2000-03-31 | 2000-03-31 | Damascene metal capacitor |
| US09/540737 | 2000-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001313373A true JP2001313373A (ja) | 2001-11-09 |
| JP3870031B2 JP3870031B2 (ja) | 2007-01-17 |
Family
ID=24156723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001098235A Expired - Fee Related JP3870031B2 (ja) | 2000-03-31 | 2001-03-30 | キャパシタ構造およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6452251B1 (ja) |
| JP (1) | JP3870031B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2390223B (en) * | 2002-06-25 | 2005-11-02 | Agere Systems Inc | A capacitor for a semiconductor device and method for fabrication therefor |
| JP2007059761A (ja) * | 2005-08-26 | 2007-03-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US7226517B2 (en) | 2004-01-30 | 2007-06-05 | Paul Lane | Method of surfacing a substrate |
| US7232736B2 (en) | 2001-12-05 | 2007-06-19 | Samsung Electronics, Co., Ltd. | Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same |
| CN100345297C (zh) * | 2002-05-17 | 2007-10-24 | 联华电子股份有限公司 | 用于逻辑集成电路的嵌入式电容结构 |
| JP2008537335A (ja) * | 2005-04-15 | 2008-09-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｍｉｍキャパシタおよびその製造方法 |
| JP2008300676A (ja) * | 2007-05-31 | 2008-12-11 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| KR100988446B1 (ko) | 2002-09-30 | 2010-10-18 | 에이저 시스템즈 인크 | 캐패시터 구조 및 이를 듀얼 다마신 공정으로 제조하는 방법 |
| WO2013054739A1 (ja) * | 2011-10-12 | 2013-04-18 | ソニー株式会社 | 半導体装置の製造方法、及び、半導体装置 |
| KR20200008660A (ko) * | 2017-06-15 | 2020-01-28 | 어플라이드 머티어리얼스, 인코포레이티드 | 3d mim 커패시터 패키지 처리를 위한 방법들 및 장치 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498364B1 (en) * | 2000-01-21 | 2002-12-24 | Agere Systems Inc. | Capacitor for integration with copper damascene processes |
| FR2813145B1 (fr) * | 2000-08-18 | 2002-11-29 | St Microelectronics Sa | Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant |
| US6617208B2 (en) * | 2000-08-18 | 2003-09-09 | Texas Instruments Incorporated | High capacitance damascene capacitors |
| KR100738774B1 (ko) * | 2000-08-28 | 2007-07-12 | 제이에스알 가부시끼가이샤 | 화학 기계 연마 스토퍼막, 그의 제조 방법 및 화학 기계연마 방법 |
| KR100531419B1 (ko) * | 2001-06-12 | 2005-11-28 | 주식회사 하이닉스반도체 | 반도체소자 및 그의 제조방법 |
| US20040009640A1 (en) * | 2001-08-17 | 2004-01-15 | Mukul Saran | High capacitance damascene capacitors |
| US6746914B2 (en) * | 2002-05-07 | 2004-06-08 | Chartered Semiconductor Manufacturing Ltd. | Metal sandwich structure for MIM capacitor onto dual damascene |
| KR100480891B1 (ko) * | 2002-05-16 | 2005-04-07 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리배선 형성방법 |
| US6750115B1 (en) * | 2002-11-25 | 2004-06-15 | Infineon Technologies Ag | Method for generating alignment marks for manufacturing MIM capacitors |
| US6911378B2 (en) * | 2003-06-24 | 2005-06-28 | International Business Machines Corporation | Stabilization of fluorine-containing dielectric materials in a metal insulator wiring structure |
| JP2005142453A (ja) * | 2003-11-10 | 2005-06-02 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| US7759251B2 (en) * | 2004-06-03 | 2010-07-20 | Tel Epion Corporation | Dual damascene integration structure and method for forming improved dual damascene integration structure |
| JP2005347510A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR100641070B1 (ko) * | 2004-07-06 | 2006-10-31 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US7514725B2 (en) * | 2004-11-30 | 2009-04-07 | Spire Corporation | Nanophotovoltaic devices |
| JP2006269800A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 半導体装置 |
| US7629690B2 (en) * | 2005-12-05 | 2009-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual damascene process without an etch stop layer |
| JP5055768B2 (ja) * | 2006-01-16 | 2012-10-24 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| WO2009122496A1 (ja) * | 2008-03-31 | 2009-10-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US8293634B2 (en) * | 2008-08-07 | 2012-10-23 | International Business Machines Corporation | Structures and methods for improving solder bump connections in semiconductor devices |
| US8101494B2 (en) | 2008-08-14 | 2012-01-24 | International Business Machines Corporation | Structure, design structure and method of manufacturing a structure having VIAS and high density capacitors |
| US8125013B2 (en) * | 2008-08-14 | 2012-02-28 | International Business Machines Corporation | Structure, design structure and method of manufacturing a structure having VIAS and high density capacitors |
| US8461683B2 (en) * | 2011-04-01 | 2013-06-11 | Intel Corporation | Self-forming, self-aligned barriers for back-end interconnects and methods of making same |
| US20130328167A1 (en) * | 2012-06-06 | 2013-12-12 | International Business Machines Corporation | Self-aligned metal-insulator-metal (mim) capacitor |
| US9577025B2 (en) * | 2014-01-31 | 2017-02-21 | Qualcomm Incorporated | Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device |
| US9716035B2 (en) * | 2014-06-20 | 2017-07-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combination interconnect structure and methods of forming same |
| US10566414B2 (en) * | 2016-09-01 | 2020-02-18 | International Business Machines Corporation | BEOL capacitor through airgap metallization |
| US10354948B2 (en) | 2017-11-03 | 2019-07-16 | Qualcomm Incorporated | Lossy MIM capacitor for on-die noise reduction |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2526225B1 (fr) | 1982-04-30 | 1985-11-08 | Radiotechnique Compelec | Procede de realisation d'un condensateur integre, et dispositif ainsi obtenu |
| JP2795549B2 (ja) | 1991-03-13 | 1998-09-10 | シャープ株式会社 | ダイナミックｒａｍ及びその製造法 |
| JP2827728B2 (ja) * | 1992-08-03 | 1998-11-25 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JPH0685187A (ja) | 1992-09-07 | 1994-03-25 | Nec Corp | 半導体記憶装置 |
| JP3319869B2 (ja) | 1993-06-24 | 2002-09-03 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| US5439840A (en) | 1993-08-02 | 1995-08-08 | Motorola, Inc. | Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric |
| JPH07142597A (ja) | 1993-11-12 | 1995-06-02 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| US5648290A (en) * | 1994-12-30 | 1997-07-15 | Lsi Logic Corporation | Method of making a CMOS dynamic random-access memory (DRAM) |
| US5708559A (en) * | 1995-10-27 | 1998-01-13 | International Business Machines Corporation | Precision analog metal-metal capacitor |
| JPH1022457A (ja) | 1996-07-03 | 1998-01-23 | Mitsubishi Electric Corp | 容量装置及び半導体装置並びにそれらの製造方法 |
| US5792687A (en) | 1996-08-01 | 1998-08-11 | Vanguard International Semiconductor Corporation | Method for fabricating high density integrated circuits using oxide and polysilicon spacers |
| US5811868A (en) | 1996-12-20 | 1998-09-22 | International Business Machines Corp. | Integrated high-performance decoupling capacitor |
| JPH10261772A (ja) * | 1997-01-14 | 1998-09-29 | Mitsubishi Electric Corp | 半導体記憶装置及びその製造方法 |
| US5879985A (en) * | 1997-03-26 | 1999-03-09 | International Business Machines Corporation | Crown capacitor using a tapered etch of a damascene lower electrode |
| US5874778A (en) | 1997-06-11 | 1999-02-23 | International Business Machines Corporation | Embedded power and ground plane structure |
| US6057571A (en) * | 1998-03-31 | 2000-05-02 | Lsi Logic Corporation | High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit |
| US6251740B1 (en) * | 1998-12-23 | 2001-06-26 | Lsi Logic Corporation | Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit |
| US6346454B1 (en) * | 1999-01-12 | 2002-02-12 | Agere Systems Guardian Corp. | Method of making dual damascene interconnect structure and metal electrode capacitor |
| US6249016B1 (en) * | 1999-01-13 | 2001-06-19 | Agere Systems Guardian Corp. | Integrated circuit capacitor including tapered plug |
| US6329234B1 (en) * | 2000-07-24 | 2001-12-11 | Taiwan Semiconductor Manufactuirng Company | Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow |
-
2000
- 2000-03-31 US US09/540,737 patent/US6452251B1/en not_active Expired - Lifetime
-
2001
- 2001-03-30 JP JP2001098235A patent/JP3870031B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7232736B2 (en) | 2001-12-05 | 2007-06-19 | Samsung Electronics, Co., Ltd. | Semiconductor devices with capacitors of metal/insulator/metal structure and methods for forming the same |
| CN100345297C (zh) * | 2002-05-17 | 2007-10-24 | 联华电子股份有限公司 | 用于逻辑集成电路的嵌入式电容结构 |
| GB2390223B (en) * | 2002-06-25 | 2005-11-02 | Agere Systems Inc | A capacitor for a semiconductor device and method for fabrication therefor |
| JP2009267435A (ja) * | 2002-06-25 | 2009-11-12 | Agere Systems Inc | 半導体素子のためのキャパシタおよびその製造方法 |
| KR100988446B1 (ko) | 2002-09-30 | 2010-10-18 | 에이저 시스템즈 인크 | 캐패시터 구조 및 이를 듀얼 다마신 공정으로 제조하는 방법 |
| US7226517B2 (en) | 2004-01-30 | 2007-06-05 | Paul Lane | Method of surfacing a substrate |
| JP2008537335A (ja) * | 2005-04-15 | 2008-09-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｍｉｍキャパシタおよびその製造方法 |
| JP2007059761A (ja) * | 2005-08-26 | 2007-03-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2008300676A (ja) * | 2007-05-31 | 2008-12-11 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| WO2013054739A1 (ja) * | 2011-10-12 | 2013-04-18 | ソニー株式会社 | 半導体装置の製造方法、及び、半導体装置 |
| KR20200008660A (ko) * | 2017-06-15 | 2020-01-28 | 어플라이드 머티어리얼스, 인코포레이티드 | 3d mim 커패시터 패키지 처리를 위한 방법들 및 장치 |
| CN110770926A (zh) * | 2017-06-15 | 2020-02-07 | 应用材料公司 | 用于3d mim电容封装处理的方法和设备 |
| KR102642757B1 (ko) * | 2017-06-15 | 2024-03-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 3d mim 커패시터 패키지 처리를 위한 방법들 및 장치 |
| CN110770926B (zh) * | 2017-06-15 | 2024-04-05 | 应用材料公司 | 用于3d mim电容封装处理的方法和设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6452251B1 (en) | 2002-09-17 |
| JP3870031B2 (ja) | 2007-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3870031B2 (ja) | キャパシタ構造およびその製造方法 | |
| JP3778487B2 (ja) | 金属キャパシタの形成方法 | |
| KR100542471B1 (ko) | 금속층과유기체금속간유전체층을제공하기위한이중다마스크식가공방법 | |
| JP3672752B2 (ja) | デュアルダマシン構造体とその形成方法 | |
| US6534835B2 (en) | Damascene structure with low dielectric constant insulating layers | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| JP5334616B2 (ja) | 相互接続を作製するための方法 | |
| KR20010072034A (ko) | 집적회로에 있어서 배선구조 형성방법 | |
| JP2009135518A (ja) | 相互接続の製造方法 | |
| US6191025B1 (en) | Method of fabricating a damascene structure for copper medullization | |
| US6387754B2 (en) | Method of forming an on-chip decoupling capacitor with bottom hardmask | |
| JP2003179135A (ja) | 非常に低い誘電率の層間絶縁体を有する銅インターコネクトを製造する方法 | |
| JP2003526944A (ja) | 半導体装置を製造する方法 | |
| JP2002083868A (ja) | 半導体装置及びその製造方法 | |
| KR20050069520A (ko) | 구리 배선 형성 방법 | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| JP2006517059A (ja) | 相互接続構造の金属エッチング方法およびそのような方法で得られた金属相互接続構造 | |
| KR100552815B1 (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| US7662711B2 (en) | Method of forming dual damascene pattern | |
| KR100909174B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| JP2005150682A (ja) | 半導体素子の金属配線の形成方法 | |
| US20050074976A1 (en) | Method for polishing copper layer and method for forming copper layer wiring using the same | |
| KR20080061168A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2002043433A (ja) | 二重ダマシーン構造およびコンデンサを有する集積回路を製造するためのプロセス | |
| KR100310172B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050318 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20050318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051213 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060928 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20060928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3870031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |