JP2005347510A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005347510A
JP2005347510A JP2004165360A JP2004165360A JP2005347510A JP 2005347510 A JP2005347510 A JP 2005347510A JP 2004165360 A JP2004165360 A JP 2004165360A JP 2004165360 A JP2004165360 A JP 2004165360A JP 2005347510 A JP2005347510 A JP 2005347510A
Authority
JP
Japan
Prior art keywords
film
metal
semiconductor device
metal compound
compound film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004165360A
Other languages
English (en)
Inventor
Atsushi Ikeda
敦 池田
Hideo Nakagawa
秀夫 中川
Nobuo Aoi
信雄 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004165360A priority Critical patent/JP2005347510A/ja
Priority to TW094114950A priority patent/TW200540962A/zh
Priority to US10/578,004 priority patent/US20070132100A1/en
Priority to KR1020067005516A priority patent/KR20070009524A/ko
Priority to CNA2005800009895A priority patent/CN1842903A/zh
Priority to PCT/JP2005/009265 priority patent/WO2005119750A1/ja
Priority to EP05740993A priority patent/EP1753020A1/en
Publication of JP2005347510A publication Critical patent/JP2005347510A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/027—Graded interfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】 低抵抗であって、且つ、絶縁膜及び配線との間で高い密着性を有するバリアメタル膜を有する半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置は、シリコン基板１上に形成された絶縁膜６と、絶縁膜６中に形成された埋め込み配線１０と、絶縁膜６と埋め込み配線１０との間に形成されたバリアメタル膜Ａ１とを有している。バリアメタル膜Ａ１は、金属化合物膜７と酸化されても導電性を失わない金属膜９との積層膜よりなり、金属化合物膜７と金属膜９との接合面近傍には、金属化合物膜７と金属膜９とが融合されてなる融合層８が存在している。
【選択図】 図１

Description

本発明は、金属配線を有する半導体装置及びその製造方法に関し、特にバリアメタル膜及びその形成方法に関する。
近年、半導体集積回路装置（以下、半導体装置という。）の加工寸法の微細化に伴って、半導体装置の多層配線には、銅配線と誘電率が小さい絶縁膜、いわゆるＬｏｗ−ｋ膜との組み合わせが採用されている。こうすることにより、ＲＣ遅延及び消費電力の低減を可能にする。さらに、半導体装置の高集積化、高機能化及び高速化を図るために、誘電率がより低いＬｏｗ−ｋ膜の採用が検討されている。
ところで、銅配線は、通常ダマシン法によって形成される。ダマシン法には、配線及びビアプラグを交互に形成するシングルダマシン法と、配線及びビアプラグを同時に形成するデュアルダマシン法とがある。
以下に、ダマシン法による多層配線の形成方法について、図８（ａ）及び（ｂ）を参照しながら説明する。
図８（ａ）に示すように、シリコン基板１０１上に第１の絶縁膜１０２を形成した後に、該第１の絶縁膜１０２中に第１のバリアメタル膜１０３を有する第１の銅配線１０４を形成する。なお、シリコン基板１０１上には、図示していないトランジスタなどが形成されている。続いて、第１の絶縁膜１０２及び第１の銅配線１０４の上に、銅の拡散を防止する拡散防止膜１０５及び第２の絶縁膜１０６を順に形成する。続いて、拡散防止膜１０５及び第２の絶縁膜１０６にビアホール１０６ａを形成すると共に、第２の絶縁膜１０６に配線溝１０６ｂを形成することにより、ビアホール１０６ａ及び配線溝１０６ｂよりなる凹部１０６ｃを形成する。続いて、凹部１０６ｃの壁面に沿うように、第２のバリアメタル膜１０７を形成する。なお、図８（ａ）では、上層のバリアメタル構造として、２のバリアメタル膜１０７の単層構造よりなる場合について示しているが、図８（ｂ）に示すように、凹部１０６ｃの壁面に沿うように、第２のバリアメタル膜１０８及び第３のバリアメタル膜１０９の２層構造よりなる場合でもよい。
次に、図示していないが、図８（ａ）の場合であれば第２のバリアメタル膜１０７（なお、図８（ｂ）の場合であれば第３のバリアメタル膜１０９）の上に、銅シード層を形成した後に、該銅シード層を種に用いた銅めっきにより、凹部１０６ｃを埋め込むと共に第２の絶縁膜１０６の表面全体を覆うように銅膜を形成する。続いて、化学機械研磨（CMP：chemical mechanical polishing）法により、銅膜における凹部１０６ｃの内側に形成されている部分を除いた第２の絶縁膜１０６の上に形成されている部分と、図８（ａ）の場合であれば第２のバリアバリアメタル膜１０７における凹部１０６ｃの内側の部分を除いた第２の絶縁膜１０６の上に形成されている部分（図８（ｂ）の場合であれば第３のバリアメタル膜１０９及び第２のバリアメタル膜１０８における凹部１０６ｃの内側の部分を除いた第２の絶縁膜１０６の上に形成されている部分）を研磨除去する。これにより、配線、ビアプラグ、又はこれら両方を形成することができる。以上の一連の動作を繰り返し行なうことにより、多層配線を形成することができる。
一般に、銅は、熱又は電界によって容易にシリコン酸化膜などの絶縁膜中を拡散するので、これが原因となってトランジスタの特性劣化が生じやすい。また、銅は、絶縁膜との密着性が低い。したがって、銅配線を形成する際には、銅と絶縁膜との間に、タンタル膜又は窒化タンタル膜よりなるバリアメタル膜を形成することにより、銅が絶縁膜へ拡散することを防止すると共に絶縁膜及び銅との密着性を向上させる方法が提案されている。例えば、バリアメタル膜の構造がタンタル膜又は窒化タンタル膜よりなる単層構造である場合が、図８（ａ）に示した構造となる一方、バリアメタル膜の構造がタンタル膜及び窒化タンタル膜よりなる２層構造である場合が、図８（ｂ）に示した構造となる。
しかしながら、第２のバリアメタル膜１０７（図８（ａ）の場合）又は第３のバリアメタル膜１０９（図８（ｂ）の場合）としてタンタル膜を用いた場合には、電解めっきにより銅を形成する際に、タンタル膜は酸化されるので、高抵抗の酸化タンタル膜が形成されてしまう。このため、配線抵抗の上昇を避けることができないという問題を有している。また、第２のバリアメタル膜１０７（図８（ａ）の場合）又は第３のバリアメタル膜１０９（図８（ｂ）の場合）として窒化タンタル膜を用いた場合には、窒化タンタル膜は酸化されることはないが、窒化タンタル膜は高抵抗であって、且つ銅との密着性が低いという問題を有している。さらに、第２のバリアメタル膜１０７（図８（ａ）の場合）又は第３のバリアメタル膜１０９（図８（ｂ）の場合）としてチタン膜又は窒化チタン膜を用いた場合にも、それぞれ、タンタル膜を用いた場合又は窒化タンタル膜を用いた場合と同様の問題が存在する。
これらの問題に鑑みて、特に、第２のバリアメタル膜１０７の低抵抗化を実現する目的で、金属及びその金属酸化物自体が低抵抗であるルテニウム又はイリジウムなどの金属を第２のバリアメタル膜１０７として用いることが注目されてきている（例えば特許文献１及び２参照）。なお、これらの金属は、一般に原子層成長法又は化学気相成長法によって形成される。
特許第３４０９８３１号公報 特開２００２−７５９９４号公報
前述のように、ルテニウム又はイリジウムなどの酸化されても導電性を失わない金属をバリアメタル膜として用いる場合には、低抵抗のバリアメタル膜を形成することは可能であるが、これらの導電性を失わない金属は絶縁膜との密着性が著しく低いという問題がある。この問題を改善するためには、これらの導電性を失わない金属よりなるバリアメタル膜と絶縁膜との間に金属窒化膜など又はその積層膜などを形成することにより、バリアメタル膜と絶縁膜との密着性を向上させる方法も考えられるが、これらの酸化されても導電性を失わない金属膜と金属窒化膜など又はその積層膜などとの密着性が悪いという問題が生じる。
前記に鑑み、本発明の目的は、低抵抗であって、且つ、絶縁膜及び配線との間で高い密着性を有するバリアメタル膜を有する半導体装置及びその製造方法を提供することである。
前記の目的を達成するために、本発明の半導体装置は、基板上に形成された絶縁膜と、絶縁膜中に形成された埋め込み配線と、絶縁膜と埋め込み配線との間に形成されたバリアメタル膜とを有する半導体装置において、バリアメタル膜は、金属化合物膜と酸化されても導電性を失わない金属膜との積層膜よりなり、金属化合物膜と金属膜との接合面近傍には、金属化合物膜と金属膜とが融合されてなる融合層が存在していることを特徴とする。
本発明の半導体装置によると、金属化合物膜と金属膜との接合面近傍を中心に両膜の組成のほぼ中間的な組成を有する融合層が形成されているので、金属化合物膜と金属膜とが単に積層されている場合に比べて、金属化合物膜（金属酸化膜）と金属膜との密着性は極めて優れている。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。また、絶縁膜に対する密着性の向上及び良好な配線用のめっきを可能とする。
本発明の半導体装置において、金属化合物膜を構成する金属と金属膜を構成する金属とは、互いに異なる種類の元素であることが好ましい。
このようにすると、金属化合物膜と金属膜との接合面近傍を中心に両膜の組成のほぼ中間的な組成を有する合金層である融合層が形成されているので、金属化合物膜と金属膜とが単に積層されている場合に比べて、金属化合物膜と金属膜との密着性は極めて優れている。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明の半導体装置において、金属化合物膜を構成する金属と金属膜を構成する金属とは、互いに同一種類の元素であることが好ましい。
このようにすると、金属化合物膜と金属膜との接合面近傍を中心に両膜の組成のほぼ中間的な組成を有するミキシング層である融合層が形成されているので、金属化合物膜と金属膜とが単に積層されている場合に比べて、金属化合物膜と金属膜との密着性は極めて優れている。また、金属化合物膜と金属膜とがミキシング層を介して一体化しているので、両膜を構成する金属が互いに異なる種類の元素である場合よりも金属化合物膜と金属膜との密着性に優れている。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明の半導体装置において、融合層は、少なくとも数原子層よりなることが好ましい。
このようにすると、金属化合物膜と金属膜とが接している面全体に融合層が形成されるので、金属化合物膜と金属膜との密着性が飛躍的に向上する。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明の半導体装置において、金属化合物膜は、絶縁膜に接合して形成されており、金属膜は、金属化合物膜の上に形成されていることが好ましい。
このようにすると、金属化合物膜よりも小さい抵抗を有する金属膜が配線用のめっきを行なう際の電極及び下地層となるので、金属化合物膜の表面に配線用のめっきを行なう場合と比べて、均一な配線めっきが可能となる。また、金属膜は酸化されても導電性を失わない金属よりなるため、配線めっきの際に金属膜の表面が酸化されても導電性が低下することがないので、高性能の配線めっきが可能となる。また、金属化合物膜と絶縁膜とが接合するので、金属膜と絶縁膜とが接合する場合と比べて、遙かに高い密着性を得ることができる。また、絶縁膜、金属化合物膜、融合層、金属膜、配線の順に形成された構造における各々の膜間の界面において、良好な密着性が得られるので、全体として密着性が大きく向上する。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明の半導体装置において、金属化合物膜を構成する金属は、高融点金属であることが好ましい。
このようにすると、埋め込み配線を形成した後にさらに上層の配線を形成する工程にて約４００℃前後の熱が加えられる場合であっても、金属化合物膜が変成することを防止できるので、信頼性の高い半導体装置を実現することができる。
本発明の半導体装置において、金属化合物膜は、導電性を有していることが好ましい。
このようにすると、金属化合物膜と絶縁膜との密着性を増大させることができるだけでなく、低抵抗のバリアメタル膜を実現することができる。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明の半導体装置において、金属化合物膜は、金属酸化膜よりなることが好ましい。
このようにすると、特に絶縁膜の最表面がシリコン酸化膜よりなる場合には、金属化合物膜と絶縁膜との密着性をさらに増大させることができる。このため、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明の半導体装置において、金属化合物膜は、金属窒化膜よりなることが好ましい。
このようにすると、特に絶縁膜の最表面がシリコン窒化膜よりなる場合には、金属化合物と絶縁膜との密着性をさらに増大させることができる。このため、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明の半導体装置において、金属化合物膜は、金属炭化膜よりなることが好ましい。
このようにすると、特に絶縁膜の最表面がシリコン炭化膜よりなる場合又は有機膜よりなる場合には、金属化合物膜と絶縁膜との密着性をさらに増大させることができる。このため、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明の半導体装置において、金属化合物膜は、金属ケイ化膜よりなることが好ましい。
このようにすると、特に絶縁膜の最表面がシリコンを含む絶縁膜よりなる場合には、金属化合物膜と絶縁膜との密着性をさらに増大させることができる。このため、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
本発明の半導体装置において、埋め込み配線は、銅又は銅合金よりなることが好ましい
また、前記の目的を達成するために、本発明の半導体装置の製造方法は、基板上の絶縁膜に凹部を形成する工程と、凹部の壁面に沿うようにバリアメタル膜を形成する工程と、凹部を埋め込むように、バリアメタル膜の上に埋め込み配線を形成する工程とを備え、バリアメタル膜を形成する工程は、凹部の壁面に沿うように金属化合物膜を形成した後に、物理気相成長法により、金属化合物の上に、酸化されても導電性を失わない金属膜を形成する工程を含むことを特徴とする。
本発明の半導体装置の製造方法によると、金属化合物膜を成膜した後に物理気相成長法により金属膜を形成することにより、金属膜の成膜の際に、金属化合物膜表面に電気的に中性な金属粒子及び金属粒子イオンが高速（高エネルギーを持った状態）で入射するため、金属化合物膜と金属膜との接合面近傍を中心に両膜の組成のほぼ中間的な組成を有する融合層が形成されるので、金属化合物膜と金属膜とが単に積層されている場合に比べて、金属化合物膜と金属膜との密着性を飛躍的に向上させることができる。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を製造することができる。
また、本発明の半導体装置の製造方法によると、金属化合物膜を絶縁膜に接合して形成すると共に金属膜を金属化合物膜の上に形成する。これにより、金属化合物膜よりも小さい抵抗を有する金属膜が配線用のめっきを行なう際の電極及び下地層となるので、金属化合物膜の表面に配線用のめっきを行なう場合と比べて、均一な配線めっきが可能となる。また、金属膜は酸化されても導電性を失わない金属よりなるため、配線めっきの際に金属膜の表面が酸化されても導電性が低下することがないので、高性能の配線めっきが可能となる。また、金属化合物膜と絶縁膜とが接合するので、金属膜と絶縁膜とが接合する場合と比べて、遙かに高い密着性を得ることができる。また、絶縁膜、金属化合物膜、融合層、金属膜、配線の順に形成された構造における各々の膜間の界面において、良好な密着性が得られるので、全体として密着性が大きく向上する。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を製造することができる。
本発明の半導体装置の製造方法において、バリアメタル膜を形成する工程と埋め込み配線を形成する工程との間に、バリアメタル膜の上にシード層を形成する工程をさらに備え、埋め込み配線を形成する工程は、凹部を埋め込むように、シード層の上に埋め込み配線を形成する工程であることが好ましい。
このようにすると、配線用のめっきのプロセスウインドウが拡大するので、シード層を形成しない場合と比べて、埋め込み配線を形成する工程の最適化を容易にできる。このため、製造歩留まりが向上すると共に、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を安定的に製造することができる。
本発明の半導体装置の製造方法において、金属化合物膜を構成する金属と金属膜を構成する金属とは、互いに異なる種類の元素であることが好ましい。
このようにすると、金属化合物膜と金属膜との接合面近傍を中心に両膜の組成のほぼ中間的な組成を有する合金層である融合層が形成されるので、金属化合物膜と金属膜とが単に積層される場合に比べて、金属化合物膜と金属膜との密着性を飛躍的に向上させることができる。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を製造することができる。
本発明の半導体装置の製造方法において、金属化合物膜を構成する金属と金属膜を構成する金属とは、互いに同一種類の元素であることが好ましい。
このようにすると、金属化合物膜と金属膜との接合面近傍を中心に両膜の組成のほぼ中間的な組成を有するミキシング層である融合層が形成されるので、金属化合物膜と金属膜とが単に積層される場合に比べて、金属化合物膜と金属膜との密着性を飛躍的に向上させることができる。また、金属化合物膜と金属膜とがミキシング層を介して一体化するので、両膜を構成する金属が互いに異なる種類の元素である場合よりも金属化合物膜と金属膜との密着性をより向上させることができる。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を製造することができる。
本発明の半導体装置の製造方法において、金属化合物膜と金属膜との接合面近傍には、金属化合物膜と金属膜とが融合されてなる融合層が形成されており、融合層は、少なくとも数原子層よりなることが好ましい。
このようにすると、金属化合物膜と金属膜とが接している面全体に融合層を形成できるので、金属化合物膜と金属膜との密着性を飛躍的に向上させることができる。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を製造することができる。
本発明の半導体装置の製造方法において、金属化合物膜を構成する金属は、高融点金属であることが好ましい。
このようにすると、埋め込み配線を形成した後にさらに上層の配線を形成する工程にて約４００℃前後の熱が加えられる場合であっても、金属化合物膜が変成することを防止できるので、信頼性の高い半導体装置を製造することができる。
本発明の半導体装置の製造方法において、金属化合物膜は、導電性を有していることが好ましい。
このようにすると、金属化合物膜と絶縁膜との密着性を増大させることができるだけでなく、低抵抗のバリアメタル膜を実現することができる。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を製造することができる。
本発明の半導体装置の製造方法において、金属化合物膜は、金属酸化膜よりなることが好ましい。
このようにすると、特に絶縁膜の最表面がシリコン酸化膜よりなる場合には、金属化合物膜と絶縁膜との密着性をさらに増大させることができる。このため、密着性が高い多層配線を有する信頼性の高い半導体装置を製造することができる。
本発明の半導体装置の製造方法において、金属化合物膜は、金属窒化膜よりなることが好ましい。
このようにすると、特に絶縁膜の最表面がシリコン窒化膜よりなる場合には、金属化合物と絶縁膜との密着性をさらに増大させることができる。このため、密着性が高い多層配線を有する信頼性の高い半導体装置を製造することができる。
本発明の半導体装置の製造方法において、金属化合物膜は、金属炭化膜よりなることが好ましい。
このようにすると、特に絶縁膜の最表面がシリコン炭化膜よりなる場合又は有機膜よりなる場合には、金属化合物膜と絶縁膜との密着性をさらに増大させることができる。このため、密着性が高い多層配線を有する信頼性の高い半導体装置を製造することができる。
本発明の半導体装置の製造方法において、金属化合物膜は、金属ケイ化膜よりなることが好ましい。
このようにすると、特に絶縁膜の最表面がシリコンを含む絶縁膜よりなる場合には、金属化合物膜と絶縁膜との密着性をさらに増大させることができる。このため、密着性が高い多層配線を有する信頼性の高い半導体装置を製造することができる。
本発明の半導体装置の製造方法において、埋め込み配線は、銅又は銅合金よりなることが好ましい。
本発明の半導体装置によると、金属化合物膜と金属膜との接合面近傍を中心に両膜の組成のほぼ中間的な組成を有する融合層が形成されているので、金属化合物膜と金属膜とが単に積層されている場合に比べて、金属化合物膜（金属酸化膜）と金属膜との密着性は極めて優れている。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。また、絶縁膜に対する密着性の向上及び良好な配線用のめっきを可能とする。
本発明の半導体装置の製造方法によると、金属化合物膜を成膜した後に物理気相成長法により金属膜を形成することにより、金属膜の成膜の際に、金属化合物膜表面に電気的に中性な金属粒子及び金属粒子イオンが高速（高エネルギーを持った状態）で入射するため、金属化合物膜と金属膜との接合面近傍を中心に両膜の組成のほぼ中間的な組成を有する融合層が形成されるので、金属化合物膜と金属膜とが単に積層されている場合に比べて、金属化合物膜と金属膜との密着性を飛躍的に向上させることができる。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を製造することができる。
また、本発明の半導体装置の製造方法によると、金属化合物膜を絶縁膜に接合して形成すると共に金属膜を金属化合物膜の上に形成する。これにより、金属化合物膜よりも小さい抵抗を有する金属膜が配線用のめっきを行なう際の電極及び下地層となるので、金属化合物膜の表面に配線用のめっきを行なう場合と比べて、均一な配線めっきが可能となる。また、金属膜は酸化されても導電性を失わない金属よりなるため、配線めっきの際に金属膜の表面が酸化されても導電性が低下することがないので、高性能の配線めっきが可能となる。また、金属化合物膜と絶縁膜とが接合するので、金属膜と絶縁膜とが接合する場合と比べて、遙かに高い密着性を得ることができる。また、絶縁膜、金属化合物膜、融合層、金属膜、配線の順に形成された構造における各々の膜間の界面において、良好な密着性が得られるので、全体として密着性が大きく向上する。このため、低抵抗であって且つ密着性が高い多層配線を有する信頼性の高い半導体装置を製造することができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図１（ａ）及び（ｂ）並びに図２（ａ）及び（ｂ）を参照しながら説明する。
図１（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の構造を示す要部断面図である。
まず、図１（ａ）に示すように、シリコン基板１上には第１の絶縁膜２が形成されており、該第１の絶縁膜２には第１のバリアメタル膜３を有する第１の銅配線４が形成されている。なお、シリコン基板１上には、図示していないトランジスタなどが形成されている。第１の絶縁膜２及び第１の銅配線４の上には、銅の拡散を防止する拡散防止膜５及び第２の絶縁膜６が順に形成されている。拡散防止膜５及び第２の絶縁膜６にはビアホール６ａが形成されていると共に、第２の絶縁膜６には配線溝６ｂが形成されている。このように、ビアホール６ａ及び配線溝６ｂよりなる凹部６ｃが形成されている。
また、図１（ａ）に示すように、凹部６ｃの壁面には、第２のバリアメタル膜Ａ１が形成されている。ここで、第２のバリアメタル膜Ａ１は、凹部６ｃに沿うように第２の絶縁膜６の上に形成された金属化合物膜７、該金属化合物膜７の上に形成された融合層８、及び該融合層８の上に形成された酸化されても導電性を失わない金属膜９よりなる。ここで、金属膜９は、金属化合物膜７を構成する金属と異なる金属よりなる。このように、本実施形態では、後述する第２の実施形態とは異なり、金属化合物膜７を構成する金属と金属膜９を構成する金属とが互いに異なる種類の金属よりなる場合について説明する。また、融合層８は、金属化合物膜７と金属膜９との接合面近傍に形成されており、金属化合物膜７及び金属膜９の両膜の組成のほぼ中間組成を有する融合層である。なお、金属膜９の少なくとも一部は酸化されていてもよい。
さらに、図１（ａ）に示された凹部６ｃを埋め込むように、銅めっきによって金属膜９の上に銅膜を形成した後に、銅膜及びバリアメタル膜Ａ１における凹部６ｃの内部を除く第２の絶縁膜６の上に形成されている部分をＣＭＰによって除去し、第２の銅配線１０及びその一部であるビアプラグを形成することで、図１（ｂ）に示す構造を有する半導体装置が形成されている。なお、第２の銅配線は、配線、ビアプラグ、又はこれらの両方のいずれかであればよい。ここで、第２の銅配線１０は、純銅又は銅以外の成分（例えば、微量のＳｉ、Ａｌ、Ｍｏ又はＳｃなど）を含む銅合金よりなる場合であってもよい。なお、拡散防止膜５の成膜からＣＭＰまでの工程が繰り返されることで多層配線が形成される。
ここで、拡散防止膜５には、シリコン窒化膜、シリコン窒化炭化膜、シリコン炭化酸化膜、シリコン炭化膜、又はこれらの膜を組み合わせてなる積層膜を用いるとよい。拡散防止膜５は、第１の銅配線４の銅が第２の絶縁膜６中に拡散することを防止する働きを有する。
また、第２の絶縁膜６には、シリコン酸化膜、フッ素ドープシリコン酸化膜、シリコン酸化炭化膜、又は有機膜よりなる絶縁膜を用いるとよい。これらの膜は、化学気相成長法にて形成される膜であってもよいし、スピン塗布法にて形成されるＳＯＤ（spin on dielectric）膜であってもよい。
また、ビアホール６ａ及び配線溝６ｂよりなる凹部６ｃは、周知のリソグラフィ技術、エッチング技術、アッシング技術、及び洗浄技術を用いて、例えば特開２００２−７５９９４号公報などに開示されているデュアルダマシン形成方法によって形成すればよい。
また、金属化合物膜７を構成する金属には、高融点金属を用いるとよい。これにより、第２の銅配線１０を形成した後に、さらに上層配線を形成する工程において、およそ４００℃前後の熱が加えられるが、本熱処理によって金属化合物膜７が変成することはない。したがって、信頼性の高い半導体装置を実現できる。
また、金属化合物膜７は、膜厚が薄い場合には必ずしも導電性を有さなくてもよいが、導電性を有する方が好ましい。以下に、導電性を有する金属化合物膜７について具体的に説明する。
まず、金属化合物膜７には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、バナジウム（Ｖ）、又はパラジウム（Ｐｄ）などの酸化されても導電性を失わない金属の酸化膜を用いるとよい。なお、金属化合物膜７は、酸化されても導電性を失わない金属であれば、上記に示した金属以外の金属の酸化膜を用いてもよいことは言うまでもない。
また、金属化合物膜７には、チタニウム（Ｔｉ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、又はタングステン（Ｗ）などの窒化されても導電性を失わない金属の窒化膜を用いるとよい。なお、金属化合物７は、窒化されても導電性を失わない金属であれば、上記に示した金属以外の金属の窒化膜を用いてもよいことは言うまでもない。
また、金属化合物膜７には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、バナジウム（Ｖ）チタニウム（Ｔｉ）、タンタル（Ｔａ）ジルコニウム（Ｚｒ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、又はパラジウム（Ｐｄ）などの金属の炭化膜を用いるとよい。なお、金属化合物７には、炭化されても導電性を失わない金属であれば、上記に示した金属以外の金属の炭化膜を用いてもよいことは言うまでもない。
また、金属化合物膜７には、高融点金属のケイ化膜を用いるとよい。
また、金属化合物７は、原子層成長法（ＡＬＤ：atomic layer deposition）、化学気相成長法（ＣＶＤ：cemical vapor deposition）、又は物理気相成長法（ＰＶＤ：physical vapor deposition）などの成膜方法によって形成すればよい。
次に、金属膜９には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、バナジウム（Ｖ）、又はパラジウム（Ｐｄ）などの酸化されても導電性を失わない金属を用いると良い。なお、金属膜９には、酸化されても導電性を失わない金属であれば、上記に示した金属以外の金属の酸化膜を用いてもよいことは言うまでもない。
また、金属膜９は、物理的気相成長方法（ＰＶＤ：physical vapor deposition）によって成膜することが好ましい。
これは、従来例でも示したように、原子層成長法又は化学気相成長法によって金属膜９を形成すると、金属化合物膜７の上に金属膜９を形成することができるが、金属化合物膜７と金属膜９との間に融合層８を形成することができないからである。すなわち、原子層成長法及び化学気相成長法は、それぞれ原子分子レベルで熱化学反応によって膜を成長させるからである。これに対して、スパッタ法などに代表される物理気相成長法を用いて、金属化合物膜７の上に金属膜９を成膜することにより、金属化合物膜７の表面に電気的に中性な金属粒子及び金属粒子イオンが高速（高エネルギーを持った状態）で入射するので、金属化合物膜７と金属膜９との接合面近傍を中心に融合層８が形成される。これにより、熱化学反応により、金属化合物膜７と金属膜９とを単に積層した場合に比べて、金属化合物膜７と金属膜９との密着性は飛躍的に向上する。したがって、低抵抗であって、且つ、密着性の高い多層配線を有する信頼性の高い半導体装置を製造することができる。
なお、図示していないが、デュアルダマシン配線溝（ビアホール６ａ及び配線溝６ｂよりなる凹部６ｃ）における第２の絶縁膜６の表面と金属化合物膜７との間に、シリコン酸化膜（例えば、ＳｉＯ2 、ＳｉＯＣ、ＳｉＣＯ、又はＳｉＯＮなど）、シリコン窒化膜（例えばＳｉ3Ｎ4、ＳｉＯＮ、ＳｉＣＮなど）、シリコン炭化膜（例えばＳｉＣ、ＳｉＣＯ、ＳｉＯＣ、ＳｉＣＮなど）などの絶縁膜が形成されていてもよい。
以上に示したように、第１の実施形態では、金属化合物膜７の金属と金属膜９の金属とが互いに異なる種類の金属であるので、金属化合物膜７と金属膜９との接合面近傍を中心に形成される融合層は、２種類の金属を主成分とする合金層となる。
図２（ａ）及び（ｂ）は、金属化合物膜７の一例として、金属酸化膜の金属であるイリジウム（Ｉｒ）を用いると共に、金属膜９の金属の一例として、ルテニウム（Ｒｕ）を用いた場合についてのバリアメタル膜の膜組成の状態を示している。
図２（ａ）は、原子層成長法又は化学気相成長法により金属膜９を形成した場合についての金属化合物膜７から金属膜９における膜組成の状態を示しており、図２（ｂ）は、本発明の第１の実施形態に係る場合についての状態であり、具体的には、物理気相成長法によって金属膜９を形成した場合についての金属化合物膜７から金属膜９における膜組成の状態を示している。
まず、図２（ａ）に示すように、原子層成長法又は化学気相成長法によって金属膜９を形成した場合には、原子層成長法又は化学気相成長法が熱化学反応によって成膜を行なう方法であるので、金属化合物膜７としての金属酸化膜のＩｒＯ2 と金属膜９としてのＲｕとの接合面に融合層は形成されない。このため、膜全体にストレスがかかった場合の剪断応力がＩｒＯ2 とＲｕとの接合面（界面）に集中するので、その界面で膜剥がれが発生し易くなる。
一方、図２（ｂ）に示すように、物理気相成長法によって金属膜９を形成した場合には、高エネルギーの電気的に中性な金属粒子又は金属粒子イオンが、金属酸化膜の表面に入射するので、金属化合物膜７としての金属酸化膜であるＩｒＯ2 と金属膜９としてのＲｕとの接合面に合金層である融合層８が形成される。ここで、粒子とは、１原子又は２原子以上のクラスタを含む。このため、金属化合物膜７としての金属酸化膜と金属膜１０との接合面近傍を中心に形成された融合層８の膜組成は、金属酸化膜及び金属膜１０の膜組成のおよそ中間的組成になっている。この場合、膜全体にストレスがかかっても、金属酸化膜でるＩｒＯ2 と金属膜９であるＲｕとの明確な接合面（界面）が存在しないので、剪断応力などの応力が集中することがない。このため、ストレスに対して強い第２のバリアメタル膜Ａ１が形成される。
なお、金属膜９の成膜に用いる物理気相成長法の条件を調整することにより、金属化合物膜７としての金属酸化膜と金属膜９との接合面近傍を中心に形成される融合層８の膜組成は、金属リッチな膜組成にすることも可能である一方、金属酸化膜に近い膜組成にすることもできる。
また、図２（ａ）及び（ｂ）においては、金属化合物膜７の一例として金属酸化膜である場合について説明したが、金属酸化膜の代わりに金属窒化膜、金属炭化膜、又は金属ケイ化膜などを一例とした場合であっても、上記の金属酸化膜の場合と同様の効果を得ることができる。
また、金属化合物膜７と金属膜９との接合面近傍に形成される融合層８は、少なくとも数原子層以上形成されていればよい。いいかえれば、下地膜の原子層レベルの凹凸をカバーできる程度の厚さであればよい。この場合、金属化合物膜７と金属膜９とが接している面全体に融合層８が形成されるので、金属化合物膜７と金属膜９との密着性は飛躍的に向上する。
また、図１（ｂ）に示したように、第２のバリアメタル膜Ａ１を構成する金属膜９は銅又は銅合金よりなる第２の銅配線１０と接合している方が好ましい。この場合、金属化合物膜７よりも小さい抵抗を有する金属膜９は、銅めっきを行なう際の電極及びめっきの下地層として働くので、金属化合物膜７の上に直接銅めっきをして第２の銅配線１０を形成する場合に比べて、均一な銅めっきを得ることができる。また、このようにする場合、金属化合物膜７と第２の絶縁膜６とが接合するので、金属膜９を第２の絶縁膜６に接合する場合と比べて、金属化合物膜７と第２の絶縁膜６とは遙かに高い密着性を有している。さらに、第２の絶縁膜６と金属化合物膜７との界面、金属化合物膜７と融合層８との界面、融合層８と金属膜９との界面、及び金属膜９と第２の銅配線１０との界面において、良好な密着性が得られるので、全体として優れた密着性を有する構造を実現できる。
次に、第１の実施形態における金属化合物膜７及び金属膜９として用いる金属の比抵抗の一例について説明する。
ルテニウムの比抵抗は７．５（μΩ・ｃｍ）であり、イリジウムの比抵抗は６．５（μΩ・ｃｍ）である。また、ルテニウム酸化膜の比抵抗は３５（μΩ・ｃｍ）であり、イリジウム酸化膜の比抵抗は３０（μΩ・ｃｍ）である。一方、現在標準的に使用されているタンタルの比抵抗は１３（μΩ・ｃｍ）であり、タンタル窒化膜の比抵抗は１３０（μΩ・ｃｍ）である。
したがって、酸化されても導電性を失わない金属及びそれらの金属酸化膜によって第２のバリアメタル膜Ａ１を構成する場合には、第２のバリアメタル膜Ａ１を構成する金属の少なくとも一部が酸化されたとしても、第２のバリアメタル膜Ａ１は、現在バリアメタル膜としてよく使用されているタンタル窒化膜よりも低抵抗のバリアメタル膜を形成することができる。ただし、酸化されても導電性を失わない金属及びタンタル窒化膜によって第２のバリアメタル膜Ａ１を構成する場合であっても、十分に低抵抗で実用的なバリアメタル膜を形成することができる。
また、本実施形態に示した第２のバリアメタル膜Ａ１を実際の半導体装置に組み込む場合には、金属化合物膜７の膜厚が数ｎｍ〜２５ｎｍ程度となるように形成すると共に、金属膜９の膜厚が数ｎｍ〜２５ｎｍ程度となるように形成するとよい。この場合に、第２のアリアメタル膜Ａ１の全体の膜厚は、６５ｎｍ世代の半導体装置の場合であれば、２０ｎｍ〜３０ｎｍとなるように形成されるとよい。また、４５ｎｍ世代の半導体装置の場合であれば、全体の膜厚として、厚くてもおよそ１５ｎｍ以下にする必要があると予測される。また、金属化合物膜７と金属膜９との膜厚比は成膜方法及び用途に応じて任意に最適化するとよい。
また、本実施形態において、金属化合物膜７として金属酸化膜を用いる場合に、特に、第２の絶縁膜６の最表面がシリコン酸化膜よりなる場合には、金属化合物膜７と第２の絶縁膜６との密着性をさらに高めることができる。これにより、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
また、本実施形態において、金属化合物膜７として金属窒化膜を用いる場合に、特に、第２の絶縁膜の最表面がシリコン窒化膜よりなる場合には、金属化合物膜７と第２の絶縁膜６との密着性をさらに高めることができる。これにより、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
また、本実施形態において、金属化合物膜７として金属炭化膜を用いる場合に、特に、第２の絶縁膜６の最表面がシリコン炭化膜又は有機膜よりなる場合には、金属化合物膜７と第２の絶縁膜６との密着性をさらに高めることができる。これにより、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
また、本実施形態において、金属化合物膜７として金属ケイ化膜を用いる場合に、特に、第２の絶縁膜６の最表面がシリコンを含む絶縁膜よりなる場合には、金属化合物膜７と第２の絶縁膜６との密着性をさらに高めることができる。これにより、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
このように、第２の絶縁膜６、金属化合物膜７、融合層８、金属膜９、及び第２の銅配線１０の各々の界面において良好な密着性を得ることができるので、全体として密着性に優れた半導体装置を実現できる。
以上説明したように、本発明の第１の実施形態によると、低抵抗であって、且つ、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
なお、本実施形態においては、デュアルダマシン構造が採用されている場合について説明したが、シングルダマシン構造を採用する場合であっても、デュアルダマシン構造を採用する場合と同様の効果が得られることは言うまでもない。シングルダマシン構造を採用する場合には、配線とビアプラグとがそれぞれ別工程において形成されることになるが、この場合の配線及びビアプラグは、本実施形態における第２の銅配線１０である埋め込み配線に含まれる。
また、本実施形態においては、第２の銅配線１０である埋め込み配線の材料として、銅又は銅合金を用いた場合について説明したが、より好ましい本実施形態としては、銅よりも低い抵抗率を有するＡｇ、Ａｕ、若しくはＰｔなどの金属又はこれらの金属の合金を埋め込み配線の材料として用いるとよい。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図３（ａ）及び（ｂ）並びに図４（ａ）及び（ｂ）を参照しながら説明する。
まず、図３（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の構造を示す要部断面図である。なお、第２の実施形態では、第１の実施形態と共通する部分はその説明は繰り返さないことにして、以下では、第１の実施形態と異なる点を中心に説明する。
図３（ａ）に示すように、凹部６ｃの壁面には、第２のバリアメタル膜Ａ２が形成されている。ここで、第２のバリアメタル膜Ａ２は、第２の絶縁膜６の上に形成された導電性を有する金属化合物膜１１、該金属化合物膜１１の上に形成された融合層１２、及び該融合層１２の上に形成された酸化されても導電性を失わない金属膜１３よりなる。
ここで、金属膜１３は、金属化合物膜１１を構成する金属と同一の金属よりなる。このように、本実施形態は、金属化合物膜１１を構成する金属と金属膜１３を構成する金属とが互いに同一種類の金属よりなる点で、金属化合物膜７を構成する金属と金属膜９を構成する金属とが互いに異なる種類の金属よりなる場合（図３（ａ）及び（ｂ）参照）についての第２の実施形態と異なっている。また、融合層１２は、金属化合物膜１１と酸化されても導電性を失わない金属膜１３との接合面近傍に中心に形成されており、後述の図４（ｂ）に示すような酸素濃度勾配を持つ、金属化合物膜１１と酸化されても導電性を失わない金属膜１３とのミキシング層である。
図４（ａ）及び（ｂ）は、金属化合物膜１１及び金属膜１３のそれぞれを構成する金属の一例として、ルテニウム（Ｒｕ）を用いた場合についてのバリアメタル膜の膜組成の状態を示している。
図４（ａ）は、原子層成長法又は化学気相成長法により金属膜１１を形成した場合についての金属化合物膜１１から金属膜１３における膜組成の状態を示しており、図４（ｂ）は、本発明の第２の実施形態に係る場合についての状態であり、具体的には、物理気相成長法によって金属膜１３を形成した場合についての金属化合物膜１１から金属膜１３における膜組成の状態を示している。
まず、図４（ａ）に示すように、原子層成長法又は化学気相成長法によって金属膜１３を形成した場合には、原子層成長法又は化学気相成長法が熱化学反応によって成膜を行なう方法であるので、金属化合物膜１１としての金属酸化膜のＲｕＯ2 と金属膜１３としてのＲｕとの接合面に融合層（ミキシング層）は形成されない。このため、膜全体にストレスがかかった場合の剪断応力がＲｕＯ2 とＲｕとの接合面（界面）に集中するので、その界面で膜剥がれが発生し易くなる。
一方、図４（ｂ）に示すように、物理気相成長法によって金属膜１３を形成した場合には、高エネルギーの電気的に中性な金属粒子又は金属粒子イオンが、金属酸化膜の表面に入射するので、金属化合物膜１１としての金属酸化膜であるＲｕＯ2 と金属膜１３としてのＲｕとの接合面に合金層である融合層（ミキシング層）１２が形成される。このため、金属化合物膜１１としての金属酸化膜と金属膜１３との接合面近傍を中心に形成された融合層（ミキシング）１２の膜組成は、金属酸化膜及び金属膜１３の両膜の膜組成のおよそ中間的組成になっている。この場合、膜全体にストレスがかかっても、金属酸化膜であるＲｕＯ2 と金属膜１３であるＲｕとの明確な接合面（界面）が存在しないので、剪断応力などの応力が集中することがない。このため、ストレスに対して強い第２のバリアメタル膜Ａ２が形成される。
このように、本実施形態は、金属化合物膜１１を構成する金属と金属膜１３を構成する金属とが互いに同一種類の金属よりなる場合についての実施形態であり、金属化合物膜１１と金属膜１３とがミキシング層を介して一体化するので、両膜を構成する金属が互いに異なる種類の元素である第１の実施形態の場合よりも金属化合物膜と金属膜との密着性をより向上させることができる。なお、それ以外の点は、上述した第１の実施形態と同様であり、本実施形態は第１の実施形態と同様の効果を得ることができる。
したがって、本発明の第２の実施形態によると、低抵抗であって、且つ、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法について、図５（ａ）及び（ｂ）並びに図６（ａ）及び（ｂ）を参照しながら説明する。
まず、図５（ａ）及び（ｂ）並びに図６（ａ）及び（ｂ）は、本発明の第３の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
まず、図５（ａ）に示すように、シリコン基板１上に第１の絶縁膜２を形成した後に、該第１の絶縁膜２中に第１のバリアメタル膜３を有する第１の銅配線４を形成する。なお、シリコン基板１上には、図示していないトランジスタなどが形成されている。続いて、第１の絶縁膜２及び第１の銅配線４の上に、銅の拡散を防止する拡散防止膜５及び第２の絶縁膜６を順に形成する。続いて、拡散防止膜５及び第２の絶縁膜６に、下端が第１の銅配線４に到達するビアホール６ａを形成すると共に、第２の絶縁膜６に、ビアホール６ａに連通する配線溝６ｂを形成する。このようにして、デュアルダマシン用のビアホール６ａ及び配線溝６ｂよりなる凹部６ｃを形成する。
ここで、拡散防止膜５には、シリコン窒化膜、シリコン窒化炭化膜、シリコン炭化酸化膜、シリコン炭化膜、又はこれらの膜を組み合わせてなる積層膜を用いるとよい。拡散防止膜５は、第１の銅配線４の銅が第２の絶縁膜６中に拡散することを防止する働きを有する。
また、第２の絶縁膜６には、シリコン酸化膜、フッ素ドープシリコン酸化膜、シリコン酸化炭化膜、又は有機膜よりなる絶縁膜を用いるとよい。これらの膜は、化学気相成長法にて形成される膜であってもよいし、スピン塗布法にて形成されるＳＯＤ（spin on dielectric）膜であってもよい。
また、ビアホール６ａ及び配線溝６ｂよりなる凹部６ｃは、周知のリソグラフィ技術、エッチング技術、アッシング技術、及び洗浄技術を用いて、例えば特開２００２−７５９９４号公報などに開示されているデュアルダマシン形成方法によって形成すればよい。
次に、図５（ｂ）に示すように、凹部６ｃの壁面に沿うように、第２の絶縁膜６の上に金属化合物膜１４を形成する。ここで、金属化合物膜１４は、原子層成長法（ＡＬＤ：atomic layer deposition）、化学気相成長法（ＣＶＤ：cemical vapor deposition）、又は物理気相成長法（ＰＶＤ：physical vapor deposition）などの成膜方法によって形成すればよい。
次に、図６（ａ）に示すように、金属化合物膜１４の上に、物理気相成長法（ＰＶＤ：physical vapor deposition）により、酸化されても導電性を失わない金属膜１６を形成する。このように、物理気相成長法を用いて金属膜１６を形成すると、図６（ａ）に示すように、金属化合物膜１４と金属膜１６との間に、金属化合物膜１４と金属膜１６との融合層１５が形成される。なお、物理気相成長法としては、一般にスパッタ法が挙げられるが、物理気相成長法であればその他の方法でもよい。このようにして、金属化合物膜１４、融合層１５及び金属膜１６よりなる第２のバリアメタル膜Ａ３が形成される。
ここで、物理的気相成長方法によって金属膜１６を成膜する理由は、以下の通りである。従来例でも示したように、原子層成長法又は化学気相成長法によって金属膜１６を形成すると、金属化合物膜１４の上に金属膜１６を形成することができるが、金属化合物膜１４と金属膜１６との間に融合層１５を形成することができないからである。すなわち、原子層成長法及び化学気相成長法は、それぞれ原子分子レベルで熱化学反応によって膜を成長させるからである。これに対して、スパッタ法などに代表される物理気相成長法を用いて、金属化合物膜１４の上に金属膜１６を成膜することにより、金属化合物膜１４の表面に電気的に中性な金属粒子及び金属粒子イオンが高速（高エネルギーを持った状態）で入射するので、金属化合物膜１４と金属膜１６との接合面近傍を中心に融合層１５が形成される。これにより、熱化学反応により、金属化合物膜１４と金属膜１６とを単に積層した場合に比べて、金属化合物膜１４と金属膜１６との密着性は飛躍的に向上する。したがって、低抵抗であって、且つ、密着性の高い多層配線を有する信頼性の高い半導体装置を製造することができる。
次に、図６（ｂ）に示すように、凹部６ａが埋め込まれるように、銅めっきにより、凹部６ａの内部を含む金属膜１６の上に銅膜を形成した後に、銅膜、金属膜１６、融合層１５、及び金属化合物膜１４における凹部６ａの内部を除く第２の絶縁膜６の上に形成されている部分をＣＭＰによって除去し、第２の銅配線１０及びその一部であるビアプラグを形成する。このようにして、図６（ｂ）に示す構造を有する半導体装置を形成することができる。なお、第２の銅配線１０は、配線、ビアプラグ、又はその両方のいずれかであればよい。ここで、第２の銅配線１０は、純銅又は銅以外の成分（例えば、微量のＳｉ、Ａｌ、Ｍｏ又はＳｃなど）を含む銅合金よりなる場合であってもよい。なお、拡散防止膜５の成膜からＣＭＰまでの工程を繰り返すことで多層配線を形成することができる。なお、第２の銅配線１０を形成する際に、金属膜１６の一部が酸化されても、金属膜１６は全体として導電性を失わない。
なお、金属膜１６の成膜に用いる物理気相成長法の条件を調整することにより、金属化合物膜１４としての金属酸化膜と金属膜１６との接合面近傍を中心に形成される融合層１５の膜組成は、金属リッチな膜組成にすることも可能である一方、金属酸化膜に近い膜組成にすることもできる。
また、図６（ｂ）において、金属化合物膜１４及び金属膜１６のそれぞれを構成する金属が互いに異なる種類の金属である場合には、第１の実施形態で説明したように、融合層１５はそれら２種類の金属を主成分とする合金層になる。また、金属化合物膜１４及び金属膜１６のぞれぞれを構成する金属が同一種類の金属である場合には、第２の実施形態で説明したように、融合層１５は金属化合物膜１４と金属膜１６とのミキシング層になる。これらのいずれの場合であっても、第１及び第２の実施形態と同様に、熱化学反応によって金属化合物膜１４と金属膜１６とを単に積層した場合に比べて、金属化合物膜１４と金属膜１６との密着性は飛躍的に向上する。したがって、低抵抗であって、且つ、密着性の高い多層配線を有する信頼性の高い半導体装置を製造することができる。
また、金属化合物膜１４を構成する金属には、高融点金属を用いるとよい。これにより、第２の銅配線１０の形成した後に、さらに上層の配線を形成する工程において、およそ４００℃前後の熱が加えられるが、本熱処理によって金属化合物膜１４が変成することはない。したがって、信頼性の高い半導体装置を実現できる。
また、金属化合物膜１４は、膜厚が薄い場合には必ずしも導電性を有さなくてもよいが、導電性を有する方が好ましい。以下に、導電性を有する金属化合物膜１４について具体的に説明する。
まず、金属化合物膜１４には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、バナジウム（Ｖ）、又はパラジウム（Ｐｄ）などの酸化されても導電性を失わない金属の酸化膜を用いるとよい。なお、金属化合物膜１４は、酸化されても導電性を失わない金属であれば、上記に示した金属以外の金属の酸化膜を用いてもよいことは言うまでもない。
また、金属化合物膜１４には、チタニウム（Ｔｉ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、又はタングステン（Ｗ）などの窒化されても導電性を失わない金属の窒化膜を用いるとよい。なお、金属化合物１４は、窒化されても導電性を失わない金属であれば、上記に示した金属以外の金属の窒化膜を用いてもよいことは言うまでもない。
また、金属化合物膜１４には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、バナジウム（Ｖ）チタニウム（Ｔｉ）、タンタル（Ｔａ）ジルコニウム（Ｚｒ）、ニオビウム（Ｎｂ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、又はパラジウム（Ｐｄ）などの金属の炭化膜を用いるとよい。なお、金属化合物１４には、炭化されても導電性を失わない金属であれば、上記に示した金属以外の金属の炭化膜を用いてもよいことは言うまでもない。
また、金属化合物膜１４には、高融点金属のケイ化膜を用いるとよい。
次に、金属膜１６には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、プラチナ（Ｐｔ）、バナジウム（Ｖ）、又はパラジウム（Ｐｄ）などの酸化されても導電性を失わない金属を用いると良い。なお、金属膜１６には、酸化されても導電性を失わない金属であれば、上記に示した金属以外の金属の酸化膜を用いてもよいことは言うまでもない。
なお、図示していないが、デュアルダマシン配線溝（ビアホール６ａ及び配線溝６ｂよりなる凹部６ｃ）の第２の絶縁膜６の表面と金属化合物膜７との間に、シリコン酸化膜（例えば、ＳｉＯ2 、ＳｉＯＣ、ＳｉＣＯ、又はＳｉＯＮなど）、シリコン窒化膜（例えばＳｉ3Ｎ4、ＳｉＯＮ、ＳｉＣＮなど）、シリコン炭化膜（例えばＳｉＣ、ＳｉＣＯ、ＳｉＯＣ、ＳｉＣＮなど）などの絶縁膜が形成されていてもよい。
次に、第３の実施形態における金属化合物１４及び金属膜１６として用いる金属の比抵抗の一例について説明する。
ルテニウムの比抵抗は７．５（μΩ・ｃｍ）であり、イリジウムの比抵抗は６．５（μΩ・ｃｍ）である。また、ルテニウム酸化膜の比抵抗は３５（μΩ・ｃｍ）であり、イリジウム酸化膜の比抵抗は３０（μΩ・ｃｍ）である。一方、現在標準的に使用されているタンタルの比抵抗は１３（μΩ・ｃｍ）であり、タンタル窒化膜の比抵抗は１３０（μΩ・ｃｍ）である。
したがって、酸化されても導電性を失わない金属及びそれらの金属酸化膜によって第２のバリアメタル膜Ａ３を構成する場合には、第２のバリアメタル膜Ａ３を構成する金属の少なくとも一部が酸化されたとしても、第２のバリアメタル膜Ａ３は、現在バリアメタル膜としてよく使用されているタンタル窒化膜よりも低抵抗のバリアメタル膜を形成することができる。ただし、酸化されても導電性を失わない金属及びタンタル窒化膜によって第２のバリアメタル膜Ａ３を構成する場合であっても、十分に低抵抗で実用的なバリアメタル膜を形成することができる。
また、本実施形態に示した第２のバリアメタル膜Ａ３を実際の半導体装置に組み込む場合には、金属化合物膜１４の膜厚が数ｎｍ〜２５ｎｍ程度となるように形成すると共に、金属膜１６の膜厚が数ｎｍ〜２５ｎｍ程度となるように形成するとよい。この場合に、第２のアリアメタル膜Ａ３の全体の膜厚は、６５ｎｍ世代の半導体装置の場合であれば、２０ｎｍ〜３０ｎｍとなるように形成されるとよい。また、４５ｎｍ世代の半導体装置の場合であれば、全体の膜厚として、厚くてもおよそ１５ｎｍ以下にする必要があると予測される。また、金属化合物膜１４と金属膜１６との膜厚比は成膜方法及び用途に応じて任意に最適化するとよい。第２のバリアメタル膜Ａ３の薄膜化に対応できるように、ＡＬＤ法により金属化合物膜１４を形成することが好ましい。
また、図６（ｂ）に示したように、第２のバリアメタル膜Ａ３を構成する金属膜１６の上に第２の銅配線１０を形成する。この場合、金属化合物膜１４よりも小さい抵抗を有する金属膜１６は、銅めっきを行なう際の電極及びめっきの下地層として働くので、金属化合物膜１４の上に直接銅めっきをして第２の銅配線１０を形成する場合に比べて、均一な銅めっきを得ることができる。また、金属膜１６は、銅めっきの際に酸化されにくい金属であると共に酸化されても導電性を有する金属であるので、良好なめっき性能を実現できる。
また、このように形成すると、金属化合物膜１４と第２の絶縁膜６とが接合するので、金属膜１６を第２の絶縁膜６に接合する場合と比べて、金属化合物膜１４と第２の絶縁膜６とは遙かに高い密着性を有している。さらに、第２の絶縁膜６と金属化合物膜１４との界面、金属化合物膜１４と融合層１５との界面、融合層１５と金属膜１６との界面、及び金属膜１６と第２の銅配線１０との界面において、良好な密着性が得られるので、全体として優れて密着性を有する構造を実現できる。
なお、これらの効果は、金属化合物膜１４として金属酸化膜、金属窒化膜、金属炭化膜、又は金属ケイ化膜などを用いることにより実現される。
すなわち、金属化合物膜１４として金属酸化膜を用いる場合に、特に、第２の絶縁膜６の最表面がシリコン酸化膜よりなる場合には、金属化合物膜１４と第２の絶縁膜６との密着性をさらに高めることができる。これにより、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
また、金属化合物膜１４として金属窒化膜を用いる場合に、特に、第２の絶縁膜６の最表面がシリコン窒化膜よりなる場合には、金属化合物膜１４と第２の絶縁膜６との密着性をさらに高めることができる。これにより、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
また、金属化合物膜１４として金属炭化膜を用いる場合に、特に、第２の絶縁膜６の最表面がシリコン炭化膜又は有機膜よりなる場合には、金属化合物膜１４と第２の絶縁膜６との密着性をさらに高めることができる。これにより、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
また、金属化合物膜１４として金属ケイ化膜を用いる場合に、特に、第２の絶縁膜６の最表面がシリコンを含む絶縁膜よりなる場合には、金属化合物膜１４と第２の絶縁膜６との密着性をさらに高めることができる。これにより、密着性が高い多層配線を有する信頼性の高い半導体装置を実現することができる。
このように、第２の絶縁膜６、金属化合物膜１４、融合層１５、金属膜１６、及び第２の銅配線１０の各々の界面において良好な密着性を得ることができるので、全体として密着性に優れた半導体装置を実現できる。
以上説明したように、本発明の第３の実施形態によると、低抵抗であって、且つ、密着性が高い多層配線を有する信頼性の高い半導体装置を製造することができる。
なお、本実施形態においては、デュアルダマシン構造が採用されている場合について説明したが、シングルダマシン構造を採用する場合であっても、デュアルダマシン構造を採用する場合と同様の効果が得られることは言うまでもない。シングルダマシン構造を採用する場合には、配線とビアプラグとがそれぞれ別工程において形成されることになるが、この場合の配線及びビアプラグは、本実施形態における第２の銅配線１０である埋め込み配線に含まれる。
また、本実施形態においては、第２の銅配線１０である埋め込み配線の材料として、銅又は銅合金を用いた場合について説明したが、より好ましい本実施形態としては、銅よりも低い抵抗率を有するＡｇ、Ａｕ、若しくはＰｔなどの金属又はこれらの金属の合金を埋め込み配線の材料として用いるとよい。
＜変形例＞
以下に、本発明の第３の実施形態に係る半導体装置の製造方法の変形例について、前述した図５（ａ）及び（ｂ）並びに図６（ａ）及び（ｂ）に加えて、図７を参照しながら説明する。
図７は、第３の実施形態に係る半導体装置の製造方法の変形例を示す要部工程断面図である。
本発明の第３の実施形態の変形例に係る半導体装置の製造方法は、まず、前述した図５（ａ）及び（ｂ）を用いた説明と同様にして、凹部６ｃに沿うように、第２の絶縁膜６の上に金属化合物膜１４を形成する。
次に、図７に示すように、前述の図６（ａ）を用いた説明と同様に、金属化合物膜１４の上に、金属膜１６を形成することにより、融合層１５が形成される。このようにして、金属化合物膜１４、融合層１５及び金属膜１６よりなる第２のバリアメタル膜Ａ３が形成される。さらに、本変形例では、金属膜１６の上に、銅シード層１７を形成する。この点が本変形例の特徴である。
次に、凹部６ｃが埋め込まれるように、銅シード層１７の上に、銅めっきにより、銅膜を形成した後に、前述の図６（ｂ）を用いた説明と同様にしてＣＭＰを行なって、第２の銅配線１０を形成する。これにより、図６（ｂ）に示す銅ダマシン配線構造を実現することができる。
このように、本変形例は、前述した図５（ａ）〜図６（ｂ）に示した一連の製造方法における金属膜１６を形成する工程と第２の銅配線１０を形成する工程との間に、銅シード層１７を形成する工程をさらに備えている点で、前述した図５（ａ）〜図６（ｂ）に示した一連の製造方法と異なっているが、それ以外については前述と同様である。
以上説明したように、本変形例によると、銅シード層１７を形成する工程を備えたことにより、より安定的に銅めっきを行なうことができる。すなわち、例えば、仮に金属膜１６の表面が部分的又は全体的に酸化された場合であっても、本変形例によると、より安定的に銅めっきを可能にする。
したがって、本変形例によると、低抵抗であって且つ密着性が高い多層配線を備えた信頼性の高い半導体装置をより安定的に製造することができる。
なお、埋め込み配線の材料として、銅以外の材料を用いた場合は、その材料に応じたシード層の材料を適宜選択すればよい。
以上説明したように、本発明は、低抵抗であって且つ高密着性を実現するバリアメタルを備えた半導体装置及びその製造方法などに有用である。
（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の構造を示す要部断面図である。 （ａ）及び（ｂ）は、本発明の第１の実施形態に係る第２のバリアメタル膜の膜組成状態を示す図である。 （ａ）及び（ｂ）は、本発明の第２の実施形態に係る半導体装置の構造を示す要部断面図である。 （ａ）及び（ｂ）は、本発明の第２の実施形態に係る第２のバリアメタル膜の膜組成状態を示す図である。 （ａ）及び（ｂ）は、本発明の第３の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。 （ａ）及び（ｂ）は、本発明の第３の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。 本発明の第３の実施形態における変形例に係る半導体装置の製造方法を示す要部工程断面図である。 （ａ）及び（ｂ）は、従来例に係る半導体装置の構造を示す要部断面図である。
符号の説明
１ シリコン基板
２ 第１の絶縁膜
３ 第１のバリアメタル膜
４ 第１の銅配線
５ 拡散防止膜
６ 第２の絶縁膜
６ａ ビアホール
６ｂ 配線溝
６ｃ 凹部
７、１１、１４ 金属化合物膜
８、１２、１５ 融合層
９、１３、１６ （酸化されても導電性を失わない）金属膜
１０ 第２の銅配線
１７ 銅シード層
Ａ１、Ａ２、Ａ３ 第２のバリアメタル膜
１０１ シリコン基板
１０２ 第１の絶縁膜
１０３ 第１のバリアメタル膜
１０４ 第１の銅配線
１０５ 拡散防止膜
１０６ 第２の絶縁膜
１０６ａ ビアホール
１０６ｂ 配線溝
１０６ｃ 凹部
１０７、１０８ 第２のバリアメタル膜
１０９ 第３のバリアメタル膜

Claims (24)

  1. 基板上に形成された絶縁膜と、前記絶縁膜中に形成された埋め込み配線と、前記絶縁膜と前記埋め込み配線との間に形成されたバリアメタル膜とを有する半導体装置において、
    前記バリアメタル膜は、金属化合物膜と酸化されても導電性を失わない金属膜との積層膜よりなり、
    前記金属化合物膜と前記金属膜との接合面近傍には、前記金属化合物膜と前記金属膜とが融合されてなる融合層が存在していることを特徴とする半導体装置。
  2. 前記金属化合物膜を構成する金属と前記金属膜を構成する金属とは、互いに異なる種類の元素であることを特徴する請求項１に記載の半導体装置。
  3. 前記金属化合物膜を構成する金属と前記金属膜を構成する金属とは、互いに同一種類の元素であることを特徴する請求項１に記載の半導体装置。
  4. 前記融合層は、少なくとも数原子層よりなることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。
  5. 前記金属化合物膜は、前記絶縁膜に接合して形成されており、
    前記金属膜は、前記金属化合物膜の上に形成されていることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置。
  6. 前記金属化合物膜を構成する金属は、高融点金属であることを特徴とする請求項１〜５のうちいずれか１項に記載の半導体装置。
  7. 前記金属化合物膜は、導電性を有していることを特徴とする請求項１〜５のうちいずれか１項に記載の半導体装置。
  8. 前記金属化合物膜は、金属酸化膜よりなることを特徴とする請求項１〜５のうちいずれか１項に記載の半導体装置。
  9. 前記金属化合物膜は、金属窒化膜よりなることを特徴とする請求項１〜５のうちいずれか１項に記載の半導体装置。
  10. 前記金属化合物膜は、金属炭化膜よりなることを特徴とする請求項１〜５のうちいずれか１項に記載の半導体装置。
  11. 前記金属化合物膜は、金属ケイ化膜よりなることを特徴とする請求項１〜５のうちいずれか１項に記載の半導体装置。
  12. 前記埋め込み配線は、銅又は銅合金よりなることを特徴とする請求項１に記載の半導体装置。
  13. 基板上の絶縁膜に凹部を形成する工程と、
    前記凹部の壁面に沿うようにバリアメタル膜を形成する工程と、
    前記凹部を埋め込むように、前記バリアメタル膜の上に埋め込み配線を形成する工程とを備え、
    前記バリアメタル膜を形成する工程は、
    前記凹部の壁面に沿うように金属化合物膜を形成した後に、物理気相成長法により、前記金属化合物の上に、酸化されても導電性を失わない金属膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
  14. 前記バリアメタル膜を形成する工程と前記埋め込み配線を形成する工程との間に、前記バリアメタル膜の上にシード層を形成する工程をさらに備え、
    前記埋め込み配線を形成する工程は、前記凹部を埋め込むように、前記シード層の上に前記埋め込み配線を形成する工程であることを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記金属化合物膜を構成する金属と前記金属膜を構成する金属とは、互いに異なる種類の元素であることを特徴する請求項１３又は１４に記載の半導体装置の製造方法。
  16. 前記金属化合物膜を構成する金属と前記金属膜を構成する金属とは、互いに同一種類の元素であることを特徴する請求項１３又は１４に記載の半導体装置の製造方法。
  17. 前記金属化合物膜と前記金属膜との接合面近傍には、前記金属化合物膜と前記金属膜とが融合されてなる融合層が形成されており、
    前記融合層は、少なくとも数原子層よりなることを特徴とする請求項１３又は１４に記載の半導体装置の製造方法。
  18. 前記金属化合物膜を構成する金属は、高融点金属であることを特徴とする請求項１３〜１７のうちいずれか１項に記載の半導体装置の製造方法。
  19. 前記金属化合物膜は、導電性を有していることを特徴とする請求項１３〜１７のうちいずれか１項に記載の半導体装置の製造方法。
  20. 前記金属化合物膜は、金属酸化膜よりなることを特徴とする請求項１３〜１７のうちいずれか１項に記載の半導体装置の製造方法。
  21. 前記金属化合物膜は、金属窒化膜よりなることを特徴とする請求項１３〜１７のうちいずれか１項に記載の半導体装置の製造方法。
  22. 前記金属化合物膜は、金属炭化膜よりなることを特徴とする請求項１３〜１７のうちいずれか１項に記載の半導体装置の製造方法。
  23. 前記金属化合物膜は、金属ケイ化膜よりなることを特徴とする請求項１３〜１７のうちいずれか１項に記載の半導体装置の製造方法。
  24. 前記埋め込み配線は、銅又は銅合金よりなることを特徴とする請求項１３に記載の半導体装置の製造方法。
JP2004165360A 2004-06-03 2004-06-03 半導体装置及びその製造方法 Pending JP2005347510A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004165360A JP2005347510A (ja) 2004-06-03 2004-06-03 半導体装置及びその製造方法
TW094114950A TW200540962A (en) 2004-06-03 2005-05-09 Semiconductor device and fabricating method thereof
US10/578,004 US20070132100A1 (en) 2004-06-03 2005-05-20 Semiconductor device and method for fabricating the same
KR1020067005516A KR20070009524A (ko) 2004-06-03 2005-05-20 반도체장치 및 그 제조방법
CNA2005800009895A CN1842903A (zh) 2004-06-03 2005-05-20 半导体装置及制造方法
PCT/JP2005/009265 WO2005119750A1 (ja) 2004-06-03 2005-05-20 半導体装置及びその製造方法
EP05740993A EP1753020A1 (en) 2004-06-03 2005-05-20 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004165360A JP2005347510A (ja) 2004-06-03 2004-06-03 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005347510A true JP2005347510A (ja) 2005-12-15

Family

ID=35463122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004165360A Pending JP2005347510A (ja) 2004-06-03 2004-06-03 半導体装置及びその製造方法

Country Status (7)

Country Link
US (1) US20070132100A1 (ja)
EP (1) EP1753020A1 (ja)
JP (1) JP2005347510A (ja)
KR (1) KR20070009524A (ja)
CN (1) CN1842903A (ja)
TW (1) TW200540962A (ja)
WO (1) WO2005119750A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194624A (ja) * 2006-01-17 2007-08-02 Internatl Business Mach Corp <Ibm> 銅でないメッキ可能層の上への銅の直接電気メッキのための方法
JP2007258390A (ja) * 2006-03-23 2007-10-04 Sony Corp 半導体装置、および半導体装置の製造方法
WO2009101805A1 (ja) * 2008-02-15 2009-08-20 Panasonic Corporation 半導体装置及びその製造方法
JP2009266999A (ja) * 2008-04-24 2009-11-12 Renesas Technology Corp 半導体装置、およびその製造方法
US7728434B2 (en) 2006-12-21 2010-06-01 Nec Electronics Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703974B1 (ko) * 2005-08-11 2007-04-06 삼성전자주식회사 Ｍｉｍ 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법
US20080096381A1 (en) * 2006-10-12 2008-04-24 Han Joseph H Atomic layer deposition process for iridium barrier layers
US20090089515A1 (en) * 2007-10-02 2009-04-02 Qualcomm Incorporated Memory Controller for Performing Memory Block Initialization and Copy
CN102347273B (zh) * 2011-10-29 2013-11-13 上海华力微电子有限公司 半导体器件制作方法
US9349636B2 (en) 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
JP6345104B2 (ja) * 2014-12-24 2018-06-20 東京エレクトロン株式会社 成膜方法
US9953841B2 (en) * 2015-05-08 2018-04-24 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
CN106486416B (zh) * 2015-09-02 2021-04-02 中芯国际集成电路制造(北京)有限公司 金属互联结构的形成方法
US10541199B2 (en) * 2017-11-29 2020-01-21 International Business Machines Corporation BEOL integration with advanced interconnects
US11798846B2 (en) * 2020-08-14 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Contact plug

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675713A (en) * 1982-05-10 1987-06-23 Motorola, Inc. MOS transistor
JP3436132B2 (ja) * 1998-05-13 2003-08-11 セイコーエプソン株式会社 半導体装置
JP4322347B2 (ja) * 1999-03-15 2009-08-26 エルピーダメモリ株式会社 半導体装置およびその製造方法
US6420740B1 (en) * 1999-05-24 2002-07-16 Sharp Laboratories Of America, Inc. Lead germanate ferroelectric structure with multi-layered electrode
US6452251B1 (en) * 2000-03-31 2002-09-17 International Business Machines Corporation Damascene metal capacitor
JP2002075994A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100386034B1 (ko) * 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
US6462417B1 (en) * 2000-12-18 2002-10-08 Advanced Micro Devices, Inc. Coherent alloy diffusion barrier for integrated circuit interconnects
US6445070B1 (en) * 2000-12-18 2002-09-03 Advanced Micro Devices, Inc. Coherent carbide diffusion barrier for integrated circuit interconnects
US6800938B2 (en) * 2002-08-08 2004-10-05 International Business Machines Corporation Semiconductor device having amorphous barrier layer for copper metallurgy
JP2004273593A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法
JP2005129745A (ja) * 2003-10-24 2005-05-19 Sony Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194624A (ja) * 2006-01-17 2007-08-02 Internatl Business Mach Corp <Ibm> 銅でないメッキ可能層の上への銅の直接電気メッキのための方法
JP2007258390A (ja) * 2006-03-23 2007-10-04 Sony Corp 半導体装置、および半導体装置の製造方法
US7728434B2 (en) 2006-12-21 2010-06-01 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US7883935B2 (en) 2006-12-21 2011-02-08 Renesas Electronics Corporation Method of manufacturing a semiconductor device
WO2009101805A1 (ja) * 2008-02-15 2009-08-20 Panasonic Corporation 半導体装置及びその製造方法
JP2009266999A (ja) * 2008-04-24 2009-11-12 Renesas Technology Corp 半導体装置、およびその製造方法

Also Published As

Publication number Publication date
US20070132100A1 (en) 2007-06-14
WO2005119750A1 (ja) 2005-12-15
CN1842903A (zh) 2006-10-04
EP1753020A1 (en) 2007-02-14
TW200540962A (en) 2005-12-16
KR20070009524A (ko) 2007-01-18

Similar Documents

Publication Publication Date Title
JP4224434B2 (ja) 半導体装置及びその製造方法
US20070132100A1 (en) Semiconductor device and method for fabricating the same
TWI400770B (zh) 積體電路結構及其製作方法
US20080083989A1 (en) Semiconductor Device and Method for Fabricating the Same
US20170047246A1 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
JP4917249B2 (ja) 半導体装置及び半導体装置の製造方法
US7659626B2 (en) Semiconductor device including a barrier metal film
JP5127251B2 (ja) 半導体装置の製造方法
WO2007004256A1 (ja) 半導体装置およびその製造方法
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP2007059734A (ja) 半導体装置の製造方法および半導体装置
JP2002064139A (ja) 半導体装置の製造方法
JP2009170665A (ja) 半導体装置および半導体装置の製造方法
JP2006196820A (ja) 半導体装置及びその製造方法
JPH10233442A (ja) 半導体装置及びその製造方法
JPH10294317A (ja) 積層配線構造体およびその製造方法
JP2007242926A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090616