CN1842903A - 半导体装置及制造方法 - Google Patents

半导体装置及制造方法 Download PDF

Info

Publication number
CN1842903A
CN1842903A CNA2005800009895A CN200580000989A CN1842903A CN 1842903 A CN1842903 A CN 1842903A CN A2005800009895 A CNA2005800009895 A CN A2005800009895A CN 200580000989 A CN200580000989 A CN 200580000989A CN 1842903 A CN1842903 A CN 1842903A
Authority
CN
China
Prior art keywords
film
metal
metallic compound
semiconductor device
compound film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800009895A
Other languages
English (en)
Inventor
池田敦
中川秀夫
青井信雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1842903A publication Critical patent/CN1842903A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/027—Graded interfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Abstract

半导体装置包括：在硅衬底1上形成的绝缘膜6、在绝缘膜6中形成的埋入布线10、以及在绝缘膜6和埋入布线10之间形成的金属阻挡膜Al。金属阻挡膜Al由金属化合物膜7和即使被氧化也不失去导电性的金属膜9的叠层膜所构成，在金属化合物膜7和金属膜9的接合面附近，存在有金属化合物膜7和金属膜9融合而形成的融合层8。

Description

半导体装置及制造方法
技术领域
本发明涉及一种具有金属布线(interconnection)的半导体装置及制造方法，特别是涉及金属阻挡膜及该金属阻挡膜的形成方法。
背景技术
近年来随着半导体集成电路装置(以下称半导体装置)加工尺寸的细微化，在半导体装置的多层布线，采用了铜布线和介电常数低的绝缘膜、即和所谓Low-k膜的组合。通过上述，使得RC延迟及功耗的降低成为可能。进一步地，为了达到半导体装置的高集成化、高功能化及高速化，采用更低介电常数的Low-k膜的方法也受到检讨中。
但是，铜布线通常是以镶嵌法来形成。镶嵌法包括交互形成布线及通孔插塞(via plug)的单镶嵌法以及同时形成布线及通孔插塞的双镶嵌法。
以下，参照图8(a)及图8(b)说明以镶嵌法形成多层布线的方法。
如图8(a)所示，在硅衬底101上形成第1绝缘膜102后，在所述第1绝缘膜102中形成具有第1金属阻挡膜103的第1铜布线104。此外，在硅衬底101上形成晶体管等，这在附图中受到省略。接着，在第1绝缘膜102及第1铜布线104上，依序形成防止铜扩散的防扩散膜105及第2绝缘膜106。接着，在防扩散膜105及第2绝缘膜106形成通孔(via hole)106a，同时通过在第2绝缘膜106形成布线沟106b，形成由通孔106a及布线沟106b所构成的凹部106c。接着，沿着凹部106c的壁面，形成第2金属阻挡膜107。并且，在图8(a)中，显示出以第2金属阻挡膜107的单层结构构成上层阻挡金属膜的情况，但是，如图8(b)所示，也可以是沿着凹部106c的壁面，以第2金属阻挡膜108及第3金属阻挡膜109的双层结构加以构成。
其次，虽然在附图中加以省略，但是，图8(a)的情况，是在第2金属阻挡膜107(图8(b)的情况则是在第3金属阻挡膜109)上形成铜种子层之后，通过以所述铜种子层作为基础的铜电镀来填埋凹部106c同时形成铜膜使其覆盖第2绝缘膜106整体表面。接着，以化学机械研磨法(CMP：chemical mechanical polishing)，将形成于第2绝缘膜106上、除了凹部106c内侧部分以外的铜膜加以研磨除去，图8(a)的情况是：将形成于第2绝缘膜106上、除了凹部106c内侧部分以外的第2金属阻挡膜107(图8(b)的情况是：将形成于第2绝缘膜106上除了凹部106c内侧以外的第3金属阻挡膜109及第2金属阻挡膜108)加以研磨除去。通过上述，能够形成布线、通孔插塞、或是两者之一。通过重复以上一连串的动作能够形成多层布线。
一般由于铜容易通过热或电场扩散到氧化硅膜等绝缘膜中，因此容易产生晶体管特性恶化。并且，铜与绝缘膜的密接性低。因此，被提出的方法是：形成铜布线时，在铜和绝缘膜之间，通过形成由钽膜或氮化钽膜构成的金属阻挡膜，能够防止铜扩散到绝缘膜同时提高绝缘膜及铜的密接性。例如，金属阻挡膜的结构是钽膜或氮化钽膜所构成的单层构造的情况，如图8(a)所示结构，另一方面金属阻挡膜结构是由钽膜及氮化钽膜所构成的双层结构的情况，则如图8(b)所示的结构。
但是，使用钽膜作为第2金属阻挡膜107(图8(a)的情况)或第3金属阻挡膜109(图8(b)的情况)时，以电解电镀形成铜时，由于钽膜遭到氧化，而形成了高电阻的氧化钽膜。因此，产生了一个问题，即不能避免布线的电阻上升。并且，在使用氮化钽膜作为第2金属阻挡膜107(图8(a)的情况)或第3金属阻挡膜109(图8(b)的情况)时，氮化钽膜虽然不会被氧化，但是，氮化钽膜具有高电阻，并且与铜的密接性低。进一步地，在使用氮化钛膜或钛膜作为第2金属阻挡膜107(图8(a))或是第3金属阻挡膜109(图8(b))时，也分别与使用钽膜或氮化钽膜的情况存在相同的问题。
鉴于上述问题，特别是在实现第2金属阻挡膜107低电阻化的目的下，使用金属及其金属氧化物本身是低电阻、如钌或铱等来作为第2金属阻挡膜107加以使用，这样的方法受到注目(参照专利文献1及2)。并且，这些金属，一般以原子层沉积法或化学气相沉积法加以形成。
【专利文献1】专利第3409831号公报
【专利文献2】特开2002-75994号公报
发明内容
解决课题
如上所述，将如钌或铱等被氧化也不会失去导电性的金属用来作为金属阻挡膜时，虽然能够形成低电阻的金属阻挡膜，但是这些不会失去导电性的金属与绝缘膜的密接性非常低。为了改善这个问题，也能够考虑通过在使用这些不失去导电性的金属所构成的金属阻挡膜和绝缘膜之间形成由金属氮化膜等或是其叠层膜，来提高金属阻挡膜和绝缘膜的密接性，但是，这将会产生另外一个问题是：这些被氧化也不失去导电性的金属膜和金属氮化膜等或其叠层膜等的密接性不佳。
有鉴于前，本发明的目的在于：提供低电阻且在绝缘膜及布线之间具有高密接性的金属阻挡膜的半导体装置、以及该半导体装置的制造方法。
解决方法
为了达成前述目的，本发明的半导体装置，其特征在于：所述半导体装置包括在衬底上形成的绝缘膜、在绝缘膜中形成的埋入布线、以及在绝缘膜与埋入布线之间形成的金属阻挡膜；金属阻挡膜由金属化合物膜和被氧化也不失去导电性的金属膜的叠层膜所构成，在金属化合物膜和金属膜的接合面附近，存在有金属化合物膜和金属膜融合构成的融合层。
根据本发明的半导体装置，由于包括金属化合物膜和金属膜两膜的大体中间组成的融合层在以金属化合物膜和金属膜的接合面附近为中心被形成，与只是叠层金属化合物膜和金属膜的情况相比，金属化合物膜(金属氧化膜)和金属膜的密接性非常良好。因此能够实现低电阻且具有高密接性的多层布线的可靠性高的半导体装置。并且，也能够提高绝缘膜的密接性及实现良好布线用的电镀。
最好是，在本发明的半导体装置中，构成金属化合物膜的金属和构成金属膜的金属，是不同种类的元素。
这样一来，由于在以金属化合物膜和金属膜的接合面附近为中心形成融合层，该融合层是具有两膜组成的大体中间组成的合金层，与只是叠合金属化合物膜和金属膜层的情况相比，金属化合物膜和金属膜的密接性非常良好。因此能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，在本发明的半导体装置中构成金属化合物膜的金属和构成金属膜的金属，是同一种类的元素。
这样一来，在以金属化合物膜和金属膜的接合面附近为中心形成融合层，该融合层是两膜组成的大体中间组成的混合层，与只是叠合金属化合物膜和金属膜的情况相比，金属化合物膜和金属膜的密接性非常良好。同时，由于金属化合物膜和金属膜以混合层为中介而一体化，因此与构成两膜的金属是不同种类元素的情况相比，金属化合物膜与金属膜的密接性非常良好。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，在本发明的半导体装置中，融合层至少由多层原子层构成。
这样一来，由于能够在金属化合物膜和金属膜的整体接触面形成融合层，因此能够大为提高金属化合物膜和金属膜密接性。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，在本发明的半导体装置中，金属化合物膜和绝缘膜连接而形成，金属膜形成在金属化合物膜上。
这样一来，金属膜电阻低于金属化合物膜，在进行布线用的电镀时金属膜成为电极及基础层，因此与在金属化合物膜表面进行布线用的电镀的情况相比，能够进行均一的布线电镀。并且，由于金属膜是由被氧化也不失去导电性的金属所构成，在布线电镀时即使金属膜表面被氧化也不会降低导电性，因此能够进行高性能的布线电镀。并且，由于金属化合物膜和绝缘膜连接，与金属膜和绝缘膜连接的情况相比，能够获得非常好的密接性。并且，在绝缘膜、金属化合物膜、融合层、金属膜、布线依序形成的结构中，在各膜之间的界面中能够获得良好的密接性，因此大为提高整体的密接性。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，在本发明的半导体装置中，构成金属化合物膜的金属是高熔点金属。
这样一来，即使形成埋入布线后进一步在形成上层布线的工序中进行大约400℃前后的加热，也能够防止金属化合物膜变质，实现可靠性高的半导体装置。
最好是，在本发明的半导体装置中，金属化合物膜具有导电性。
这样一来，不但能够提高金属化合物膜与绝缘膜的密接性，并且能够实现低电阻的金属阻挡膜。因此，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，在本发明的半导体装置中，金属化合物膜由金属氧化膜构成。
这样一来，特别是绝缘膜的最表面是由氧化硅膜构成的情况下，能够进一步提高金属化合物膜和绝缘膜的密接性。因此，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
最好是，在本发明的半导体装置中，金属化合物膜由金属氮化膜构成。
这样一来，特别是绝缘膜的最表面是由氮化硅膜构成时，能够进一步提高金属化合物膜和绝缘膜的密接性。因此，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
最好是，在本发明的半导体装置中，金属化合物膜由金属碳化膜构成。
这样一来，特别是绝缘膜的最表面由碳化硅膜或有机膜构成时，能够进一步提高金属化合物膜和绝缘膜的密接性。因此，能够实现高密接性的多层布线的可靠性高的半导体装置。
最好是，在本发明的半导体装置中，金属化合物膜由金属硅化膜构成。
这样一来，特别是在绝缘膜的最表面由含硅的绝缘膜构成时，能够更进一步提高金属化合物膜与绝缘膜的密接性。因此，能够实现高密接性的多层布线的可靠性高的半导体装置。
最好是，在本发明的半导体装置中，埋入布线由铜或铜合金构成。
为了达成上述目的，本发明半导体装置制造方法的特征在于具备以下工序：在衬底上的绝缘膜形成凹部的工序，沿着凹部壁面形成金属阻挡膜的工序，以及在金属阻挡膜上形成埋入布线填埋凹部的工序；形成金属阻挡膜的工序包括：沿着凹部壁面形成金属化合物膜后，以物理气相沉积法在金属化合物膜上形成被氧化也不失去导电性的金属膜的工序。
根据本发明的半导体装置制造方法，通过在形成金属化合物膜后以物理气相沉积法形成金属膜，在形成金属膜时，由于将电性中性的金属粒子及金属粒子离子高速(高能源的状态)射入金属化合物膜表面，在以金属化合物膜和金属膜的接合面附近为中心形成具有两膜组成的大体中间组成的融合层，与只是叠合金属化合物膜和金属膜的情况相比，能够大为提高金属化合物膜与金属膜的密接性。因此，能够制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
并且，根据本发明的半导体装置制造方法，将金属化合物膜和绝缘膜连接形成同时在金属化合物膜上形成金属膜。通过上述，由于以电阻低于金属化合物膜的金属膜成为进行布线用电镀时的电极及基础层，因此与在金属化合物膜表面进行布线用电镀相比下，能够形成均一的布线电镀。并且，由于金属膜是由被氧化也不失去导电性金属所构成，因此布线电镀时即使金属膜表面遭到氧化其导电性也不会下降，因此能够进行高性能的布线电镀。并且，由于金属化合物膜与绝缘膜连接，如果与金属膜和绝缘膜连接情况相比，能够获得非常好的密接性。并且，在绝缘膜、金属化合物膜、融合层、金属膜、布线依序形成的结构中，能够在各膜之间的界面中获得良好的密接性，大为提高整体密接性。因此能够制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明的半导体装置制造方法中，在形成金属阻挡膜的工序和形成埋入布线的工序之间，进一步具备在金属阻挡膜上形成种子层的工序；形成埋入布线的工序是在种子层上形成埋入布线来填埋凹部。
这样一来，由于扩大布线用的电镀制程窗口(process window)，与不形成种子层的情况相比，能够简单的将形成埋入布线的工序加以最适化。因此，能够提高制造良品率，同时制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，在本发明的半导体装置制造方法中，构成金属化合物膜的金属和构成金属膜的金属，是不同种类的元素。
这样一来，在以金属化合物膜与金属膜的接合面附近为中心形成具有两膜组成的大体中间组成的合金层、即融合层，与只是叠合金属化合物膜和金属膜的情况相比，能够明显提高金属化合物膜与金属膜的密接性。因此，能够制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，在本发明的半导体装置制造方法中，构成金属化合物膜的金属和构成金属膜的金属，是相同种类的元素。
这样一来，在以金属化合物膜与金属膜的接合面附近为中心形成具有两膜组成的大体中间组成的混合层、即融合层，和只是叠合金属化合物膜与金属膜的情况相比，明显提高金属化合物膜与金属膜的密接性。并且，金属化合物膜和金属膜以混合层为中介而一体化，比起构成两膜的金属是不同种类的情况，能够更加提高金属化合物膜和金属膜的密接性。因此能够制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
本发明的半导体装置的制造方法中，在金属化合物膜与金属膜的接合面附近形成由金属化合物膜与金属膜融合的融合层，所述融合层最好是至少由多层原子层构成。
这样一来，能够在金属化合物膜和金属膜连接面的整体形成融合层，因此，能够明显提高金属化合物膜和金属膜的密接性。因此，能够制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，在本发明的半导体装置的制造方法中，构成金属化合物膜的金属是高熔点金属。
这样一来，即使在形成埋入布线后进一步在形成上层布线的工序中进行大约400℃前后的加热，也能够防止金属化合物膜变质，而能够制造可靠性高的半导体装置。
最好是，本发明的半导体装置的制造方法中，金属化合物膜具导电性。
这样一来，不但能够增加金属化合物膜和绝缘膜的密接性，也能够实现低电阻的金属阻挡膜。因此，能够制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明的半导体装置的制造方法中，金属化合物膜由金属氧化膜构成。
这样一来，特别是在绝缘膜的最表面由氧化硅膜构成的情况下，能够进一步提高金属化合物膜与绝缘膜的密接性。因此，能够制造具有高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明的半导体装置的制造方法中，金属化合物膜由金属氮化膜构成。
这样一来，特别是在绝缘膜的最表面由氮化硅膜构成的情况下，能够进一步提高金属化合物和绝缘膜的密接性。因此，能够制造具有高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明的半导体装置的制造方法中，金属化合物膜由金属碳化膜构成。
这样一来，特别是在绝缘膜的最表面由碳化硅膜构成的情况或是由有机膜构成的情况下，能够更进一步提高金属化合物膜和绝缘膜的密接性。因此，能够制造具有高密接性的多层布线的可靠性高的半导体装置。
最好是，本发明的半导体装置的制造方法中，金属化合物膜由金属硅化膜构成。
这样一来，特别是在绝缘膜的最表面由含硅的绝缘膜构成的情况下，能够更进一步提高金属化合物膜与绝缘膜的密接性。因此，能够制造具有高密接性的多层布线的可靠性高的半导体装置。
在本发明的半导体装置的制造方法中，埋入布线最好是由铜或铜合金构成。
发明效果
根据本发明的半导体装置，由于在以金属化合物膜和金属膜的接合面附近为中心形成具有金属化合物膜和金属膜两膜的大体中间组成的融合层，与只是叠合金属化合物膜与金属膜的情况相比，金属化合物膜(金属氧化膜)和金属膜的密接性非常优良。因此能够实现低电阻且具有高密接性的多层布线的可靠性高的半导体装置。并且，也能够提高绝缘膜的密接性及实现良好布线用的电镀。
根据本发明的半导体装置制造方法，通过在形成金属化合物膜后以物理气相沉积法形成金属膜，在形成金属膜时，由于将电性中性的金属粒子及金属粒子离子高速(高能源的状态)射入金属化合物膜表面，在以金属化合物膜和金属膜的接合面附近为中心形成具有两膜组成的大体中间组成的融合层，与只是叠合金属化合物膜和金属膜的情况相比，能够大为提高金属化合物膜和金属膜的密接性。因此，能够制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
并且，根据本发明的半导体装置制造方法，将金属化合物膜与绝缘膜连接形成同时在金属化合物膜上形成金属膜。通过上述，由于以电阻低于金属化合物膜的金属膜成为进行布线用电镀时的电极及基础层，因此与在金属化合物膜表面进行布线用电镀相比下，能够形成均一布线的电镀。并且，由于金属膜是由被氧化也不失去导电性金属构成，因此布线电镀时即使金属膜表面遭到氧化其导电性也不会下降，因此能够进行高性能的布线电镀。并且，由于金属化合物膜与绝缘膜连接，如果与金属膜和绝缘膜连接的情况相比，能够获得非常好的密接性。并且，在绝缘膜、金属化合物膜、融合层、金属膜、布线依序形成的结构中，能够在各膜之间的界面中获得良好的密接性，大为提高整体密接性。因此能够制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
附图说明
图1(a)及图1(b)是本发明第1实施例涉及的半导体装置结构的主要部分剖面图。
图2(a)及图2(b)是本发明第1实施例涉及的第2金属阻挡膜的膜组成状态图。
图3(a)及图3(b)是本发明第2实施例涉及的半导体装置结构的主要部分剖面图。
图4(a)及图4(b)是本发明第2实施例涉及的第2金属阻挡膜的膜组成状态图。
图5(a)及(b)是本发明第3实施例涉及的半导体装置的制造方法的主要部分工序剖面图。
图6(a)及图6(b)是本发明第3实施例涉及的半导体装置制造方法的主要部分工序剖面图。
图7是本发明第3实施例的变形例涉及的半导体装置制造方法的主要部分工序剖面图。
图8(a)及图8(b)是现有技术涉及的半导体装置结构的主要部分剖面图。
符号说明
1-硅衬底；2-第1绝缘膜；3-第1金属阻挡膜；4-第1铜布线；5-防扩散膜；6-第2绝缘膜；6a-通孔；6b-布线沟；6c-凹部；7，11，14-金属化合物膜；8，12，15-融合层；9，13，16-(被氧化也不失去导电性的)金属膜；10-第2铜布线；17-铜种子层；A1，A2，A3-第2金属阻挡膜；101-硅衬底；102-第1绝缘膜；103-第1金属阻挡膜；104-第1铜布线；105-防扩散膜；106-第2绝缘膜；106a-通孔；106b-布线沟；106c-凹部；107，108-第2金属阻挡膜；109-第3金属阻挡膜
具体实施方式
(第1实施例)
以下，参照图1(a)和图1(b)以及图2(a)和图2(b)说明本发明第1实施例的半导体装置。
图1(a)及图1(b)是显示第1实施例的半导体装置结构的主要部分剖面图。
首先，如图1(a)所示，在硅衬底1上形成第1绝缘膜2，在所述第1绝缘膜2形成具有第1金属阻挡膜3的第1铜布线4。并且，在硅衬底1上形成晶体管等，这在附图中受到省略。在第1绝缘膜2及第1铜布线4上，依序形成防止铜扩散的防扩散膜5及第2绝缘膜6。在防扩散膜5及第2绝缘膜6形成通孔6a，同时在第2绝缘膜6形成布线沟6b。这样地形成由通孔6a及布线沟6b构成的凹部6c。
同时，如图1(a)所示，在凹部6c的壁面，形成第2金属阻挡膜A1。这里，第2金属阻挡膜A1，沿着凹部6c，由在第2绝缘膜6上形成的金属化合物膜7、在所述金属化合物膜7上形成的融合层8、以及在所述融合层8上形成的被氧化也不失去导电性的金属膜9所构成。这里，构成金属膜9的金属不同于构成金属化合物膜7的金属。这样地，在本实施例和后述的第2实施例不同，构成金属化合物膜7的金属与构成金属膜9的金属是不同种类的金属，以下将说明前述情况。并且，融合层8形成于金属化合物膜7和金属膜9的接合面附近，是具有金属化合物膜7及金属膜9两膜组成的大体中间组成的融合层。并且，金属膜9的至少一部分也可以被氧化。
进一步地使如图1(a)所示、以铜电镀在金属膜9上形成铜膜使凹部6c填埋后，以CMP法除去铜膜及金属阻挡膜A1在第2绝缘膜6上形成的、除了凹部6c内部以外的部分，并且，形成第2铜布线10及其一部分的通孔插塞，而形成具有图1(b)所示结构的半导体装置。并且，第2铜布线可以是布线、通孔插塞、或两者的其中之一。这里，第2铜布线10，也可以是由纯铜或含铜以外的成分(如微量的Si、Al、Mo或Sc等)的铜合金所构成。并且，通过重复从防扩散膜5成膜到CMP的工序来形成多层布线。
这里，可以使用氮化硅膜、碳化氮化硅膜、碳化氧化硅膜、碳化硅膜、或组合这些膜所构成的叠层膜作为防扩散膜5。防扩散膜5具有防止第1铜布线4的铜扩散到第2绝缘膜6中的作用。
并且，也可以使用氧化硅膜、掺杂氟的氧化硅膜、碳化氧化硅膜，或由有机膜构成的绝缘膜来作为第2绝缘膜6。这些膜可以是以化学气相沉积法形成的膜，也可以是以旋转涂布法所形成的SOD(spin ondielectric)膜。
并且，由通孔6a及布线沟6b所构成的凹部6c，也可以采用周知的光刻技术、蚀刻技术、灰化技术与清洗技术，例如日本已公开的特开2002-75994号公报等所公开的双金属镶嵌法形成即可。
并且，也可以使用高熔点金属作为构成金属化合物膜7的金属。通过上述，形成第2铜布线10后，虽然在进一步形成上层布线的工序中进行大约400℃前后的加热，但是，不会由于这个加热处理造成金属化合物膜7变质。因此，能够实现可靠性高的半导体装置。
同时，金属化合物膜7在膜厚度薄时不一定非得具导电性，但最好是具导电性。以下，具体说明具导电性的金属化合物膜7。
首先，使用钌(Ru)、铱(Ir)、钼(Mo)、锇(Os)、铑(Rh)、白金(Pt)、钒(V)、或钯(Pd)等即使被氧化也不失去导电性的金属的氧化膜作为金属化合物膜7即可。并且，只要是被氧化也不失去导电性的金属，当然也可以使用上述以外的金属的金属氧化膜金属来作为化合物膜7。
并且，也可以使用锑(Ti)、钽(Ta)、锆(Zr)、铌(Nb)，铪(Hf)或钨(W)等即使被氮化也不失去导电性的金属氮化膜来作为金属化合物膜7。并且，只要是被氮化也不失去导电性的金属，当然也可以使用上述以外的金属的氮化膜来作为金属化合物膜7。
并且，也可以使用钌(Ru)、铱(Ir)、钼(Mo)、锇(Os)、铑(Rh)、铂(Pt)、钒(V)、锑(Ti)、钽(Ta)、锆(Zr)、铌(Nb)、铪(Hf)、钨(W)或钯(Pd)等金属的碳化膜，作为金属化合物膜7。并且，只要是被碳化也不失去导电性的金属，当然也可以使用上述金属以外的金属碳化膜来作为金属化合物7。
并且，可以使用高熔点金属的硅化膜作为金属化合物膜7。
并且，金属化合物膜7，以原子层沉积法(ALD：atomic layerdeposition)、化学气相沉积法(CVD：cemical vapor deposition)、或物理气相沉积法(PVD：physical vapor deposition)等的成膜方法形成即可。
其次，使用钌(Ru)、铱(Ir)、钼(Mo)、锇(Os)、铑(Rh)、铂(Pt)、钒(V)或钯(Pd)等被氧化也不失去导电性的金属作为金属膜9。并且，只要是被氧化也不失去导电性的金属，当然也可以使用上述金属以外的金属氧化膜来作为金属膜9。
并且，金属膜9最好是以物理气相沉积法(PVD：physical vapordeposition)来形成。
这是由于如同现有的例子所示，以原子层沉积法或化学气相沉积法形成金属膜9，虽然能够在金属化合物膜7上形成金属膜9，但是，无法在金属化合物膜7与金属膜9之间形成融合层8。换句话说，原子层沉积法及化学气相沉积法，是在各自原子分子的水平通过热化学反应使膜成长。相对的，使用溅镀法等代表的物理气相沉积法，通过在金属化合物膜7上形成金属膜9，将电性中性的金属粒子及金属粒子离子以高速(高能源的状态)射入金属化合物膜7的表面，因此在金属化合物膜7与金属膜9的接合面附近中心形成融合层8。通过上述，和通过热化学反应只叠合金属化合物膜7与金属膜9的情况相比，金属化合物膜7与金属膜9的密接性明显提高。而能够制造具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
并且，这里虽然省略附图，在双金属镶嵌布线沟(通孔6a及布线沟6b所构成的凹部6c)中的第2绝缘膜6的表面和金属化合物膜7之间，也可以形成氧化硅膜(如SiO2、SiOC、SiCO、或SiON等)、氮化硅膜(如Si3N4、SiON、SiCN等)、碳化硅膜(如SiC、SiCO、SiOC、SiCN等)等绝缘膜。
如上所示，在第1实施例中，金属化合物膜7的金属和金属膜9的金属种类不同，因此在以金属化合物膜7与金属膜9的接合面附近为中心形成的融合层，成为以2种金属为主成分的合金层。
图2(a)及图2(b)中，显示金属氧化膜的金属使用铱(Ir)来作为金属化合物膜7的一例，同时，显示作为金属膜9金属的一例，使用钌(Ru)的金属阻挡膜的膜组成状态。
图2(a)示出原子层沉积法或化学气相沉积法形成金属膜9时从金属化合物膜7到金属膜9的膜组成状态，图2(b)是本发明第1实施例的状态，具体而言是显示以物理气相沉积法形成金属膜9时从金属化合物膜7到金属膜9的膜组成状态。
首先，如图2(a)所示，以原子层沉积法或化学气相沉积法形成金属膜9时，由于原子层沉积法或化学气相沉积法是通过热化学反应进行成膜的方法，因此在和作为金属化合物膜7的金属氧化膜的IrO2以及作为金属膜9的Ru的接合面不形成融合层。因此，在膜整体承受应力时的剪切应力集中在IrO2与Ru的接合面(界面)，所以在这个界面容易产生膜剥落。
另一方面，如图2(b)所示，以物理气相沉积法形成金属膜9时，将高能源的电性中性的金属粒子或金属粒子离子射入金属氧化膜表面，而在作为金属化合物膜7的金属氧化膜的IrO2和作为金属膜9的Ru的接合面形成合金层的融合层8。这里，所谓粒子指的是包含1个原子或2个原子以上的簇(cluster)。因此，在以作为金属化合物膜7的金属氧化膜和金属膜10的接合面附近为中心形成的融合层8的膜组成是金属氧化膜及金属膜10膜组成的大体中间组成。这时，即使膜整体受到应力，由于在金属氧化膜的IrO2和作为金属膜9的Ru之间不存在明确的接合面(界面)，不会产生剪切应力等的应力集中。因此，能够形成强于承受应力状态的第2金属阻挡膜A1。
并且，通过调整金属膜9成膜时所使用的物理气相沉积法的条件，也能够使得融合层8的膜组成含有许多金属，融合层8在以作为金属化合物膜7的金属氧化膜与金属膜9的接合面附近为中心被形成，另一方面，也可以使融合层是接近金属氧化膜的膜组成。
同时，图2(a)及图2(b)中，虽然说明以金属氧化膜作为金属化合物膜7的一个例子的情况，但是，即使以金属氮化膜、金属碳化膜、或金属硅化膜等取代金属氧化膜的例子，也能够获得和上述金属氧化膜相同的效果。
并且，在金属化合物膜7与金属膜9的接合面附近形成的融合层8，只要由至少多层原子层以上形成即可。换句话说，只要能填补基础膜的原子层的凹凸程度的厚度即可。这时，由于在金属化合物膜7与金属膜9连接面的整体形成融合层8，因此金属化合物膜7与金属膜9的密接性明显提高。
并且，如图1(b)所示，构成第2金属阻挡膜A1的金属膜9最好是和由铜或铜合金构成的第2铜布线10连接。这时，由于金属膜9的电阻低于金属化合物膜7，因此金属膜9将成为铜电镀时的电极及电镀的基础层，和在金属化合物膜7上直接进行铜电镀形成第2铜布线10的情况相比，能够获得均一的铜电镀。并且，这一状况下，由于金属化合物膜7和第2绝缘膜6连接，因此和将金属膜9与第2绝缘膜6连接的情况相比，金属化合物膜7与第2绝缘膜6有着非常优良的密接性。进一步地，由于在第2绝缘膜6与金属化合物膜7的界面、金属化合物膜7与融合层8的界面、融合层8与金属膜9的界面、以及金属膜9与第2铜布线10的界面中，能够获得良好密接性，因此能够实现整体具有优良密接性的结构。
其次，说明在第1实施例的金属化合物膜7及金属膜9中使用的金属的电阻率一个例子。
钌的电阻率是7.5(μΩ·cm)，铱的电阻率是6.5(μΩ·cm)。同时，钌氧化膜的电阻率是35(μΩ·cm)，铱氧化膜的电阻率是30(μΩ·cm)。另一方面，现在一般标准使用的钽的电阻率是13(μΩ·cm)，氮化钽膜的电阻率是130(μΩ·cm)。
因此，即使在被氧化也不失去导电性的金属及以这些金属氧化膜构成第2金属阻挡膜A1时，即使构成第2金属阻挡膜A1的金属的至少一部分受到氧化，第2金属阻挡膜A1也能够形成金属阻挡膜，所述金属阻挡膜的电阻低于现在经常被用来作为金属阻挡膜的氮化钽膜的电阻。但是，即使是以被氧化也不失去导电性的金属及氮化钽膜构成第2金属阻挡膜A1的情况，也能够形成电阻非常低而实用的金属阻挡膜。
因此，在将本实施例所示第2金属阻挡膜A1组装到半导体装置时，只要使得金属化合物膜7的厚度是数nm～25nm左右，同时，使得金属膜9的厚度是数nm～25nm即可。在这种情况时，第2阻挡金属膜A1的整体厚度，如果是65nm世代的半导体装置的情况，使其厚度形成为20nm～30nm即可。并且，如果是45nm世代的半导体装置的情况下，能够预测在整体的膜厚度，最厚也必须是大约15nm以下。并且，金属化合物膜7和金属膜9的厚度比根据成膜方法及用途加以任意最适化即可。
同时，在本实施例中，使用金属氧化膜作为金属化合物膜7时，特别是第2绝缘膜6的最表面是由氧化硅膜构成时，能够更加提高金属化合物膜7与第2绝缘膜6的密接性。通过上述，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
并且，在本实施例中，使用金属氮化膜作为金属化合物膜7时，特别是第2绝缘膜的最表面由氮化硅膜构成时，能够更加提高金属化合物膜7与第2绝缘膜6的密接性。通过上述，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
并且，在本实施例中，使用金属碳化膜作为金属化合物膜7时，特别是在第2绝缘膜6的最表面由碳化硅膜或有机膜构成时，能够更加提高金属化合物膜7与第2绝缘膜6的密接性。通过上述，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
同时，在本实施例中，使用金属硅化膜作为金属化合物膜7时，特别是在第2绝缘膜6的最表面由含硅的绝缘膜所构成时，能够更加提高金属化合物膜7与第2绝缘膜6的密接性。通过上述，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
这样一来，由于在第2绝缘膜6、金属化合物膜7、融合层8、金属膜9、以及第2铜布线10的各界面中能够获得良好的密接性，因此能够实现整体具有优良密接性的半导体装置。
如上述说明，根据本发明第1实施例，能够实现低电阻且高密接性的多层布线的可靠性高的半导体装置。
并且，在本实施例中，虽然说明采用了双金属镶嵌法的情况，但是即使是采用单金属镶嵌法，当然也可以获得和采用双金属镶嵌法相同的效果。在采用单金属镶嵌法结构时，必须以分别工序形成布线与通孔插塞，但是这时布线及通孔插塞，包含在本实施例的第2铜布线10的埋入布线中。
同时，在本实施例中，虽然说明使用铜或铜合金作为第2铜布线10的埋入布线的材料，但是，作为本实施例的更适当的形态，可以使用电阻率低于铜的Ag、Au、或Pt等金属或是埋入这些金属的合金作为布线材料。
(第2实施例)
以下，参照图3(a)及图3(b)以及图4(a)及图4(b)说明本发明第2实施例的半导体装置。
首先，图3(a)及图3(b)是显示第2实施例半导体装置结构的主要部分剖面图。并且，有关第2实施例与第1实施例相同的部分将不重复说明，以下将以和第1实施例不同点为中心加以说明。
如图3(a)所示，在凹部6c的壁面形成第2金属阻挡膜A2。这里，第2金属阻挡膜A2由在第2绝缘膜6上形成具导电性的金属化合物膜11、在所述金属化合物膜11上形成的融合层12、以及在所述融合层12上形成被氧化也不失去导电性的金属膜13所构成。
这里，金属膜13由和金属化合物膜11的金属相同的金属所构成。这样一来，在本实施例，构成金属化合物膜11的金属和构成金属膜13的金属是同一种类，这一点和第1实施例有所差异：即、构成金属化合物膜7的金属和构成金属膜9的金属是不同种类(参照图1(a)及图1(b))。同时，融合层12是在以金属化合物膜11和被氧化也不失去导电性的金属膜13的接合面附近的中心形成，其具有如后述图4(b)所示的氧浓度倾斜，是金属化合物膜11和被氧化也不失去导电性的金属膜13的混合层。
图4(a)及图4(b)，分别是作为金属化合物膜11及构成金属膜13的金属的一个例子，显示使用钌(Ru)的金属阻挡膜的膜组成状态。
图4(a)显示出从金属化合物膜11到金属膜13的膜组成状态，是以原子层沉积法或化学气相沉积法所形成，图4(b)是本发明第2实施例的状态，具体的显示以物理气相沉积法形成金属膜13时从金属化合物膜11至金属膜13的膜组成状态。
首先，如图4(a)所示，以原子层沉积法或化学气相沉积法形成金属膜13时，由于原子层沉积法或化学气相沉积法是以热化学反应进行成膜的方法，因此在作为金属化合物膜11的金属氧化膜RuO2和作为金属膜13的Ru的接合面不会形成融合层(混合层)。因此，膜的整体承受应力状态时剪切应力集中在RuO2和Ru的接合面(界面)上，而这个界面容易产生膜剥落。
另一方面，如图4(b)所示，以物理气相沉积法形成金属膜13时，由于将高能源的电性中性的金属粒子或金属粒子离子射入金属氧化膜表面，因此在作为金属化合物膜11的金属氧化膜的RuO2和作为金属膜13的Ru的接合面形成合金层、即融合层(混合层)12。因此，以作为金属化合物膜11的金属氧化膜与金属膜13的接合面附近为中心形成了融合层(混合层)12，所述融合层的膜组成为金属氧化膜及金属膜13两膜的膜组成的大体中间组成。这时，即使膜整体为接受应力的状态，由于作为金属氧化膜的RuO2与作为金属膜13的Ru之间不存在明确的接合面(界面)，因此不会产生剪切应力等应力集中。因此，形成强于承受应力状态的第2金属阻挡膜A2。
如同上述，本实施例的状况是构成金属化合物膜11的金属和构成金属膜13的金属是同一种类，由于金属化合物膜11和金属膜13以混合层为中介而一体化，和第1实施例中构成两膜的金属是不同种类的元素相比，能够提高金属化合物膜与金属膜的密接性。并且，本实施例的其他点和上述第1实施例相同，因而能够获得与第1实施例相同的效果。
因此，根据本发明的第2实施例，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
(第3实施例)
以下，参照图5(a)及图5(b)以及图6(a)及图6(b)说明本发明第3实施例的半导体装置制造方法。
首先，图5(a)及图5(b)以及图6(a)及图6(b)显示本发明第3实施例的半导体装置制造方法的主要部分的工序剖面图。
首先，如图5(a)所示，在硅衬底1上形成第1绝缘膜2后，在所述第1绝缘膜2中形成具有第1金属阻挡膜3的第1铜布线4。并且，在硅衬底1上形成晶体管等，这在附图中受到省略。接着，在第1绝缘膜2及第1铜布线4上，依序形成防止铜扩散的防扩散膜5及第2绝缘膜6。接着，在防扩散膜5及第2绝缘膜6，形成下端抵达第1铜布线4的通孔6a，同时，在第2绝缘膜6形成连通到通孔6a的布线沟6b。这样一来，形成双金属镶嵌用的通孔6a及布线沟6b所构成的凹部6c。
这里，可以使用氮化硅膜、碳化氮化硅膜、氧化碳化硅膜、碳化硅膜、或组合这些膜构成的叠层膜来作为防扩散膜5。防扩散膜5具有防止第1铜布线4的铜扩散到第2绝缘膜6中。
同时，可以使用氧化硅膜、掺杂氟素的氧化硅膜、碳化氧化硅膜，或由有机膜构成的绝缘膜作为第2绝缘膜6。这些膜，可以是以化学气相沉积法形成，也可以是以旋转涂布法形成的SOD(spin ondielectric)膜。
并且，由通孔6a及布线沟6b构成的凹部6c，采用周知的微影技术、蚀刻技术、灰化技术和清洗技术，譬如特开2002-75994号公报等公开的双金属镶嵌法加以形成即可。
其次，如图5(b)所示，沿着凹部6c的壁面，在第2绝缘膜6上形成金属化合物膜14。这里，可以采用原子层沉积法(ALD：atomic layerdeposition)、化学气相沉积法(CVD：cemical vapor deposition)或物理气相沉积法(PVD：physical vapor deposition)等成膜方法来形成金属化合物膜14即可。
其次，如图6(a)所示，在金属化合物膜14上，以物理气相沉积法(PVD：physical vapor deposition)，形成被氧化也不失去导电性的金属膜16。这样地，以物理气相沉积法形成金属膜16时，如图6(a)所示，在金属化合物膜14和金属膜16之间，形成金属化合物膜14与金属膜16的融合层15。并且，一般以溅镀法作为物理气相沉积法，但是，也可以使用其他物理气相沉积法。这样一来，形成由金属化合物膜14、融合层15及金属膜16所构成的第2金属阻挡膜A3。
这里，以物理气相沉积法形成金属膜16的理由如下。如现有技术例子所示，以原子层沉积法或化学气相沉积法形成金属膜16时，虽然能够在金属化合物膜14上形成金属膜16，但是在金属化合物膜14与金属膜16之间并无法形成融合层15。换句话说，这是由于原子层沉积法及化学气相沉积法是在各自原子分子的水平通过热化学反应使膜成长。相对地，采用溅镀法等所代表的物理气相沉积法，通过在金属化合物膜14上形成金属膜16，将电性中性的金属粒子及金属粒子离子以高速(高能源的状态)射入金属化合物膜14的表面，因此在以金属化合物膜14和金属膜16的接合面附近为中心形成融合层15。通过上述，和通过热化学反应只叠合金属化合物膜14与金属膜16的情况相比，金属化合物膜14与金属膜16的密接性明显提高。因此，能够制造低电阻且具有高密接性的多层布线的可靠性高的半导体装置。
其次，如图6(b)所示，以铜电镀在包含凹部6a内部的金属膜16上形成铜膜使凹部6a填埋后，以CMP法除去铜膜、金属膜16、融合层15、及金属化合物膜14中除了凹部6a内部以外的、在第2绝缘膜6上所形成的部分，而形成第2铜布线10及其一部分的通孔插塞。这样一来，能够形成具有图6(b)所示结构的半导体装置。并且，第2铜布线10可以是布线、通孔插塞、或两者其中之一即可。这里，第2铜布线10也可以是纯铜或含铜以外成分(如微量Si、Al、Mo或Sc等)的铜合金所构成。通过重复形成防扩散膜5到CMP的工序能够形成多层布线。并且，形成第2铜布线10时，即使金属膜16的一部分受到氧化，金属膜16的整体也不失去导电性。
并且，通过调整形成金属膜16的物理气相沉积法的条件，能够使得融合层15的膜组成为含有许多金属，同时，接近金属氧化膜的组成膜，所述融合层15在以作为金属化合物膜14的金属氧化膜和金属膜16的接合面附近为中心而形成。
并且，在图6(b)中，构成金属化合物膜14及金属膜16的金属分别是不同种类时，如第1实施例中所说明，融合层15将成为以所述2种金属为主成分的合金层。并且，金属化合物膜14及金属膜16的金属是同一种类时，则如第2实施例所说明，融合层15将是金属化合物膜14与金属膜16的混合层。不论所述任一情况下，与第1及第2实施例相同的，和通过热化学反应只叠合金属化合物膜14与金属膜16的情况相比，金属化合物膜14与金属膜16的密接性明显提高。因此，能够制造出具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
并且，可以使用高熔点金属作为构成金属化合物膜14的金属。通过上述，虽然形成第2铜布线10后，在进一步形成上层布线的工序中，将进行大约400℃前后的加热，但是，不会因为这个加热处理使金属化合物膜14产生变质。因此，能够实现可靠性高的半导体装置。
并且，金属化合物膜14的厚度为薄时，虽然并不一定非得具导电性，但是，最好是具导电性。以下，具体说明有关具导电性的金属化合物膜14。
首先，可以使用钌(Ru)、铱(Ir)、钼(Mo)、锇(Os)、铑(Rh)、铂(Pt)、钒(V)、或钯(Pd)等被氧化也不失去导电性的金属的氧化膜来作为金属化合物膜14。并且，只要是被氧化也不失去导电性的金属，当然可以使用上述金属以外的金属氧化膜来作为金属化合物膜14。
同时，可以使用锑(Ti)、钽(Ta)、锆(Zr)、铌(Nb)、铪(Hf)、或钨(W)等被氮化也不失去导电性的金属氮化膜来作为金属化合物膜14。并且，只要是被氮化也不失去导电性的金属，当然也可以使用上述金属以外的金属氮化膜作为金属化合物膜14。
并且，金属化合物膜14可以使用钌(Ru)、铱(Ir)、钼(Mo)、锇(Os)、铑(Rh)、铂(Pt)、钒(V)、锑(Ti)、钽(Ta)、锆(Zr)、铌(Nb)、铪(Hf)、钨(W)、或钯(Pd)等的金属碳化膜。并且，只要是被碳化也不失去导电性的金属，当然可以使用上述金属以外的金属的碳化膜来作为金属化合膜物14。
并且，可以使用高熔点金属的硅化膜来作为金属化合物膜14。
其次，可以使用钌(Ru)、铱(Ir)、钼(Mo)、锇(Os)、铑(Rh)、铂(Pt)、钒(V)、或钯(Pd)等被氧化也不失去导电性的金属作为金属膜16。并且，只要是被氧化也不失去导电性的金属，当然也可以使用上述金属以外的金属作为氧化膜金属膜16。
并且，虽然在附图中加以省略，但是，在双金属镶嵌布线沟(由通孔6a及布线沟6b所构成的凹部6c)的第2绝缘膜6的表面和金属化合物膜7之间，可以形成氧化硅膜(如SiO2、SiOC、SiCO、或SiON等)、氮化硅膜(如Si3N4、SiON、SiCN等)、碳化硅膜(如SiC、SiCO、SiOC、SiCN等)等绝缘膜。
其次，说明第3实施例的金属化合物膜14及作为金属膜16使用的金属的电阻率的一个例子。
钌的电阻率是7.5(μΩ·cm)，铱的电阻率是6.5(μΩ·cm)。并且，钌氧化膜的电阻率是35(μΩ·cm)，铱氧化膜的电阻率是30(μΩ·cm)。另一方面，现在标准使用钽的电阻率是13(μΩ·cm)，氮化钽膜的电阻率130(μΩ·cm)。
因此，即使在被氧化也不失去导电性的金属及由这些金属氧化膜构成第2金属阻挡膜A3的情况下，即使构成第2金属阻挡膜A3的金属的至少一部分被氧化，第2金属阻挡膜A3，能够形成电阻低于氮化钽膜的金属阻挡膜，目前一般使用氮化钽膜作为金属阻挡膜。即使是由被氧化也不失去导电性的金属及氮化钽膜构成第2金属阻挡膜A3的情况下，也能够形成电阻极低而实用的金属阻挡膜。
并且，将本实施例所示的第2金属阻挡膜A3组装到半导体装置时，形成的金属化合物膜14的厚度是数nm～25nm左右，并且，使得金属膜16的膜厚度是数nm～25nm左右即可。在这个情况时，第2阻挡金属膜A3的整体厚度，若是65nm世代的半导体装置的情况，使厚度是20nm～30nm即可。并且，若是45nm世代的半导体装置的情况下，可以预测到薄膜的整体厚度最厚也必须使其是15nm以下。并且，根据成膜方法及用途将金属化合物膜14与金属膜16的厚度加以任意最适化即可。为了能够对应第2金属阻挡膜A3的薄膜化，最好是以ALD法来形成金属化合物膜14。
并且，如图6(b)所示，在构成第2金属阻挡膜A3的金属膜16上形成第2铜布线10。这时，金属膜16的电阻低于金属化合物膜14，金属膜16成为铜电镀时的电极及电镀的基础层，和在金属化合物膜14上直接铜电镀形成第2铜布线10的情况相比，能够获得均一的铜电镀。并且，由于金属膜16的金属是铜电镀时难以被氧化的金属同时也是即使被氧化仍具导电性的金属，因此能够实现良好的电镀性能。
并且，以这一方法形成时，由于金属化合物膜14与第2绝缘膜6连接，因此和将金属膜16接合到第2绝缘膜6的情况相比，金属化合物膜14和第2绝缘膜6有着非常好的密接性。进一步地，在第2绝缘膜6和金属化合物膜14的界面、金属化合物膜14和融合层15的界面、融合层15与金属膜16的界面、以及金属膜16和第2铜布线10的界面，能够获得良好的密接性，因此能够实现整体优良的密接性的结构。
并且，这些效果能够通过使用金属氧化膜、金属氮化膜、金属碳化膜、或金属硅化膜等作为金属化合物膜14而加以实现。
换句话说，使用金属氧化膜作为金属化合物膜14时，特别是第2绝缘膜6的最表面由氧化硅膜构成时，能够进一步提高金属化合物膜14与第2绝缘膜6的密接性。通过上述，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
并且，如果是使用金属氮化膜作为金属化合物膜14时，特别是第2绝缘膜6的最表面由氮化硅膜构成时，能够进一步提高金属化合物膜14和第2绝缘膜6的密接性。通过上述，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
并且，使用金属碳化膜作为金属化合物膜14时，特别是第2绝缘膜6的最表面由碳化硅膜或有机膜所构成时，能够进一步提高金属化合物膜14和第2绝缘膜6的密接性。通过上述，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
并且，使用金属硅化膜作为金属化合物膜14时，特别是第2绝缘膜6最表面由含硅的绝缘膜所构成时，能够进一步提高金属化合物膜14与第2绝缘膜6的密接性。通过上述，能够实现具有高密接性的多层布线的可靠性高的半导体装置。
这样地，能够在第2绝缘膜6、金属化合物膜14、融合层15、金属膜16、及第2铜布线10的各界面中获得良好的密接性，实现具有整体优良密接性的半导体装置。
如上述说明，根据本发明第3实施例，能够实现具有低电阻且高密接性的多层布线的可靠性高的半导体装置。
并且，在本实施例中，说明了采用双金属镶嵌法结构的情况，但是，即使是采用单金属镶嵌构造，当然也能够获得与双金属镶嵌相同的效果。采用单金属镶嵌结构时，必须以个别的工序形成布线与通孔插塞，但是，这时的布线及通孔插塞，包括在本实施例中第2铜布线10的埋入布线中。
并且，在本实施例中，虽然说明使用铜或铜合金作为第2铜布线10的埋入布线材料，但是，本实施例的更适当的形态最好是使用具有电阻率低于铜的Ag、Au、或Pt等金属或是这些金属的合金作为埋入布线的材料。
<变形例>
以下，除了参照图5(a)及图5(b)以及图6(a)及图6(b)之外，并参照图7说明本发明第3实施例的半导体装置制造方法的变形例。
图7显示第3实施例中半导体装置制造方法的变形例的主要部分的工序剖面图。
本发明第3实施例变形例的半导体装置制造方法，首先和使用所述图5(a)及图5(b)的说明相同的，沿着凹部6c在第2绝缘膜6上形成金属化合物膜14。
其次，如图7所示，和所述使用图6(a)的说明相同，通过在金属化合物膜14上形成金属膜16，来形成融合层15。这样一来，形成由金属化合物膜14、融合层15及金属膜16所构成的第2金属阻挡膜A3。进一步的，本变形例中在金属膜16上形成铜种子层17。这一点是本变形例的特征。
其次，在铜种子层17上，以铜电镀形成铜膜使凹部6c填埋后，和所述使用图6(b)的说明相同的进行CMP来形成第2铜布线10。通过上述，能够实现如图6(b)所示的铜镶嵌布线结构。
这样地，本变形例在所述图5(a)～图6(b)所示的一连串制造方法中形成金属膜16的工序和形成第2铜布线10的工序之间，进一步包括形成铜种子层17的工序，这一点和所述图5(a)～图6(b)所示一连串的制造方法有所差异，除此以外和上述相同。
如以上说明，根据本变形例，通过具备形成铜种子层17的工序，能够进行更稳定性的铜电镀。换句话说，例如即使在金属膜16的表面部分或整体被氧化，根据本变形例，能够进行更稳定的铜电镀。
因此，根据本变形例，能更稳定的制造低电阻且具有高密接性的多层布线的可靠性高的半导体装置。
并且，采用铜以外的材料作为埋入布线的材料时，只要适当选择对应所述材料的种子层材料即可。
产业上的利用可能性
如上述说明，本发明对于具有低电阻且高密接性的金属阻挡膜的半导体装置及其制造方法非常有用。

Claims (24)

1.一种半导体装置，其包括：在衬底上形成的绝缘膜、在所述绝缘膜中形成的埋入布线、以及在所述绝缘膜与所述埋入布线之间形成的金属阻挡膜，其特征在于：
所述金属阻挡膜由金属化合物膜和即使被氧化也不失去导电性的金属膜的叠层膜所构成；
在所述金属化合物膜和所述金属膜的接合面附近，存在由所述金属化合物膜和所述金属膜融合而形成的融合层。
2.根据权利要求1所述的半导体装置，其特征在于：
构成所述金属化合物膜的金属和构成所述金属膜的金属是不同种类的元素。
3.根据权利要求1所述的半导体装置，其特征在于：
构成所述金属化合物膜的金属和构成所述金属膜的金属是同一种类的元素。
4.根据权利要求1所述的半导体装置，其特征在于：
所述融合层至少由多层原子层所构成。
5.根据权利要求1所述的半导体装置，其特征在于：
所述金属化合物膜和所述绝缘膜连接形成；
所述金属膜是形成于所述金属化合物膜的上面。
6.根据权利要求1所述的半导体装置，其特征在于：
构成所述金属化合物膜的金属是高熔点金属。
7.根据权利要求1所述的半导体装置，其特征在于：
所述金属化合物膜具导电性。
8.根据权利要求1所述的半导体装置，其特征在于：
所述金属化合物膜是由金属氧化膜所构成。
9.根据权利要求1所述的半导体装置，其特征在于：
所述金属化合物膜是由金属氮化膜所构成。
10.根据权利要求1所述的半导体装置，其特征在于：
所述金属化合物膜是由金属碳化膜所构成。
11.根据权利要求1所述的半导体装置，其特征在于：
所述金属化合物膜是由金属硅化膜所构成。
12.根据权利要求1所述的半导体装置，其特征在于：
所述埋入布线是由铜或铜合金所构成。
13.一种半导体装置的制造方法，其特征在于，包括：
在衬底上的绝缘膜中形成凹部的工序，
沿着所述凹部壁面形成金属阻挡膜的工序，以及
在所述金属阻挡膜上形成埋入布线以填埋所述凹部的工序；
形成所述金属阻挡膜的工序，是沿着所述凹部壁面形成金属化合物膜后以物理气相沉积法在所述金属化合物膜上形成即使被氧化也不失去导电性的金属膜的工序。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于：
在形成所述金属阻挡膜的工序和形成所述埋入布线的工序之间，进一步包括在所述金属阻挡膜上形成种子层的工序；
所述形成埋入布线的工序是在所述种子层上形成所述埋入布线以填埋所述凹部的工序。
15.根据权利要求13所述的半导体装置的制造方法，其特征在于：
构成所述金属化合物膜的金属和构成所述金属膜的金属是不同种类的元素。
16.根据权利要求13所述的半导体装置的制造方法，其特征在于：
构成所述金属化合物膜的金属和构成所述金属膜的金属是相同种类的元素。
17.根据权利要求13所述的半导体装置的制造方法，其特征在于：
在所述金属化合物膜和所述金属膜的接合面附近，形成有由所述金属化合物膜和所述金属膜融合所形成的融合层；
所述融合层，至少由多层原子层所构成。
18.根据权利要求13所述的半导体装置的制造方法，其特征在于：
构成所述金属化合物膜的金属是高熔点金属。
19.根据权利要求13所述的半导体装置的制造方法，其特征在于：
所述金属化合物膜具导电性。
20.根据权利要求13所述的半导体装置的制造方法，其特征在于：
所述金属化合物膜是由金属氧化膜所构成。
21.根据权利要求13所述的半导体装置的制造方法，其特征在于：
所述金属化合物膜是由金属氮化膜所构成。
22.根据权利要求13所述的半导体装置的制造方法，其特征在于：
所述金属化合物膜是由金属碳化膜所构成。
23.根据权利要求13所述的半导体装置的制造方法，其特征在于：
所述金属化合物膜是由金属硅化膜所构成。
24.根据权利要求13所述的半导体装置的制造方法，其特征在于：
所述埋入布线是由铜或铜合金所构成。
CNA2005800009895A 2004-06-03 2005-05-20 半导体装置及制造方法 Pending CN1842903A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP165360/2004 2004-06-03
JP2004165360A JP2005347510A (ja) 2004-06-03 2004-06-03 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1842903A true CN1842903A (zh) 2006-10-04

Family

ID=35463122

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800009895A Pending CN1842903A (zh) 2004-06-03 2005-05-20 半导体装置及制造方法

Country Status (7)

Country Link
US (1) US20070132100A1 (zh)
EP (1) EP1753020A1 (zh)
JP (1) JP2005347510A (zh)
KR (1) KR20070009524A (zh)
CN (1) CN1842903A (zh)
TW (1) TW200540962A (zh)
WO (1) WO2005119750A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207107B (zh) * 2006-12-21 2010-10-13 恩益禧电子股份有限公司 半导体器件及其制造方法
CN106486416A (zh) * 2015-09-02 2017-03-08 中芯国际集成电路制造(北京)有限公司 金属互联结构的形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703974B1 (ko) * 2005-08-11 2007-04-06 삼성전자주식회사 Ｍｉｍ 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법
US7405153B2 (en) * 2006-01-17 2008-07-29 International Business Machines Corporation Method for direct electroplating of copper onto a non-copper plateable layer
JP2007258390A (ja) * 2006-03-23 2007-10-04 Sony Corp 半導体装置、および半導体装置の製造方法
US20080096381A1 (en) * 2006-10-12 2008-04-24 Han Joseph H Atomic layer deposition process for iridium barrier layers
US20090089515A1 (en) * 2007-10-02 2009-04-02 Qualcomm Incorporated Memory Controller for Performing Memory Block Initialization and Copy
JP2009194195A (ja) * 2008-02-15 2009-08-27 Panasonic Corp 半導体装置及びその製造方法
JP2009266999A (ja) * 2008-04-24 2009-11-12 Renesas Technology Corp 半導体装置、およびその製造方法
CN102347273B (zh) * 2011-10-29 2013-11-13 上海华力微电子有限公司 半导体器件制作方法
US9349636B2 (en) * 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
JP6345104B2 (ja) * 2014-12-24 2018-06-20 東京エレクトロン株式会社 成膜方法
US9953841B2 (en) * 2015-05-08 2018-04-24 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
US10541199B2 (en) * 2017-11-29 2020-01-21 International Business Machines Corporation BEOL integration with advanced interconnects
US11798846B2 (en) * 2020-08-14 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Contact plug

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675713A (en) * 1982-05-10 1987-06-23 Motorola, Inc. MOS transistor
JP3436132B2 (ja) * 1998-05-13 2003-08-11 セイコーエプソン株式会社 半導体装置
JP4322347B2 (ja) * 1999-03-15 2009-08-26 エルピーダメモリ株式会社 半導体装置およびその製造方法
US6420740B1 (en) * 1999-05-24 2002-07-16 Sharp Laboratories Of America, Inc. Lead germanate ferroelectric structure with multi-layered electrode
US6452251B1 (en) * 2000-03-31 2002-09-17 International Business Machines Corporation Damascene metal capacitor
JP2002075994A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100386034B1 (ko) * 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
US6445070B1 (en) * 2000-12-18 2002-09-03 Advanced Micro Devices, Inc. Coherent carbide diffusion barrier for integrated circuit interconnects
US6462417B1 (en) * 2000-12-18 2002-10-08 Advanced Micro Devices, Inc. Coherent alloy diffusion barrier for integrated circuit interconnects
US6800938B2 (en) * 2002-08-08 2004-10-05 International Business Machines Corporation Semiconductor device having amorphous barrier layer for copper metallurgy
JP2004273593A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法
JP2005129745A (ja) * 2003-10-24 2005-05-19 Sony Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207107B (zh) * 2006-12-21 2010-10-13 恩益禧电子股份有限公司 半导体器件及其制造方法
CN106486416A (zh) * 2015-09-02 2017-03-08 中芯国际集成电路制造(北京)有限公司 金属互联结构的形成方法
CN106486416B (zh) * 2015-09-02 2021-04-02 中芯国际集成电路制造(北京)有限公司 金属互联结构的形成方法

Also Published As

Publication number Publication date
TW200540962A (en) 2005-12-16
KR20070009524A (ko) 2007-01-18
EP1753020A1 (en) 2007-02-14
JP2005347510A (ja) 2005-12-15
US20070132100A1 (en) 2007-06-14
WO2005119750A1 (ja) 2005-12-15

Similar Documents

Publication Publication Date Title
CN1842903A (zh) 半导体装置及制造方法
CN100339972C (zh) 半导体器件和其制造方法
CN1842904A (zh) 半导体装置及其制造方法
CN1231970C (zh) 半导体器件
CN1536660A (zh) 半导体器件及其制造方法
CN1649125A (zh) 半导体器件的制造方法
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
CN1476086A (zh) 半导体器件和半导体器件的制造方法
CN1525562A (zh) 半导体器件及其制造方法
CN1499633A (zh) 半导体器件及其制造方法
CN1835226A (zh) 半导体器件及其制造方法
CN1426106A (zh) 半导体装置
CN1307363A (zh) 半导体器件及其制造方法、化学机械研磨装置和方法
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法
CN1832132A (zh) 半导体装置及其制造方法
CN1956173A (zh) 半导体器件以及其制造方法
CN1716589A (zh) 半导体器件
CN1542958A (zh) 半导体器件及其制造方法
CN1917218A (zh) 源极/漏极电极、晶体管衬底及其制造方法和显示装置
CN1826687A (zh) 布线结构及其制造方法
CN1893070A (zh) 有利于提高抗水性和抗氧化性的半导体器件
CN1565047A (zh) 半导体器件的制造方法
CN1624896A (zh) 布线结构及其制造方法
CN1652310A (zh) 半导体器件和制造方法以及电镀液
CN1842902A (zh) 半导体装置及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication