CN1499633A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1499633A CN1499633A CNA2003101030025A CN200310103002A CN1499633A CN 1499633 A CN1499633 A CN 1499633A CN A2003101030025 A CNA2003101030025 A CN A2003101030025A CN 200310103002 A CN200310103002 A CN 200310103002A CN 1499633 A CN1499633 A CN 1499633A
- Authority
- CN
- China
- Prior art keywords
- film
- capacitor
- insulating film
- capacitor insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 77
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 239000003990 capacitor Substances 0.000 claims abstract description 357
- 239000010410 layer Substances 0.000 claims description 81
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 71
- 239000004020 conductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 12
- 238000010276 construction Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical group [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims 11
- 229910001936 tantalum oxide Inorganic materials 0.000 claims 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 10
- 239000002184 metal Substances 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 238000005530 etching Methods 0.000 description 45
- 230000015572 biosynthetic process Effects 0.000 description 24
- 238000009413 insulation Methods 0.000 description 20
- 239000012528 membrane Substances 0.000 description 19
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 6
- 229910002367 SrTiO Inorganic materials 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910010282 TiON Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000009958 sewing Methods 0.000 description 1
- 230000003019 stabilising effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
- H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
通过在高频用的MIM电容器中在相同的上下电极间具有不同的电容器绝缘膜结构，同时满足了减少漏泄电流的要求和缩小电容器形成用的面积这2个要求。通过在低漏泄电流为必要的电容器中插入能抑制漏泄电流的电容器绝缘膜层，实现了低漏泄电流的MIM电容器，通过在电容器面积的缩小为必要的电容器中将高介电常数电介质膜用作电容器绝缘膜，实现了电容器面积小的MIM电容器。通过使用相同的上下电极(13)、(17)同时形成具有这二种特性的电容器，减少了工艺成本的上升。
Description
技术领域
本发明涉及具有电容器容量不同的多个电容器的半导体器件，特别是涉及谋求了MIM(金属-绝缘体-金属)结构的高频用电容器的改良的半导体器件。
背景技术
高频(RF)用MIM电容器是在同一芯片上与数字CMOS电路一起混合装载模拟电路方面重要的部件。近年来，为了缩小MIM电容器的占有面积，提出了将Ta2O5膜等的高介电常数电介质膜用作电容器绝缘膜的方案(例如，参照专利文献1)。
图13是示出在现有的MIM电容器中使用了Ta2O5膜的情况的电容器结构的例子的剖面图。在基底衬底100上形成有基底布线112，在其上形成有SiO2膜111作为层间绝缘膜。在SiO2膜111上形成有由TiN膜/Ti膜构成的基底布线113，在其上用CVD法或溅射法形成有厚度为50nm左右的Ta2O5膜作为电容器绝缘膜114。
在电容器绝缘膜114上形成有由TiN膜构成的上部电极117，在其上形成有作为电极加工时的掩模的SiN膜118。利用由等离子CVD法得到的SiO2膜124填埋电容器整体，在SiO2膜124中设置有与上下电极连接用的接点。然后，在接点内填埋金属栓125，金属栓125与在SiO2膜124上形成的上层布线126连接。
但是，使用了Ta2O5膜等的高介电常数电介质MIM电容器固然能以小的面积得到与以往相同的电容，但另一方面，由于一般Ta2O5膜形成时的下部电极表面的氧化或与下部电极材料的反应、上部电极形成时的因等离子气氛导致氧缺损的发生等的缘故，流过Ta2O5膜的漏泄电流的控制是困难的。因此，存在漏泄电流增加的问题。
作为在半导体器件中使用的电容器，有时必须是大容量的，但除了大容量外，也要求漏泄电流小。因而，在将Ta2O5用作电容器绝缘膜的情况下，产生不能满足作为电容器所必要的漏泄电流的情况。此外，如果分别制造使用了高介电常数电介质材料的电容器和漏泄电流小的电容器，则解决了上述的问题，但此时制造成本显著地上升了。
[专利文献1]
特开2001-177057号公报
发明内容
这样，以往虽然研究了为了缩小电容器面积而使用高介电常数电介质电容器绝缘膜，但在这种绝缘膜中漏泄电流增加了，不能适用于要求低漏泄电流的电容器。此外，如果分别制造使用了高介电常数电介质材料的电容器和漏泄电流小的电容器，则导致制造成本的显著的上升。
本发明是考虑了上述的情况而进行的，其目的在于提供能实现使用了高介电常数电介质材料的电容器面积的缩小和低漏泄电流这两者的、能实现适合于用作高频电路等的MIM电容器结构而不使制造成本上升的半导体器件及其制造方法。
(构成)
为了解决上述课题，本发明采用了如下构成。
即本发明是在半导体衬底上形成了用上下的电极层夹住电容器绝缘膜的多个电容器的半导体器件，其特征在于：上述电容器中的一部分是上述电极层的结构彼此相同，且每单位面积的电容器容量不同。
此外，本发明的具有多个电容器的半导体器件，其特征在于具备：第1电容器，被配置在衬底上，用第1上下电极层夹住第1电容器绝缘膜而被形成；以及第2电容器，被配置在上述衬底上，用第2上下电极层夹住第2电容器绝缘膜而被形成，第2上下电极层的结构与第1上下电极层的结构相同，而每单位面积的电容器容量与第1电容器不同。
此外，本发明的具有多个电容器的半导体器件的制造方法，其特征在于，包含下述工序：在半导体衬底上形成构成下部电极的下层导电体膜的工序；在上述下层导电体膜上形成由单层或多层的电介质层构成的电容器绝缘膜且以材料或层结构部分地不同的方式形成电容器绝缘膜的工序；在上述电容器绝缘膜上形成构成上部电极的上层导电体膜的工序；将从上述上层导电体膜到上述下层导电体膜的膜刻蚀成下部电极图案以形成下部电极的工序；以及将上述上层导电体膜刻蚀成上部电极图案以形成上部电极的工序。
此外，本发明的具有多个电容器的半导体器件的制造方法，其特征在于，包含下述工序：在半导体衬底上形成构成下部电极的下层导电体膜的工序；在上述下层导电体膜上形成由单层或多层的电介质层构成的电容器绝缘膜且以材料或层结构部分地不同的方式形成电容器绝缘膜的工序；在上述电容器绝缘膜上形成构成上部电极的上层导电体膜的工序；将上述上层导电体膜刻蚀成上部电极图案以形成上部电极的工序；以及将从上述电容器绝缘膜到上述下层导电体膜的膜刻蚀成下部电极图案以形成下部电极的工序。
(作用)
按照本发明，在同一衬底上形成的多个电容器中，通过改变电容器绝缘膜的结构或材料，可实现每单位面积的电容器容量不同的电容器。因此，在要求大容量的电容器中和要求低漏泄电流的电容器中，可采用适合于各自的要求的电容器结构，由此，可实现使用了高介电常数电介质材料的电容器面积的缩小和低漏泄电流这两者。此外，通过将上下电极层作成相同的结构，可将制造工艺的增加抑制为最小限度。
如以上详细地描述的那样，按照本发明，在低漏泄电流为必要的电容器区域中，使用能抑制漏泄电流那样的电容器绝缘膜，在有必要缩小电容器面积的MIM型电容器中，使用其介电常数比现有的电容器绝缘膜的介电常数大的材料，由此，可实现低漏泄电流的MIM电容器(电容器部A)和电容器面积小的MIM电容器(电容器部B)。而且，此时，通过使用相同的上下电极同时形成具有这二种特性的电容器，可抑制工艺成本的上升。
即，可实现使用了高介电常数电介质材料的电容器面积的缩小和低漏泄电流这两者而不使制造成本上升，可制造适合用于高频电路等的MIM电容器结构。
附图说明
图1是示出第1实施例涉及的电容器部的概略结构的平面图和剖面图。
图2是示出第1实施例中的电容器部的制造工序的剖面图。
图3是示出第1实施例中的电容器部的制造工序的另一例的剖面图。
图4是示出第2实施例涉及的电容器部的概略结构的剖面图。
图5是示出第3实施例涉及的电容器部的概略结构的剖面图。
图6是示出第4实施例涉及的电容器部的概略结构的剖面图。
图7是示出第5实施例涉及的电容器部的概略结构的剖面图。
图8是示出第6实施例涉及的电容器部的概略结构的剖面图。
图9是示出第7实施例涉及的电容器部的概略结构的剖面图。
图10是示出第8实施例涉及的电容器部的概略结构的剖面图。
图11是示出第8实施例中的电容器部的制造工序的剖面图。
图12是示出第9实施例涉及的电容器部的概略结构的剖面图。
图13是示出现有例的MIM电容器的概略结构的剖面图。
符号说明
10 基板
11 P-SiO2膜
12 布线
13 下部电极
13a Ti膜
13b TiN膜
14 SiN膜
15，21，22抗蚀刻掩模
16 Ta2O5膜
17 TiN膜
18 SiN膜
24 P-SiO2膜
25 金属栓
26 布线
36 (Ba，Sr)TiO3膜
46 Al2O3膜
具体实施方式
以下，根据图示的实施例说明本发明的细节。
(第1实施例)
图1用来说明本发明的第1实施例涉及的MIM型电容器的概略结构，(a)是MIM型电容器的平面图，(b)是(a)的A-A’剖面图。但是，在图面中省略了电容器部以下的多层布线层。此外，在图中示出了2个电容器，但实际上在同一衬底上形成有多个电容器。
图中，10是形成了多层布线的衬底，在该衬底10上形成有布线12的同时，淀积了由等离子CVD法得到的SiO2膜(以下记为P-SiO2膜)11。在P-SiO2膜11上形成有用TiN/Ti的下部电极13和TiN的上部电极17夹住电容器绝缘膜的多个电容器。电容器部A(第1组)的电容器绝缘膜由作为第1电介质层的SiN膜14和作为第2电介质层的Ta2O5膜16的层叠结构构成，电容器部B(第2组)的电容器绝缘膜是Ta2O5膜16。
以覆盖电容器的方式在P-SiO2膜11上形成有P-SiO2膜24。在该P-SiO2膜24中设置有取得与电极的接触用的接触孔，在各个接触孔中填埋并形成有金属栓25。然后，在P-SiO2膜24上形成有TiN/Ti/Al等的布线26。
本实施例的MIM型电容器除了电极材料和电容器电介质膜的膜结构外，基本上与图13的现有的MIM型电容器的结构是相同的。本实施例与现有的MIM型电容器的不同点如下所述。
首先，在低漏泄电流为必要的电容器中，选择在下部电极的界面上形成能抑制漏泄电流的电容器绝缘膜那样的结构。只要是这样的结构，就可实现低漏泄电流的MIM电容器(电容器部A)。此外，在有必要缩小电容器面积的MIM型电容器中，使用其介电常数比现有的电容器绝缘膜的介电常数大的材料、例如Ta2O5膜等。只要是这样的结构，就可实现电容器面积小的MIM电容器(电容器部B)。而且，通过使用相同的结构的上下电极同时形成具有这二种特性的电容器，可抑制工艺成本的上升。
其次，说明同时形成这样的MIM型电容器部A和B的制造方法。图2是与图1(b)对应的制造工序的剖面图。在此，作为代表，说明使用了电容器部A和电容器部B这2个区域的MIM型电容器的情况，但除此以外在面积或个数不同的电容器的情况下、在所形成的层间膜的种类等不同的情况下，也是同样的。
首先，如图2(a)中所示，在形成了多层布线等的下部的衬底10上，例如使用等离子CVD法淀积SiO2膜11，用CMP法进行平坦化。其次，例如使用溅射法形成构成电容器的下部电极13的Ti膜13a和TiN膜13b。在此，例如将Ti膜13a的厚度定为40nm，将TiN膜13b的厚度定为60nm。
再有，也可使用其它的成膜方法、例如CVD法或涂敷法等，但由于在下部已形成了布线层，故在成膜温度方面存在制约，优选是在400℃或以下的温度下能成膜的方法。此外，由于TiN膜13b与电容器绝缘膜形成界面，在表面上残留了Ti粒子这一情况容易形成TiOx，因此是不优选的，也可进行由TiN膜表面处理、例如NH3(氨)气氛等中的低温等离子氮化或H2/N2气氛中的400℃左右的退火处理。可进行除此以外的迄今为止提出的各种表面处理。
其次，在整个面上在等离子气氛中形成氮化膜作为第1层电容器绝缘膜。具体地说，以约30nm的膜厚形成P-SiN膜14。关于P-SiN膜14的形成温度，可使用约350℃至370℃。其次，使用通常的光刻工序形成抗蚀剂掩模15，用抗蚀剂覆盖电容器部A，使电容器部B露出。其次，使用通常的湿法刻蚀法或干法刻蚀法有选择地除去电容器部B区域的P-SiN膜14。在此，在SiN膜14的形成中使用了等离子CVD法，但也可用溅射法形成SiN膜。
其次，如图2(b)中所示，在剥离了抗蚀剂掩模15后，例如在整个面上以约40nm的膜厚形成例如Ta2O5膜16作为第2层电容器绝缘膜。在该Ta2O5膜16的形成中，可使用溅射法、CVD法、涂敷法(Spinon Dielectric)等。此外，也可如众所周知那样在形成了Ta2O5膜后在臭氧(O3)气氛中进行约370℃的热处理，以降低Ta2O5膜16的膜中杂质(碳等)等。再者，也可分成多次形成Ta2O5膜16。
其次，如图2(c)中所示，例如用溅射法在整个面上以约50nm的膜厚淀积作为上部电极层的TiN膜17。其后，可在约350℃至400℃的温度下在氮气氛或H2/N2气氛中进行热处理，使电极成膜时的对于电容器绝缘膜的工艺损伤得到恢复。其次，为了进行构图，例如以约50nm的膜厚淀积P-SiN膜或溅射SiN膜18。接着，使用通常的光刻工序形成抗蚀剂掩模21，使用RIE法等的干法刻蚀法对SiN膜18进行选择刻蚀。其次，在除去了抗蚀剂膜21后，以SiN膜18为掩模，一边变更刻蚀气体、气氛等，一边依次对TiN膜17、Ta2O5膜16、SiN膜14、下部电极的TiN膜13b、Ti膜13a进行构图。
其次，如图2(d)中所示，为了进行上部电极的加工，使用通常的光刻工序形成抗蚀剂掩模22，使用RIE法等的干法刻蚀法对SiN膜18进行选择刻蚀。其次，在除去了抗蚀剂掩模22后，以SiN膜18为掩模，刻蚀构成上部电极的TiN膜17。此时，用作为电容器绝缘膜的Ta2O5膜16来中止TiN膜17的刻蚀。即，作成稍微刻蚀电容器绝缘膜的形状。
其次，如图2(e)中所示，在整个面上淀积了例如等离子SiO2膜或涂敷膜等作为层间绝缘膜24后，如果必要的话，就使用CMP法等进行平坦化处理。其后，使用通常的光刻工序和干法刻蚀法形成导电性地连接到上下电极层或下部的布线用的电极层上用的接触孔，填埋并形成金属栓25。
其后，如图1中所示，在上下电极层上形成必要的布线层26。在此，在布线层26中使用了TiN/Ti/Al-Cu/TiN/Ti的层叠结构，但也可不限于此，是使用了Cu等的布线层。其后，虽然未图示，但为了钝化起见，淀积P-SiO2和P-SiN层，通过在所希望的区域中开出焊盘孔，完成在布线层的上部具有MIM型电容器的半导体器件。
在这样的MIM型电容器结构(Ta2O5膜：40nm，SiN膜：30nm)中，可实现下述的电容密度(fF/μm2)：
电容器部A(TiN/Ta2O5/SiN/TiN)：1.58fF/μm2
电容器部B(TiN/Ta2O5/TiN)：5.53fF/μm2
在此，示出了Ta2O5膜的例子作为与SiN膜不同的高介电常数膜(high-K)，但也可使用其它的膜、例如(Ba，Sr)TiO3膜或SrTiO3膜等的high-K膜。如果使用这些介电常数大的膜，则可得到更大的电容密度。再者，也可使用Al2O3膜来代替SiN膜。此外，作为电极，说明了使用TiN膜的情况，但也可使用例如Ru膜、RuO2膜、TiON膜、Pt膜、Re膜、Ir膜、IrO2膜、Os膜、Pd膜、Rh膜、Au膜等的贵金属类导电膜或这些导电膜的金属氧化膜、SRO等的钙钛矿型的金属氧化膜等来代替TiN膜。
此外，本发明的要点在于在同一上下电极间具有不同的电容器绝缘膜构成的MIM型电容器结构。通过采用能同时形成实现如图1所示的低漏泄电流的电容器部A(TiN/Ta2O5/SiN/TiN结构)和实现高电容密度的电容器部B(TiN/Ta2O5/TiN)的结构，具有以下的效果。
(1)在低漏泄电流为必要的电容器中，通过插入能抑制漏泄电流的电容器绝缘膜层，可实现低漏泄电流的MIM电容器(电容器部A)。
(2)在电容器面积的缩小为必要的电容器中，通过将高介电常数电介质膜用作电容器绝缘膜，可实现电容器面积小的MIM电容器(电容器部B)。
(3)使用相同结构的上下电极同时形成具有这二种特性的电容器。通过这样的电容器结构，由于同时形成电容器部A和B，因此可抑制工艺成本的上升。
再有，在图2中，示出了在最初加工下部电极其次加工上部电极的例子，但也可以是相反的顺序。即，在上述图2(b)的工序后，例如利用溅射法等在整个面上以约50nm的厚度淀积构成上部电极层的TiN膜17。其后，在约350℃至400℃的温度下在氮气氛或H2/N2气氛中进行热处理，使电极成膜时的对于电容器绝缘膜的工艺损伤得到恢复。也可省略该工序。其后，为了进行构图，例如以约50nm的膜厚淀积SiN膜18。在该SiN膜18的形成中优选是不变成还原气氛的成膜方法、例如溅射法等。
其次，如图3(a)中所示，使用通常的光刻工序形成上部电极用的抗蚀剂掩模31，使用RIE法等的干法刻蚀法对SiN膜18进行选择刻蚀。其次，在除去了抗蚀剂掩模31后，以SiN膜18为掩模，通过例如使用RIE法刻蚀TiN膜17，形成上部电极图形。此时，在尽可能不刻蚀作为电容器绝缘膜的Ta2O5膜16或SiN膜14的条件下进行。如果这样做，则可抑制来自上部电极边缘的漏泄电场或因刻蚀残渣物导致的漏泄电流的增加。
其次，如图3(b)中所示，在除去了抗蚀剂掩模31后，为了进行下部电极的加工，使用通常的光刻工序形成抗蚀剂掩模32，使用RIE法等的干法刻蚀法对Ta2O5膜16或SiN膜14进行选择刻蚀。再者，对构成下部电极的TiN膜13进行选择刻蚀。作为下部电极13，大多形成约50nm的TiN膜并在其下形成约150nm的Ti膜作为层叠的电极来使用。此时，通过使用RIE法等刻蚀TiN/Ti的层叠结构进行构图，形成下部电极13。其后，除去抗蚀剂膜，结束了下部电极的加工。
即使是这样的制造工序，最终地制作的电容器结构与上述图1相同，可得到与图2中示出的那样的制造工序作成的情况同样的效果。
(第2实施例)
图4是示出本发明的第2实施例涉及的MIM型电容器结构的上下电极和电容器绝缘膜结构的概略结构的剖面图。再有，对与图2相同的部分附以同一符号，省略其详细的说明。
与第1实施例的差别只是电容器部A和电容器部B的电容器绝缘膜结构。上下电极加工、层间绝缘膜的形成、接点、布线层等的形成工序与第1实施例相同。以下，按照附图来说明。
如图4中所示，结构为作为电容器部A的电容器绝缘膜是SiN膜14、电容器部B的电容器绝缘膜是Ta2O5膜16。在第1实施例中，在图2(b)中在整个面上淀积了Ta2O5膜16后，通过利用通常的光刻工序和刻蚀工序除去电容器部A区域的Ta2O5膜16来实现本结构。
在本实施例中，虽然增加了光刻工序和刻蚀工序，但可提高电容器部A的电容密度。
在这样的MIM型电容器结构(Ta2O5膜：40nm，SiN膜：30nm)中，电容密度为：
电容器部A(TiN/SiN/TiN)：2.21fF/μm2
电容器部B(TiN/Ta2O5/TiN)：5.53fF/μm2
因而，在本实施例中，也可得到与前面已说明的(1)～(3)同样的效果。
(第3实施例)
图5是示出本发明的第3实施例涉及的MIM型电容器结构的上下电极和电容器绝缘膜结构的概略结构的剖面图。再有，对与图2相同的部分附以同一符号，省略其详细的说明。
与第1实施例的差别是电容器部A和电容器部B的电容器绝缘膜结构的差别。上下电极加工、层间绝缘膜的形成、接点、布线层等的形成工序与第1实施例相同。以下，按照附图来说明。
如图5中所示，作为电容器部A的电容器绝缘膜是SiN膜14(例如30nm的膜厚)、此外电容器部B的电容器绝缘膜是(Ba，Sr)TiO3膜36(例如40nm的膜厚)。
在第1实施例的图2(b)的工序中，在整个面上淀积了(Ba，Sr)TiO3膜36以代替Ta2O5膜16后，通过利用通常的光刻工序和刻蚀工序除去电容器部A区域的(Ba，Sr)TiO3膜36来实现本结构。
在本实施例中，虽然增加了光刻工序和刻蚀工序，但减少了电容器部A的漏泄电流并改善了电容-电压的线性。另一方面，由于可提高电容器部B的每单位面积的电容(电容密度fF/μm2)，故可减少电容器形成面积。
在这样的MIM型电容器结构((Ba，Sr)TiO3膜：40nm，SiN膜：30nm)中，电容密度为：
电容器部A(TiN/SiN/TiN)：2.21fF/μm2
电容器部B(TiN/(Ba，Sr)TiO3/TiN)：33.18fF/μm2
此外，在此示出了(Ba，Sr)TiO3膜的例子作为高介电常数膜(high-K)，但也可使用其它的膜、例如SrTiO3膜作为high-K膜来使用。在这样的MIM型电容器结构(SrTiO3膜：40nm，SiN膜：30nm)中，电容密度为：
电容器部A(TiN/SiN/TiN)：2.21fF/μm2
电容器部B(TiN/SrTiO3/TiN)：16.59fF/μm2
因而，在本实施例中，也可得到与前面已说明的(1)～(3)同样的效果。
(第4实施例)
图6是示出本发明的第4实施例涉及的MIM型电容器结构的上下电极和电容器绝缘膜结构的概略结构的剖面图。再有，对与图2相同的部分附以同一符号，省略其详细的说明。
与第1、第2实施例的不同点除了电容器部A和电容器部B外还附加了具有电容器绝缘膜结构的差别的电容器部C。上下电极加工、层间绝缘膜的形成、接点、布线层等的形成工序与第1实施例相同。以下，按照附图来说明。
如图6中所示，作为电容器部A的电容器绝缘膜是SiN膜14、电容器部B的电容器绝缘膜是Ta2O5膜16、作为电容器部C的电容器绝缘膜是Ta2O5膜/SiN膜的层叠结构。与第1实施例的图2(a)的工序同样地在整个面上淀积了SiN膜14后，通过利用通常的光刻工序和刻蚀工序选择除去电容器部B区域的SiN膜14，留下电容器部A和C部区域。其后，与图2(b)的工序同样地在整个面上淀积了Ta2O5膜16后，通过利用通常的光刻工序和刻蚀工序只除去电容器部A区域的Ta2O5膜16、留下电容器部B和C部区域来实现本结构。
在本实施例中，虽然增加了光刻工序和刻蚀工序，但可实现电容器部C，扩展了与电容器特性对应的选择。
在这样的MIM型电容器结构(Ta2O5膜：40nm，SiN膜：30nm)中，电容密度为：
电容器部A(TiN/SiN/TiN)：2.21fF/μm2
电容器部B(TiN/Ta2O5/TiN)：5.53fF/μm2
电容器部C(TiN/Ta2O5/SiN/TiN)：1.58fF/μm2
在电容器部A和电容器部C中能以不同的电容密度实现低漏泄电流。
因而，在本实施例中，也可得到与前面已说明的(1)～(3)同样的效果。
(第5实施例)
图7是示出本发明的第5实施例涉及的MIM型电容器结构的上下电极和电容器绝缘膜结构的概略结构的剖面图。再有，对与图2相同的部分附以同一符号，省略其详细的说明。
与第1、第2实施例的差别是电容器部A和电容器部B的电容器绝缘膜结构的差别。上下电极加工、层间绝缘膜的形成、接点、布线层等的形成工序与第1实施例相同。以下，按照附图来说明。
如图7中所示，作为电容器部A的电容器绝缘膜是SiN膜14、电容器部B的电容器绝缘膜是Ta2O5膜16/SiN膜的结构。在第1实施例中的图2(a)的工序中不进行SiN膜14的选择刻蚀，在整个面上淀积了Ta2O5膜16后，通过利用通常的光刻工序和刻蚀工序除去电容器部A区域的Ta2O5膜16来实现本结构。
在本实施例中，虽然增加了光刻工序和刻蚀工序，但可减少电容器部B的漏泄电流。
在这样的MIM型电容器结构(Ta2O5膜：20nm，SiN膜：20nm)中，电容密度为：
电容器部A(TiN/SiN/TiN)：3.23fF/μm2
电容器部B(TiN/Ta2O5/SiN/TiN)：2.55fF/μm2
在低电压(例如，2.0V或以下)下且打算抑制漏泄电流那样的用途的电容器中，可使用电容器部A，打算在高电压(例如，2.0V或以上)下使用的用途中，可使用电容器部B。
因而，在本实施例中，也可得到与前面已说明的(1)～(3)同样的效果。
(第6实施例)
图8是示出本发明的第6实施例涉及的MIM型电容器结构的上下电极和电容器绝缘膜结构的概略结构的剖面图。再有，对与图2相同的部分附以同一符号，省略其详细的说明。
与第1、第2实施例的差别是电容器部A和电容器部B的电容器绝缘膜结构的差别。上下电极加工、层间绝缘膜的形成、接点、布线层等的形成工序与第1实施例相同。以下，按照附图来说明。
如图8中所示，作为电容器部A的电容器绝缘膜是SiN膜14(膜厚10nm)/Al2O3膜46(例如膜厚10nm)、电容器部B的电容器绝缘膜是Ta2O5膜16(膜厚20nm)/Al2O3膜46(膜厚10nm)的结构。
在第1实施例中的图2(a)的工序中，在基底电极TiN膜13上形成10nm的膜厚的Al2O3膜46，在整个面上淀积了10nm的膜厚的SiN膜14后，通过利用通常的光刻工序和刻蚀工序除去电容器部B的SiN膜14。再者，在整个面上形成了约20nm的膜厚的Ta2O5膜16后，通过利用通常的光刻工序和刻蚀工序除去电容器部A区域的Ta2O5膜16来实现本结构。
在本实施例中，虽然增加了光刻工序和刻蚀工序，但可减少电容器部B的漏泄电流。
在这样的MIM型电容器结构(Al2O3膜：膜厚10nm，Ta2O5膜：20nm，SiN膜：10nm)中，电容密度为：
电容器部A(TiN/SiN/Al2O3/TiN)：3.62fF/μm2
电容器部B(TiN/Ta2O5/Al2O3/TiN)：4.63fF/μm2
在低漏泄电流的用途中，可使用电容器部A，在高电容密度的用途中，可使用电容器部B。
因而，在本实施例中，也可得到与前面已说明的(1)～(3)同样的效果。
(第7实施例)
图9是示出本发明的第7实施例涉及的MIM型电容器结构的上下电极和电容器绝缘膜结构的概略结构的剖面图。再有，对与图2相同的部分附以同一符号，省略其详细的说明。
与第1、第2实施例的差别是电容器部A和电容器部B的电容器绝缘膜结构的差别。上下电极加工、层间绝缘膜的形成、接点、布线层等的形成工序与第1实施例相同。以下，按照附图来说明。
如图9中所示，作为电容器部A的电容器绝缘膜是Al2O3膜46(例如膜厚10nm)/SiN膜(膜厚10nm)/Al2O3膜46(例如膜厚10nm)、电容器部B的电容器绝缘膜是Al2O3膜46(例如膜厚10nm)/Ta2O5膜16(膜厚20nm)/Al2O3膜46(膜厚10nm)的结构。
在第1实施例中的图2(a)的工序中，在基底电极TiN膜13上形成10nm的膜厚的Al2O3膜46a，进而在整个面上淀积了10nm的膜厚的SiN膜14后，通过利用通常的光刻工序和刻蚀工序除去电容器部B的SiN膜14。其次，在整个面上形成了约20nm的膜厚的Ta2O5膜16后，通过利用通常的光刻工序和刻蚀工序除去电容器部A区域的Ta2O5膜16。接着，在整个面上形成例如膜厚10nm左右的Al2O3膜46b，在其上形成构成上部电极的TiN膜17。其后，与第1实施例相同，通过加工下部电极、上部电极来实现本结构。
在本实施例中，虽然增加了光刻工序和刻蚀工序，但可减少电容器部B的漏泄电流，上下电极的电容器绝缘膜的对称性变得良好，改善了+/-偏压施加时的对象性。
在这样的MIM型电容器结构(Al2O3膜：膜厚10nm，Ta2O5膜：20nm，SiN膜：10nm)中，电容密度为：
电容器部A(TiN/Al2O3/SiN/Al2O3/TiN)：2.49fF/μm2
电容器部B(TiN/Al2O3/Ta2O5/Al2O3/TiN)：2.93fF/μm2
在要求偏压极性依存性小的低漏泄电流的用途中，可使用电容器部A，在高电容密度的用途中，可使用电容器部B。
这样，按照本实施例，当然可得到与前面的第1实施例同样的效果，由于电容器绝缘膜结构成为对于上下电极对称性良好的膜结构，故可实现电容的电压依存性小的电容器。再者，通过在电极与电容器绝缘膜之间插入能抑制使电容器特性的离散性增加的与电极的反应的绝缘膜，可使邻接的电容器的性能的类似性(所谓的成对性)得到提高。
(第8实施例)
图10是示出本发明的第8实施例涉及的MIM型电容器结构的上下电极和电容器绝缘膜结构的概略结构的剖面图。再有，对与图2相同的部分附以同一符号，省略其详细的说明。
与第1、第2实施例的差别是电容器部A和电容器部B的电容器绝缘膜结构的差别。上下电极加工、层间绝缘膜的形成、接点、布线层等的形成工序与第1实施例相同。以下，按照附图来说明。
如图10中所示，作为电容器部A的电容器绝缘膜是2层Al2O3膜(例如膜厚10nm的Al2O3膜和例如膜厚10nm的Al2O3膜)、电容器部B的电容器绝缘膜是Ta2O5膜(膜厚20nm)/Al2O3膜B(膜厚10nm)的结构。以下使用图11说明本实施例的制造工序。
如图11(a)中所示，在基底电极TiN膜13上形成10nm的膜厚的Al2O3膜46a，利用使用了抗蚀剂掩模41的光刻工序和刻蚀工序有选择地除去电容器部B区域的Al2O3膜46a。
其次，如图11(b)中所示，在整个面上再次以约10nm的膜厚形成Al2O3膜46b。如果这样做，则层叠了Al2O3膜46a和46b形成电容器部A的区域，合计成为20nm的膜厚的Al2O3膜。如果以这种方式层叠地形成，则可防止因针孔等的影响导致的成品率下降。
其次，在整个面上以约20nm的膜厚形成Ta2O5膜16。其次，如图11(c)中所示，通过利用使用了抗蚀剂掩模42的通常的光刻工序和刻蚀工序有选择地除去电容器部A区域的Ta2O5膜16。其后，在整个面上形成上部电极TiN膜17。再者，与第1实施例相同，通过加工电容器绝缘膜层、下部电极、上部电极来实现本结构。
在本实施例中，虽然增加了光刻工序和刻蚀工序，但可在减少电容器部B的漏泄电流的同时稳定电容器部B的漏泄电流，使邻接的电容器的特性变得一致，提高了所谓的成对性。
在这样的MIM型电容器结构(Al2O3膜：膜厚10nm，Ta2O5膜：20nm)中，电容密度为：
电容器部A(TiN/Al2O3/Al2O3/TiN)：3.98fF/μm2
电容器部B(TiN/Ta2O5/Al2O3/TiN)：4.63fF/μm2
在要求低漏泄电流的用途中，可使用电容器部A，在高电容密度的用途中，可使用电容器部B。
如果进一步使该结构的膜厚变薄，则例如在MIM型电容器结构(Al2O3膜：膜厚5nm，Ta2O5膜：10nm)中，电容密度为：
电容器部A(TiN/Al2O3/Al2O3/TiN)：7.97fF/μm2
电容器部B(TiN/Ta2O5/Al2O3/TiN)：9.27fF/μm2
如果可实现Al2O3膜的薄膜化，则在保持了低漏泄电流的状态下，可实现进一步的高密度化。
在Al2O3膜的薄膜化中，可使用采用了ALD(原子层淀积)法等的薄膜的高品质化技术。是利用使用电压的低电压化可充分地实现的领域。
(第9实施例)
图12是示出本发明的第9实施例涉及的MIM型电容器结构的上下电极和电容器绝缘膜结构的概略结构的剖面图。再有，对与图2相同的部分附以同一符号，省略其详细的说明。
与第1实施例的差别是电容器部A和电容器部B的电容器绝缘膜结构的差别。上下电极加工、层间绝缘膜的形成、接点、布线层等的形成工序与第1实施例相同。以下，按照附图来说明。
如图12中所示，作为电容器部A的电容器绝缘膜是由SiN膜(例如28nm的膜厚)、SiN膜(例如6nm的膜厚)和SiN膜(例如6nm的膜厚)构成的层叠膜结构，此外，电容器部B的电容器绝缘膜是由SiN膜(例如6nm的膜厚)、Ta2O5膜(例如20nm的膜厚)和SiN膜(例如6nm的膜厚)构成的层叠膜结构。
在第1实施例中的图2(a)的工序之前在整个面上形成了SiN膜14c(膜厚28nm)后，除去电容器部A以外的SiN膜14c。其次，如图2(a)的工序那样形成了SiN膜14a(膜厚6nm)后，在整个面上淀积Ta2O5膜16而不除去SiN膜14a。接着，在利用通常的光刻工序和刻蚀工序除去了电容器部A区域的Ta2O5膜16后，在整个面上淀积SiN膜14b(膜厚6nm)。其后，在整个面上形成上部电极TiN膜17。再者，与第1实施例相同，通过加工电容器绝缘膜层、下部电极、上部电极来实现本结构。由于以夹住Ta2O5膜的方式形成的SiN膜14a、14b的膜防止Ta2O5膜16与电极TiN膜的反应，故可减薄膜厚。例如可用溅射法形成该薄膜SiN膜14a、14b。
在本实施例中，虽然增加了光刻工序和刻蚀工序，但减少了电容器部A的漏泄电流并改善了电容-电压的线性。另一方面，由于可提高电容器部B的每单位面积的电容(电容密度：fF/μm2)，故可减少电容器形成面积。
在这样的MIM型电容器结构(Ta2O5膜：20nm，SiN膜A+SiN膜B+SiN膜C：40nm)中，电容密度为：
电容器部A(TiN/SiN(A)+SiN(B)+SiN(C)/TiN)：1.66fF/μm2
电容器部B(TiN/SiN(A)/Ta2O5/SiN(B)/TiN)：3.69fF/μm2
在此，示出了Ta2O5膜的例子作为与SiN膜不同的高介电常数膜(high-K)，但也可使用其它的的膜、例如(Ba，Sr)TiO3膜或SrTiO3膜等的high-K膜。如果使用这些介电常数大的膜，则可得到更大的电容密度。
Claims (22)
1.一种半导体器件，是在衬底上形成了用上下的电极层夹住电容器绝缘膜的多个电容器的半导体器件，其特征在于：
上述电容器中的一部分是上述电极层的结构彼此相同，且每单位面积的电容器容量不同。
2.一种半导体器件，其特征在于，具备：
第1电容器，被配置在衬底上，用第1上下电极层夹住第1电容器绝缘膜而被形成；以及
第2电容器，被配置在上述衬底上，用第2上下电极层夹住第2电容器绝缘膜而被形成，第2上下电极层的结构与第1上下电极层的结构相同，而每单位面积的电容器容量与第1电容器不同。
3.如权利要求1或2中所述的半导体器件，其特征在于：
在上述衬底中，在半导体衬底上形成了层间绝缘膜。
4.如权利要求1中所述的半导体器件，其特征在于：
将上述电容器分成每单位面积的电容器容量不同的2组，
用第1电介质层形成第1组的电容器绝缘膜，用其介电常数与第1电介质层的介电常数不同的第2电介质层形成了第2组的电容器绝缘膜。
5.如权利要求1中所述的半导体器件，其特征在于：
将上述电容器分成每单位面积的电容器容量不同的2组，
用第1电介质层形成第1组的电容器绝缘膜，用第1电介质层和其介电常数与该层的介电常数不同的第2电介质层的层叠结构形成了第2组的电容器绝缘膜。
6.如权利要求1中所述的半导体器件，其特征在于：
将上述电容器分成每单位面积的电容器容量不同的3组，
用第1电介质层形成第1组的电容器绝缘膜，用其介电常数与第1电介质层的介电常数不同的第2电介质层形成第2组的电容器绝缘膜，用第1电介质层和第2电介质层的层叠结构形成第3组的电容器绝缘膜。
7.如权利要求1中所述的半导体器件，其特征在于：
将上述电容器分成每单位面积的电容器容量不同的2组，
用第1电介质层和其介电常数与该层的介电常数不同的第2电介质层的层叠结构形成第1组的电容器绝缘膜，用第1电介质层和其介电常数与该层和与第2电介质层的介电常数不同的第3电介质层的层叠结构形成了第2组的电容器绝缘膜。
8.如权利要求1中所述的半导体器件，其特征在于：
将上述电容器分成每单位面积的电容器容量不同的2组，
用第1电介质层夹住其介电常数与该层的介电常数不同的第2电介质层形成第1组的电容器绝缘膜，用第1电介质层夹住其介电常数与第1和第2电介质层的介电常数不同的第3电介质层形成第2组的电容器绝缘膜。
9.如权利要求4～8的任一项中所述的半导体器件，其特征在于：
上述介电常数不同的绝缘膜的漏泄电流特性不同。
10.如权利要求4～6的任一项中所述的半导体器件，其特征在于：
第1电介质层是氮化硅膜，第2电介质层是氧化钽膜。
11.如权利要求7或8中所述的半导体器件，其特征在于：
第1电介质层是氧化铝膜，第2电介质层是氮化硅膜，第3电介质层是氧化钽膜。
12.如权利要求1或2中所述的半导体器件，其特征在于：
上述电极层是TiN。
13.如权利要求1或2中所述的半导体器件，其特征在于：
上述电极层是包含Pt膜、Ru膜或Ir膜的膜。
14.如权利要求2中所述的半导体器件，其特征在于：
用氮化硅膜形成了第1电容器绝缘膜，用氧化钽膜形成了第2电容器绝缘膜。
15.如权利要求2中所述的半导体器件，其特征在于：
用氮化硅膜和氧化钽膜的层叠膜形成了第1电容器绝缘膜，用氧化钽膜形成了第2电容器绝缘膜。
16.如权利要求2中所述的半导体器件，其特征在于：
用氮化硅膜和氧化钽膜的层叠膜形成了第1电容器绝缘膜，用氮化硅膜形成了第2电容器绝缘膜。
17.如权利要求2中所述的半导体器件，其特征在于：
用氧化铝膜和氮化硅膜的层叠膜形成了第1电容器绝缘膜，用氧化铝膜和氧化钽膜的层叠膜形成了第2电容器绝缘膜。
18.如权利要求2中所述的半导体器件，其特征在于：
用氧化铝膜、氮化硅膜和氧化铝膜的层叠膜形成了第1电容器绝缘膜，用氧化铝膜、氧化钽膜和氧化铝膜的层叠膜形成了第2电容器绝缘膜。
19.如权利要求2中所述的半导体器件，其特征在于：
用氧化铝膜的层叠膜形成了第1电容器绝缘膜，用氧化铝膜和氧化钽膜的层叠膜形成了第2电容器绝缘膜。
20.如权利要求2中所述的半导体器件，其特征在于：
还具有第3电容器，该第3电容器被配置在上述衬底上，用第3上下电极层夹住第3电容器绝缘膜而被形成，第3上下电极层的结构与第1和第2上下电极层的结构相同，而每单位面积的电容器容量与第1和第2电容器不同，
用氮化硅膜形成了第1电容器绝缘膜，用氧化钽膜形成了第2电容器绝缘膜，用氮化硅膜和氧化钽膜的层叠膜形成了第3电容器绝缘膜。
21.一种半导体器件的制造方法，其特征在于，包含下述工序：
在半导体衬底上形成构成下部电极的下层导电体膜的工序；
在上述下层导电体膜上形成由单层或多层的电介质层构成的电容器绝缘膜且以材料或层结构部分地不同的方式形成电容器绝缘膜的工序；
在上述电容器绝缘膜上形成构成上部电极的上层导电体膜的工序；
将从上述上层导电体膜到上述下层导电体膜的膜刻蚀成下部电极图案以形成下部电极的工序；以及
将上述上层导电体膜刻蚀成上部电极图案以形成上部电极的工序。
22.一种半导体器件的制造方法，其特征在于，包含下述工序：
在半导体衬底上形成构成下部电极的下层导电体膜的工序；
在上述下层导电体膜上形成由单层或多层的电介质层构成的电容器绝缘膜且以材料或层结构部分地不同的方式形成电容器绝缘膜的工序；
在上述电容器绝缘膜上形成构成上部电极的上层导电体膜的工序；
将上述上层导电体膜刻蚀成上部电极图案以形成上部电极的工序；以及
将从上述电容器绝缘膜到上述下层导电体膜的膜刻蚀成下部电极图案以形成下部电极的工序。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002313049A JP2004152796A (ja) | 2002-10-28 | 2002-10-28 | 半導体装置及びその製造方法 |
| JP313049/2002 | 2002-10-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1499633A true CN1499633A (zh) | 2004-05-26 |
| CN100420023C CN100420023C (zh) | 2008-09-17 |
Family
ID=32105339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101030025A Expired - Fee Related CN100420023C (zh) | 2002-10-28 | 2003-10-28 | 半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6777776B2 (zh) |
| JP (1) | JP2004152796A (zh) |
| CN (1) | CN100420023C (zh) |
| TW (1) | TWI238441B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101577227B (zh) * | 2008-05-05 | 2011-07-06 | 中芯国际集成电路制造(北京)有限公司 | 氮化硅薄膜及mim电容的形成方法 |
| CN108123039A (zh) * | 2017-12-15 | 2018-06-05 | 深圳市晶特智造科技有限公司 | Mim电容器及其制作方法 |
| CN111602216A (zh) * | 2018-01-19 | 2020-08-28 | 三菱电机株式会社 | 薄层电容器及薄层电容器的制造方法 |
| CN112103270A (zh) * | 2020-11-10 | 2020-12-18 | 晶芯成(北京)科技有限公司 | Mim电容器及其制造方法 |
| CN112602192A (zh) * | 2019-07-26 | 2021-04-02 | 深圳市汇顶科技股份有限公司 | 电容装置及其制备方法 |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188264A (ja) * | 2001-12-18 | 2003-07-04 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| KR100539198B1 (ko) * | 2003-03-10 | 2005-12-27 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조 방법 |
| TWI228807B (en) * | 2003-07-01 | 2005-03-01 | Advanced Semiconductor Eng | Wafer level passive component |
| JP2005038882A (ja) * | 2003-07-15 | 2005-02-10 | Sanyo Electric Co Ltd | 半導体装置、及び分圧回路 |
| US6855594B1 (en) * | 2003-08-06 | 2005-02-15 | Micron Technology, Inc. | Methods of forming capacitors |
| US20050082592A1 (en) * | 2003-10-16 | 2005-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Compact capacitor structure having high unit capacitance |
| JP2005175262A (ja) * | 2003-12-12 | 2005-06-30 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| EP1695369A4 (en) * | 2003-12-12 | 2009-11-04 | Semequip Inc | METHOD AND DEVICE FOR EXTENDING DEVICE TERMINATION IN ION IMPLANTATION |
| KR100591148B1 (ko) * | 2003-12-31 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 반도체 장치의 캐패시터 및 그의 제조 방법 |
| KR100549002B1 (ko) * | 2004-02-04 | 2006-02-02 | 삼성전자주식회사 | 복층 엠아이엠 커패시터를 갖는 반도체소자 및 그것을제조하는 방법 |
| JP4308691B2 (ja) * | 2004-03-19 | 2009-08-05 | 富士通マイクロエレクトロニクス株式会社 | 半導体基板および半導体基板の製造方法 |
| CN100353487C (zh) * | 2004-05-12 | 2007-12-05 | 联华电子股份有限公司 | 电容的制作方法 |
| US20050255664A1 (en) * | 2004-05-12 | 2005-11-17 | Ching-Hung Kao | Method of forming a metal-insulator-metal capacitor |
| KR100630687B1 (ko) * | 2004-07-05 | 2006-10-02 | 삼성전자주식회사 | 다층 유전막을 갖는 아날로그 반도체 소자의 커패시터 및그 형성방법 |
| US20070063243A1 (en) * | 2004-11-26 | 2007-03-22 | Wei-Chun Yang | Structure Of Embedded Capacitors And Fabrication Method Thereof |
| KR100638983B1 (ko) * | 2004-12-15 | 2006-10-26 | 동부일렉트로닉스 주식회사 | 금속-절연체-금속 커패시터의 제조 방법 |
| FR2879815A1 (fr) * | 2004-12-16 | 2006-06-23 | St Microelectronics Sa | Fabrication d'un condensateur par depot metallique dans une couche de dielectrique d'interconnexion de circuit integre |
| KR100588373B1 (ko) * | 2004-12-30 | 2006-06-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 형성 방법 |
| FR2884646B1 (fr) * | 2005-04-19 | 2007-09-14 | St Microelectronics Sa | Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel |
| FR2884645B1 (fr) * | 2005-04-19 | 2007-08-10 | St Microelectronics Sa | Procede de realisation d'un circuit integre comprenant un condensateur |
| JP4679270B2 (ja) * | 2005-06-30 | 2011-04-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
| KR100678650B1 (ko) * | 2006-01-27 | 2007-02-06 | 삼성전자주식회사 | 하부 금속 전극의 표면에 형성된 반구형 금속들을 포함하는커패시터 |
| US7592710B2 (en) * | 2006-03-03 | 2009-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad structure for wire bonding |
| JP2007294848A (ja) * | 2006-03-30 | 2007-11-08 | Eudyna Devices Inc | キャパシタおよび電子回路 |
| KR100727711B1 (ko) * | 2006-06-15 | 2007-06-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 ｍｉｍ 커패시터 형성 방법 |
| JP4972349B2 (ja) | 2006-06-29 | 2012-07-11 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US7944020B1 (en) * | 2006-12-22 | 2011-05-17 | Cypress Semiconductor Corporation | Reverse MIM capacitor |
| US20110110015A1 (en) * | 2007-04-11 | 2011-05-12 | The Penn State Research Foundation | Methods to improve the efficiency and reduce the energy losses in high energy density capacitor films and articles comprising the same |
| US8154850B2 (en) * | 2007-05-11 | 2012-04-10 | Paratek Microwave, Inc. | Systems and methods for a thin film capacitor having a composite high-k thin film stack |
| FR2917231B1 (fr) * | 2007-06-07 | 2009-10-02 | St Microelectronics Sa | Realisation de condensateurs dotes de moyens pour diminuer les contraintes du materiau metallique de son armature inferieure |
| US8395053B2 (en) * | 2007-06-27 | 2013-03-12 | Stats Chippac Ltd. | Circuit system with circuit element and reference plane |
| US7863706B2 (en) * | 2007-06-28 | 2011-01-04 | Stats Chippac Ltd. | Circuit system with circuit element |
| US8445913B2 (en) | 2007-10-30 | 2013-05-21 | Spansion Llc | Metal-insulator-metal (MIM) device and method of formation thereof |
| JP2009130207A (ja) * | 2007-11-26 | 2009-06-11 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP2010003742A (ja) * | 2008-06-18 | 2010-01-07 | Fujitsu Microelectronics Ltd | 半導体装置、及び薄膜キャパシタの製造方法 |
| JP5458514B2 (ja) * | 2008-06-24 | 2014-04-02 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP2010040797A (ja) * | 2008-08-06 | 2010-02-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US8581423B2 (en) | 2008-11-17 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double solid metal pad with reduced area |
| JP5287175B2 (ja) | 2008-11-26 | 2013-09-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
| KR20100076256A (ko) * | 2008-12-26 | 2010-07-06 | 주식회사 동부하이텍 | Ｐｉｐ 커패시터의 제조 방법 |
| KR20100079081A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 엠아이엠 커패시터 및 그의 제조 방법 |
| JP5141665B2 (ja) * | 2009-11-12 | 2013-02-13 | 株式会社村田製作所 | 半導体装置 |
| US8617949B2 (en) | 2009-11-13 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor and method for making same |
| US8410579B2 (en) * | 2010-12-07 | 2013-04-02 | Xilinx, Inc. | Power distribution network |
| JP2012164714A (ja) * | 2011-02-03 | 2012-08-30 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
| FR2971362B1 (fr) * | 2011-02-04 | 2013-09-06 | St Microelectronics Crolles 2 | Procédé de fabrication d'un condensateur tin/ta2o5/tin |
| US8482078B2 (en) | 2011-05-10 | 2013-07-09 | International Business Machines Corporation | Integrated circuit diode |
| JP5862347B2 (ja) * | 2012-02-15 | 2016-02-16 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5953988B2 (ja) * | 2012-07-02 | 2016-07-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP5998844B2 (ja) * | 2012-10-24 | 2016-09-28 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| US9263511B2 (en) | 2013-02-11 | 2016-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package with metal-insulator-metal capacitor and method of manufacturing the same |
| US9524963B2 (en) * | 2013-03-15 | 2016-12-20 | X-Fab Semiconductor Foundries Ag | Semiconductor device |
| US9041148B2 (en) * | 2013-06-13 | 2015-05-26 | Qualcomm Incorporated | Metal-insulator-metal capacitor structures |
| JP6101162B2 (ja) * | 2013-06-26 | 2017-03-22 | シャープ株式会社 | 半導体装置 |
| JP6149578B2 (ja) * | 2013-07-30 | 2017-06-21 | 富士通セミコンダクター株式会社 | 電子デバイスの製造方法 |
| CN104425486A (zh) * | 2013-08-30 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | 一种双拼电容及其制造方法 |
| JP2015133392A (ja) * | 2014-01-10 | 2015-07-23 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US10411086B2 (en) * | 2014-04-07 | 2019-09-10 | Semiconductor Components Industries, Llc | High voltage capacitor and method |
| US9449762B2 (en) * | 2014-05-07 | 2016-09-20 | Qualcomm Incorporated | Embedded package substrate capacitor with configurable/controllable equivalent series resistance |
| US20150357206A1 (en) * | 2014-06-06 | 2015-12-10 | Raytheon Company | Use of an etch stop in the mim capacitor dielectric of a mmic |
| CN104218100B (zh) * | 2014-10-11 | 2019-12-24 | 深圳市三炎科电子科技有限公司 | 一种集成电路及其组合电容与实现方法 |
| CN105990095B (zh) * | 2015-02-13 | 2019-01-18 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制备方法 |
| US10115527B2 (en) | 2015-03-09 | 2018-10-30 | Blackberry Limited | Thin film dielectric stack |
| US10297658B2 (en) | 2016-06-16 | 2019-05-21 | Blackberry Limited | Method and apparatus for a thin film dielectric stack |
| US10978548B2 (en) | 2016-11-10 | 2021-04-13 | Texas Instruments Incorporated | Integrated capacitor with sidewall having reduced roughness |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4458295A (en) * | 1982-11-09 | 1984-07-03 | Raytheon Company | Lumped passive components and method of manufacture |
| JP3067641B2 (ja) | 1996-05-31 | 2000-07-17 | 日本電気株式会社 | 誘電体膜の製造方法 |
| JP3199004B2 (ja) | 1997-11-10 | 2001-08-13 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5959829A (en) * | 1998-02-18 | 1999-09-28 | Maxwell Energy Products, Inc. | Chip capacitor electromagnetic interference filter |
| KR100329774B1 (ko) * | 1998-12-22 | 2002-05-09 | 박종섭 | 강유전체 기억소자의 캐패시터 형성 방법 |
| JP2000208719A (ja) | 1999-01-19 | 2000-07-28 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US6230566B1 (en) * | 1999-10-01 | 2001-05-15 | The Regents Of The University Of California | Micromachined low frequency rocking accelerometer with capacitive pickoff |
| JP2001177057A (ja) | 1999-12-17 | 2001-06-29 | Tokyo Electron Ltd | アナログ回路用キャパシタ及びその製造方法 |
| KR100320817B1 (ko) * | 1999-12-28 | 2002-01-18 | 이계안 | 자동차의 테일게이트용 잠금장치 |
| KR100367404B1 (ko) * | 1999-12-31 | 2003-01-10 | 주식회사 하이닉스반도체 | 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| TW557569B (en) | 2000-01-24 | 2003-10-11 | Sony Corp | Semiconductor device and manufacturing method thereof |
| JP3505465B2 (ja) | 2000-03-28 | 2004-03-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6465320B1 (en) * | 2000-06-16 | 2002-10-15 | Motorola, Inc. | Electronic component and method of manufacturing |
| US6853041B2 (en) * | 2000-06-28 | 2005-02-08 | The Board Of Trustees Of The Leland Stanford Junior University | Micro-machined coupled capacitor devices |
| JP3933849B2 (ja) * | 2000-06-30 | 2007-06-20 | 松下電器産業株式会社 | 電子部品類集合体を用いた携帯機器 |
| JP3540728B2 (ja) | 2000-08-11 | 2004-07-07 | 沖電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| US6885081B2 (en) * | 2000-11-13 | 2005-04-26 | Sharp Kabushiki Kaisha | Semiconductor capacitor device having reduced voltage dependence |
| JP3586638B2 (ja) * | 2000-11-13 | 2004-11-10 | シャープ株式会社 | 半導体容量装置 |
| JP4620889B2 (ja) * | 2001-03-22 | 2011-01-26 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2003298204A (ja) * | 2002-03-29 | 2003-10-17 | Fujitsu Ltd | 部品の実装構造 |
-
2002
- 2002-10-28 JP JP2002313049A patent/JP2004152796A/ja active Pending
-
2003
- 2003-02-20 US US10/368,642 patent/US6777776B2/en not_active Expired - Fee Related
- 2003-10-27 TW TW092129762A patent/TWI238441B/zh active
- 2003-10-28 CN CNB2003101030025A patent/CN100420023C/zh not_active Expired - Fee Related
-
2004
- 2004-07-09 US US10/886,667 patent/US7253075B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101577227B (zh) * | 2008-05-05 | 2011-07-06 | 中芯国际集成电路制造(北京)有限公司 | 氮化硅薄膜及mim电容的形成方法 |
| CN108123039A (zh) * | 2017-12-15 | 2018-06-05 | 深圳市晶特智造科技有限公司 | Mim电容器及其制作方法 |
| CN111602216A (zh) * | 2018-01-19 | 2020-08-28 | 三菱电机株式会社 | 薄层电容器及薄层电容器的制造方法 |
| CN112602192A (zh) * | 2019-07-26 | 2021-04-02 | 深圳市汇顶科技股份有限公司 | 电容装置及其制备方法 |
| CN112602192B (zh) * | 2019-07-26 | 2023-04-07 | 深圳市汇顶科技股份有限公司 | 电容装置及其制备方法 |
| CN112103270A (zh) * | 2020-11-10 | 2020-12-18 | 晶芯成(北京)科技有限公司 | Mim电容器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI238441B (en) | 2005-08-21 |
| JP2004152796A (ja) | 2004-05-27 |
| CN100420023C (zh) | 2008-09-17 |
| US7253075B2 (en) | 2007-08-07 |
| US20040079980A1 (en) | 2004-04-29 |
| TW200414284A (en) | 2004-08-01 |
| US6777776B2 (en) | 2004-08-17 |
| US20040248359A1 (en) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1499633A (zh) | 半导体器件及其制造方法 | |
| CN1206736C (zh) | 半导体装置、互补型半导体装置 | |
| CN1228850C (zh) | 半导体装置及其制造方法 | |
| CN1290194C (zh) | 电容元件、半导体存储器及其制备方法 | |
| CN1231970C (zh) | 半导体器件 | |
| CN100347832C (zh) | 电子器件材料的制造方法 | |
| CN101075577A (zh) | 半导体装置的制造方法 | |
| CN1253926C (zh) | 多重栅极介电层的结构及其制造方法 | |
| CN1135618C (zh) | 半导体装置及其制造方法 | |
| CN1525563A (zh) | 半导体器件及其制造方法 | |
| CN101044605A (zh) | 半导体器件及其制造方法 | |
| CN1598981A (zh) | 具有至少3层高－k介电层的模拟电容器和制造它的方法 | |
| CN1165925C (zh) | 薄膜电容器及其制造方法 | |
| CN101055832A (zh) | 半导体装置的制造方法 | |
| CN1725511A (zh) | 半导体器件及其制造方法 | |
| CN1173403C (zh) | 半导体装置及其制造方法 | |
| CN1893080A (zh) | 具有mim电容器的半导体装置及其制造方法 | |
| CN1525562A (zh) | 半导体器件及其制造方法 | |
| CN1842903A (zh) | 半导体装置及制造方法 | |
| CN1695248A (zh) | 半导体器件的制造方法 | |
| CN1314123C (zh) | 半导体装置及其制造方法 | |
| CN1906741A (zh) | 半导体器件及其制造工艺 | |
| CN100336199C (zh) | 半导体装置的制造方法 | |
| CN1591876A (zh) | 半导体装置 | |
| CN101047183A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080917 Termination date: 20101028 |