FR2879815A1 - Fabrication d'un condensateur par depot metallique dans une couche de dielectrique d'interconnexion de circuit integre - Google Patents

Fabrication d'un condensateur par depot metallique dans une couche de dielectrique d'interconnexion de circuit integre Download PDF

Info

Publication number
FR2879815A1
FR2879815A1 FR0413415A FR0413415A FR2879815A1 FR 2879815 A1 FR2879815 A1 FR 2879815A1 FR 0413415 A FR0413415 A FR 0413415A FR 0413415 A FR0413415 A FR 0413415A FR 2879815 A1 FR2879815 A1 FR 2879815A1
Authority
FR
France
Prior art keywords
layer
upper electrode
metal layer
metal
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0413415A
Other languages
English (en)
Inventor
Jean Christophe Giraudin
Sebastien Cremer
Philippe Delpech
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0413415A priority Critical patent/FR2879815A1/fr
Priority to US11/302,971 priority patent/US7563687B2/en
Publication of FR2879815A1 publication Critical patent/FR2879815A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

L'invention propose un procédé de fabrication d'un condensateur dans une couche d'interconnexion, comprenant les étapes suivantes :-dépôt d'une première couche métallique (21);-dépôt d'une première couche d' isolant (31) sur la première couche métallique (21);-dépôt d'une seconde couche métallique (41) sur la première couche d'isolant (31) ;-formation d'une électrode supérieure (4) dans la seconde couche métallique (41);-dépôt d'une seconde couche d'isolant (13) recouvrant l'électrode supérieure (4);-gravure de la seconde couche d'isolant pour former sur cette première couche d'isolant un espaceur (14) entourant l'électrode supérieure (4); puis-formation d'une électrode inférieure (2) et d'un diélectrique (3) par retrait des parties des premières couches métallique et d'isolant non recouvertes par l'électrode supérieure (4) ou l'espaceur (14);-formation d'une ligne d'interconnexion (5).L'invention permet de fabriquer des condensateurs avec un rendement accru, de façon simplifiée à moindre coût et avec un auto-alignement.

Description

FABRICATION D'UN CONDENSATEUR PAR DEPOT METALLIQUE DANS
UNE COUCHE DE DIELECTRIQUE D'INTERCONNEXION DE CIRCUIT
INTEGRE
L'invention concerne les circuits présentant des couches d'interconnexion et en particulier la fabrication de condensateurs dans de telles couches.
Des circuits intégrés présentent un substrat en Silicium sur lequel une multitude de transistors sont formés. Ces circuits présentent plusieurs couches d'interconnexion superposées sur le substrat et dans lesquelles des composants passifs tels que des condensateurs sont ménagés. La formation de tels condensateurs inclut typiquement un dépôt métallique et sa mise en forme par des étapes classiques de masquage et de gravure chimique.
Les figures 1 et 2 illustrent schématiquement des coupes de circuits connus comportant un condensateur de type MIM (pour Métal- Isolant-Métal). Pour des raisons de lisibilité, les couches de passivation n'ont pas été représentées. Ces condensateurs sont réalisés au moyen de dépôts métalliques dans une couche d'interconnexion du circuit. Ces condensateurs sont notamment utilisés comme capacité de découplage d'un circuit intégré, comme capacité de couplage pour une adaptation d'impédance ou alors comme capacité d'un dispositif radiofréquence. La surface de Silicium utilisée par de tels condensateurs est relativement importante et implique donc un coût non négligeable.
2879815 2 La figure 1 illustre un condensateur planaire. Le circuit présente une couche d'isolant 1 solidaire du substrat. Une électrode inférieure 2 est disposée sur la couche d'isolant 1. L'électrode inférieure 2 est recouverte d'une couche d'isolant 3, cette couche 3 étant elle-même recouverte d'une électrode supérieure 4. Le condensateur planaire est réalisé au même niveau qu'une ligne d'interconnexion 5 sur la couche d'isolant 1. La couche d'isolant 3 et les électrodes 2 et 4 sont planes.
La figure 2 illustre un condensateur tridimensionnel. Les électrodes 2 et 4 et la couche d'isolant 3 présentent un relief, afin d'augmenter la capacité surfacique du condensateur. Les électrodes et la couche 3 sont ainsi formées dans des tranchées de la couche 1.
Selon un procédé de fabrication de ces deux types de condensateur, les électrodes 2 et 4 et la couche d'isolant 3 sont réalisées en empilant préalablement trois couches par des dépôts successifs pleine plaque sur la couche d'isolant 1. La bordure du condensateur est alors délimitée au moyen d'un masque et d'une gravure des trois couches empilées. Comme une même étape de masquage et de gravure est utilisée pour délimiter les trois couches, le bord du condensateur est sensiblement perpendiculaire à la couche 1.
Un tel procédé présente des inconvénients. Certains condensateurs ainsi formés peuvent présenter des défaillances. Un claquage prématuré ou un courant de fuite peuvent ainsi être générés entre l'électrode supérieure et l'électrode inférieure. Des résidus de 2879815 3 gravure tels que des polymères conducteurs peuvent notamment s'accumuler au niveau du bord du condensateur. Des défauts induits par la gravure peuvent également conduire à un court-circuit. La miniaturisation des condensateurs conduit à réduire l'épaisseur de la couche d'isolant 3. Le risque de claquage ou de courant de fuite est alors encore accru.
Selon un autre procédé de fabrication, les électrodes 2 et 4 ainsi que la couche d'isolant 3 sont réalisées en empilant préalablement trois couches par des dépôts successifs pleine plaque sur la couche d'isolant 1. Une première bordure est délimitée par un premier masque et par une première gravure de la couche 4. Une seconde bordure est délimitée par un second masque et par une seconde gravure des couches 3 et 2. La figure 3 illustre le bord du condensateur ainsi obtenu. La première bordure délimite ainsi l'électrode supérieure 4. La seconde bordure délimite l'électrode inférieure 2 et la couche isolante 3. L'électrode supérieure 4 est donc en retrait par rapport à l'électrode inférieure 2. De plus, les électrodes sont alors séparées par la surface de la couche d'isolant 3 entre les deux bordures. Le risque de court-circuit accidentel est ainsi considérablement réduit.
Dans certaines configurations, une partie de l'électrode inférieure est utilisée comme métal d'interconnexion. Les condensateurs tridimensionnels utilisent couramment des électrodes d'épaisseur réduite afin d'accroître la densité surfacique des tranchées.
Lorsque l'épaisseur des électrodes est très réduite, l'électrode inférieure ne forme pas un métal 2879815 4 d'interconnexion d'épaisseur suffisante et une ligne d'interconnexion additionnelle 5 est nécessaire. Des lignes d'interconnexion sont également utilisées pour la connexion de composants de couches supérieure ou inférieure.
La figure 4 illustre un dépôt métallique 6 formé sur le condensateur. Par masquage et gravure, on cherche à obtenir la structure de la figure 3. Les figures 5 et 6 illustrent des défauts connus du condensateur obtenu par un tel procédé. Sur la figure 5, la gravure de la ligne d'interconnexion 5 est insuffisante et laisse subsister un dépôt de métal parasite 7 entre les bordures des électrodes 2 et 4. Ce dépôt 7 peut générer une capacité parasite ou un court- circuit entre les électrodes. Sur la figure 6, la gravure de la ligne d'interconnexion 5 est excessive et supprime la couche d'isolant 3 entre les bordures des électrodes 2 et 4. Un court-circuit peut alors être formé entre les électrodes sur le bord du condensateur, par exemple par un espaceur parasite formé par des polymères conducteurs. Le nombre d'étapes de photolithographie est également élevé, ce qui renchérit le procédé de fabrication.
L'invention porte ainsi un procédé de fabrication d'un condensateur MIM dans une couche d'interconnexion d'un circuit intégré, comprenant les étapes suivantes: -dépôt d'une première couche métallique sur une couche de diélectrique d'interconnexion inférieure ou sur un substrat; -dépôt d'une première couche d'isolant sur la première couche métallique; 2879815 5 - dépôt d'une seconde couche métallique sur la première couche d'isolant; - formation d'une électrode supérieure par retrait d'une partie de la seconde couche métallique; -dépôt d'une seconde couche d'isolant recouvrant l'électrode supérieure; -gravure de la seconde couche d'isolant pour découvrir la surface supérieure de la première couche d'isolant et de façon à former sur cette première couche d'isolant un espaceur entourant l'électrode supérieure; puis - formation d'une électrode inférieure et d'un diélectrique par retrait des parties de la première couche métallique et de la première couche d'isolant non recouvertes par l'électrode supérieure ou l'espaceur; - dépôt d'une troisième couche métallique et formation d'une ligne d'interconnexion par retrait d'une partie de cette troisième couche métallique.
La gravure de la seconde couche d'isolant est réalisée de sorte que la largeur de l'espaceur soit sensiblement constante sur la périphérie de l'électrode supérieure.
Selon une variante, le procédé comprend une étape de dépôt d'une troisième couche d'isolant sur la deuxième couche métallique, la formation de l'électrode supérieure comprenant le retrait d'une partie de la troisième couche d'isolant pour former une protection recouvrant la partie non retirée de la deuxième couche métallique.
2879815 6 Selon encore une variante, le procédé comprend le dépôt d'une couche de passivation sur le condensateur et la ligne d'interconnexion.
Selon une autre variante, le procédé comprend la 5 connexion des électrodes du condensateur à un autre composant du circuit intégré.
Selon encore une autre variante, la formation de l'électrode supérieure comprend la formation d'un masque par photolithographie et la gravure des zones 10 non masquées de la seconde couche métallique.
L'invention porte également sur un circuit intégré, comprenant une couche d'interconnexion incluant: -un condensateur présentant: - une électrode inférieure réalisée sur une 15 couche de diélectrique d'interconnexion inférieure ou sur un substrat; - un diélectrique recouvrant l'électrode inférieure; -une électrode supérieure réalisée sur le 20 diélectrique; un espaceur isolant réalisé sur le diélectrique et entourant l'électrode supérieure; -une ligne d'interconnexion.
Selon une variante, la bordure extérieure de l'espaceur isolant est à l'aplomb du diélectrique et de l'électrode inférieure. La largeur de l'espaceur isolant est sensiblement constante sur la périphérie de l'électrode supérieure.
2879815 7 Selon une variante, l'électrode supérieure comprend une portion de couche métallique et une protection recouvrant la portion de couche métallique.
L'invention sera mieux comprise à la lecture de la description qui suit, accompagnée des dessins annexés qui représentent: -Figures 1 et 2, des sections schématiques de condensateurs MIM selon l'art antérieur; Figures 3 à 6, le condensateur de la figure 2 dans différentes phases de sa fabrication; -Figures 7 à 13, un condensateur durant différentes phases de sa fabrication selon l'invention.
L'invention propose un procédé de fabrication d'un condensateur dans une couche d'interconnexion d'un circuit intégré. Une première couche métallique est déposée sur un substrat ou sur une couche de diélectrique d'interconnexion inférieure, une première couche d'isolant est déposée sur la première couche métallique et une seconde couche métallique est déposée sur la première couche d'isolant. La deuxième couche métallique est mise en forme pour former une électrode supérieure. Une seconde couche d'isolant est déposée pour recouvrir l'électrode supérieure, puis cette couche est gravée pour former un espaceur entourant l'électrode supérieure et découvrir la surface de la première couche d'isolant non recouverte par l'électrode supérieure ou l'espaceur. Une troisième couche métallique est ensuite déposée puis mise en forme pour former une ligne d'interconnexion.
2879815 8 La bordure de l'électrode supérieure est ainsi protégée par l'espaceur durant les étapes ultérieures. Ce bord n'est ainsi ni recouvert d'un dépôt conducteur parasite, ni détérioré par une gravure ultérieure. De plus, un masque de photolithographie est supprimé par rapport au procédé selon l'état de la technique, l'espaceur étant utilisé pour la formation de l'électrode inférieure et du diélectrique. En outre, la largeur du retrait de l'électrode supérieure par rapport à l'électrode inférieur est sensiblement constante sur toute la périphérie car elle est définie par l'espaceur. L'utilisation de l'espaceur permet ainsi de réaliser un auto-alignement entre l'électrode supérieure et l'électrode inférieure. Cet alignement supprime globalement les dispersions dues à un alignement entre deux masques successifs. La dimension moyenne du retrait peut ainsi être réduite, la marge prise dans l'état de la technique pour tenir compte des erreurs d'alignement entre les masques successifs pouvant être supprimée. La surface occupée par le condensateur est alors réduite. Cet espaceur peut être considéré comme un masque dur par l'homme du métier.
Les figures 7 à 13 illustrent l'application de l'invention à la fabrication d'un condensateur MIM. Les figures 7 à 13 sont des vues en coupe schématiques du bord du condensateur au cours de sa fabrication. Sur la figure 7, une couche métallique 21 a été déposée pleine plaque sur un diélectrique inter-métallique (IMD) sur du diélectrique d'une couche d'interconnexion inférieure. Ce dépôt peut également être effectué 2879815 9 directement sur un substrat. Une couche d'isolant 31 a été déposée pleine plaque sur la couche métallique 21. Une couche métallique 41 a été déposée pleine plaque sur la couche d'isolant 31. Avantageusement, une couche d'isolant 11 a été déposée pleine plaque sur la couche métallique 41, afin de protéger des parties des couches inférieures durant la suite du procédé.
Le matériau de la couche métallique 21 est par exemple du TiN, du TaN, du W.... Le matériau de la couche d'isolant 31 est par exemple du Al2O3, du Ta2O5, du HfO2... déposé par ALD (pour atomic layer deposition en langue anglaise), par CVD ou par MOCVD (dépôt chimique en phase vapeur avec précurseurs organométalliques). Le matériau de la couche métallique 41 est par exemple du TiN, du TaN ou du W déposé par ALD ou par dépôt chimique en phase vapeur (CVD), par MOCVD ou PVD.
Sur la figure 8, l'électrode supérieure 4 du condensateur a été formée par gravure de la couche métallique 41 et de la couche de protection 11. La protection 12 formée n'est bien entendu qu'un élément facultatif de l'électrode supérieure 4. Cette gravure est par exemple effectuée par formation préalable d'un masque par photolithographie sur la couche de protection 11. Il peut s'agir d'un masquage de résine réalisé par photolithographie. La gravure est effectuée au moins jusqu'à ce que ce que la surface de la couche d'isolant 31 soit découverte.
Sur la figure 9, une couche d'isolant 13 a été déposée sur l'électrode supérieure 4 et sur la couche 30 d'isolant 31. Ce dépôt est par exemple réalisé pleine plaque en utilisant un matériau tel que le SiO2 ou le 2879815 10 Si3N4, déposé par dépôt chimique en phase vapeur assisté par plasma. Cette couche 13 ne présente pas une épaisseur uniforme. Comme le bord de l'électrode 4 est obtenu par gravure, il présente un profil abrupt. Sur une certaine portée, la couche 13 présente une épaisseur supérieure dans la zone adjacente au bord de l'électrode.
Sur la figure 10, la couche 13 a été globalement retirée par une gravure anisotrope. Cette gravure est effectuée de façon à découvrir la surface supérieure de l'électrode 4 et la surface supérieure de la couche d'isolant 31. A ce stade, une même épaisseur de la couche 13 a ainsi été retirée. Comme l'épaisseur de la couche 13 formée est supérieure sur une certaine portée, des résidus de matériau isolant sont conservés dans cette zone. La gravure est donc réalisée de façon à conserver un espaceur 14 en matériau isolant entourant au moins la partie métallique de l'électrode supérieure 4.
Sur la figure 11, l'électrode inférieure 2 et le diélectrique 3 du condensateur ont été formés. Cette formation est effectuée par retrait des parties des couches 21 et 31 non couvertes par l'électrode 4 ou l'espaceur 14. L'espaceur 14 et l'électrode 4 (incluant éventuellement la couche de protection 11) sont par exemple utilisés comme masque pour la gravure des couches 21 et 31. On évite ainsi avantageusement de former un masque supplémentaire par photolithographie lors de la délimitation de l'électrode 2 et du diélectrique 3.
2879815 11 Sur la figure 12, une couche métallique 6 a été déposée. Ce dépôt peut être effectué pleine plaque par tout moyen adéquat.
Sur la figure 13, une ou plusieurs lignes d'interconnexion 5 ont été formées, par exemple par gravure de la couche 6. Du fait de la présence de l'espaceur 14, des courts-circuits entre les bordures des électrodes 2 et 4 sont évités. En outre, l'espaceur protège également le diélectrique 3 et l'électrode 2 contre les gravures excessives. Des lignes d'interconnexion 5 sont ainsi aisément créées au même niveau que le condensateur. Le coût et les risques de courts-circuits, de claquages prématurés ou de courants de fuite sont ainsi encore réduits.
Lors d'étapes ultérieures non représentées, les électrodes sont raccordées à d'autres composants et une couche de passivation est déposée sur le condensateur formé. Les connexions avec d'autres composants sont par exemple réalisées dans des couches supérieures ou inférieures d'interconnexion.
Un tel procédé de fabrication s'applique aussi bien à la formation d'un condensateur planaire qu'à la formation d'un condensateur tridimensionnel.

Claims (10)

REVENDICATIONS
1. Procédé de fabrication d'un condensateur MIM dans une couche d'interconnexion d'un circuit intégré, caractérisé en ce qu'il comprend les étapes suivantes: -dépôt d'une première couche métallique (21) sur une couche de diélectrique d'interconnexion (1) inférieure ou sur un substrat; - dépôt d'une première couche d'isolant (31) sur la première couche métallique (21); -dépôt d'une seconde couche métallique (41) sur la première couche d'isolant (31) ; - formation d'une électrode supérieure (4) par retrait d'une partie de la seconde couche métallique (41); 15. -dépôt d'une seconde couche d'isolant (13) recouvrant l'électrode supérieure (4); - gravure de la seconde couche d'isolant pour découvrir la surface supérieure de la première couche d'isolant (31) et de façon à former sur cette première couche d'isolant un espaceur (14) entourant l'électrode supérieure (4); puis - formation d'une électrode inférieure (2) et d'un diélectrique (3) par retrait des parties de la première couche métallique et de la première couche d'isolant non recouvertes par l'électrode supérieure (4) ou l'espaceur (14); -dépôt d'une troisième couche métallique (6) et formation d'une ligne d'interconnexion (5) par 2879815 13 retrait d'une partie de cette troisième couche métallique.
2. Procédé de fabrication selon la revendication 1, caractérisé en ce que la gravure de la seconde couche d'isolant est réalisée de sorte que la largeur de l'espaceur soit sensiblement constante sur la périphérie de l'électrode supérieure.
3. Procédé de fabrication selon la revendication 1 ou 2, comprenant une étape de dépôt d'une troisième couche d'isolant (11) sur la deuxième couche métallique (41), la formation de l'électrode supérieure (4) comprenant le retrait d'une partie de la troisième couche d'isolant (11) pour former une protection (12) recouvrant la partie non retirée de la deuxième couche métallique.
4. Procédé de fabrication selon l'une quelconque des revendications précédentes, comprenant le dépôt d'une couche de passivation sur le condensateur et la ligne d'interconnexion.
5. Procédé de fabrication selon l'une quelconque des revendications précédentes, comprenant la connexion des électrodes du condensateur à un autre composant du circuit intégré.
6. Procédé de fabrication selon l'une quelconque des revendications précédentes, dans lequel la formation 2879815 14 de l'électrode supérieure comprend la formation d'un masque par photolithographie et la gravure des zones non masquées de la seconde couche métallique.
7. Circuit intégré, caractérisé en ce qu'il comprend une 5 couche d'interconnexion incluant: -un condensateur présentant: - une électrode inférieure (2) réalisée sur une couche de diélecrique d'interconnexion (1) inférieure ou sur un substrat; -un diélectrique (3) recouvrant l'électrode inférieure; - une électrode supérieure (4) réalisée sur le diélectrique (3); - un espaceur isolant (14) réalisé sur le 15 diélectrique (3) et entourant l'électrode supérieure (4); -une ligne d'interconnexion (5).
8. Circuit intégré selon la revendication 7, dans lequel la bordure extérieure de l'espaceur isolant (14) est à l'aplomb du diélectrique (3) et de l'électrode inférieure (2).
9. Circuit intégré selon la revendication 8, caractérisé en ce que la largeur de l'espaceur isolant est sensiblement constante sur la périphérie de l'électrode supérieure.
10. Circuit intégré selon l'une quelconque des revendications 7 à 9, dans lequel l'électrode supérieure (4) comprend une portion de couche métallique et une protection (12) recouvrant la portion de couche métallique.
FR0413415A 2004-12-16 2004-12-16 Fabrication d'un condensateur par depot metallique dans une couche de dielectrique d'interconnexion de circuit integre Pending FR2879815A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0413415A FR2879815A1 (fr) 2004-12-16 2004-12-16 Fabrication d'un condensateur par depot metallique dans une couche de dielectrique d'interconnexion de circuit integre
US11/302,971 US7563687B2 (en) 2004-12-16 2005-12-14 Method of fabricating a capacitor by using a metallic deposit in an interconnection dielectric layer of an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0413415A FR2879815A1 (fr) 2004-12-16 2004-12-16 Fabrication d'un condensateur par depot metallique dans une couche de dielectrique d'interconnexion de circuit integre

Publications (1)

Publication Number Publication Date
FR2879815A1 true FR2879815A1 (fr) 2006-06-23

Family

ID=34953351

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0413415A Pending FR2879815A1 (fr) 2004-12-16 2004-12-16 Fabrication d'un condensateur par depot metallique dans une couche de dielectrique d'interconnexion de circuit integre

Country Status (2)

Country Link
US (1) US7563687B2 (fr)
FR (1) FR2879815A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769791B2 (en) 2021-01-27 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. High capacitance MIM device with self aligned spacer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
US6344964B1 (en) * 2000-07-14 2002-02-05 International Business Machines Corporation Capacitor having sidewall spacer protecting the dielectric layer
US6452779B1 (en) * 2002-03-25 2002-09-17 International Business Machines Corporation One-mask metal-insulator-metal capacitor and method for forming same
US20040201057A1 (en) * 2003-04-10 2004-10-14 Taiwan Semicondutor Manufacturing Co. Method of forming a metal-insulator - metal capacitor structure in a copper damascene process sequence

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2956482B2 (ja) 1994-07-29 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法
US5576240A (en) 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US5708559A (en) 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US6441419B1 (en) 1998-03-31 2002-08-27 Lsi Logic Corporation Encapsulated-metal vertical-interdigitated capacitor and damascene method of manufacturing same
US6251740B1 (en) 1998-12-23 2001-06-26 Lsi Logic Corporation Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit
US6249014B1 (en) 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US6611014B1 (en) 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP2001313379A (ja) * 2000-04-28 2001-11-09 Nec Corp 半導体メモリの製造方法及び容量素子の製造方法
US6750113B2 (en) 2001-01-17 2004-06-15 International Business Machines Corporation Metal-insulator-metal capacitor in copper
US6646323B2 (en) 2001-05-04 2003-11-11 Texas Instruments Incorporated Zero mask high density metal/insulator/metal capacitor
KR100420122B1 (ko) 2001-07-21 2004-03-02 삼성전자주식회사 강유전체 메모리 장치 및 그 제조방법
KR100471164B1 (ko) 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법
US6573587B1 (en) 2002-05-28 2003-06-03 Oki Electric Industry Co., Ltd. Metal oxide capacitor with hydrogen diffusion blocking covering
JP2004152796A (ja) * 2002-10-28 2004-05-27 Toshiba Corp 半導体装置及びその製造方法
US6713840B1 (en) 2003-02-27 2004-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal device structure inserted into a low k material and the method for making same
US6897501B2 (en) 2003-02-28 2005-05-24 Infineon Technologies Aktiengesellschaft Avoiding shorting in capacitors
US6936539B2 (en) 2003-09-24 2005-08-30 Micron Technology, Inc. Antireflective coating for use during the manufacture of a semiconductor device
US20050116276A1 (en) * 2003-11-28 2005-06-02 Jing-Horng Gau Metal-insulator-metal (MIM) capacitor and fabrication method for making the same
US20070026626A1 (en) * 2005-07-27 2007-02-01 Tegal Corporation Integrated decoupling capacitor process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
US6344964B1 (en) * 2000-07-14 2002-02-05 International Business Machines Corporation Capacitor having sidewall spacer protecting the dielectric layer
US6452779B1 (en) * 2002-03-25 2002-09-17 International Business Machines Corporation One-mask metal-insulator-metal capacitor and method for forming same
US20040201057A1 (en) * 2003-04-10 2004-10-14 Taiwan Semicondutor Manufacturing Co. Method of forming a metal-insulator - metal capacitor structure in a copper damascene process sequence

Also Published As

Publication number Publication date
US20060160319A1 (en) 2006-07-20
US7563687B2 (en) 2009-07-21

Similar Documents

Publication Publication Date Title
US7956400B2 (en) MIM capacitor integration
US7981761B2 (en) Method of manufacturing semiconductor device having MIM capacitor
US7606021B2 (en) Metal-insulator-metal capacitor and method for fabricating the same
JP4002647B2 (ja) 半導体素子の薄膜キャパシタ製造方法
US20030075752A1 (en) Semiconductor device and method for manufacturing the same
EP2963695B1 (fr) Dispositif électrique multicouches
US20060006441A1 (en) Semiconductor device including a trench-type metal-insulator-metal (MIM) capacitor and method of fabricating the same
FR2969375A1 (fr) Structure d'interconnexion pour circuit intégré
KR100303221B1 (ko) 반도체 장치
EP2878002A2 (fr) Procédé pour la réalisation d'une capacité
US6337517B1 (en) Semiconductor device and method of fabricating same
US6893935B2 (en) Semiconductor component and fabrication method
FR2879815A1 (fr) Fabrication d'un condensateur par depot metallique dans une couche de dielectrique d'interconnexion de circuit integre
EP0975018B1 (fr) Procédé de formation d'une capacité sur un circuit intégré
US10403709B2 (en) Method for manufacturing semiconductor device
US11031459B2 (en) Semiconductor device including a capacitor and method of manufacturing semiconductor device
EP1180790B1 (fr) Fabrication de condensateurs à armatures métalliques
KR100270962B1 (ko) 반도체 집적회로의 커패시터 제조방법
EP3848978A1 (fr) Protection esd
CN108122894B (zh) 改善mim电容器电弧放电缺陷的方法
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
FR2823377A1 (fr) Ligne conductrice haute frequence sur un circuit integre
EP3586360A2 (fr) Composant electronique muni d'un transistor et de doigts interdigites pour former au moins une partie d'un composant capacitif au sein du composant electronique
JPH07115171A (ja) Ｍｉｍキャパシタ
KR100523168B1 (ko) 반도체 소자의 커패시터 제조 방법