JP5953988B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5953988B2 JP5953988B2 JP2012148226A JP2012148226A JP5953988B2 JP 5953988 B2 JP5953988 B2 JP 5953988B2 JP 2012148226 A JP2012148226 A JP 2012148226A JP 2012148226 A JP2012148226 A JP 2012148226A JP 5953988 B2 JP5953988 B2 JP 5953988B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric film
- region
- upper electrode
- film
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
(付記1)半導体基板の第1領域および第2領域の上方に下部電極を形成し、前記第1領域および前記第2領域における前記下部電極上に少なくとも上面がアモルファス状の第1強誘電体膜を同時に形成し、前記第1領域の少なくとも上面がアモルファス状の前記第1強誘電体膜上に第1上部電極を形成し、前記第2領域には前記第1上部電極を形成せず、前記第1上部電極が形成された状態において、前記第1強誘電体膜を熱処理することにより、前記第1強誘電体膜を結晶化させ、前記第1領域の前記第1上部電極上および前記第2領域の結晶化した前記第1強誘電体膜上に第2上部電極を同時に形成することを特徴とする半導体装置の製造方法。
(付記2)前記下部電極上にアモルファス状の第2強誘電体膜を形成し、前記第2強誘電体膜を熱処理することにより前記第2強誘電体膜を結晶化し、前記第2強誘電体膜上にアモルファス状の第3強誘電体膜を形成することにより、前記第1強誘電体膜を形成することを特徴とする付記1記載の半導体装置の製造方法。
(付記3)前記第1領域における前記下部電極、前記第1強誘電体膜並びに前記第1上部電極および第2上部電極により強誘電体メモリ用のキャパシタを形成することを特徴とする付記1または2記載の半導体装置の製造方法。
(付記4)前記第2領域における前記下部電極、前記第1強誘電体膜および第2上部電極により周辺回路用のキャパシタを形成することを特徴とする付記1から3のいずれか一項記載の半導体装置の製造方法。
(付記5)
前記第1強誘電体膜はPZTを含むことを特徴とする付記1から4のいずれか一項記載の半導体装置の製造方法。
(付記6)
前記第1強誘電体膜の熱処理は酸素を含む雰囲気中で行なうことを特徴とする付記1から5のいずれか一項記載の半導体装置の製造方法。
20 下部電極
21、22、23 強誘電体膜
24 第1上部電極
26 第2上部電極
Claims (4)
- 半導体基板の第1領域および第2領域の上方に下部電極を形成し、
前記第1領域および前記第2領域における前記下部電極上に少なくとも上面がアモルファス状の第1強誘電体膜を形成し、
前記第1領域の少なくとも上面がアモルファス状の前記第1強誘電体膜上に第1上部電極を形成し、前記第2領域には前記第1上部電極を形成せず、
前記第1上部電極が形成された状態において、前記第1強誘電体膜を熱処理することにより、前記第1強誘電体膜を結晶化させ、
前記第1領域の前記第1上部電極上および前記第2領域の結晶化した前記第1強誘電体膜上に第2上部電極を形成することを特徴とする半導体装置の製造方法。 - 前記下部電極上にアモルファス状の第2強誘電体膜を形成し、
前記第2強誘電体膜を熱処理することにより前記第2強誘電体膜を結晶化し、
前記第2強誘電体膜上にアモルファス状の第3強誘電体膜を形成することにより、前記第2強誘電体膜と前記第3強誘電体膜とからなる前記第1強誘電体膜を形成することを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第1領域における前記下部電極、前記第1強誘電体膜並びに前記第1上部電極および第2上部電極により強誘電体メモリ用のキャパシタを形成することを特徴とする請求項1または2記載の半導体装置の製造方法。
- 前記第2領域における前記下部電極、前記第1強誘電体膜および第2上部電極により周辺回路用のキャパシタを形成することを特徴とする請求項1から3のいずれか一項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012148226A JP5953988B2 (ja) | 2012-07-02 | 2012-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012148226A JP5953988B2 (ja) | 2012-07-02 | 2012-07-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014011371A JP2014011371A (ja) | 2014-01-20 |
JP5953988B2 true JP5953988B2 (ja) | 2016-07-20 |
Family
ID=50107776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012148226A Expired - Fee Related JP5953988B2 (ja) | 2012-07-02 | 2012-07-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5953988B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004152796A (ja) * | 2002-10-28 | 2004-05-27 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007281373A (ja) * | 2006-04-11 | 2007-10-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP5668303B2 (ja) * | 2010-03-19 | 2015-02-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2012
- 2012-07-02 JP JP2012148226A patent/JP5953988B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014011371A (ja) | 2014-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6287278B2 (ja) | 半導体装置及びその製造方法 | |
JP5251864B2 (ja) | 半導体装置及びその製造方法 | |
JP4884104B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
JP5211558B2 (ja) | 半導体装置の製造方法 | |
JP5672832B2 (ja) | 半導体装置とその製造方法 | |
CN101203957B (zh) | 半导体装置的制造方法 | |
JP4930371B2 (ja) | 半導体装置及びその製造方法 | |
KR100785837B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5211560B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006310637A (ja) | 半導体装置 | |
JP5018772B2 (ja) | 半導体装置の製造方法 | |
US7390679B2 (en) | Method for manufacturing ferroelectric memory device | |
JP5953988B2 (ja) | 半導体装置の製造方法 | |
JP4579236B2 (ja) | 半導体装置の製造方法 | |
JP5487140B2 (ja) | 半導体装置の製造方法 | |
JP2009105223A (ja) | 半導体装置及びその製造方法 | |
CN105374819B (zh) | 半导体器件及其制造方法 | |
JP5994466B2 (ja) | 半導体装置とその製造方法 | |
JP5007723B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
JP2009071141A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 | |
JP5326256B2 (ja) | 半導体装置の製造方法 | |
JP2008205114A (ja) | 強誘電体メモリ装置の製造方法 | |
JP5998844B2 (ja) | 半導体装置およびその製造方法 | |
JP4649899B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP2006135127A (ja) | 配線の形成方法、配線プラグの形成方法、強誘電体メモリの製造方法、及び強誘電体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5953988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |