CN1598981A - 具有至少3层高－k介电层的模拟电容器和制造它的方法 - Google Patents

具有至少3层高－k介电层的模拟电容器和制造它的方法 Download PDF

Info

Publication number
CN1598981A
CN1598981A CNA2004100825301A CN200410082530A CN1598981A CN 1598981 A CN1598981 A CN 1598981A CN A2004100825301 A CNA2004100825301 A CN A2004100825301A CN 200410082530 A CN200410082530 A CN 200410082530A CN 1598981 A CN1598981 A CN 1598981A
Authority
CN
China
Prior art keywords
dielectric layer
layer
electrode
leakage current
analog capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100825301A
Other languages
English (en)
Other versions
CN100468622C (zh
Inventor
郑镛国
元皙俊
权大振
金元洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1598981A publication Critical patent/CN1598981A/zh
Application granted granted Critical
Publication of CN100468622C publication Critical patent/CN100468622C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

提供一种具有至少3层高－k介电层的模拟电容器和制造它的方法。该模拟电容器包含下电极、上电极、置于下电极与上电极之间的至少3层高－k介电层。该至少3层高－k介电层包含接触下电极的底介电层、接触上电极的顶介电层和置于底介电层与顶介电层之间的中介电层。而且，各底介电层和顶介电层是，与中介电层相比，VCC的二次系数的绝对值相对低的高－k介电层，中介电层是，与底介电层和顶介电层相比，漏电流相对低的高－k介电层。因此，由于使用至少3层高－k介电层，可以使模拟电容器的VCC特性和漏电流特性最佳。

Description

具有至少3层高-K介电层的模拟电容器和制造它的方法
相关申请的交叉引用
本申请要求2003年9月19日申请的韩国专利申请号2003-65272的优先权，本文引入其全部内容作为参考。
发明背景
1.发明领域
本发明涉及一种模拟电容器和制造它的方法，更具体地，涉及一种具有至少3层高-k介电层的模拟电容器和制造它的方法。
2.相关技术描述
模拟电容器是在模数转换器(ADC)、RF设备、开关电容滤波器、CMOS图像传感器(CIS)等中使用的典型设备中的一种元件。模拟电容器是一种获得比特(bits)并基于以下事实运转的电容器，即贮存在位于介电层两端上的电极中的电荷量相应于外加电压的变化而不同。
当将电压(V)施加在电容器上时，可以由方程1给出贮存在介电层两端上的电极中的电荷量(Q)。
【方程1】
                         Q＝C×V
其中，C是电容器的电容。
在电容(C)具有恒定值的情况下，电荷量(Q)与电压(V)成比例线性升高。当固定电压(V)时，储存在电容器中的电荷量(Q)是恒定的。因此，可以在电容器工作电压的范围内将电压分解，并使用对应于各分解电压的电荷量作为1比特。
为了在模拟电容器中获得高的比特，相应于各分解电压的电荷量的差别应该是大且恒定的。为此，在模拟电容器中使用的介电层要求，其电容的电压系数(VCC)，即电容随电压的变化应该低，其电容应该大，且其漏电流应该低。
随着半导体器件中集成度升高，电容器尺寸日益按比例缩小。因此，为了防止对应于电容器尺寸下降的容量下降，使用高-k介电层。将介电常数高于或等于8的介电层定义为高-k介电层。
典型地，介电层的容量取决于电压。也就是说，可以用外加电压(V)的函数来给出电容((C(V))，并且该电容符合由方程2给出的二次函数。
【方程2】
              C(V)＝C(0)×(a×V2+b×V+1)
其中，C(0)是外加电压为0V时电容器的电容，a是VCC的二次系数，b是VCC的线性系数。因此，为了具有低的VCC值，a和b应该接近于0。
已知二次系数与电容器的电极和介电层的界面特性有关。也就是说，如果当施加电压时，在电极中发生消耗，则二次系数具有负值。与此相反，如果电子渗入介电层中从而降低该介电层的有效厚度，则二次系数具有正值。
因此，在模拟电容器中用作高-k介电层的介电层要求，其漏电流应该低，并且VCC的二次系数的绝对值应该低。然而，使用单层介电层难以同时满足漏电流特性和VCC特性。
发明概述
本发明的示范性实施方案提供了一种模拟电容器和制造该模拟电容器的方法，所述模拟电容器具有高-k介电层，能够使漏电流特性和VCC特性最佳。根据一个方面，本发明提供一种模拟电容器。该模拟电容器包含下电极、面对下电极的上电极和置于下电极与上电极之间的至少3层高-k介电层。该至少3层高-k介电层包含接触下电极的底介电层、接触上电极的顶介电层和置于底介电层与顶介电层之间的中介电层。并且，各底介电层和顶介电层是，与中介电层相比，VCC的二次系数的绝对值相对低的高-k介电层，中介电层是，与底介电层和顶介电层相比，漏电流相对低的高-k介电层。
VCC的二次系数的绝对值低的高-k介电层接触电极，将漏电流低的高-k介电层置于电极之间。因此，可以使VCC特性和漏电流特性最佳。
在一个实施方案中，底介电层和顶介电层是不同材料的层。各底介电层和顶介电层可以是选自Ta2O5、掺Ti的Ta2O5、掺Nb的Ta2O5、BST、PZT和TiO2层中的材料层。漏电流相对低的中介电层可以是选自Al2O3、HfO2、ZrO2和La2O3层中的材料层。模拟电容器还可以包含：置于底介电层与中介电层之间的缓冲介电层；和置于中介电层与顶介电层之间的另一缓冲介电层。
在一个实施方案中，底介电层和顶介电层中的一层介电层是Ta2O5层。底介电层和顶介电层中的另一层介电层可以是选自BST、PZT和TiO2层中的高-k介电层。在一个实施方案中，漏电流相对低的中介电层是选自Al2O3、HfO2、ZrO2和La2O3层中的高-k介电层。模拟电容器还可以包含：置于底介电层与中介电层之间的缓冲介电层；和置于中介电层与顶介电层之间的另一缓冲介电层。
在一个实施方案中，底介电层和顶介电层是相同的材料。该相同的材料层是Ta2O5层。漏电流相对低的中介电层可以是选自Al2O3、HfO2、ZrO2和La2O3层中的高-k介电层。在一个实施方案中，漏电流相对低的中介电层是Al2O3层或HfO2层。模拟电容器还可以包含：置于底介电层与中介电层之间的缓冲介电层；和置于中介电层与顶介电层之间的另一缓冲介电层。
根据另一个方面，本发明提供一种模拟电容器，该模拟电容器包含：下电极；面对下电极的上电极；置于下电极与上电极之间从而与下电极接触、由Ta2O5层形成的底介电层；置于下电极与上电极之间从而与上电极接触、由Ta2O5层形成的顶介电层；和置于底介电层与顶介电层之间、由Al2O3层形成的中介电层。
在一个实施方案中，模拟电容器还包含：置于底介电层与中介电层之间的缓冲介电层；和置于中介电层与顶介电层之间的另一缓冲介电层。
根据另一个方面，本发明提供一种模拟电容器，该模拟电容器包含：下电极；面对下电极的上电极；置于下电极与上电极之间从而与下电极接触、由Ta2O5层形成的底介电层；置于下电极与上电极之间从而与上电极接触、由Ta2O5层形成的顶介电层；和置于底介电层与顶介电层之间、由HfO2层形成的中介电层。
在一个实施方案中，模拟电容器还包含：置于底介电层与中介电层之间的缓冲介电层；和置于中介电层与顶介电层之间的另一缓冲介电层。
根据另一个方面，本发明提供一种制造模拟电容器的方法。该方法包括在半导体基片上形成下绝缘层。在下绝缘层上形成下电极层。在具有下电极层的半导体基片上顺序形成至少3层高-k介电层。该至少3层高-k介电层包含底介电层、中介电层和顶介电层。各底介电层和顶介电层是，与中介电层的值相比，VCC的二次系数的绝对值相对低的高-k介电层，中介电层是，与底介电层和顶介电层的值相比，漏电流相对低的高-k介电层。在该至少3层高-k介电层上形成上电极层以与顶介电层接触。
在一个实施方案中，由与底介电层不同的材料层形成顶介电层。在一个实施方案中，各底介电层和顶介电层可以是选自Ta2O5、掺Ti的Ta2O5、掺Nb的Ta2O5、BST、PZT和TiO2层中的材料层。漏电流相对低的中介电层可以是选自Al2O3、HfO2、ZrO2和La2O3层中的材料层。在一个实施方案中，该方法还包括：在形成中介电层之前形成缓冲介电层；和在形成顶介电层之前形成另一缓冲介电层。可以使用CVD法或ALD法形成各底介电层、中介电层和顶介电层。可以在200-500℃的温度下形成使用CVD法或ALD法形成的各介电层。在一个实施方案中，该方法还包括：在含氧的气氛中退火用CVD法形成的介电层。在一个实施方案中，含氧的气氛是含选自O3、O2等离子体和N2O等离子体气体中至少一种气体的气氛。底介电层和顶介电层中的一层介电层可以是Ta2O5层。底介电层和顶介电层中的另一层介电层可以是选自BST、PZT和TiO2层中的高-k介电层。漏电流相对低的中介电层可以是选自Al2O3、HfO2、ZrO2和La2O3层中的高-k介电层。
该方法还可以包括：在形成中介电层之前形成缓冲介电层；和在形成顶介电层之前形成另一缓冲介电层。可以使用CVD法或ALD法形成各底介电层、中介电层和顶介电层。可以在200-500℃的温度下形成使用CVD法或ALD法形成各介电层。
在一个实施方案中，用与底介电层相同的材料层形成顶介电层。相同的材料层可以是Ta2O5层。在一个实施方案中，漏电流相对低的中介电层是选自Al2O3、HfO2、ZrO2和La2O3层中的高-k介电层。漏电流相对低的中介电层是Al2O3层或HfO2层。该方法还可以包括：在形成中介电层之前形成缓冲介电层；和在形成顶介电层之前形成另一缓冲介电层。使用CVD法或ALD法形成各底介电层、中介电层和顶介电层。该方法还可以包括：在含氧的气氛中退火由CVD法形成的介电层。
在本发明的一个示范性实施方案中，在形成至少3层高-k介电层之前，将下电极层形成图案(patterned)来形成下电极。还在具有下电极的半导体基片上形成中间层绝缘层，并构图(patterned)该中间层绝缘层来形成使下电极暴露的接触孔。还在具有接触孔的半导体基片上相似地形成至少3层高-k介电层，并形成上电极层来填充接触孔。
在本发明的一个实施方案中，使用光刻法和蚀刻法构图上电极层形成图上电极。然后，通过光刻法和蚀刻法构图至少3层高-k介电层和下电极层来形成下电极。本文中，下电极的宽度比上电极的宽度大。因为上电极和下电极是由不连续的蚀刻法形成的，所以可以防止电极之间的电短路。
附图简述
根据对本发明优选实施方案更详细的描述，本发明的上述及其它目的、特征和优点将变得明显，当在附图中说明时，在整个附图的不同视图中，相同的参考符号指的是相同的部分。附图不一定成比例，而是将重点放在说明本发明的原理上。
在附图中，为了清楚，夸大了层和区的厚度。
图1是说明根据本发明一个实施方案的模拟电容器的剖视图。
图2A-2D是说明制造本发明实施方案的图1模拟电容器的方法的剖视图。
图3A-3D是说明制造本发明另一个实施方案的图1模拟电容器的方法的剖视图。
图4A是说明具有单氧化钽(Ta2O5)层的电容器、具有单氧化铝(Al2O3)层的电容器和具有介电(Ta2O5-Al2O3-Ta2O5(TAT))层的3组分层的电容器的各漏电流特性的图示，图4B是说明各电容器的VCC特性的C-V(电容-电压)图。
图5A是说明具有介电(Al2O3-Ta2O5-Al2O3(ATA))层的3组分层的电容器和具有TAT介电层的3组分层的电容器的各漏电流特性的图，图5B是说明具有ATA介电层的3组分层的电容器和具有TAT介电层的3组分层的电容器的各VCC特性的C-V图。
图6A是说明具有单氧化钽(Ta2O5)层的电容器、具有单氧化铪(HfO2)层的电容器和具有介电(Ta2O5-HfO2-Ta2O5(THT))层的3组分层的电容器的各漏电流特性的图示，图6B是说明各电容器的VCC特性的C-V(电容-电压)图。
图7A是说明具有介电(HfO2-Ta2O5-HfO2(HTH))层的3组分层的电容器和具有TAT介电层的3组分层的电容器的各漏电流特性的图，图7B是说明具有HTH介电层的3组分层的电容器和具有TAT介电层的3组分层的电容器的各VCC特性的C-V图。
发明详述
为了克服具有一层介电层的电容器的限制，在Allman等人，名称为“Capacitor with multiple-component dielectric and method of fabricating same”的美国专利US 6,341,056中公开了一种具有多层介电层的电容器和制造它的方法。
为了提高VCC特性，在美国专利US 6,341,056中公开的电容器具有介电层，该介电层具有彼此之间相反方向弯曲的电特征曲线。为了防止由于使用高-k介电层带来的漏电流，将漏电流高的介电层放在中间层中，将漏电流低的介电层放在中介电层的上面和下面。因此，可以在具有防止漏电流的电容器中使用漏电流高的高-k介电层。
然而，美国专利US 6,341,056中公开的电容器具有对VCC特性几乎没什么改进的问题。也就是说，如果漏电流低的介电层显示差的VCC特性，则电容器的VCC特性不会提高。
因此，要求具有高-k介电层的模拟电容器能够使漏电流特性和VCC特性最佳。
图1是根据本发明一个实施方案的、具有至少3层高-k介电层的模拟电容器的剖视图。
参考图1，将至少3层高-k介电层13置于下电极11与上电极15之间。各下电极11和上电极15与电线(lines)连接，从而向电容器施加电压或使电荷移动。
优选地，各下电极11和上电极15是选自钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、铝(Al)、铜(Cu)、钨(W)、氮化钨(WN)、铱(Ir)、氧化铱(IrO2)、钌(Ru)和氧化钌(RuO2)层中的至少一层导电层。不要求下电极11和上电极15是冲相同的导电层。
该至少3层高-k介电层13包含接触下电极11的底介电层13a、接触上电极15的顶介电层13c和置于底介电层与顶介电层之间的中介电层13b。
底介电层13a是，与中介电层13b相比，VCC的二次系数的绝对值相对低的高-k介电层，即VCC特性好的高-k介电层。
将底介电层13a和中介电层13b的VCC的二次系数比较如下。
即，提供一种这样构造的电容器，其包含用与下电极11相同的材料层形成的电极和置于该电极之间的、用与底介电层13a相同的层形成的介电层；以及一种这样构造的电容器，其包含置于该电极之间的、用与中介电层13b相同的层形成的介电层。测量电容器相对于电压的电容。然后，如方程2所示，将各电容器的电容拟合为(fitted as)电压的二次函数，从而确定各电容器的二次系数。可以通过比较这两种电容器的二次系数选择VCC特征好的介电层。
在一个实施方案中，VCC的二次系数的绝对值相对低的底介电层13a由选自氧化钽(Ta2O5)、掺钛的氧化钽(掺Ti的Ta2O5)、掺铌的氧化钽(掺Nb的Ta2O5)、钛酸钡锶(Ba-Sr-TiO3；BST)、钛酸铅锆(Pb-Zr-TiO3；PZT)和二氧化钛(TiO2)层中的至少一个材料层，更优选地，它由Ta2O5层形成。
而且，顶介电层13c是，与中介电层13b相比，VCC的二次系数的绝对值相对低的高-k介电层。可以通过使用由与上电极15相同的材料层形成的电极来比较顶介电层13c和中介电层13b的VCC的二次系数。
在一个实施方案中，VCC的二次系数的绝对值相对低的顶介电层13c由选自氧化钽(Ta2O5)、掺钛的氧化钽(掺Ti的Ta2O5)、掺铌的氧化钽(掺Nb的Ta2O5)、钛酸钡锶(Ba-Sr-TiO3；BST)、钛酸铅锆(Pb-Zr-TiO3；PZT)和二氧化钛(TiO2)层中的至少一个材料层形成，更优选地，它由Ta2O5层形成。不要求顶介电层13c是与底介电层13a相同的材料层。
与中介电层13b相比，分别接触下电极11和上电极15的底介电层13a和顶介电层13c具有良好的VCC特性。因此，使用底介电层13a和顶介电层13c可以提高中介电层13b的VCC特性。
与底介电层13a和顶介电层13c相比，中介电层13b是漏电流相对低的介电层。
在一个实施方案中，漏电流相对低的中介电层13b是选自氧化铝(Al2O3)、氧化铪(HfO2)、锆酸盐(ZrO2)和氧化镧(La2O3)层中的层，更优选地，它是氧化铝(Al2O3)层或氧化铪(HfO2)层。
通常，VCC特性好的高-k介电层具有差的漏电流特性。因此，可以通过将上述漏电流相对低的高-k介电层置于VCC特性好的高-k介电层之间来提高电容器的漏电流特性。
可以将缓冲介电层13d置于底介电层13a与中介电层13b之间。可以使用缓冲介电层13d来除去底介电层13a和中介电层13b的界面缺陷。而且，可以将另一缓冲介电层13e置于中介电层13b与顶介电层13c之间。可以使用缓冲介电层13e来除去中介电层13b和顶介电层13c的界面缺陷。
因此，使VCC特性好的高-k介电层接触电极，使漏电流特性好的层置于高-k介电层之间，从而使VCC特性和漏电流特性最佳。
图2A-2D是说明制造本发明一个实施方案的模拟电容器的方法的剖视图。
参考图2A，在半导体基片21上形成下绝缘层23。半导体基片21具有预先在其上形成的电线(未示出)。下绝缘层23可以由二氧化硅层形成，优选为由低-k介电层形成。
在具有下绝缘层23的半导体基片上形成下电极层。下电极层由选自Ti、TiN、Ta、TaN、Al、Cu、W、WN、Ir、IrO2、Ru和RuO2层中的至少一层形成。
可以使用物理气相沉积(PVD)法、化学气相沉积(CVD)法或原子层沉积(ALD)法形成下电极层，优选为在25-500℃的温度下形成。
使用光刻法和蚀刻法构图下电极层来形成下电极25。本文中，可以与下电极25一起形成下电线(未示出)。使下电极25与至少一条下电线连接。
参考图2B，在具有下电极25的半导体基片上形成中间层绝缘层27。中间层绝缘层27可以由氧化硅层或低-k介电层形成。使用光刻法和蚀刻法构图中间层绝缘层27来形成使下电极25暴露的接触孔27a。
参考图2C，在具有接触孔27a的半导体基片上顺序并相似地形成底介电层29a、中介电层29b和顶介电层29c。在形成中介电层29b前，还可以形成缓冲介电层(未示出)，在形成顶介电层29c前，还可以形成另一缓冲介电层(未示出)。使用缓冲介电层从而防止会在底介电层29a与中介电层29b之间出现的界面缺陷和会在中介电层29b与顶介电层29c之间出现的界面缺陷。
与中介电层29b相比，各底介电层29a和顶介电层29c由VCC的二次系数的绝对值相对低的高-k介电层形成。优选地，各底介电层29a和顶介电层29c由选自Ta2O5、掺Ti的Ta2O5、掺Nb的Ta2O5、BST、PZT和TiO2层中的材料层形成，更优选地，它由Ta2O5层形成。然而，底介电层29a和顶介电层29c不必由相同的高-k介电层形成，可以由不同的高-k介电层形成。然而，在底介电层29a和顶介电层29c是由相同的高-k介电层形成的情况下，可以使用相同的方法来形成底介电层29a和顶介电层29c，就更方便地实施制造方法而言，这是一个优点。同时，优选形成厚度为10-500的底介电层29a和顶介电层29c。
可以在200-500℃的温度下使用CVD法或ALD法形成各底介电层29a和顶介电层29c。在使用ALD法形成底介电层29a和/或顶介电层29c的情况下，优选的是使用含氧原子的气体作为反应气体。含氧原子的反应气体可以是选自水蒸汽(H2O)、臭氧(O3)、氧等离子体(O2-等离子体)和一氧化二氮等离子体(N2O-等离子体)中的至少一种气体。
在使用CVD法形成底介电层29a和/或顶介电层29c情况下，优选为在含氧原子的气氛中形成介电层29a和/或29c。含氧原子的气氛可包括选自O2、O3、O2-等离子体和N2O-等离子体中的至少一种气体。
在使用CVD法形成介电层29a和/或29c情况下，可以在含氧原子的气氛中退火由CVD法形成的底介电层29a和/或顶介电层29c以提高层的性能。含氧原子的气氛可以包括选自臭氧(O3)、氧等离子体(O2-等离子体)和氧化氮等离子体(N2O-等离子体)气体中的至少一种气体。优选地，在200-500℃的温度下进行退火处理。
与底介电层29a和顶介电层29c相比，中介电层29b由漏电流相对低的高-k介电层形成。优选地，中介电层29b可以由选自Al2O3、HfO2、ZrO2和La2O3层中的高-k介电层形成，更优选地由Al2O3层或HfO2层形成。可以在如上所述的气氛中，使用CVD法或ALD法形成中介电层29b，优选为在200-500℃的温度下形成厚度为10-500的中介电层29b。
在具有介电层29的半导体基片上形成上电极层31。形成上电极层31来填充图2B中的接触孔27a。优选地，上电极层31可以由选自Ti、TiN、Ta、TaN、Al、Cu、W、WN、Ir、IrO2、Ru和RuP2层中的至少一层形成，更优选地，其通过顺序堆叠TiN层和W层形成。
可以使用CVD法或ALD法形成上电极层31，优选为在25-500℃的温度下形成该层。
参考图2D，使上电极层31和介电层29成为平面(planarized)直至使中间层绝缘层27暴露以在接触孔27a的内部形成上电极31a。
在具有上电极31a的半导体基片上形成导电层。使用光刻法和蚀刻法构图导电层来形成与上电极31a电连接的上电线。
因此，完成了电容器的制造，该电容器包含如上所述的下电极25、介电层29和上电极31a。
图3A-3D是说明制造本发明另一个实施方案的模拟电容器的方法的剖视图。
参考图3A，如上面图2A所示，在半导体基片51上形成下绝缘层53和下电极层55。然而，不直接构图下电极层55。
参考图3B，在下电极层55上顺序形成底介电层57a、中介电层57b和顶介电层57c。在形成中介电层57b前，还可以形成缓冲介电层(未示出)，在形成顶介电层57c前，还可以形成另一缓冲介电层(未示出)。
如图2C所示，可以由相同的高-k介电层形成各底介电层57a、中介电层57b和顶介电层57c。而且，如图2C所示，可以使用CVD法或ALD法形成各底介电层57a和顶介电层57c。在使用CVD法形成底介电层57a和/或顶介电层57c的情况下，可以如图2C所示退火底介电层57a和/或顶介电层57c。
可以在底介电层57a与中介电层57b之间和/或中介电层57b与顶介电层57c之间形成更多的介电层。
在介电层57上形成上电极层59。如图2C所示，可以由相同的材料层形成上电极层59。而且，与图2C所示，可以使用CVD法或ALD法形成上电极层59。
参考图3C，使用光刻法和蚀刻法构图上电极层59来形成上电极59a。此时，可以蚀刻介电层57的上表面。
在形成上电极59a后，使用光刻法和蚀刻法构图介电层57和下电极层55来形成下电极55a。形成下电极55a以具有比上电极59a大的宽度。这时，在下绝缘层53的预定部分上构图下电极层55来形成下电线(未示出)。下电极55a可与至少一条下电线连接。
因为使用不连续的蚀刻法形成上电极59a和下电极55a，所以可以防止可能在下电极55a与上电极59a之间发生的、由蚀刻残余物导致的电短路。
参考图3D，在其上形成有上电极59a的半导体基片上形成中间层绝缘层61。可以用二氧化硅层或低-k介电层形成中间层绝缘层61。
然后，使用光刻法和蚀刻法构图中间层绝缘层61来形成使上电极59a暴露的接触孔。然后，在具有接触孔的半导体基片上形成导电层，并构图该导电层来形成与上电极59a电连接的上电线63。
因此，完成了电容器的制造，该电容器包含下电极55a、介电层57和上电极59a。
<实施例>
现在，在下文中说明根据相关技术制造的电容器和根据本发明制造的电容器的各种测量结果。
本文中，按照图2A-2D中所示的工艺程序制造各电容器。然而，通过顺序堆叠Ti、TiN、Al、Ti和TiN层形成下电极层，图2C中的介电层29依各电容器而不同，通过顺序堆叠TiN和W层形成图2C中的上电极层31。并且，在125℃的温度下测量下面描述中将要提到的所有电容器的漏电流，通过施加100mV的AC电压和100kHz的频率测量电容。
图4A是说明以下电容器漏电流特性的图，第一电容器(在下文中，称为T-C)71，它的介电层29是由单Ta2O5层形成的；第二电容器(在下文中，称为A-C)73，它的介电层29是由单Al2O3层形成的；第三电容器(在下文中，称为TAT-C)75，它的介电层29是由TAT3层介电层形成的，图4B是说明各电容器71、73、75的VCC特性的归一化(normalized)C-V图。
本文中，在表1中描述了在电容器中形成的介电层的厚度和当量氧化物厚度(EOT)。
                        【表1】
  电容器   介电层   厚度()     EOT()
  T-C71   Ta2O5   600     88
  A-C73   Al2O3   180     89
  TAT-C75   Ta2O5-Al2O3-Ta2O5   150-90-150     85
如表1所示，电容器71、73、75的EOT显示了小的差异。而且，根据Ta2O5层的厚度大于Al2O3层的厚度而获得相同EOT的数据，可以认为Ta2O5层的介电常数大于Al2O3层的介电常数。具体地说，Al2O3层的介电常数约为9，Ta2O5层的介电常数约为30。
参考图4A，T-C71的漏电流密度显著高于A-C73的漏电流密度。当模拟电容器的操作电压为-5-5V时，T-C71的漏电流密度不在模拟电容器中容许的数量之内。A-C73的漏电流密度非常低，TAT-C75的漏电流密度低于T-C71的漏电流密度，高于A-C73的漏电流密度。然而，当模拟电容器的操作电压为-5-5V时，TAT-C75的漏电流密度是模拟电容器中容许的数量。
参考图4B，T-C71的VCC的二次系数具有负值，并且与A-C73的值相比，其绝对值相对低。因为A-C73显示了取决于外加电压V的大的电容变化，所以其不适于获得高比特的模拟电容器。
TAT-C75的VCC具有正的二次系数值，并且与T-C71的值相比，其具有相对高的绝对值。然而，因为与A-C73的值相比，TAT-C75的VCC的二次系数具有相对低的值，所以与A-C73的情况相比，可以从其中获得相对多的比特。
因此，T-C71的VCC特性好，但其漏电流特性差，与此相反，A-C73具有好的漏电流特性但具有差的VCC特性。因此，在这些电容器中，能够满足漏电流特性和VCC特性的TAT-C75是最合适的模拟电容器。
图5A是说明TAT-C75和具有3组分层Al2O3-Ta2O5-Al2O3(ATA)的电容器(在下文中，称为ATA-C)77的各漏电流特性的图，图5B是说明电容器75、77各VCC特性的归一化C-V图。
本文中，在表2中描述了在电容器上形成的介电层的厚度和当量氧化物厚度。
                       【表2】
  电容器   介电层   厚度()   EOT()
  TAT-C75   Ta2O5-Al2O3-Ta2O5   150-90-150   85
  ATA-C77   Al2O3-Ta2O5-Al2O3   50-400-50   115
如表2所示，TAT-C75的EOT低于ATA-C77的EOT。这是因为ATA-C77的Ta2O5和Al2O3层的总厚度大于TAT-C75的Ta2O5和Al2O3层的总厚度。
参考图5A，ATA-C77的漏电流密度低于TAT-C75的漏电流密度。这与电极和与其接触的介电层之间的功函数差(work function difference)有关。也就是说，如果电极和与该电极接触的介电层之间的功函数差高，则漏电流下降。然而，TAT-C75的漏电流密度是模拟电容器中容许的数量。因此，为了防止漏电流，不必形成Al2O3层来与电极直接接触。
参考图5B，TAT-C75的电容依外加电压(V)的变化比ATA-C77的低。具体地说，ATA-C77的C-V曲线与图4B中A-C73的C-V曲线相似。而且，如果已经形成具有厚度低于上述厚度的Al2O3和Ta2O5层，则为了使ATA-C77的EOT与TAT-C75的EOT相同，VCC特性将更差。
根据上面的结果，要意识到，当使VCC特性好的介电层与电极接触时，可以使电容器的VCC特性最佳，并且无需形成漏电流特性好的介电层来接触电极。
图6A是说明以下电容器各漏电流特性的图：含有单Ta2O5层作为图2C中介电层的电容器T-C81，含有单HfO2层作为介电层29的电容器(在下文中，称为H-C)83，含有3组分Ta2O5-HfO2-Ta2O5(THT)层作为介电层29的电容器(在下文中，称为THT-C)85，图6B是说明电容器81、83、85的各VCC特性的归一化C-V图。
本文中，在表3中描述了在电容器上形成的介电层厚度和当量氧化物厚度。
                        【表3】
  电容器   介电层     厚度()   EOT()
  T-C81   Ta2O5     600   88
  H-C83   HfO2     420   85
  THT-C85   Ta2O5-HfO2-Ta2O5     200-150-200   85
如表3所示，电容器81、83、85的EOT显示了小的差异。而且，根据Ta2O5层的厚度大于HfO2层的厚度而获得相同EOT数据的事实，可以认为Ta2O5层的介电常数大于HfO2层的介电常数。具体地说，HfO2层的介电常数约为20，并低于Ta2O5层的介电常数。
参考图6A，T-C81的漏电流密度显著高于H-C83的漏电流密度。如上所述，根据图4A，T-C81不适用于模拟电容器。H-C83的漏电流密度具有显著低的值。然而，因为H-C83具有低的击穿电压(BV)，所以它也不适用于模拟电容器。
与此相反，与T-C81的漏电流密度相比，THT-C85的漏电流密度相对低，并且与H-C83的击穿电压相比，其击穿电压(BV)显著高。
参考图6B，如上述图4B所示，与其它电容器的VCC的二次系数的绝对值相比，T-C81的值相对低。依外加电压V的H-C83的电容变化显著大。与H-C83的VCC的二次系数的绝对值相比，THT-C85的值相对低。
因此，THT-C85可以满足漏电流特性、BV特性和VCC特性中的所有特性。
图7A是说明以下电容器各漏电流特性的图：电容器THT-C85和具有3组分层HfO2-Ta2O5-HfO2(HTH)作为图2C中其介电层29的电容器(在下文中，称为HTH-C)87，图7B是说明电容器85、87的各VCC特性的归一化C-V图。
本文中，在表4中描述了在电容器上形成的介电层的厚度和当量氧化物厚度。
                          【表4】
  电容器   介电层   厚度()   EOT()
  THT-C85   Ta2O5-HfO2-Ta2O5   200-150-200   85
  HTH-C87   HfO2-Ta2O5-HfO2   75-400-75   85
如表4所示，THT-C85和HTH-C87的EOT没有显示差异。
参考图7A，HTH-C87的漏电流密度低于THT-C85的漏电流密度。这可以参考图5A的说明得到理解。而且，因为THT-C85的漏电流密度在模拟电容器中也是容许的，所以不必形成HfO2层来接触电极。
参考图7B，对于电容依外加电压V的变化，THT-C85的电容变化小于HTH-C87的电容变化。具体地说，可以认为，HTH-C87的C-V曲线与图6B中H-C83的C-V曲线相似。这可以理解电极与接触该电极的介电层之间的界面影响VCC特性。
因此，当形成VCC特性好的介电层来接触电极时，可以使电容器的VCC特性最佳。而且，为了防止漏电流，必须使用漏电流特性好的介电层，但是即使漏电流特性好的介电层不直接接触电极，也可以显著降低漏电流。
根据本发明，在使用高-k介电层的模拟电容器中，可以提供最佳的VCC特性和漏电流特性。
虽然已经参考其示范性的实施方案对本发明进行了具体的说明和描述，但本领域普通技术人员应当理解，在形式和细节方面可以进行各种不背离权利要求所限定的本发明精神和范围的变化。

Claims (40)

1.一种模拟电容器，包含：
a)下电极；
b)面对下电极的上电极；和
c)置于下电极与上电极之间的至少3层高-k介电层，该至少3层高-k介电层包含：
i)接触下电极的底介电层；
ii)接触上电极的顶介电层；和
iii)置于底介电层与顶介电层之间的中介电层，其中各底介电层和顶介电层是，与中介电层相比，电容电压系数(VCC)的二次系数的绝对值相对低的高-k介电层，并且中介电层是，与底介电层和顶介电层相比，漏电流相对低的高-k介电层。
2.根据权利要求1的模拟电容器，其中底介电层和顶介电层是不同材料的层。
3.根据权利要求2的模拟电容器，其中各底介电层和顶介电层是选自Ta2O5、掺Ti的Ta2O5、掺Nb的Ta2O5、BST、PZT和TiO2层中的材料层。
4.根据权利要求3的模拟电容器，其中漏电流相对低的中介电层可以是选自Al2O3、HfO2、ZrO2和La2O3层中的材料层。
5.根据权利要求4的模拟电容器，还包含：
置于底介电层与中介电层之间的缓冲介电层；和
置于中介电层与顶介电层之间的另一缓冲介电层。
6.根据权利要求2的模拟电容器，其中底介电层和顶介电层中的一层介电层是Ta2O5层。
7.根据权利要求6的模拟电容器，其中底介电层和顶介电层中的另一层介电层是选自BST、PZT和TiO2层中的高-k介电层。
8.根据权利要求7的模拟电容器，其中漏电流相对低的中介电层是选自Al2O3、HfO2、ZrO2和La2O3层中的高-k介电层。
9.根据权利要求8的模拟电容器，还包含：
置于底介电层与中介电层之间的缓冲介电层；和
置于中介电层与顶介电层之间的另一缓冲介电层。
10.根据权利要求1的模拟电容器，其中底介电层和顶介电层是相同的材料。
11.根据权利要求10的模拟电容器，其中相同的材料层是Ta2O5层。
12.根据权利要求11的模拟电容器，其中漏电流相对低的中介电层是选自Al2O3、HfO2、ZrO2和La2O3层中的高-k介电层。
13.根据权利要求11的模拟电容器，其中漏电流相对低的中介电层是Al2O3层或HfO2层。
14.根据权利要求13的模拟电容器，还包含：
置于底介电层与中介电层之间的缓冲介电层；和
置于中介电层与顶介电层之间的另一缓冲介电层。
15.一种模拟电容器，包含：
下电极；
面对下电极的上电极；
置于下电极与上电极之间从而与下电极接触、由Ta2O5层形成的底介电层；
置于下电极与上电极之间从而与上电极接触、由Ta2O5层形成的顶介电层；和
置于底介电层与顶介电层之间、由Al2O3层形成的中介电层。
16.根据权利要求15的模拟电容器，还包含：
置于底介电层与中介电层之间的缓冲介电层；和
置于中介电层与顶介电层之间的另一缓冲介电层。
17.一种模拟电容器，包含：
下电极；
面对下电极的上电极；
置于下电极与上电极之间从而与下电极接触、由Ta2O5层形成的底介电层；
置于下电极与上电极之间从而与上电极接触、由Ta2O5层形成的顶介电层；和
置于底介电层与顶介电层之间、由HfO2层形成的中介电层。
18.根据权利要求17的模拟电容器，还包含：
置于底介电层与中介电层之间的缓冲介电层；和
置于中介电层与顶介电层之间的另一缓冲介电层。
19.一种制造模拟电容器的方法，包括：
a)在半导体基片上形成下绝缘层；
b)在下绝缘层上形成下电极层；
c)在具有下电极层的半导体基片上顺序形成至少3层高-k介电层，该至少3层高-k介电层包含底介电层、中介电层和顶介电层，其中各底介电层和顶介电层是，与中介电层相比，VCC的二次系数的绝对值相对低的高-k介电层，并且中介电层是，与底介电层和顶介电层相比，漏电流相对低的高-k介电层；和
d)在至少3层高-k介电层上形成上电极层从而与顶介电层接触。
20.根据权利要求19的方法，其中顶介电层由与底介电层不同的材料层形成。
21.根据权利要求20的方法，其中各底介电层和顶介电层是选自Ta2O5、掺Ti的Ta2O5、掺Nb的Ta2O5、BST、PZT和TiO2层中的材料层。
22.根据权利要求21的方法，其中漏电流相对低的中介电层可以是选自Al2O3、HfO2、ZrO2和La2O3层中的材料层。
23.根据权利要求22的方法，还包括：
在形成中介电层前形成缓冲介电层；和
在形成顶介电层前形成另一缓冲介电层。
24.根据权利要求23的方法，其中使用CVD法或ALD法形成各底介电层、中介电层和顶介电层。
25.根据权利要求24的方法，其中在200-500℃的温度下形成使用CVD法或ALD法形成的各介电层。
26.根据权利要求24的方法，还包括：
在含氧的气氛中退火用CVD法形成的介电层。
27.根据权利要求26的方法，其中含氧的气氛是含选自O3、O2等离子体和N2O等离子体气体中至少一种气体的气氛。
28.根据权利要求20的方法，其中底介电层和顶介电层中的一层介电层是Ta2O5层。
29.根据权利要求28的方法，其中底介电层和顶介电层中的另一层介电层是选自BST、PZT和TiO2层中的高-k介电层。
30.根据权利要求29的方法，其中漏电流相对低的中介电层是选自Al2O3、HfO2、ZrO2和La2O3层中的高-k介电层。
31.根据权利要求30的方法，还包括：
在形成中介电层前形成缓冲介电层；和
在形成顶介电层前形成另一缓冲介电层。
32.根据权利要求31的方法，其中使用CVD法或ALD法形成各底介电层、中介电层和顶介电层。
33.根据权利要求32的方法，其中在200-500℃的温度下形成使用CVD法或ALD法形成的各介电层。
34.根据权利要求19的方法，其中顶介电层由与底介电层相同的材料层形成。
35.根据权利要求34的方法，其中相同的材料层是Ta2O5层。
36.根据权利要求35的方法，其中漏电流相对低的中介电层是选自Al2O3、HfO2、ZrO2和La2O3层中的高-k介电层。
37.根据权利要求35的方法，其中漏电流相对低的中介电层是Al2O3层或HfO2层。
38.根据权利要求37的方法，还包括：
在形成中介电层前形成缓冲介电层；和
在形成顶介电层前形成另一缓冲介电层。
39.根据权利要求38的方法，其中使用CVD法或ALD法形成各底介电层、中介电层和顶介电层。
40.根据权利要求39的方法，还包括：
在含氧的气氛中退火通过CVD法形成的介电层。
CNB2004100825301A 2003-09-19 2004-09-20 具有至少3层高-k介电层的模拟电容器和制造它的方法 Expired - Lifetime CN100468622C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR65272/2003 2003-09-19
KR65272/03 2003-09-19
KR1020030065272A KR100541551B1 (ko) 2003-09-19 2003-09-19 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법

Publications (2)

Publication Number Publication Date
CN1598981A true CN1598981A (zh) 2005-03-23
CN100468622C CN100468622C (zh) 2009-03-11

Family

ID=34192253

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100825301A Expired - Lifetime CN100468622C (zh) 2003-09-19 2004-09-20 具有至少3层高-k介电层的模拟电容器和制造它的方法

Country Status (4)

Country Link
US (2) US7091548B2 (zh)
EP (1) EP1517360B1 (zh)
KR (1) KR100541551B1 (zh)
CN (1) CN100468622C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118903B (zh) * 2006-08-03 2010-09-01 索尼株式会社 电容器及制造电容器的方法、半导体装置和液晶显示装置
CN102623183A (zh) * 2012-04-17 2012-08-01 电子科技大学 一种电解电容器的制备方法
CN101510564B (zh) * 2009-03-27 2014-08-06 复旦大学 一种基于锆钛酸铅材料的隧道开关
CN108028254A (zh) * 2015-07-27 2018-05-11 周星工程股份有限公司 电容器沉积装置及使用该电容器沉积装置的介电薄膜的沉积方法
CN108259040A (zh) * 2018-02-22 2018-07-06 北京智芯微电子科技有限公司 消除电容电压系数对全差分sar-adc性能影响的方法
CN109891680A (zh) * 2016-11-04 2019-06-14 阿莫技术有限公司 功能性接触器

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7037863B2 (en) * 2002-09-10 2006-05-02 Samsung Electronics Co., Ltd. Post thermal treatment methods of forming high dielectric layers over interfacial layers in integrated circuit devices
KR100630687B1 (ko) * 2004-07-05 2006-10-02 삼성전자주식회사 다층 유전막을 갖는 아날로그 반도체 소자의 커패시터 및그 형성방법
KR100642635B1 (ko) * 2004-07-06 2006-11-10 삼성전자주식회사 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들
US7388248B2 (en) * 2004-09-01 2008-06-17 Micron Technology, Inc. Dielectric relaxation memory
US7428137B2 (en) * 2004-12-03 2008-09-23 Dowgiallo Jr Edward J High performance capacitor with high dielectric constant material
US20060151845A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan Method to control interfacial properties for capacitors using a metal flash layer
US20060151822A1 (en) * 2005-01-07 2006-07-13 Shrinivas Govindarajan DRAM with high K dielectric storage capacitor and method of making the same
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
US7863128B1 (en) 2005-02-04 2011-01-04 Spansion Llc Non-volatile memory device with improved erase speed
US7294547B1 (en) * 2005-05-13 2007-11-13 Advanced Micro Devices, Inc. SONOS memory cell having a graded high-K dielectric
KR100672766B1 (ko) * 2005-12-27 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100890609B1 (ko) 2006-08-23 2009-03-27 재단법인서울대학교산학협력재단 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
FR2907592B1 (fr) 2006-10-19 2008-12-26 Commissariat Energie Atomique Condensateur a films minces a stabilite elevee et procede de fabrication
US20100182730A1 (en) * 2006-10-25 2010-07-22 Nxp, B.V. Ferroelectric varactor with improved tuning range
US20080150003A1 (en) * 2006-12-20 2008-06-26 Jian Chen Electron blocking layers for electronic devices
US7847341B2 (en) 2006-12-20 2010-12-07 Nanosys, Inc. Electron blocking layers for electronic devices
US8686490B2 (en) * 2006-12-20 2014-04-01 Sandisk Corporation Electron blocking layers for electronic devices
US20080150009A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
US20080150004A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
JP2008166360A (ja) * 2006-12-27 2008-07-17 Hitachi Ltd 半導体集積回路装置
KR100881730B1 (ko) * 2007-03-16 2009-02-06 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR20090070447A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP2009283850A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc キャパシタ用絶縁膜及びその形成方法、並びにキャパシタ及び半導体装置
US8288296B2 (en) 2010-04-20 2012-10-16 International Business Machines Corporation Integrated circuit with replacement metal gates and dual dielectrics
US20120235276A1 (en) * 2011-03-18 2012-09-20 Intermolecular, Inc. Electrode treatments for enhanced dram performance
WO2013009772A1 (en) 2011-07-11 2013-01-17 Quantumscape Corporation Solid state energy storage devices
US9087645B2 (en) 2012-01-30 2015-07-21 QuantrumScape Corporation Solid state energy storage devices
US9490373B2 (en) * 2012-02-02 2016-11-08 Sony Corporation Solid-state imaging device and electronic apparatus with improved storage portion
US8846468B2 (en) * 2012-12-17 2014-09-30 Intermolecular, Inc. Methods to improve leakage of high K materials
JP2016086114A (ja) * 2014-10-28 2016-05-19 トヨタ自動車株式会社 フィルムコンデンサ
WO2018084586A1 (ko) * 2016-11-04 2018-05-11 주식회사 아모텍 기능성 컨택터
KR102565034B1 (ko) 2016-11-09 2023-08-09 주식회사 아모텍 기능성 컨택터
KR102584993B1 (ko) * 2018-02-08 2023-10-05 삼성전기주식회사 커패시터 부품 및 그 제조방법
CN108962725B (zh) * 2018-07-30 2022-10-18 美国麦可松科技有限公司 一种人构性高介电常数的介电薄膜及其制备方法
KR20200145871A (ko) * 2019-06-11 2020-12-31 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR20230029116A (ko) * 2021-08-23 2023-03-03 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 장치
US20230063905A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for manufacturing the same
CN113745227B (zh) * 2021-09-08 2023-07-07 福建省晋华集成电路有限公司 半导体存储装置及其形成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614018A (en) * 1991-12-13 1997-03-25 Symetrix Corporation Integrated circuit capacitors and process for making the same
JPH0677402A (ja) 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
JP3103916B2 (ja) * 1997-07-09 2000-10-30 ソニー株式会社 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
US6159819A (en) * 1997-10-21 2000-12-12 United Microelectronics Corp. Fabrication of capacitors with low voltage coefficient of capacitance
KR100269332B1 (ko) 1998-07-07 2000-10-16 윤종용 반도체장치의 커패시터 및 그 제조방법
JP2000031387A (ja) 1998-07-14 2000-01-28 Fuji Electric Co Ltd 誘電体薄膜コンデンサの製造方法
KR20000041370A (ko) 1998-12-22 2000-07-15 김영환 메모리 소자의 커패시터 제조 방법
US6320244B1 (en) 1999-01-12 2001-11-20 Agere Systems Guardian Corp. Integrated circuit device having dual damascene capacitor
US6235594B1 (en) 1999-01-13 2001-05-22 Agere Systems Guardian Corp. Methods of fabricating an integrated circuit device with composite oxide dielectric
US6495878B1 (en) * 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6341056B1 (en) 2000-05-17 2002-01-22 Lsi Logic Corporation Capacitor with multiple-component dielectric and method of fabricating same
US6660660B2 (en) 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
JP2002314072A (ja) 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US20030096473A1 (en) 2001-11-16 2003-05-22 Taiwan Semiconductor Manufacturing Company Method for making metal capacitors with low leakage currents for mixed-signal devices
US6645882B1 (en) * 2002-01-17 2003-11-11 Advanced Micro Devices, Inc. Preparation of composite high-K/standard-K dielectrics for semiconductor devices
KR100468852B1 (ko) * 2002-07-20 2005-01-29 삼성전자주식회사 캐패시터 구조체 형성 방법
US6940117B2 (en) * 2002-12-03 2005-09-06 International Business Machines Corporation Prevention of Ta2O5 mim cap shorting in the beol anneal cycles
US6992344B2 (en) * 2002-12-13 2006-01-31 International Business Machines Corporation Damascene integration scheme for developing metal-insulator-metal capacitors
US6919233B2 (en) * 2002-12-31 2005-07-19 Texas Instruments Incorporated MIM capacitors and methods for fabricating same
US6885056B1 (en) * 2003-10-22 2005-04-26 Newport Fab, Llc High-k dielectric stack in a MIM capacitor and method for its fabrication

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118903B (zh) * 2006-08-03 2010-09-01 索尼株式会社 电容器及制造电容器的方法、半导体装置和液晶显示装置
CN101510564B (zh) * 2009-03-27 2014-08-06 复旦大学 一种基于锆钛酸铅材料的隧道开关
CN102623183A (zh) * 2012-04-17 2012-08-01 电子科技大学 一种电解电容器的制备方法
CN102623183B (zh) * 2012-04-17 2014-03-05 电子科技大学 一种电解电容器的制备方法
CN108028254A (zh) * 2015-07-27 2018-05-11 周星工程股份有限公司 电容器沉积装置及使用该电容器沉积装置的介电薄膜的沉积方法
CN109891680A (zh) * 2016-11-04 2019-06-14 阿莫技术有限公司 功能性接触器
CN109891680B (zh) * 2016-11-04 2021-11-16 阿莫技术有限公司 功能性接触器
CN108259040A (zh) * 2018-02-22 2018-07-06 北京智芯微电子科技有限公司 消除电容电压系数对全差分sar-adc性能影响的方法
CN108259040B (zh) * 2018-02-22 2021-02-05 北京智芯微电子科技有限公司 消除电容电压系数对全差分sar-adc性能影响的方法

Also Published As

Publication number Publication date
EP1517360A3 (en) 2006-04-26
CN100468622C (zh) 2009-03-11
US20050063141A1 (en) 2005-03-24
EP1517360A2 (en) 2005-03-23
US7435654B2 (en) 2008-10-14
US20060234466A1 (en) 2006-10-19
EP1517360B1 (en) 2016-06-22
KR100541551B1 (ko) 2006-01-10
US7091548B2 (en) 2006-08-15
KR20050028748A (ko) 2005-03-23

Similar Documents

Publication Publication Date Title
CN1598981A (zh) 具有至少3层高－k介电层的模拟电容器和制造它的方法
CN1270352C (zh) 形成方法以及包含钌和包含钨层的集成电路结构
KR100642635B1 (ko) 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들
CN1228850C (zh) 半导体装置及其制造方法
CN1499633A (zh) 半导体器件及其制造方法
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1148806C (zh) 电容器及其制造方法
CN1930685A (zh) 半导体器件的制作方法及其制作的半导体器件
CN1790674A (zh) 具有氧化锆的电容器及其制造方法
CN1705129A (zh) 具有形成在电容器上的可流动绝缘层的半导体装置及其制造方法
CN1725507A (zh) 半导体装置及其制造方法
CN1855500A (zh) 具有纳米复合电介质结构的电容器及其制造方法
CN1722379A (zh) 形成金属－绝缘体－金属电容器的方法及其形成的电容器
CN1203440A (zh) 半导体器件的电容器的形成方法
CN1245750C (zh) 使用无氮介电蚀刻停止层的半导体元件及其工艺
CN1695248A (zh) 半导体器件的制造方法
CN1467822A (zh) 电容器的制造方法
CN1933161A (zh) 半导体装置及其制造方法
CN1272852C (zh) 具有氧化阻挡层的电容器及其制造方法
CN1155092C (zh) 半导体装置及其制造方法
CN1269216C (zh) 半导体存储器件及其制造方法
CN1492510A (zh) 半导体器件
CN1293623C (zh) 电容器及其制备方法
CN1674286A (zh) 铁电存储器元件及其制造方法
CN1624924A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090311