CN1930685A - 半导体器件的制作方法及其制作的半导体器件 - Google Patents

半导体器件的制作方法及其制作的半导体器件 Download PDF

Info

Publication number
CN1930685A
CN1930685A CNA2005800075543A CN200580007554A CN1930685A CN 1930685 A CN1930685 A CN 1930685A CN A2005800075543 A CNA2005800075543 A CN A2005800075543A CN 200580007554 A CN200580007554 A CN 200580007554A CN 1930685 A CN1930685 A CN 1930685A
Authority
CN
China
Prior art keywords
capacitor
electrode
dielectric material
electrode material
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800075543A
Other languages
English (en)
Other versions
CN100487896C (zh
Inventor
托马斯·P·瑞美尔
斯瑞拉姆·卡尔帕特
梅尔维·F·米勒尔
彼德·朱彻尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1930685A publication Critical patent/CN1930685A/zh
Application granted granted Critical
Publication of CN100487896C publication Critical patent/CN100487896C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种制作半导体器件的方法包括下列步骤：提供其上形成有图形化互连层(120，520、1020、1620)的半导体衬底(110、510、1010、1610)；在图形化互连层上淀积第一介质材料(130、530、1030、1630)；在第一介质材料上淀积第一电极材料(140，540，1040，1640)；在第一电极材料上淀积第二介质材料(150、550、1050、1650)；在第二介质材料上淀积第二电极材料(160、560、1060、1660)；对第二电极材料进行图形化，以便形成第一电容器(210、710、1310、1615)的顶部电极(211、611、1111、1611)；以及对第一电极材料进行图形化，以便形成第二电容器(220、720、1320、1625)的顶部电极(221、721、1221、1621)，形成第一电容器的电极(212、712、1212、1612)，以及确定电阻器(230、730、1330)。

Description

半导体器件的制作方法 及其制作的半导体器件
技术领域
本发明一般涉及到半导体器件，更确切地说是涉及到半导体器件中的无源元件。
背景技术
诸如电容器、电阻器、电感器之类的无源元件被用于半导体器件来执行各种功能。例如，借助于控制无源元件的尺寸和/或借助于控制用来形成无源元件的材料，这些无源元件的特定功能能够被优化。作为一个例子，下面来考虑一种形成在半导体器件层间介质(ILD)区内的金属-绝缘体-金属(MIM)电容器。若希望高的电容密度，则MIM电容器可以被构造成其厚度尽可能小，和/或可以用介电常数大的材料来构成。另一方面，若希望性能高的电容器，则可以用提供高线性、低泄漏、以及低电容温度系数(TCC)的材料来构成MIM电容器。对于许多应用，希望高性能电容器和高密度电容器都在同一个集成电路上。但目前的制造方法无法提供这种电路。因此，对于其中高性能电容器和高密度电容器都被集成在单个集成电路上的半导体元件及其制作方法，存在着需求。
发明内容
本发明提供一种制作半导体器件的方法，该方法包括：提供其上形成有图形化互连层的半导体衬底；在图形化互连层上淀积第一介质材料；在第一介质材料上淀积第一电极材料；在第一电极材料上淀积第二介质材料；在第二介质材料上淀积第二电极材料；对第二电极材料进行图形化，以便形成第一电容器的顶部电极；以及对第一电极材料进行图形化，以便形成第二电容器的电极，形成第一电容器的电极，以及确定电阻器。
本发明提供一种半导体器件，包括：半导体衬底；半导体衬底上的图形化互连层；图形化互连层上的第一电容器；图形化互连层上的第二电容器；以及图形化互连层上的电阻器，其中：第一电容器包括电极材料层，还包括第一数目的介质层；第二电容器包括电极材料层，还包括第二数目的介质层；且第一数目介质层多于第二数目介质层，致使第一电容器的单位面积电容大于第二电容器的单位面积电容。
本发明提供一种制作半导体器件的方法，包括：提供其上形成有图形化互连层的半导体衬底，此图形化互连层的多个部分确定第一电容器的底部电极和第二电容器的底部电极；在图形化互连层上淀积第一介质材料；对第一介质材料进行图形化，以便形成暴露部分图形化互连层的窗口；在第一介质材料上和窗口内淀积第一电极材料，使第一电极材料接触到图形化互连层部分；在第一电极材料上淀积第二介质材料；在第二介质材料上淀积第二电极材料；对第二电极材料进行图形化，以便形成第一电容器的顶部电极；以及对第一电极材料进行图形化，以便形成第二电容器的顶部电极以及第一电容器的底部电极。
本发明提供一种制作半导体器件的方法，该方法包括：提供其上形成有图形化互连层的半导体衬底；在图形化互连层上淀积第一介质材料；对第一介质材料进行图形化，以便在第一介质材料中形成第一窗口和第二窗口；在第一介质材料上以及第一和第二窗口内淀积第一电极材料；在第一电极材料上淀积第二介质材料；在第二介质材料上淀积第二电极材料；在第二电极材料上淀积第三介质材料；在第三介质材料上淀积第三电极材料；对第三电极材料进行图形化，以便形成第一电容器的顶部电极；对第三介质材料和第二电极材料进行图形化，以便形成第一电容器的中间电极和第二电容器的顶部电极；以及对第二介质材料和第一电极材料进行图形化，以便形成第一电容器的底部电极和第二电容器的底部电极。
本发明提供一种制作半导体器件的方法，该方法包括：提供其上形成有图形化互连层的半导体衬底；在图形化互连层上淀积第一介质材料；在第一介质材料上淀积第一电极材料；在第一电极材料上淀积第二介质材料；在第二介质材料上淀积第二电极材料；对第二电极材料进行图形化，以便形成第一电容器的顶部电极；以及对第一电极材料进行图形化，以便形成第二电容器的电极和第一电容器的电极，其中：图形化的互连层构成第二电容器的底部电极，且不存在于第一电容器中。
附图说明
结合附图，阅读下列详细的描述，将更好地理解本发明，在这些附图中：
图1是根据本发明一个实施方案的部分半导体器件在制造工艺一个特定阶段的剖面图；
图2是根据本发明一个实施方案的图1的部分半导体器件在制造工艺稍后一个阶段的剖面图；
图3是根据本发明一个实施方案的图2的部分半导体器件在制造工艺稍后一个阶段的剖面图；
图4是流程图，示出了根据本发明一个实施方案制作图1-3的半导体器件的方法；
图5是根据本发明一个实施方案的部分另一半导体器件在制造工艺一个特定阶段的剖面图；
图6是根据本发明一个实施方案的图5的部分半导体器件在制造工艺稍后一个阶段的剖面图；
图7是根据本发明一个实施方案的图6的半导体器件在制连工艺稍后一个阶段的剖面图；
图8是根据本发明一个实施方案的图7的半导体器件部分在制造工艺稍后一个阶段的剖面图；
图9是流程图，示出了根据本发明一个实施方案制作图5-8的半导体器件的方法；
图10是根据本发明一个实施方案的部分另一半导体器件在制造工艺一个特定阶段的剖面图；
图11是根据本发明一个实施方案的图10的部分半导体器件在制造工艺稍后一个阶段的剖面图；
图12是根据本发明一个实施方案的图11的半导体器件在制造工艺稍后一个阶段的剖面图；
图13是根据本发明一个实施方案的图12的部分半导体器件在制造工艺稍后一个阶段的剖面图；
图14是根据本发明一个实施方案的图13的部分半导体器件在制造工艺稍后一个阶段的剖面图；
图15是流程图，示出了根据本发明一个实施方案制作图10-14的半导体器件的方法；
图16是根据本发明一个实施方案的部分另一半导体器件在制造工艺一个特定阶段的剖面图；而
图17是流程图，示出了根据本发明一个实施方案制作图16的半导体器件的方法。
为说明的简化和清晰，这些附图示出了一般的构造方法，众所周知的特点和技术细节可以省略，以避免使本发明不必要地难以理解。此外附图中各元件无须按比例绘制。例如，图中某些元件的尺度可以相对于其它元件被夸大，以便有助于理解本发明的各个实施方案。不同的图中的相同的参考号表示相同的元件。
此描述和权利要求中的术语“第一”、“第二”、“第三”、“第四”等如果出现的话，则被用来区分相似的元件，不一定是描述特定的顺序或时间顺序。要理解的是，这样使用的这些术语在适当条件下是可以互换的，致使此处所述的本发明各个实施方案例如可以按所述顺序之外的顺序或此处所述的顺序而工作。而且，术语“包含”、“包括”、“具有”、以及它们的任何变种，被用来覆盖非排他性的包罗，致使工艺、方法、物件、或包含一系列元件的装置不一定被局限于这些元件，而是可以包括未被列出的或这些工艺、方法、物件、装置所固有的其它元件。
此描述和权利要求中的术语“左边”、“右边”、“前方”、“后方”、“顶部”、“底部”、“上方”、“下方”等如果存在的话，则被用于说明的目的，不一定是描述永久的相对位置。要理解的是，这样使用的这些术语在适当条件下是可以互换的，致使此处所述的本发明各个实施方案例如可以按所述方位之外的其它方位或此处所述的方位而工作。此处所用的术语“耦合”被定义为以电学、机械、或其它方式的直接或间接连接。
具体实施方式
在本发明的一个实施方案中，制作半导体器件的方法包含：提供其上形成有图形化互连层的半导体衬底；在图形化互连层上淀积第一介质材料；在第一介质材料上淀积第一电极材料；在第一电极材料上淀积第二介质材料；在第二介质材料上淀积第二电极材料；在第二电极材料上淀积第三介质材料；对第三介质材料和第二电极材料进行图形化，以便形成第一电容器的顶部电极；以及对第二介质材料和第一电极材料进行图形化，以便形成第二电容器的顶部电极，形成第一电容器的电极，以及确定电阻器。在本发明的另一实施方案中，图形化的互连层构成第二电容器的底部电极因而不存在于第一电容器，且对第一电极材料的图形化不确定电阻器。
应该理解的是，此处所用的字“上方”可以但不一定意味着“上”。因此，在此处所述的至少一种方法的至少一个实施方案中，例如短语“将第二介质材料淀积在第一电极材料上方”可以意味着将第二介质材料淀积在第一电极材料上。此处相似的短语对于字“上方”和“上”可以具有相似的意义。
图1是根据本发明一个实施方案的半导体器件100部分在制造工艺一个特定阶段的剖面图。如图1所示，半导体器件100包含半导体衬底110、半导体衬底110上的图形化互连层120、图形化互连层120上的介质材料130、介质材料130上的电极材料140、电极材料140上的介质材料150、介质材料150上的电极材料160、以及电极材料160上的介质材料170。
作为一个例子，图形化互连层120可以包含铜，在一个实施方案中包括镶嵌铜。如本技术所知，图形化互连层120也可以包含铝或其它导电材料。在一个实施方案中，图形化互连层120可以包含部分121以及被间隙123分隔于部分121的部分122。在至少一个实施方案中，间隙123代表一个二氧化硅区域、一个二氧化硅基材料区域、或一个介电常数小的材料区域。
作为另一例子，介质材料130可以包含氮化硅或不含氧的其它介质材料。在一个特定的实施方案中，介质材料130包含等离子体增强的氮化物(PEN)。
作为再一个例子，介质材料150可以包含一种材料或几种材料的组合，这些材料的有效介电常数大于大约8，优选大于大约20。在一个实施方案中，介质材料150包含叠层，此叠层包含第一氧化铪层、第一氧化铪层上的氧化钽层、以及氧化钽层上的第二氧化铪层。在其它实施方案中，介质材料150可以包含氧化锆、氧化铝、氧化钛、钛酸锶钡(BST)、氮化硅(包括PEN)。
在其它实施方案中，介质材料150可以包含叠层结构，其中，多个上述任何一种材料层或其它此处未指出的相似的材料层，被逐个层叠。在这些其它的实施方案中，叠层结构中要与诸如电极材料之类的相邻材料接触的特殊层，被选择成与相邻的材料兼容。在本文中，兼容性意味着材料粘合性、化学和电学相互作用性质等的兼容性。作为一个例子，因为氧化钽会使铜发生氧化，故氧化钽不能够被直接置于铜的顶部上。作为另一例子，因为氧会扩散进入到氮化钽中，且氮会扩散进入到氧化钽中，从而对电极材料的电学性质以及介质材料的介电性质分别有负面影响，故氧化钽不能被直接置于氮化钽的顶部上。相反，氧化铪不与氮化钽发生不希望有的反应。
在其它的实施方案中，介质材料150可以包含混合物，其中，上述任何一种材料或其它此处未指出的相似的材料的任何一种组合，以任何一种比例被混合在一起，以便形成一个或多个介质材料层。
作为另一例子，电极材料140可以包含氮化钽、氮化钛、钽、钨基金属、镍基金属、其它难熔金属、以及相似的金属。如下面进一步讨论的那样，在本发明的某些实施方案中，部分介质材料140可以被用作电阻器，而在本发明的某些实施方案中，部分电极材料160不被用作电阻器。因此，电极材料160可以包含上面所列任何一种电极材料140，还可以包含诸如铜、铝、金之类的导电性更高的材料。
介质材料170的组分可以相似于介质材料130，还可以包含例如非晶碳。至少在一个实施方案中，介质材料170不用于电学功能，但可以用作通道腐蚀的腐蚀停止层和/或在电极材料160随后的图形化过程中用作硬掩模。除了用作MIM电容器中的绝缘体之外，介质材料150和130还可以被用作腐蚀停止层，且介质材料150还可以在电极材料160的后续图形化过程中用作硬掩模。
图2根据本发明一个实施方案的半导体器件100部分在制造工艺稍后阶段的剖面图。如图2所示，介质材料170和电极材料160已经被图形化以形成电容器210的电极211。如图2进一步所示，介质材料150和电极材料140已经被图形化以形成电容器220的电极221，形成电容器210的电极212、以及确定电阻器230。至少部分电容器210和220以及电阻器230被形成在图形化的互连层120上。
在本发明的一个实施方案中，图形化互连层120的121部分构成电容器210的电极213。在同一个或另一实施方案中，图形化互连层120的122部分构成电容器220的电极222。
作为一个例子，电极211可以是电容器210的顶部电极，电极212可以是电容器210的中间电极，且电极213可以是电容器210的底部电极。作为另一例子，电极221可以是电容器220的顶部电极，而电极222可以是电容器220的底部电极。
在一个实施方案中，电容器210可以具有高电容密度。换言之，电容器210可以具有高的单位面积电容，此处定义为等于或大于大约每平方微米4fF的单位面积电容(C/A)。在同一个或另一实施方案中，电容器220可以具有较低的单位面积电容，但质量高于电容器210。作为一个例子，电容器220可以具有约为每平方微米1.6fF的C/A。电容器220可以具有高于电容器210的质量，部分地因为电容器220包含例如在泄漏电流、线性、和/或可靠性方面性能好于至少某些形成电容器210的材料的介质材料。在至少一个实施方案中，形成电容器210和220的一部分的介质材料的差别也对电容器210与220之间的质量和单位面积电容差别有贡献。因此，在此至少一个实施方案中，电容器210的至少一个介质层包含不同于电容器220的至少一个介质层的材料。上面给出了电容器210和220的一些可接受的介质材料的具体例子。
作为一个例子，电容器220可以具有一种或多种高线性、低TCC、以及低泄漏电流材料，使电容器220成为一种高性能的电容器。电阻器230可以是例如高性能的薄膜电阻器。
由于电容器210和电容器220都位于半导体衬底110上或上方，故半导体器件100提供了比仅仅具有单个电容器的半导体器件更大的性能灵活性，不管此单个电容器具有高电容密度或高线性，低TCC，或低泄漏。仅仅作为一个例子，诸如半导体器件100的半导体器件可以被用于无线或有线通信系统。
图3是根据本发明一个实施方案的半导体器件100部分在制造工艺稍后一个阶段的剖面图。如图3所示，电接触311已经被耦合到电容器210的电极213，电接触312和313已经被耦合到电容器210的电极211，且电接触314已经被耦合到电容器210的电极212。如图3进一步所示，电接触321和322已经被耦合到电容器220的电极221，电接触323已经被耦合到电容器220的电极222，且电接触331好332已经被耦合到电阻器230。如本技术所知，在某些实施方案中，除了图3所示的二个电接触331和332之外，电阻器230还可以被耦合到其它的电接触。同样，除了图3所示的一个或二个电接触被耦合到电极211、212、213、221、222之外，电容器210的电极211、212、213以及电容器220的电极221和222还可以被耦合到其它的电接触。
在所示的实施方案中，电容器210包含一种叠层电容器，此叠层电容器具有并联连接的二个MIM电容器。利用并联连接的多个MIM电容器，电容器210潜在地具有比非叠层电容器更高的C/A，但质量有可能低于非叠层的电容器，因为叠层电容器的介质材料质量较低。
在一个实施方案中，至少电接触311、312、313、314、321、322、323彼此基本上同时被形成。在一个未示出的实施方案中，至少电接触312、313、314、321、322、323彼此基本上同时被形成，但电接触311不形成。在此未示出的实施方案中，电容器210的电极213可能通过121部分被电连接到集成电路的另一部分。本技术领域一般熟练人员可以理解的是，121部分可以但不一定必须延伸在整个电极211或212下方。同样，122部分可以但不一定必须延伸在整个电极221下方。而且，121和122部分在电极211、212、221下方不一定要连续。
图4是流程图，示出了根据本发明一个实施方案制作半导体器件100的方法400。方法400中包含二个图形化步骤，表明方法400是一种双掩模制造方法，此方法将单掩模和双掩模MIM电容器与电阻器集成在单个集成电路上。本技术领域一般熟练人员可以理解的是，上述的二个掩模是根据本发明一个实施方案制作MIM电容器所要求的掩模，且为了制作诸如图形化互连层、上部互连结构、形成基本MIM电容器结构所不要求的可选层之类的集成电路的其它部分，可能要求额外的掩模。
方法400的步骤410被用来提供其上形成有图形化互连层的半导体衬底。作为一个例子，此半导体衬底可以相似于图1首先所示的半导体衬底110，且图形化的互连层可以相似于图1首先所示的图形化互连层120。
方法400的步骤420被用来在图形化互连层上淀积第一介质材料。作为一个例子，第一介质材料可以相似于图1首先所示的介质材料130。
方法400的步骤430被用来在第一介质材料上淀积第一电极材料。作为一个例子，第一电极材料可以相似于图1首先所示的电极材料140。
方法400的步骤440被用来在第一电极材料上淀积第二介质材料。作为一个例子，第二介质材料可以相似于图1首先所示的介质材料150。
方法400的步骤450被用来在第二介质材料上淀积第二电极材料。作为一个例子，第二电极材料可以相似于图1首先所示的电极材料160。
方法400的步骤460被用来在第二电极材料上淀积第三介质材料。作为一个例子，第三介质材料可以相似于图1首先所示的介质材料170。
方法400的步骤470被用来以第一掩模对第三介质材料和第二电极材料进行图形化，以便形成第一电容器的顶部电极。作为一个例子，第一电容器可以相似于图2首先所示的电容器210，且第一电容器的顶部电极可以相似于图2首先所示的电极211。
方法400的步骤480被用来以第二掩模对第二介质材料和第一电极材料进行图形化，以便形成第二电容器的顶部电极、形成第一电容器的中间电极、以及确定电阻器。作为一个例子，第二电容器可以相似于图2首先所示的电容器220，第二电容器的顶部电极可以相似于图2首先所示的电极221，中间电极可以相似于图2首先所示的电极212，且电阻器可以相似于图2首先所示的电阻器230。
方法400的步骤490被用来形成至少耦合到第一电容器的顶部和中间电极以及至少耦合到第二电容器的顶部电极的至少一个电接触，以及被用来形成对电阻器的至少二个电接触。作为一个例子，这些电接触可以相似于图3首先所示的电接触311、312、313、314、321、322、323、331、332中的一个或多个。在方法400的一个实施方案中，步骤480包含彼此同时形成各电接触。
在方法400的一个实施方案中，图形化的互连层构成第二电容器的底部电极，且不存在于第一电容器。在方法400的一个不同的实施方案中，图形化的互连层构成第一电容器的底部电极以及第二电容器的底部电极。在方法400的这一不同的实施方案中，第一电容器的电极包含第一电容器的中间电极，且第一电容器的中间电极位于第一电容器的顶部电极与第一电容器的底部电极之间。
图5是根据本发明一个实施方案的半导体器件500部分在制造工艺一个特定阶段的剖面图。如图5所示，半导体器件500包含半导体衬底510、半导体衬底510上的图形化互连层520、图形化互连层520上的介质材料530、介质材料530上的电极材料540、电极材料540上的介质材料550、介质材料550上的电极材料560、以及电极材料560上的介质材料570。作为一个例子，半导体衬底510、图形化的互连层520、介质材料530、电极材料540、介质材料550、电极材料560、以及介质材料570可以分别相似于图1首先所示的半导体衬底110、图形化的互连层120、介质材料130、电极材料140、介质材料150、电极材料160、以及介质材料170。在所示的实施方案中，图形化的互连层520包含521部分和被间隙523分隔于521部分的522部分。521部分、522部分、以及间隙523可以分别相似于图1首先所示的121部分、122部分、以及间隙123。
如图5进一步所示，介质材料530已经被图形化以形成暴露图形化互连层520的525部分的窗口531，且电极材料540已经被淀积在介质材料530上以及窗口531内，致使电极材料540在物理上和电学上接触到即耦合到图形化互连层520的525部分。
图6是根据本发明一个实施方案的半导体器件500部分在制造工艺稍后一个阶段的剖面图。如图6所示，介质材料570和电极材料560已经被图形化以形成电极611。作为一个例子，电极611可以相似于图2首先所示的电极211。
图7是根据本发明一个实施方案的半导体器件500在制造工艺稍后一个阶段的剖面图。如图7所示，电极611是电容器710的一个电极。如图7进一步所示，介质材料550和电极材料540已经被图形化以形成电容器720的电极721、形成电容器710的电极712、以及确定电阻器730。至少部分电容器710和720以及电阻器730被形成在图形化的互连层520上。作为一个例子，电极721和电阻器730可以分别相似于图2首先所示的电极221和电阻器230。作为另一例子，电容器710可以相似于图2首先所示的电容器210，相似于电容器210，电容器710可以具有高电容密度。又作为另一例子，电容器720可以相似于图2首先所示的电容器220，电容器720可以具有高于电容器710的质量，正如电容器220可以具有高于电容器210的质量那样。
在本发明的一个实施方案中，图形化互连层520的521部分构成了电容器710的电极713。在此实施方案中，电极713和电极712构成电容器710的底部电极。在一个其中521部分不构成电极713的不同的实施方案中，电极712构成了电容器710的底部电极。在同一个或另一个实施方案中，图形化互连层520的522部分构成电容器720的电极722。
图8是根据本发明一个实施方案的半导体器件500部分在制造工艺稍后一个阶段的剖面图。如图8所示，电接触811已经被耦合到电容器710的电极713，电接触812和813已经被耦合到电容器710的电极611，且电接触814已经被耦合到电容器710的电极712。本技术领域一般熟练人员可以理解的是，电接触814可能仅仅被形成在其中不存在图形化互连层520的521部分的那些实施方案中。在其中存在521部分的各实施方案中，到电极712的电接触经由521部分来实现。
如图8进一步所示，电接触821和822已经被耦合到电容器720的电极721，电接触823已经被耦合到电容器720的电极722，且电接触831和832已经被耦合到电阻器730。如本技术所知，在某些实施方案中，电阻器730除了被耦合到图8所示的二个电接触831和832之外，还可能被耦合到其它的电接触。同样，电容器710的电极611、712、713以及电容器720的电极721和722，除了被耦合到图8所示的待要耦合于电极611、712、713、721、722的一个或二个电接触之外，还可以被耦合到其它的电接触。
在一个实施方案中，至少电接触811、812、813、814、821、822、823彼此基本上同时被形成。在一个未示出的实施方案中，至少电接触812、813、814、821、822彼此基本上同时被形成，但不形成电接触811和/或电接触823。在此未示出的实施方案中，电容器710的电极713和/或电容器720的电极722可能分别通过521部分和522部分被电连接到集成电路的另一部分。
图9是流程图，示出了根据本发明一个实施方案制作半导体器件500的方法900。方法900中包含三个图形化步骤，表明方法900是一种三掩模制造方法，此方法将单掩模和三掩模MIM电容器与电阻器集成在单个集成电路上。本技术领域一般熟练人员可以理解的是，上述的三个掩模是根据本发明一个实施方案制作MIM电容器所要求的掩模，且为了制作诸如图形化互连层、上部互连结构、形成基本MIM电容器结构所不要求的可选层之类的集成电路的其它部分，可能要求额外的掩模。
方法900的步骤905被用来提供其上形成有图形化互连层的半导体衬底，其中，各部分图形化互连层确定第一电容器和第二电容器的底部电极。作为一个例子，此半导体衬底可以相似于图5首先所示的半导体衬底510，且图形化的互连层可以相似于图5首先所示的图形化互连层520。作为另一例子，第一电容器可以相似于图7首先所示的电容器710，且第二电容器可以相似于图7首先所示的电容器720。作为另一例子，确定第一和第二电容器的底部电极的图形化互连层部分可以相似于图5首先所示的521部分和522部分。
方法900的步骤910被用来在图形化互连层上淀积第一介质材料。作为一个例子，第一介质材料可以相似于图5首先所示的介质材料530。
方法900的步骤915被用来以第一掩模对第一介质材料进行图形化，以便形成暴露部分图形化互连层的窗口。作为一个例子，此窗口可以相似于图5首先所示的窗口531，且图形化互连层的暴露部分可以相似于图5首先所示的525部分。
方法900的步骤920被用来在第一介质材料上和窗口内淀积第一电极材料，致使第一电极材料接触到此部分图形化互连层。作为一个例子，第一电极材料可以相似于图5首先所示的电极材料540。
方法900的步骤925被用来在第一电极材料上淀积第二介质材料。作为一个例子，第二介质材料可以相似于图5首先所示的介质材料550。
方法900的步骤930被用来在第二介质材料上淀积第二电极材料。作为一个例子，第二电极材料可以相似于图5首先所示的电极材料560。
方法900的步骤935被用来在第二电极材料上淀积第三介质材料。作为一个例子，第三介质材料可以相似于图5首先所示的介质材料570。
方法900的步骤940被用来以第二掩模对第三介质材料和第二电极材料进行图形化，以便形成第一电容器的顶部电极。作为一个例子，第一电容器的顶部电极可以相似于图6首先所示的电极611。
方法900的步骤945被用来以第三掩模对第二介质材料和第一电极材料进行图形化，以便形成第二电容器的顶部电极以及第一电容器的至少部分底部电极。作为一个例子，第二电容器的顶部电极可以相似于图7首先所示的电极721，且第一电容器的底部电极或部分底部电极可以相似于图7首先所示的电极712。在一个实施方案中，步骤945还可以包含形成电阻器。作为一个例子，此电阻器可以相似于图7首先所示的电阻器730。
方法900的步骤950被用来形成耦合到第一电容器的各顶部和底部电极以及耦合到第二电容器的各顶部和底部电极的至少一个电接触，其中，各电接触彼此基本上同时被形成。在另一实施方案中，步骤950可以包含形成耦合到第一电容器各顶部电极以及耦合到第二电容器各顶部和底部电极但不耦合到第一电容器底部电极的电接触。在此另一实施方案中，电容器710的电极713可能通过521部分被电连接到集成电路的另一部分。在再一实施方案中，步骤950可以包含形成对第一电容器顶部电极以及对第二电容器顶部电极但(1)不对第一电容器底部电极或对第二电容器底部电极和/或(2)不对第二电容器的底部电极的电接触。在这些其它的实施方案中，电容器710的电极713和/或电容器720的电极722可能通过521和522部分被分别电连接到集成电路的另一部分。
在其中形成电阻器的方法900的一个实施方案中，步骤950或另一步骤还可以包含形成对电阻器的电接触。作为一个例子，这些电接触可以相似于图8首先所示的电接触811、812、813、814、821、822、823、831、832中的一个或多个。
图10是根据本发明一个实施方案的半导体器件1000部分在制造工艺一个特定阶段的剖面图。如图10所示，半导体器件1000包含半导体衬底1010、形成在半导体衬底1010上的图形化互连层1020、图形化互连层1020上的介质材料1090、介质材料1090上的电极材料1080、电极材料1080上的介质材料1030、介质材料1030上的电极材料1040、电极材料1040上的介质材料1050、介质材料1050上的电极材料1060、以及电极材料1060上的介质材料1070。
作为一个例子，半导体衬底1010、图形化互连层1020、介质材料1030、电极材料1040、介质材料1050、电极材料1060、以及介质材料1070可以分别相似于图1首先所示的半导体衬底110、图形化互连层120、介质材料130、电极材料140、介质材料150、电极材料160、以及介质材料170。作为另一例子，电极材料1080可以相似于图1首先所示的电极材料140，且介质材料1090可以相似于图1首先所示的介质材料130。
在所示的实施方案中，图形化的互连层1020包含1021部分以及被间隙1023分隔于1021部分的1022部分。1021部分、1022部分、以及间隙1023可以分别相似于图1首先所示的121部分、122部分、以及间隙123。
如图10进一步所示，介质材料1090已经被图形化以形成暴露各部分图形化互连层1020的窗口1031和窗口1032，且电极材料1080已经被淀积在介质材料1090上以及窗口1031和1032内，致使电极材料1080在物理上和电学上接触到即被耦合到图形化互连层1020的暴露部分。
图11是根据本发明一个实施方案的半导体器件1000部分在制造工艺稍后一个阶段的剖面图。如图11所示，介质材料1070和电极材料1060已经被图形化以形成电极1111。作为一个例子，电极1111可以相似于图2首先所示的电极211。
图12是根据本发明一个实施方案的半导体器件1000在制造工艺稍后一个阶段的剖面图。如图12所示，介质材料1050和电极材料1040已经被图形化以形成电极1212和电极1221。作为一个例子，电极1221可以相似于图7首先所示的电极721。
图13是根据本发明一个实施方案的半导体器件1000部分在制造工艺稍后一个阶段的剖面图。如图13所示，电极1111和1212是电容器1310的电极。如图13进一步所示，电极1221是电容器1320的电极。如图13进一步所示，介质材料1030和电极材料1080已经被图形化以形成电容器1310的电极1313、电容器1320的电极1322、以及电阻器1330。至少部分电容器1310和1320以及电阻器1330被形成在图形化的互连层1020上。作为一个例子，电极1212和电极1221可以分别相似于图2首先所示的电极212和电极221。作为另一例子，电容器1310可以相似于图2首先所示的电容器210，其中，相似于电容器210，电容器1310可以具有高的电容密度。作为另一例子，电容器1320可以相似于图2首先所示的电容器220，其中，电容器1320可以具有高于电容器1310的质量，正如电容器220可以具有高于电容器210的质量那样。
图14是根据本发明一个实施方案的半导体器件1000部分在制造工艺稍后一个阶段的剖面图。如图14所示，电接触1411已经被耦合到电容器1310的电极1313，电接触1412和1413已经被耦合到电容器1310的电极1111，电接触1414已经被耦合到电容器1310的电极1212，且电接触1415已经被耦合到图形化互连层1020的1021部分。如图14进一步所示，电接触1421和1422已经被耦合到电容器1320的电极1221，电接触1423已经被耦合到电容器1320的电极1322，电接触1424已经被耦合到图形化互连层1020的1022部分，且电接触1431和1432已经被耦合到电阻器1330。
可以采用任何一种方法来实现对电容器1310的电极1313的电接触。作为一个例子，可以单独经由电接触1411，单独经由电接触1415，或单独经由图形化互连层1020的1021部分，来实现对电极1313的电接触。作为另一例子，可以经由电接触1411和1415以及图形化互连层1020的1021部分中的任何二个，亦即，经由电接触1411和1415，经由电接触1411和1020部分，或经由电接触1415和1021部分，来实现对电极1313的电接触。作为再一例子，可以同时经由电接触1411和1415以及图形化互连层1020的1021部分所有三者，来实现对电极1313的电接触。同样，可以用各种方法来实现对电容器1320的电极1322的电接触。作为一个例子，可以单独经由电接触1423，单独经由电接触1424，或单独经由图形化互连层1020的1022部分，来实现对电极1322的电接触。作为另一例子，可以经由电接触1423和1424以及图形化互连层1020的1022部分中的任何二个，亦即，经由电接触1423和1424，经由电接触1423和1022部分，或经由电接触1424和1022部分，来实现对电极1322的电接触。作为再一例子，可以同时经由电接触1423和1424以及图形化互连层1020的1022部分所有三者，来实现对电极1322的电接触。
本技术领域一般熟练人员可以理解的是，用于电容器1310和1320之一的特定电接触方法不一定影响用于电容器1310和1320中另一的电接触方法。而是上述电接触方法中的任何一种有可能用于其中任何一种电容器而不管为另一电容器选择的特定电接触方法如何。
如本技术所知，在某些实施方案中，电阻器1330除了被耦合到图14所示的二个电接触1431和1432之外，还被耦合到其它的电接触。同样，电容器1310的电极1111、1212、1313以及电容器1320的电极1221和1322，除了被耦合到图14所示的待要耦合于电极1111、1212、1313、1221、1322的一个或二个电接触之外，还可以被耦合到其它的电接触。在所示的实施方案中，相似于电容器210，电容器1310包含具有并联连接的二个MIM电容器的叠层电容器。
在一个实施方案中，至少电接触1411、1412、1413、1414、1421、1422、1423彼此基本上被同时形成。在一个未示出的实施方案中，至少电接触1412、1413、1414、1421、1422、1423彼此基本上被同时形成，但不形成电接触1411。在此未示出的实施方案中，电容器1310的电极1313可能通过1021部分被电连接到集成电路的另一部分。
图15是流程图，示出了根据本发明一个实施方案制作半导体器件1000的方法1500。方法1500中包含4个图形化步骤，表明方法1500是一种4掩模制造方法，此方法将双掩模和三掩模MIM电容器与电阻器集成在单个集成电路上。本技术领域一般熟练人员可以理解的是，上述的4个掩模是根据本发明一个实施方案制作MIM电容器所要求的掩模，且为了制作诸如图形化互连层、上部互连结构、形成基本MIM电容器结构所不要求的可选层之类的集成电路的其它部分，可能要求额外的掩模。
方法1500的步骤1505被用来提供其上形成有图形化互连层的半导体衬底。作为一个例子，此半导体衬底可以相似于图10首先所示的半导体衬底1010。作为另一例子，图形化互连层可以相似于图10首先所示的互连层1020。
方法1500的步骤1510被用来在图形化互连层上淀积第一介质材料。作为一个例子，第一介质材料可以相似于图10首先所示的介质材料1090。
方法1500的步骤1515被用来以第一掩模对第一介质材料进行图形化，以便在第一介质材料中形成第一窗口和第二窗口。作为一个例子，第一窗口可以相似于图10首先所示的窗口1031，且第二窗口可以相似于图10首先所示的窗口1032。
方法1500的步骤1520被用来在第一介质材料上以及第一和第二窗口内淀积第一电极材料。作为一个例子，第一电极材料可以相似于图10首先所示的电极材料1080。
方法1500的步骤1525被用来在第一电极材料上淀积第二介质材料。作为一个例子，第二介质材料可以相似于图10首先所示的介质材料1030。
方法1500的步骤1530被用来在第二介质材料上淀积第二电极材料。作为一个例子，第二电极材料可以相似于图10首先所示的电极材料1040。
方法1500的步骤1535被用来在第二电极材料上淀积第三介质材料。作为一个例子，第三介质材料可以相似于图10首先所示的介质材料1050。
方法1500的步骤1540被用来在第三介质材料上淀积第三电极材料。作为一个例子，第三电极材料可以相似于图10首先所示的电极材料1060。
方法1500的步骤1545被用来在第三电极材料上淀积第四介质材料。作为一个例子，第四介质材料可以相似于图10首先所示的介质材料1070。
方法1500的步骤1550被用来以第二掩模对第四介质材料和第三电极材料进行图形化，以便形成第一电容器的顶部电极。作为一个例子，第一电容器可以相似于图13首先所示的电容器1310，且第一电容器的顶部电极可以相似于图11首先所示的电极1111。
方法1500的步骤1555被用来以第三掩模对第三介质材料和第二电极材料进行图形化，以便形成第一电容器的中间电极和第二电容器的顶部电极。作为一个例子，第二电容器可以相似于图13首先所示的电容器1320。作为另一例子，第一电容器的中间电极可以相似于图12首先所示的电极1212，且第二电容器的顶部电极可以相似于图12首先所示的电极1221。
方法1500的步骤1560被用来以第四掩模对第二介质材料和第一电极材料进行图形化，以便形成第一电容器的底部电极和第二电容器的底部电极。在至少一个实施方案中，执行步骤1560还形成电阻器。作为一个例子，第一电容器的底部电极可以相似于图13首先所示的电容器1313，且第二电容器的底部电极可以相似于图13首先所示的电极1322。作为另一例子，电阻器可以相似于图13首先所示的电阻器1330。
方法1500的步骤1565被用来形成到第一电容器的各顶部、中间、和底部电极以及到第二电容器的各顶部和底部电极的电接触。在步骤1560形成电阻器的各实施方案中，步骤1565或另一步骤还可以包含形成到电阻器的电接触。作为一个例子，这些电接触可以相似于图14首先所示的电接触1411、1412、1413、1414、1415、1421、1422、1423、1424、1431、1432中的一个或多个。
本技术领域一般熟练人员可以理解的是，除了上述工艺流程之外，还可以用其它工艺流程来制作具有双MIM电容器的集成电路。例如，在一个未示出的实施方案中，可以借助于执行下列步骤来制作具有双MIM电容器的半导体器件：提供其上形成有图形化互连层的半导体衬底；在图形化互连层上淀积第一介质材料；对第一介质材料进行图形化以便产生到第一电容器的图形化互连层的第一窗口；在第一介质材料上和第一窗口内淀积第一电极材料；在第一电极材料上淀积第二介质材料；对第二介质材料、第一电极材料、以及第一介质材料进行图形化以便产生到第二电容器的图形化互连层的第二窗口；在第二介质材料上和第二窗口内淀积第二电极材料；在第二电极材料上淀积第三介质材料；对第三介质材料和第二电极材料进行图形化以确定第一电容器的顶部电极和第二电容器的底部电极；在第三介质材料上淀积第三电极材料；在第三电极材料上淀积第四介质材料；对第四介质材料和第三电极材料进行图形化以确定第二电容器的顶部电极；对第二介质材料和第一电极材料进行图形化以隔离第一电容器的底部电极与第二电容器的底部电极并确定电阻器；以及产生到电容器电极和到电阻器的电接触。
用上述工艺形成的结构可以包含第一电容器，此第一电容器相似于图7首先所示的电容器710，但不同之处至少在于额外的介质材料和/或电极材料可以位于相似于电极611的电极的一端或二端处以及部分相似于介质材料550的介质材料上。此外，用上述工艺形成的结构还可以包含第二电容器，此第二电容器相似于图13首先所示的电容器1320，但不同之处至少在于额外的介质材料和/或电极材料可以位于相似于电极1221的电极的一端或二端处以及部分相似于介质材料1030的介质材料上，并在于相似于电极材料1080的电极材料以及相似于介质材料1030的介质材料能够在其中形成有更深的窗口，导致所述材料具有不同的结构。而且，用上述工艺形成的结构还可以包含例如相似于图13首先所示的电阻器1330的电阻器。
图16是根据本发明一个实施方案的半导体器件1600部分在制造工艺一个特定阶段的剖面图。如图16所示，半导体器件1600包含其上形成有图形化互连层1620的半导体衬底1610、图形化互连层1620上的介质材料1630、介质材料1630上的电极材料1640、电极材料1640上的介质材料1650、介质材料1650上的电极材料1660、以及电极材料1660上的介质材料1670。作为一个例子，半导体衬底1610、介质材料1630、电极材料1640、介质材料1650、电极材料1660、以及介质材料1670可以分别相似于图1首先所示的半导体衬底110、介质材料130、电极材料140、介质材料150、电极材料160、以及介质材料170。作为另一例子，除了所示实施方案中的图形化互连层1620仅仅包含对应于图形化互连层120的122部分之外，图形化互连层1620可以相似于图1首先所示的图形化互连层120。在图形化互连层1620中不存在对应于图形化互连层120的121部分的任何部分。
如图16进一步所示，介质材料1670和电极材料1660已经被图形化以形成电容器1615的电极1611。如图16进一步所示，介质材料1650和电极材料1640已经被图形化以形成电容器1625的电极1621以及形成电容器1615的电极1612。至少部分电容器1615和1625被形成在图形化的互连层1620上。
在本发明的一个实施方案中，图形化互连层1620的1622部分构成电容器1625的电极1682。作为一个例子，电极1611可以是电容器1615的顶部电极，且电极1612可以是电容器1615的底部电极。作为另一例子，电极1621可以是电容器1625的顶部电极，且电极1682可以是电容器1625的底部电极。
如图16进一步所述，电接触1662和1663已经被耦合到电容器1615的电极1611，且电接触1664已经被耦合到电容器1615的电极1612。电接触1671和1672已经被耦合到电容器1625的电极1621，且电接触1673已经被耦合到电容器1625的电极1682。如本技术所知，电容器1615的电极1611和1612以及电容器1625的电极1621和1682除了被耦合到图16所示的待要耦合于电极1611、1612、1621、1682的一个或二个电接触之外，还可以被耦合到其它的电接触。在一个实施方案中，至少电接触1662、1663、1664、1671、1672、1673彼此基本上同时被形成。
半导体器件1600还包含由部分电极材料1640和介质材料1650形成的1690部分。在一个实施方案中，1690部分可以被用来形成电阻器，此电阻器可以相似于图2首先所示的电阻器230。在此实施方案中，电接触可以以相似于对电阻器230所述的方式被耦合到电阻器。
图17是流程图，示出了根据本发明一个实施方案制作半导体器件1600的方法1700。方法1700的步骤1710被用来提供其上形成有图形化互连层的半导体衬底，其中，图形化互连层构成第二电容器的底部电极且不存在于第一电容器。作为一个例子，此半导体衬底可以相似于图16首先所示的半导体衬底1610，且图形化互连层可以相似于图16首先所示的互连层1620。作为另一例子，第一电容器可以相似于图16首先所示的电容器1615，第二电容器可以相似于图16首先所示的电容器1625，且第二电容器的底部电极可以相似于图16首先所示的电极1682。
方法1700的步骤1720被用来在图形化互连层上淀积第一介质材料。作为一个例子，第一介质材料可以相似于图16首先所示的介质材料1630。
方法1700的步骤1730被用来在第一介质材料上淀积第一电极材料。作为一个例子，第一电极材料可以相似于图16首先所示的电极材料1640。
方法1700的步骤1740被用来在第一电极材料上淀积第二介质材料。作为一个例子，第二介质材料可以相似于图16首先所示的介质材料1650。
方法1700的步骤1750被用来在第二介质材料上淀积第二电极材料。作为一个例子，第二电极材料可以相似于图16首先所示的电极材料1660。
方法1700的步骤1760被用来在第二电极材料上淀积第三介质材料。作为一个例子，第三介质材料可以相似于图16首先所示的介质材料1670。
方法1700的步骤1770被对第三介质材料和第二电极材料进行图形化，以便形成第一电容器的顶部电极。作为一个例子，第一电容器的顶部电极可以相似于图16首先所示的电极1611。
方法1700的步骤1780被用来对第二介质材料和第一电极材料进行图形化，以便形成第二电容器的顶部电极和第一电容器的电极。作为一个例子，第二电容器的顶部电极可以相似于图16首先所示的电极1621，且电极可以相似于图16首先所示的电极1612。
方法1700的步骤1790被用来形成至少耦合到第一电容器的顶部和底部电极以及至少耦合到第二电容器的顶部和底部电极的至少一个电接触。作为一个例子，这些电接触可以相似于图16首先所示的电接触1662、1663、1664、1671、1672、1673中的一个或多个。在方法1700的一个实施方案中，步骤1790包含彼此同时形成各电接触。
在方法7000的一个实施方案中，步骤1780可以被用来在半导体衬底上形成电阻器。在此实施方案中，作为一个例子，此电阻器可以相似于图2首先所示的230。可以用部分第一电极材料和第二介质材料来形成此电阻器。作为一个例子，此部分第一电极材料和第二介质材料可以相似于图16首先所示的1690部分。
虽然参照具体的实施方案已经描述了本发明，但本技术领域的熟练人员可以理解的是，可以作出各种改变而不偏离本发明的构思与范围。在上面的描述中已经给出了这些改变的各种例子。因此，本发明各实施方案的公开被认为是说明本发明的范围的，而不是用来限制本发明的。本发明的范围仅仅被限制在所附权利要求所规定的范围。例如，对于本技术领域的一般熟练人员来说，显然可以在各种实施方案中实现此处所述的半导体器件，且某些实施方案的上述讨论并不一定代表所有可能的实施方案的完整描述。
此外，根据具体的实施方案已经描述了各种好处、其它的优点、以及对问题的解决办法。然而，不要将这些好处、优点、对问题的解决办法、以及可能使任何好处、优点、解决办法得以出现和变得更为明显的任何要素认为是任何或全部权利要求的关键的、必要的、或主要的特征或要素。
而且，若此处公开的这些实施方案和/或限制(1)在权利要求中不被明确地提出；且(2)在等效物原则下是或可能是权利要求中的明确要素和/或限制的等效物，则这些实施方案和限制不以奉献的原则奉献给公众。

Claims (37)

1.一种制作半导体器件的方法，该方法包括：
提供其上形成有图形化互连层的半导体衬底；
在图形化互连层上淀积第一介质材料；
在第一介质材料上淀积第一电极材料；
在第一电极材料上淀积第二介质材料；
在第二介质材料上淀积第二电极材料；
对第二电极材料进行图形化，以便形成第一电容器的顶部电极；以及
对第一电极材料进行图形化，以便形成第二电容器的电极，形成第一电容器的电极，以及确定电阻器。
2.权利要求1的方法，其中：
图形化互连层构成第二电容器的底部电极，且不存在于第一电容器中。
3.权利要求1的方法，其中：
图形化互连层构成第一电容器的底部电极和第二电容器的底部电极。
4.权利要求3的方法，其中：
第一电容器的电极包括第一电容器的中间电极；且
第一电容器的中间电极位于第一电容器的顶部电极与第一电容器的底部电极之间。
5.权利要求4的方法，还包括：
形成耦合到第一电容器各顶部电极、中间电极、以及底部电极的电接触；以及
形成耦合到第二电容器各顶部电极和底部电极的电接触，
其中：
形成电接触包括：
基本上彼此同时形成对第一电容器的各顶部电极、中间电极、底部电极的电接触以及对第二电容器的电极的电接触。
6.权利要求4的方法，还包括：
形成耦合到第一电容器各顶部电极和中间电极但不耦合到第一电容器底部电极的电接触；以及
形成至少耦合到第二电容器顶部电极的电接触。
7.权利要求6的方法，其中：
形成电接触包括：
基本上彼此同时形成对第一电容器的各顶部电极和中间电极的电接触以及对第二电容器的各顶部电极和底部电极的电接触。
8.权利要求1的方法，还包括：
在淀积第一介质材料之后，对第一介质材料进行图形化，以便形成暴露部分图形化互连层的窗口，
其中：
淀积第一电极材料包括在窗口中淀积部分第一电极材料，使此部分第一电极材料与部分图形化互连层相接触。
9.权利要求1的方法，其中：
第一介质材料包括氮化硅；且
第二介质材料包括有效介电常数大于大约8的材料。
10.权利要求9的方法，其中：
第二介质材料包括：
第一氧化铪层；
第一氧化铪层上的氧化钽层；以及
氧化钽层上的第二氧化铪层。
11.权利要求1的方法，其中：
图形化互连层包括镶嵌铜；且
第一和第二电极材料包括氮化钽。
12.权利要求1的方法，还包括：
形成耦合到电阻器的电接触。
13.权利要求1的方法，其中：
第一介质材料包括氮化硅；
第二介质材料包括：
第一氧化铪层；
第一氧化铪层上的氧化钽层；以及
氧化钽层上的第二氧化铪层；
图形化互连层包括镶嵌铜；且
第一和第二电极材料包括氮化钽。
14.权利要求1的方法，其中，对第一电极材料的图形化步骤包括对第一电极材料进行图形化，以便形成第二电容器的顶部电极。
15.权利要求1的方法，其中，对第二电极材料的图形化步骤包括对第二电极材料进行图形化，以便形成第一电容器的顶部电极和第二电容器的顶部电极。
16.一种半导体器件，包括：
半导体衬底；
半导体衬底上的图形化互连层；
图形化互连层上的第一电容器；
图形化互连层上的第二电容器；以及
图形化互连层上的电阻器，其中：
第一电容器包括电极材料层，还包括第一数目的介质层；
第二电容器包括电极材料层，还包括第二数目的介质层；且
第一数目介质层多于第二数目介质层，致使第一电容器的单位面积电容大于第二电容器的单位面积电容。
17.权利要求16的半导体器件，其中：
第一电容器的至少一个介质层包括不同于第二电容器的至少一个介质层的材料。
18.权利要求17的半导体器件，其中：
第一数目介质层包括第一介质材料和第二介质材料；
第二数目介质层包括第一介质材料；
第一介质材料包括氮化硅；
第二介质材料包括有效介电常数大于大约8的材料；且
电极材料层包括氮化钽。
19.权利要求18的半导体器件，其中：
第二介质材料包括：
第一氧化铪层；
第一氧化铪层上的氧化钽层；以及
氧化钽层上的第二氧化铪层。
20.一种制作半导体器件的方法，包括：
提供其上形成有图形化互连层的半导体衬底，此图形化互连层的多个部分确定第一电容器的底部电极和第二电容器的底部电极；
在图形化互连层上淀积第一介质材料；
对第一介质材料进行图形化，以便形成暴露部分图形化互连层的窗口；
在第一介质材料上和窗口内淀积第一电极材料，使第一电极材料接触到图形化互连层部分；
在第一电极材料上淀积第二介质材料；
在第二介质材料上淀积第二电极材料；
对第二电极材料进行图形化，以便形成第一电容器的顶部电极；以及
对第一电极材料进行图形化，以便形成第二电容器的顶部电极以及第一电容器的底部电极。
21.权利要求20的方法，其中：
对第一电极材料的图形化还包括形成电阻器。
22.权利要求20的方法，其中：
第一介质材料包括等离子体增强的氮化物。
23.权利要求20的方法，还包括：
形成对第一电容器各顶部电极和底部电极的电接触；以及
形成对第二电容器各顶部电极和底部电极的电接触，
其中：
形成电接触包括：
彼此基本上同时形成对第一电容器各顶部电极和底部电极的各个电接触以及对第二电容器各顶部电极和底部电极的各个电接触。
24.权利要求23的方法，还包括：
形成耦合到第一电容器顶部电极但不耦合到第一电容器底部电极的电接触；以及
形成至少耦合到第二电容器顶部电极的电接触。
25.权利要求20的方法，其中：
第一电极材料包括氮化钽；且
第二介质材料包括有效介电常数大于大约8的材料。
26.权利要求25的方法，其中：
第二介质材料包括：
第一氧化铪层；
第一氧化铪层上的氧化钽层；以及
氧化钽层上的第二氧化铪层。
27.权利要求20的方法，其中：
对第一电极材料的图形化包括确定电阻器；且
此方法还包括：
形成到电阻器的电接触。
28.一种制作半导体器件的方法，该方法包括：
提供其上形成有图形化互连层的半导体衬底；
在图形化互连层上淀积第一介质材料；
对第一介质材料进行图形化，以便在第一介质材料中形成第一窗口和第二窗口；
在第一介质材料上以及第一和第二窗口内淀积第一电极材料；
在第一电极材料上淀积第二介质材料；
在第二介质材料上淀积第二电极材料；
在第二电极材料上淀积第三介质材料；
在第三介质材料上淀积第三电极材料；
对第三电极材料进行图形化，以便形成第一电容器的顶部电极；
对第三介质材料和第二电极材料进行图形化，以便形成第一电容器的中间电极和第二电容器的顶部电极；以及
对第二介质材料和第一电极材料进行图形化，以便形成第一电容器的底部电极和第二电容器的底部电极。
29.权利要求28的方法，还包括：
形成对第一电容器各顶部电极、中间电极、以及底部电极的电接触；以及
形成对第二电容器各顶部电极和底部电极的电接触。
30.权利要求29的方法，其中：
形成电接触包括：
彼此基本上同时形成对第一电容器各顶部电极和中间电极的各个电接触以及对第二电容器各顶部电极和底部电极的各个电接触。
31.权利要求28的方法，其中：
第一介质材料包括等离子体增强的氮化物；且
第二介质材料包括位于二个氧化铪层之间的氧化钽层。
32.权利要求28的方法，其中：
第一电极材料、第二电极材料、以及第三电极材料包括氮化钽；且
图形化互连层包括镶嵌铜。
33.权利要求28的方法，其中：
对第一电极材料的图形化包括确定电阻器；且
此方法还包括：
形成到电阻器的电接触。
34.一种制作半导体器件的方法，该方法包括：
提供其上形成有图形化互连层的半导体衬底；
在图形化互连层上淀积第一介质材料；
在第一介质材料上淀积第一电极材料；
在第一电极材料上淀积第二介质材料；
在第二介质材料上淀积第二电极材料；
对第二电极材料进行图形化，以便形成第一电容器的顶部电极；以及
对第一电极材料进行图形化，以便形成第二电容器的电极和第一电容器的电极，
其中：
图形化的互连层构成第二电容器的底部电极，且不存在于第一电容器中。
35.权利要求34的方法，其中，对第一电极材料进行图形化的步骤包括对第一电极材料进行图形化以便形成第二电容器的顶部电极。
36.权利要求34的方法，还包括：
在淀积第一介质材料之后，对第一介质材料进行图形化以便形成暴露部分图形化互连层的窗口，
其中：
淀积第一电极材料包括在窗口中淀积部分第一电极材料，
使部分第一电极材料与部分图形化互连层相接触。
37.权利要求34的方法，其中，对第二电极材料进行图形化的步骤包括对第二电极材料进行图形化以便形成第一电容器的顶部电极和第二电容器的顶部电极。
CNB2005800075543A 2004-03-10 2005-02-10 半导体器件的制作方法及其制作的半导体器件 Expired - Fee Related CN100487896C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/799,554 US6919244B1 (en) 2004-03-10 2004-03-10 Method of making a semiconductor device, and semiconductor device made thereby
US10/799,554 2004-03-10

Publications (2)

Publication Number Publication Date
CN1930685A true CN1930685A (zh) 2007-03-14
CN100487896C CN100487896C (zh) 2009-05-13

Family

ID=34740180

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800075543A Expired - Fee Related CN100487896C (zh) 2004-03-10 2005-02-10 半导体器件的制作方法及其制作的半导体器件

Country Status (6)

Country Link
US (2) US6919244B1 (zh)
EP (2) EP2528086A3 (zh)
JP (1) JP4891224B2 (zh)
KR (1) KR101102785B1 (zh)
CN (1) CN100487896C (zh)
WO (1) WO2005091795A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226044A (zh) * 2014-05-29 2016-01-06 联华电子股份有限公司 集成电路及形成集成电路的方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10260352A1 (de) * 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法
JP4707330B2 (ja) * 2004-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20050255664A1 (en) * 2004-05-12 2005-11-17 Ching-Hung Kao Method of forming a metal-insulator-metal capacitor
KR100685616B1 (ko) * 2004-05-20 2007-02-22 매그나칩 반도체 유한회사 반도체 장치의 제조방법
US7144784B2 (en) * 2004-07-29 2006-12-05 Freescale Semiconductor, Inc. Method of forming a semiconductor device and structure thereof
KR100703965B1 (ko) * 2004-12-31 2007-04-05 삼성전자주식회사 유전체막 장벽층을 구비한 반도체 소자 커패시터의 형성방법 및 이에 의해 제조된 반도체 소자의 커패시터
KR100678638B1 (ko) * 2005-11-08 2007-02-05 삼성전자주식회사 반도체 소자의 제조 방법
JP2007311539A (ja) * 2006-05-18 2007-11-29 Nec Electronics Corp 半導体装置
KR100764741B1 (ko) * 2006-06-08 2007-10-08 삼성전자주식회사 반도체 장치 및 그 형성 방법
WO2008010028A1 (en) * 2006-06-15 2008-01-24 Freescale Semiconductor, Inc. Mim capacitor integration
US7755164B1 (en) * 2006-06-21 2010-07-13 Amkor Technology, Inc. Capacitor and resistor having anodic metal and anodic metal oxide structure
JP2008112956A (ja) * 2006-08-03 2008-05-15 Sony Corp キャパシタおよびその製造方法、ならびに、半導体デバイスおよび液晶表示装置
US8124490B2 (en) * 2006-12-21 2012-02-28 Stats Chippac, Ltd. Semiconductor device and method of forming passive devices
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
JP2008211115A (ja) * 2007-02-28 2008-09-11 Ricoh Co Ltd 半導体装置
US7935570B2 (en) * 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US7951663B2 (en) * 2009-05-26 2011-05-31 Stats Chippac, Ltd. Semiconductor device and method of forming IPD structure using smooth conductive layer and bottom-side conductive layer
US8445353B1 (en) * 2009-09-29 2013-05-21 National Semiconductor Corporation Method for integrating MIM capacitor and thin film resistor in modular two layer metal process and corresponding device
US8349116B1 (en) * 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8980708B2 (en) * 2013-02-19 2015-03-17 Qualcomm Incorporated Complementary back end of line (BEOL) capacitor
US9041148B2 (en) * 2013-06-13 2015-05-26 Qualcomm Incorporated Metal-insulator-metal capacitor structures
JP6149578B2 (ja) * 2013-07-30 2017-06-21 富士通セミコンダクター株式会社 電子デバイスの製造方法
US10515949B2 (en) * 2013-10-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and manufacturing method thereof
US9219110B2 (en) 2014-04-10 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9368392B2 (en) 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9425061B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer cap layer to improve MIM structure performance
CN105304615B (zh) * 2014-06-05 2018-03-23 联华电子股份有限公司 半导体结构
US10115719B2 (en) * 2014-10-30 2018-10-30 GlobalFoundries, Inc. Integrated circuits with resistor structures formed from MIM capacitor material and methods for fabricating same
TWI622176B (zh) * 2015-12-04 2018-04-21 力晶科技股份有限公司 Ｍｉｍ電容之結構及其製造方法
US10658455B2 (en) 2017-09-28 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal insulator metal capacitor structure having high capacitance
DE102018107387B4 (de) 2017-09-28 2022-08-25 Taiwan Semiconductor Manufacturing Co. Ltd. Metall-isolator-metall-kondensatorstruktur mit hoher kapazität und verfahren zu deren herstellung
US10879172B2 (en) * 2018-08-14 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US12040268B2 (en) * 2022-06-01 2024-07-16 Qualcomm Incorporated Thin film resistor (TFR) device structure for high performance radio frequency (RF) filter design

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW367621B (en) 1995-02-27 1999-08-21 Nxp Bv Electronic component comprising a thin-film structure with passive elements
US5708559A (en) 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US5926359A (en) 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
JP3199004B2 (ja) * 1997-11-10 2001-08-13 日本電気株式会社 半導体装置およびその製造方法
US6146939A (en) * 1998-09-18 2000-11-14 Tritech Microelectronics, Ltd. Metal-polycrystalline silicon-N-well multiple layered capacitor
EP1057217A1 (de) * 1998-12-16 2000-12-06 Infineon Technologies AG Integrierte schaltung mit kapazitiven elementen
US6200629B1 (en) * 1999-01-12 2001-03-13 United Microelectronics Corp. Method of manufacturing multi-layer metal capacitor
US6180976B1 (en) 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
KR100280288B1 (ko) 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
JP3180796B2 (ja) 1999-02-25 2001-06-25 日本電気株式会社 半導体装置の製造方法
JP2000307219A (ja) * 1999-04-23 2000-11-02 Denso Corp 配線基板およびその製造方法
US6117747A (en) 1999-11-22 2000-09-12 Chartered Semiconductor Manufacturing Ltd. Integration of MOM capacitor into dual damascene process
JP2001196559A (ja) * 2000-01-13 2001-07-19 Seiko Epson Corp 半導体装置及びその製造方法
JP3505465B2 (ja) * 2000-03-28 2004-03-08 株式会社東芝 半導体装置及びその製造方法
US6466427B1 (en) * 2000-05-31 2002-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic capacitor structure compatible with copper containing microelectronic conductor layer processing
JP4030257B2 (ja) 2000-08-14 2008-01-09 株式会社ルネサステクノロジ 半導体集積回路装置
US6500724B1 (en) * 2000-08-21 2002-12-31 Motorola, Inc. Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
US6838717B1 (en) * 2000-08-31 2005-01-04 Agere Systems Inc. Stacked structure for parallel capacitors and method of fabrication
US6365480B1 (en) * 2000-11-27 2002-04-02 Analog Devices, Inc. IC resistor and capacitor fabrication method
WO2002075780A2 (en) * 2001-03-21 2002-09-26 Koninklijke Philips Electronics N.V. Electronic device having dielectric material of high dielectric constant
KR100446293B1 (ko) * 2002-01-07 2004-09-01 삼성전자주식회사 저항체를 포함하는 반도체 소자 제조 방법
KR100480603B1 (ko) * 2002-07-19 2005-04-06 삼성전자주식회사 일정한 커패시턴스를 갖는 금속-절연체-금속 커패시터를 포함하는 반도체 소자
US6902981B2 (en) * 2002-10-10 2005-06-07 Chartered Semiconductor Manufacturing Ltd Structure and process for a capacitor and other devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226044A (zh) * 2014-05-29 2016-01-06 联华电子股份有限公司 集成电路及形成集成电路的方法

Also Published As

Publication number Publication date
EP1723673B1 (en) 2013-09-04
US20050272216A1 (en) 2005-12-08
EP2528086A3 (en) 2013-04-24
EP2528086A2 (en) 2012-11-28
KR20070012361A (ko) 2007-01-25
WO2005091795A2 (en) 2005-10-06
EP1723673A4 (en) 2010-06-16
JP4891224B2 (ja) 2012-03-07
JP2007528604A (ja) 2007-10-11
EP1723673A2 (en) 2006-11-22
US6919244B1 (en) 2005-07-19
US7306986B2 (en) 2007-12-11
KR101102785B1 (ko) 2012-01-05
WO2005091795A3 (en) 2005-12-15
CN100487896C (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
CN1930685A (zh) 半导体器件的制作方法及其制作的半导体器件
CN2796102Y (zh) 金属/绝缘体/金属电容结构的半导体装置
CN1222043C (zh) 平板显示器及其制造方法
CN1139122C (zh) 半导体器件及其制造方法
CN2793923Y (zh) 半导体元件
CN1598981A (zh) 具有至少3层高－k介电层的模拟电容器和制造它的方法
CN1601735A (zh) 半导体器件及其制造方法
CN1851921A (zh) 半导体器件
CN1499633A (zh) 半导体器件及其制造方法
CN1750251A (zh) 半导体装置的设计方法及半导体装置
CN101030479A (zh) 层叠电容器及其制造方法
CN1897296A (zh) 有机电致发光器件及其制造方法
CN1173403C (zh) 半导体装置及其制造方法
CN1300850C (zh) 半导体器件及其制造方法
CN100343975C (zh) 半导体装置的制造方法
CN1155092C (zh) 半导体装置及其制造方法
CN1507055A (zh) 集成电路电容器
CN1945825A (zh) 半导体器件及其制作方法
CN1269216C (zh) 半导体存储器件及其制造方法
CN1092840C (zh) 制造半导体器件的方法
CN100338817C (zh) 具有微带线结构的衬底及其制作方法和具有微带线结构的半导体器件
CN1314102C (zh) 半导体装置及其制造方法
CN1779965A (zh) 金属内连线结构及其制造方法
CN1763954A (zh) 半导体器件
CN1503329A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090513

Termination date: 20200210

CF01 Termination of patent right due to non-payment of annual fee