CN1300850C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1300850C
CN1300850C CNB2004100315366A CN200410031536A CN1300850C CN 1300850 C CN1300850 C CN 1300850C CN B2004100315366 A CNB2004100315366 A CN B2004100315366A CN 200410031536 A CN200410031536 A CN 200410031536A CN 1300850 C CN1300850 C CN 1300850C
Authority
CN
China
Prior art keywords
film
wiring
interlayer dielectric
semiconductor device
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100315366A
Other languages
English (en)
Other versions
CN1542968A (zh
Inventor
江头恭子
桥本伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1542968A publication Critical patent/CN1542968A/zh
Application granted granted Critical
Publication of CN1300850C publication Critical patent/CN1300850C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44B—BUTTONS, PINS, BUCKLES, SLIDE FASTENERS, OR THE LIKE
    • A44B11/00—Buckles; Similar fasteners for interconnecting straps or the like, e.g. for safety belts
    • A44B11/005—Buckles combined with other articles, e.g. with receptacles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法，能够用较少的工序形成MIM型电容元件，同时提供一种具有电阻值的偏差或者寄生电阻较少的电阻体。半导体器件，包括：在形成在衬底上的绝缘膜(2)上按从下往上的顺序叠层起来的阻挡金属膜(6)及由AlCu膜(8)及TiN膜(9)形成的布线(10b、10c)，以及包括由阻挡金属膜(6)形成的电容器下方电极、由形成在电容器下方电极上的SiO2膜(7)形成的电容器绝缘膜、由形成在SiO2膜(7)上的AlCu膜(8)及TiN膜(9)形成的电容器上方电极的电容元件(10a)。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，特别涉及具有用在MIM(Metal-Insulator-Metal)型电容元件及模拟电路等上的电阻体的半导体器件及其制造方法。
背景技术
在含有模拟系电路的半导体集成电路装置中，一般情况都装载有在电容器上方电极和电容器下方电极之间具有电容器绝缘膜的MIM型电容元件或者为被动元件的电阻体。
图9为显示用在模拟电路中的现有MIM型电容元件的结构的剖面图。
如图9所示，在半导体衬底100上形成有由第1导电膜101形成的电容器下方电极101a及由第1导电膜101形成的第1布线101b。依次形成有在为覆盖电容器下方电极101a及第1布线101b而形成的层间绝缘膜102上有开口、且为覆盖与电容器下方电极101a的上面连通的开口面积较大的开口部102a的至少底面及侧面的电容器绝缘膜103及由第2导电膜104形成的电容器上方电极104a。而且，还形成有在为覆盖电容器下方电极101a及第1布线101b而形成的层间绝缘膜102及该层间绝缘膜102上的电容器绝缘膜103上有开口、且为将与第1布线101b的上面连通的接触孔102b埋好而由第2导电膜104形成的接触(contact)102c及由第2导电膜104形成的第2布线104b。需提一下，由第1布线101b和通过接触孔102b与第1布线101b连接的第2布线104b构成的结构为普通的接触结构。
图10为显示结构与所述图9所示的不同的MIM型电容元件的结构的示意图，示出了一般的MIM型电容元件的剖面结构，该一般的MIM型电容元件采用通过平坦化而形成的W柱塞(W plug)作为半导体集成电路上的接触。特别是，图10所示的结构在拥有微细元件图案的高密度半导体器件中适用。
如图10所示，在半导体衬底200上形成有第1布线201，在作为电容器下方电极的第1布线201上从下依次形成电容器绝缘膜202及电容器上方电极203。形成有在为覆盖电容器上方电极203及第1布线201而形成的层间绝缘膜204上有开口、且用W膜将与电容器上方电极203的上面连通的接触孔埋好而形成的接触205a。在层间绝缘膜204及接触205a上形成有通过接触205a与电容器上方电极203连接的、由第2导电膜206形成的第2布线206a。形成有在第1布线201上的层间绝缘膜204上开口、且用W膜将与第1布线201的上面连通的接触孔埋好而构成的接触205b。需提一下，由第1布线201和通过接触孔205b与第1布线201连接的第2布线206b构成的结构为普通的双层布线结构。
图11为显示通常用在一般的半导体集成电路中的模拟电路中的电阻体的剖面图。
如图11所示，在Si衬底300上形成有用以隔离元件的绝缘膜301，在该绝缘膜301上形成有含高浓度杂质的多晶硅电阻体302。形成有在为覆盖多晶硅电阻体302而形成的层间绝缘膜303上有开口、且用W膜将与多晶硅电阻体302的上面连通的接触孔埋好而形成的接触304。在层间绝缘膜303上形成有通过接触304与多晶硅电阻体302连接的第2布线305(以上，例如参考专利文献1～3)。
专利文献1特开昭62-42553
专利文献2特开平01-223757
专利文献3特开2001-203329
为形成上述图9所示的MIM型电容元件，进行以下工序即可。形成由构成半导体集成电路的上层的第1导电膜101形成的电容器下方电极101a及由第1导电膜101形成的第1布线101b的工序；形成由构成半导体集成电路的上层的第2导电膜104形成的电容器上方电极104a及由第2导电膜104形成的第2布线104b的工序；再加上形成为在层间绝缘膜102上形成电容元件而开的开口部102a的工序，和沉积电容器绝缘膜103的工序。在这种情况下，由所述图9可知，由第1布线101b上的第2导电膜104形成的接触102c及由第2导电膜104形成的第1布线104b，是在开口部102a及层间绝缘膜102上沉积电容器绝缘膜103以后，再形成接触孔102b。接着，在接触孔102b及电容器绝缘膜103上沉积第2布线层104以后，再将该第2布线层104图案化，而在第1布线101b上介以接触102c形成第2布线104b。
正因为如此，若在含有接触孔102b的元件图案被微细化的情况下，进行通过用W膜埋好接触孔102b并将其平坦化而形成接触102c的工序，一是，开口面积较大的开口部102a中不能埋入充分多的W膜，二是，若为对埋入到接触孔102b的W膜平坦化而进行CMP(化学机械研磨)法或者回蚀法(etch back method)，开口面积较大的开口部102a中便不能埋入充分多的W膜。
因此，近年来的平坦化工序，一般都是在形成结构如图10所示的MIM型电容元件时使用。然而，为形成这样的结构的MIM型电容元件，有必要进行的是，沉积电容器绝缘膜202的工序、沉积构成电容器上方电极203的金属层的工序及将该金属层图案化而形成电容器上方电极203的工序。而且，因为在将电容器绝缘膜202及电容器上方电极203图案化以后，将作为电容器下方电极的第1布线201图案化了，故若考虑如电容器上方电极203的膜厚那么大的台阶，将作为电容器下方电极的第1布线201图案化时所用的抗蚀膜的膜厚便受限制。而且，因为层间绝缘膜204中的电容器上方电极203的上侧部分的膜厚和层间绝缘膜204中的第1布线201上侧部分的膜厚不同，形成在第1布线201上的接触205b和第2布线206b的接触电阻的可靠性会恶化。
还有，因为图11所示的电阻，是由例如在形成栅电极的工序中所用的多晶硅膜形成的，所以电阻值会在为构成模拟电路所必要的值以上，同时电阻值的偏差也大。因此，在电阻和电路直接连接的构造或者多层布线构造的器件中，因为在不得不使从电路到电阻的布线长度长一些的情况下寄生电阻变大，所以寄生电阻对电阻值的影响就成了问题。
发明内容
本发明正是为解决上述问题而开发研究出来的，其目的在于：在拥有微细元件的高集成半导体器件中，提供一种包括能够用较少的工序形成的MIM型电容元件和电阻值的偏差或者寄生电阻较少的电阻体的半导体器件及其制造方法。
为达到上述目的，本发明的第一种半导体器件，包括：层间绝缘膜；
布线，其由在形成在所述层间绝缘膜上按从下往上的顺序叠层起来的第1导电膜及第2导电膜形成；以及电容元件，其在所述层间绝缘膜上形成，包括：由所述第1导电膜形成的电容器下方电极、形成在所述电容器下方电极上的电容器绝缘膜、以及形成在所述电容器绝缘膜上由所述第2导电膜形成的电容器上方电极。所述电容器下方电极、所述电容器绝缘膜以及所述电容器上方电极相互分别具有相同的图案形状；在所述电容器下方电极下面的所述层间绝缘膜中形成与所述电容器下方电极连接的下方接触。
根据本发明的第一种半导体器件，因为构成电容元件的电容器上方电极，是利用构成布线的第2导电膜形成的，所以不必象以往那样，用与构成布线的膜不同的新膜来形成电容器上方电极。因此，在拥有微细元件的高集成半导体器件中，能够减少相当于电容器上方电极的膜厚那么大的台阶，并能用较少的工序形成电容元件。
本发明的第二种半导体器件，包括：布线，其由在形成在衬底上的绝缘膜上按从下往上的顺序叠层起来的第1导电膜及第2导电膜形成；电容元件，其包括由第1导电膜形成的电容器下方电极、形成在电容器下方电极上的电容器绝缘膜、以及形成在电容器绝缘膜上由第2导电膜形成的电容器上方电极；以及中继电极，其由第1导电膜及第2导电膜形成，并通过第1导电膜与电容器下方电极连接，进行电中继。
根据本发明的第二种半导体器件，因为构成电容元件的电容器上方电极，是利用构成布线的第2导电膜形成的，所以不必象以往那样，用与构成布线的膜不同的新膜来形成电容器上方电极。因此，在拥有微细元件的高集成半导体器件中，能够减少相当于电容器上方电极的膜厚那么大的台阶，并能用较少的工序形成电容元件。而且，利用构成电容器下方电极的第1导电膜作为电容器下方电极所用的布线以后，与以往例那样分别形成布线和接触而与电容器下方电极连接的方法相比，可使布线的长度短一些，并可抑制寄生电阻。
本发明的第三种半导体器件，其包括：布线，其由在形成在衬底上的绝缘膜上按从下往上的顺序叠层起来的第1导电膜及第2导电膜形成；及电阻体，其由形成在绝缘膜上的第1导电膜形成。
根据本发明的第三种半导体器件，因为电阻体是利用构成布线的第1导电膜形成的，所以和现有的电阻体相比，可使电阻值的值小一些，并且，在将电阻串联在集成电路的内部布线上的情况下，也可避免发生作为朝向内部的布线的寄生电阻而对集成电路的特性造成不良影响这样的情况。
本发明的第四种半导体器件，包括：布线，其由在形成在衬底上的绝缘膜上按从下往上的顺序叠层起来的第1导电膜及第2导电膜形成；电容元件，其包括由第1导电膜形成的电容器下方电极、形成在电容器下方电极上的电容器绝缘膜、以及形成在电容器绝缘膜上由第2导电膜形成的电容器上方电极；以及电阻体，其由形成在绝缘膜上的第1导电膜形成。
根据本发明的第四种半导体器件，因为构成电容元件的电容器上方电极，是利用构成布线的第2导电膜形成的，所以不必象以往那样，用与构成布线的膜不同的新膜来形成电容器上方电极。因此，在拥有微细元件的高集成半导体器件中，能够减少相当于电容器上方电极的膜厚那么大的台阶，并能用较少的工序形成电容元件。而且，利用构成电容器下方电极的第1导电膜作为电容器下方电极所用的布线以后，与以往例那样分别形成布线和接触而与电容器下方电极连接的方法相比，可使布线的长度短一些，并可抑制寄生电阻。而且，因为电阻体是利用构成布线的第1导电膜形成的，所以和现有的电阻体相比，可使电阻值的值小一些，并且，在将电阻串联在集成电路的内部布线上的情况下，也可避免发生作为朝向内部的布线的寄生电阻而对集成电路的特性造成不良影响这样的情况。
在本发明的半导体器件中，在第1导电膜由金属氮化物形成的情况下，能够得到所希望的表面电阻。
在本发明的半导体器件中，第2导电膜的材料为布线的主要材料即铝合金。
本发明的第一种半导体器件的制造方法，包括：形成埋入到层间绝缘膜中的下方接触的工序；由利用掩模图案的蚀刻，在所述层间绝缘膜以及所述下方接触上形成由第1导电膜、电容器绝缘膜以及第2导电膜构成的电容元件的工序；和由利用掩模图案的蚀刻，在所述层间绝缘膜上形成由所述第1导电膜以及所述第2导电膜构成的布线的工序。所述电容器下方电极被形成为与所述下方接触的上端连接。
根据本发明的第一种半导体器件的制造方法，因为构成电容元件的电容器上方电极，是利用构成布线的第2导电膜形成的，所以不必象以往那样，用与构成布线的膜不同的新膜来形成电容器上方电极。因此，在拥有微细元件的高集成半导体器件中，能够减少相当于电容器上方电极的膜厚那么大的台阶，并能用较少的工序形成电容元件。
本发明的第二种半导体器件的制造方法，包括：形成埋入到层间绝缘膜中的下方接触的工序；在所述层间绝缘膜以及所述下方接触上由下至上沉积第1导电膜和电容器绝缘膜的工序；对所述电容器绝缘膜有选择地进行蚀刻，而让所述电容器绝缘膜残留在所述下方接触之上的形成电容元件的第1区域上的工序；在所述第1导电膜上沉积为覆盖所述电容器绝缘膜的第2导电膜的工序；以及通过对所述第1导电膜及所述第2导电膜有选择地进行蚀刻，在与所述第1区域不同的第2区域形成由所述第1导电膜及所述第2导电膜构成的布线，并通过对所述第1导电膜、所述残留的电容器绝缘膜及所述第2导电膜有选择地进行蚀刻，在所述第1区域形成电容元件的工序，所述电容元件包括由所述第1导电膜构成的电容器下方电极、所述电容器绝缘膜及由所述第2导电膜构成的电容器上方电极。
根据本发明的第二种半导体器件的制造方法，因为构成电容元件的电容器上方电极，是利用构成布线的第2导电膜形成的，所以不必象以往那样，用与构成布线的膜不同的新膜来形成电容器上方电极。因此，在拥有微细元件的高集成半导体器件中，能够减少相当于电容器上方电极的膜厚那么大的台阶，并能用较少的工序形成电容元件。而且，利用构成电容器下方电极的第1导电膜作为电容器下方电极所用的布线以后，与以往例那样分别形成布线和接触而与电容器下方电极连接的方法相比，可使布线的长度短一些，并可抑制寄生电阻。
本发明的第三种半导体器件的制造方法，包括：在形成在衬底上的第1绝缘膜上依次沉积第1导电膜和第2绝缘膜的工序；对第2绝缘膜有选择地进行蚀刻而让第2绝缘膜残留在形成电阻体的第5区域的工序；在第1导电膜上形成为覆盖第2绝缘膜的第2导电膜的工序；以及用第2绝缘膜作为屏蔽的一部分而对第1导电膜及第2导电膜有选择地进行蚀刻，而在与第5区域不同的第6区域形成由第1导电膜及第2导电膜形成的布线，并在第5区域形成由第1导电膜形成的电阻体的工序。
根据本发明的第三种半导体器件的制造方法，因为电阻体是利用构成布线的第1导电膜形成的，所以和现有的电阻体相比，可使电阻值的值小一些，并且，在将电阻串联在集成电路的内部布线上的情况下，也可避免发生作为朝向内部的布线的寄生电阻而对集成电路的特性造成不良影响这样的情况。而且，因为第2绝缘膜成为蚀刻时的屏蔽的一部分，所以能够得到所希望的电阻体。
在本发明的半导体器件的制造方法中，在第1导电由金属氮化物形成的情况下，能够得到所希望的表面电阻。
在本发明的半导体器件的制造方法中，第2导电膜的材料为布线的主要材料即铝合金。
附图说明
图1为本发明的第一个实施例所涉及的半导体器件的剖面图。
图2为本发明的第二个实施例所涉及的半导体器件的剖面图。
图3为本发明的第三个实施例所涉及的半导体器件的剖面图。
图4为本发明的第四个实施例所涉及的半导体器件的剖面图。
图5(a)～图5(c)为显示本发明的第五个实施例所涉及的半导体器件的制造工序的剖面图。
图6(a)～图6(c)为显示本发明的第五个实施例所涉及的半导体器件的制造工序的剖面图。
图7(a)～图7(c)为显示本发明的第六个实施例所涉及的半导体器件的制造工序的剖面图。
图8(a)～图8(b)为显示本发明的第六个实施例所涉及的半导体器件的制造工序的剖面图。
图9为显示现有的MIM型电容元件的剖面图。
图10为显示现有的MIM型电容元件的剖面图。
图11为显示现有的模拟电路用电阻体的剖面图。
符号说明
1、30、41、51、71-衬底；2、21、31、42、52、72-绝缘膜；3a和3b、32、43、53、73-第1布线；4、33、44、54、74-第1层间绝缘膜；6、22、35、56、76-阻挡金属膜(第1导电膜)；7、23、57、77-SiO2膜(电容器绝缘膜)；8、24、36、59、79-AlCu膜(第2导电膜)；9、25、37、60、80-TiN膜；10a、26a、46a、62a、82a-电容元件；10b、10c、26c、46d、62b、82d-第2布线；11、38、47、63、83-第2层间绝缘膜；5a、5b、5c、12a、12b、28a、28b、34、48a、48b、48c、55a、55b、64a、64b、75、84a、84b、84c-接触；13a、13b、29a、29b、39、49a、49b、49c、65a、65b、85a、85b、85c-第3布线；22a、82b-电容器下方电极用布线；26b、46c、82c-中继电极；27-层间绝缘膜；35a-电阻体；35b、35c、46f、46g、82e、82g-电阻用电极；58、61、78、81-抗蚀图案。
具体实施方式
下面，参考附图，说明本发明的每一个实施例。
(第一个实施例)
图1为本发明的第一个实施例所涉及的半导体器件的剖面图，示出了MIM型电容元件和一般的布线部分。
如图1所示，在形成在半导体衬底1上的绝缘膜2上形成由相同的膜层构成的第1布线3a及3b。形成有为覆盖该第1布线3a及3b而表面被平坦化了的第1层间绝缘膜4，在该第1层间绝缘膜4上形成有埋入了W膜而形成的接触5a、5b及5c。在第1层间绝缘膜4及接触5a上，形成有包括：由阻挡金属膜6(第1导电膜)形成的电容器下方电极、由SiO2膜7形成的电容器绝缘膜、以及依次叠层AlCu膜8(第2导电膜)及TiN膜9而形成的电容器上方电极的MIM型电容元件10a。
在第1层间绝缘膜4上，形成通过依次叠层阻挡金属膜6、AlCu膜8及TiN膜9而形成的对电气做贡献的第2布线10b及10c。需提一下，接触5a将第1布线3a和MIM型电容元件10a连接起来；接触5b将第1布线3a和第2布线10b连接起来；接触5c将第1布线3b和第2布线10c连接起来。
形成有为将MIM型电容元件10a、第2布线10b及10c覆盖起来而表面被平坦化了的第2层间绝缘膜11，在该第2层间绝缘膜11上形成埋入了W膜而形成的接触12a及12b。在第2层间绝缘膜11上形成通过接触12a与MIM型电容元件10a连接的第3布线13a。还在第2层间绝缘膜11上形成通过接触12b与第2布线10b连接的第3布线13b。
如上所述，根据本实施例，因为MIM型电容元件10a的电容器上方电极，是利用在芯片内部的集成电路中由第2层间绝缘膜11覆盖的层内所用的布线层而形成的，故就不必象图10所示的现有例一样，用与构成布线的膜的不同的新膜形成电容器上方电极。因此，在拥有微细元件的高集成半导体器件中，能够减少相当于电容器上方电极的膜厚那么大的台阶，同时可用较少的工序形成MIM型电容元件。
(第二个实施例)
图2为本发明的第二个实施例所涉及的半导体器件的剖面图。示出了MIM型电容元件及其附近的一般的布线部分。需提一下，在图2中，省略了对图1所示那样的半导体衬底、形成在该半导体衬底上的绝缘膜及形成在该绝缘膜上的第1布线。
如图2所示，形成有为覆盖形成在绝缘膜上的布线(未示)而表面被平坦化了的第1层间绝缘膜21。在该第1层间绝缘膜21上形成有包括由阻挡金属膜22(第1导电膜)形成的电容器下方电极、由SiO2膜23形成的电容器绝缘膜、以及依次叠层AlCu膜24(第2导电膜)及TiN膜25而形成的电容器上方电极的MIM型电容元件26a；在第1层间绝缘膜21上形成有通过依次叠层阻挡金属膜22、AlCu膜24及TiN膜25而形成、电气上起中继作用的中继电极26b；在第1层间绝缘膜21上形成有依次叠层阻挡金属膜22、AlCu膜24及TiN膜25而形成的对电特性做贡献的第2布线26c。
如图2所示，作为MIM型电容元件26a的电容器下方电极的阻挡金属膜22、与作为叠层中继电极26b的下层的阻挡金属膜22是连着的。需提一下，称MIM型电容元件26a和中继电极26b之间的那一部分阻挡金属膜22为电容器下方电极用布线22a。
在第1层间绝缘膜21上，形成为覆盖MIM型电容元件26a、中继电极26b、第2布线26c及电容器下方电极用布线22a而表面被平坦化了的第2层间绝缘膜27。在该第2层间绝缘膜27上形成有与MIM型电容元件26a连接且由W膜形成的接触28a、和与中继电极26b连接且由W膜形成的接触28b。在第2层间绝缘膜27上形成有由相同的导电膜形成的第3布线29a及第3布线29b。第3布线29a通过接触28a与MIM型电容元件26a连接，第3布线29b通过接触28b与中继电极26b连接。
这样一来，构成MIM型电容元件26a的电容器下方电极及电容器上方电极，就和第一个实施例一样，是利用在芯片内部的集成电路中由第2层间绝缘膜27覆盖的层内所用的布线层而形成的，故不需要用和构成布线的膜的不同的新膜形成电容器上方电极。而且，在第一个实施例中，给MIM型电容元件的电容器上方电极的电压从第3布线供来，同时给电容器下方电极的电压从第1布线供来。而在本实施例中，给MIM型电容元件26a的电容器上方电极及电容器下方电极的电压都可以从由第3导电膜29形成的第3布线29a及29b施来。需提一下，与本实施例相比，就MIM型电容元件和电压施加布线层所占的面积而言，第一个实施例是有利的。
另外，在本实施例的半导体器件的结构中，若设阻挡金属膜22为由TiN和Ti构成的叠层结构，且每一层的膜厚都相等为20nm，则阻挡金属膜22的表面电阻(sheet resistance)就成为30Ω/□，所以阻挡金属膜22具有用于电容器下方电极用布线22a而充分低的电阻。
如上所述，根据本实施例，以构成电容器下方电极及电容器下方电极用布线22a的阻挡金属膜22作为电容器下方电极用布线22a用的这一做法，与现有例(图10)那样分别形成布线和接触并连接在电容器下方电极上的方法相比，既可使布线的长度短一些，又可抑制寄生电阻。而且，和第一个实施例一样，在拥有微细元件的高集成半导体器件中，既可减小相当于电容器上方电极的膜厚的台阶，又可用较少的工序形成MIM型电容元件。
(第三个实施例)
图3为本发明的第三个实施例所涉及的半导体器件的剖面图，示出了电阻部分。
如图3所示，在形成在半导体衬底30上的绝缘膜31上形成第1布线32。在绝缘膜31上形成为覆盖该第1布线32而表面被平坦化了的第1层间绝缘膜33，在该第1层间绝缘膜33上形成埋入了W膜而形成的接触34。
在第1层间绝缘膜33及接触34上，形成有由阻挡金属膜35(第1导电膜)形成的电阻体35a；在电阻体35a的左右两端部，形成通过依次叠层阻挡金属膜35、AlCu膜36(第2导电膜)及TiN膜37而形成的电阻用电极35b及35c。需提一下，由电阻体35a、电阻用电极35b及35c构成电阻元件。在第1层间绝缘膜33上，形成为覆盖电阻体35a、电阻用电极35b及35c而表面被平坦化了的第2层间绝缘膜38。在第2层间绝缘膜38上形成埋入了W膜的接触38a。在第2层间绝缘膜38上形成第3布线39。
电阻用电极35b及35c，是利用在芯片内部的集成电路中由第2层间绝缘膜38覆盖的层内所用的布线层而形成的，能够在形成布线的同时形成它们。另外，电阻体35，是利用构成被第2层间绝缘膜38覆盖的层内所用的布线层的阻挡金属膜35而形成的。接触34将第1布线32和电阻用电极35b电连接起来；接触38a将第3布线39和电阻用电极35c电连接起来。
在本实施例的半导体器件的结构中，若设阻挡金属膜35为由TiN和Ti构成的叠层结构，且每一个层的膜厚都相等为20nm，则由阻挡金属膜35构成的电阻体35a的表面电阻就成为30Ω/□，而得到了较低的值。
如上所述，根据本实施例，因为模拟电路用电阻体35a，是利用构成在芯片内部的集成电路中由第2层间绝缘膜38覆盖的层内所用的布线层的阻挡金属膜35而形成的，所以与现有例那样由多晶硅膜形成的电阻体相比，可使电阻值的值低一些，同时在将电阻串联在集成电路的内部布线上的情况下，也可避免发生作为朝向内部的布线的寄生电阻而对集成电路的特性造成不良影响这样的情况。而且，因为是利用由高熔点金属或者将高熔点金属硝化那样的金属化合物制成的阻挡金属膜35作电阻体35a用，所以电阻体和现有例中的由多晶硅膜形成的电阻体不同，可降低电阻值的偏差。
(第四个实施例)
图4为本发明的第四个实施例所涉及的半导体器件的剖面图。示出了在同时形成结构和图2中所示的一样的MIM型电容元件和结构和图3中所示的一样的电阻体的情况下，半导体器件的剖面图。
如图4所示，在形成在半导体衬底41上的绝缘膜42上形成第1布线43。在绝缘膜42上形成为覆盖该第1布线43而表面被平坦化了的第1层间绝缘膜44，在该第1层间绝缘膜44上形成埋入了W膜而形成的接触45。和第二个实施例一样，在第1层间绝缘膜44及接触45上形成有用和图2所示的所对应的各个部分一样的膜层形成的MIM型电容元件46a、电容器下方电极用布线46b、中继电极46c及第2布线46d。而且，和第三个实施例一样，在第1层间绝缘膜44及接触45上形成有用和图3所示的所对应的各个部分一样的膜层形成的电阻体46e、电阻用电极46f及46g。
需提一下，和第2个及第三个实施例一样，形成有为将MIM型电容元件46a、电容器下方电极布线46b、电阻体46e、中继电极46c、第2布线46d及电阻用电极46f及46g覆盖起来而表面被平坦化了的的第2层间绝缘膜47；在该第2层间绝缘膜47形成有埋入了W膜后而形成的接触48a～48c。而且，在第2层间绝缘膜47及接触48a～48c上形成有第3布线49a～49c。
如上所述，根据本实施例，因为MIM型电容元件46a、电容器下方电极用布线46b、电阻体46e、中继电极46c、第2布线46d、电阻用电极46f及46g，是利用构成在芯片内部的集成电路中由第2层间绝缘膜47覆盖的层内所用的布线层的膜形成的，所以能够收到第二个实施例及第三个实施例这两个实施例的效果。而且，在该实施例中，MIM型电容元件46a、电阻体46e是利用构成在芯片内部的集成电路中由第2层间绝缘膜47覆盖的层内所用的布线层的膜而形成的，不仅如此，还可利用构成不同的布线层(例如第1布线43或者第3布线49a～49c等布线层)的膜来形成MIM型电容元件46a、电阻体46e。另外，在该实施例的半导体器件的结构中，若使用膜厚30nm的TiN膜作阻挡金属膜22，则由阻挡金属膜22构成的电阻体46e、电容器下方电极布线46b的表面电阻就成为40Ω/□，所以既能使电阻值小一些，又能抑制电阻值的偏差。
(第五个实施例)
图5(a)～图5(c)、图6(a)～图6(c)为显示本发明的第五个实施例所涉及的半导体器件的制造方法的剖面图。特别是示出了包括图1所示的MIM型电容元件的半导体器件的制造方法。
首先，如图5(a)所示，在形成在半导体衬底51上的绝缘膜52上形成第1布线53之后，再形成为覆盖该第1布线53而表面被平坦化了的第1层间绝缘膜54。接着，在该第1层间绝缘膜54上形成与第1布线53的上面连通的接触孔以后，再将W膜埋入该接触孔中而形成接触55a及55b。然后，再利用溅射法，在第1层间绝缘膜54、接触55a及55b上沉积膜厚30nm的TiN膜作阻挡金属膜56(第1导电膜)。接着，在370℃且由硅烷及N2O气体构成的气氛下利用CVD法在阻挡金属膜56上沉积膜厚50nm的SiO2膜57(电容器绝缘膜)。
接着，如图5(b)所示，在SiO2膜57上且形成有MIM型电容元件的区域(第1区域)上形成抗蚀图案58以后，再以抗蚀图案58为屏蔽(mask)利用CF4和CHF3的混合气体有选择地干蚀刻SiO2膜57。
接着，如图5(c)所示，利用去灰(ashing)及洗净技术除去抗蚀图案58以后，再利用溅射法在阻挡金属膜56及SiO2膜57上沉积膜厚450nm的AlCu膜59(第2导电膜)。之后，再在AlCu膜59上沉积膜厚30nm的TiN膜60。
接着，如图6(a)所示，在TiN膜60上且形成布线的区域(第2区域)、和在TiN膜60上且形成有MIM型电容元件的区域且下方存在着SiO2膜57的区域上，形成抗蚀图案61。
接着，如图6(b)所示，以抗蚀图案61为屏蔽有选择地干蚀刻TiN膜60、AlCu膜59、SiO2膜57及阻挡金属膜(TiN膜)56，形成MIM型电容元件62a及第2布线62b。
接着，如图6(c)所示，在第1层间绝缘膜54上形成为覆盖MIM型电容元件62a、第2布线62b而表面被平坦化了的第2层间绝缘膜63。接着，在第2层间绝缘膜63上形成接触孔之后，再将W膜埋入该接触孔而形成接触64a及64b。之后，再在第2层间绝缘膜63及接触64a及64b上形成第3布线65a及65b。
构成这样制成的MIM型电容元件62a的电容器下方电极由阻挡金属膜(TiN膜)56形成，电容器上方电极由AlCu膜59、TiN膜60的叠层膜形成。而且，电容器下方电极通过接触55a接在第1布线53上；电容器上方电极通过接触64a接在第3布线65a上。因此，可将电压加到电容器上方电极及电容器下方电极上。
如上所述，根据本实施例，利用制造在芯片内部的集成电路中由第2层间绝缘膜63覆盖的层内所用的布线的工序来形成阻挡金属膜(TiN膜)56、AlCu膜59、TiN膜60，这是一道工序，在这道工序的基础上，仅再追加一个形成SiO2膜57作电容器绝缘膜的工序，即可形成MIM型电容元件62a。因此，根据本实施例，在制造象图10所示的现有例的MIM型电容元件的情况下，没有必要另外追加形成电容器上方电极的工序。结果是，既能够减少制造对应于需要用W膜埋好接触孔而形成接触这样的高密度微细元件的半导体器件的工序数，又能降低生产成本。
(第六个实施例)
图7(a)～图7(c)及图8(a)～图8(b)为显示本发明的第六个实施例所涉及的半导体器件的制造工序的剖面图，为示出了制造图4所示那样的半导体器件的方法的剖面图。
首先，如图7(a)所示，在形成在半导体衬底71上的绝缘膜72(第1绝缘膜)上形成第1布线73。接着，再在绝缘膜72上形成为覆盖该第1布线73而表面被平坦化了的第1层间绝缘膜74。接着，在该第1层间绝缘膜74上形成与第1布线73的上面连通的接触孔以后，再将W膜埋入该接触孔中而形成接触75。接着，再利用溅射法，在第1层间绝缘膜74、接触75上沉积膜厚30nm的TiN膜作为阻挡金属膜76(第1导电膜)之后，再在370℃且由硅烷及N2O气体构成的气氛下利用CVD法在阻挡金属膜76上沉积膜厚50nm的SiO2膜77。
接着，如图7(b)所示，在SiO2膜77上且至少形成有MIM型电容元件及电容器下方电极用布线的区域(第3区域)和形成电阻体的区域(第5区域)形成第1抗蚀图案78以后，再以第1抗蚀图案78为屏蔽(mask)利用CF4及CHF3的混合气体有选择地干蚀刻SiO2膜77(第2绝缘膜)，而让对应于形成有MIM型电容元件、电容器下方电极用布线及电阻体的区域的SiO2膜77残留下来。
接着，如图7(c)所示，利用去灰(ashing)及洗净技术除去第1抗蚀图案78。接着，再利用溅射法在阻挡金属膜76及残留下来的SiO2膜77上沉积膜厚450nm的AlCu膜79(第2导电膜)。之后，再在AlCu膜79上沉积膜厚30nm的TiN膜80。接着，再在形成第2布线的区域(含在第4或者第6区域中)、形成MIM型电容元件及电容器下方电极用布线的区域、形成电阻体的区域、形成中继电极及电阻用电极的区域(含在第4或者第6区域中)形成第2抗蚀图案81。
接着，如图8(a)所示，利用相对SiO2膜77的选择比较高的干蚀刻技术，以第2抗蚀图案81为屏蔽，对阻挡金属膜(TiN膜)76、AlCu膜79、SiO2膜77及TiN膜80进行干蚀刻。因为这时SiO2膜77几乎不被蚀刻，所以形成MIM型电容元件82a的电容器下方电极用布线82b和电阻体82f，并形成MIM型电容元件82a、中继电极82c、第2布线82d及电阻用电极82e及82g。
接着，如图8(b)所示，为覆盖MIM型电容元件82a、电容器下方电极用布线82b、中继电极82c、第2布线82d、电阻体82f及电阻体82f两端部分的电阻用电极82e及82g，而在第1层间绝缘膜74上形成第2层间绝缘膜83。接着，在该第2层间绝缘膜83上形成接触孔以后，再通过用W膜将该接触孔埋好的方法形成与MIM型电容元件82a连接的接触84、与中继电极82c连接的接触84b、与电阻用电极82e连接的接触84c。接着，在第2层间绝缘膜83上形成与接触孔84连接的第3布线85a、与接触孔84b连接的第3布线85b以及与接触孔84c连接的第3布线85c。
如上所述，根据本实施例，利用制造在芯片内部的集成电路中由第2层间绝缘膜83覆盖的层内所用的布线的工序来形成阻挡金属膜(TiN膜)76、AlCu膜79、TiN膜80，这是一道工序，在这道工序的基础上，仅再追加一个形成SiO2膜77作电容器绝缘膜的工序，即可形成MIM型电容元件82a。因此，根据本实施例，在制造图10所示的现有例的MIM型电容元件的情况下，没有必要另外追加形成电容器上方电极的工序。结果是，既能够减少制造对应于需要用W膜埋好接触孔而形成接触这样的高密度微细元件的半导体器件的工序数，又能降低生产成本。
在本实施例中，说明了利用构成在由第2层间绝缘膜83覆盖的层内所用的布线层的膜来形成MIM型电容元件82a及电阻体82f的方法。但是，可以根据需要，例如象第1布线73那样，利用构成TiN膜/AlCu膜/TiN膜的叠层结构的布线层的膜形成MIM型电容元件82a，另一方面，还可象利用构成第2布线82d的膜形成电阻体82f一样，利用构成相互不同的布线层的膜制造MIM型电容元件82a及电阻体82f。这时，可利用和对图7及图8所说明的MIM型电容元件部分一样的制造工序来制造MIM型电容元件82a，还可利用和在图7及图8所说明的电阻体部分一样的制造工序来制造电阻。
需提一下，在上述第一个实施例到第六个实施例中，是用TiN膜或者由TiN膜与Ti膜形成的叠层膜来作阻挡金属膜的，除此以外，因为Ti膜、W膜、Ta膜等高熔点金属膜、高熔点金属硅化膜、高熔点金属硝化膜或者高熔点金属炭化膜等的电阻率很低，所以很适合作阻挡金属膜用。于是，可用它们的单体膜、或者单体膜和相对于层间绝缘膜而言为密着层的Ti膜等组合起来来作阻挡金属膜。除此以外，只要能得到所希望的表面电阻，使用由什么样的材料形成的膜形成阻挡金属膜都是可以的。另外，用SiO2膜作了电容器绝缘膜或者第2绝缘膜，除此以外，只要是象SiO膜、SiON膜、SiN膜、氧化钛或者它们的叠层膜等一样，成为电容器绝缘膜或者第2绝缘膜的，使用由任何材料形成的膜都可以。
-发明的效果-
综上所述，根据本发明，因为构成电容元件的电容器上方电极，是利用构成布线的第1导电膜及第2导电膜形成的，所以没有必要象现有例那样，用与构成布线的膜不同的新膜形成电容器上方电极。因此，在拥有微细元件的半导体器件中，能够减少相当于电容器上方电极的膜厚那么大的台阶，并可用较少的工序形成电容元件。结果是，对降低半导体器件的制造成本、提高产品合格率及性能等做出了很大的贡献。

Claims (16)

1.一种半导体器件，其特征在于：
包括：
层间绝缘膜；
布线，其由在形成在所述层间绝缘膜上按从下往上的顺序叠层起来的第1导电膜及第2导电膜形成；以及
电容元件，其在所述层间绝缘膜上形成，包括：由所述第1导电膜形成的电容器下方电极、形成在所述电容器下方电极上的电容器绝缘膜、以及形成在所述电容器绝缘膜上由所述第2导电膜形成的电容器上方电极；
所述电容器下方电极、所述电容器绝缘膜以及所述电容器上方电极相互分别具有相同的图案形状；
在所述电容器下方电极下面的所述层间绝缘膜中形成与所述电容器下方电极连接的下方接触。
2.根据权利要求1所述的半导体器件，其特征在于：
在所述层间绝缘膜下形成有下方层间绝缘膜；
在所述下方层间绝缘膜上形成有下方布线；
所述下方接触与所述下方布线连接。
3.根据权利要求1所述的半导体器件，其特征在于：
形成有所述电容元件的所述层间绝缘膜的表面被平坦化。
4.根据权利要求1所述的半导体器件，其特征在于：
按照覆盖所述电容元件以及所述布线的方式形成有上方层间绝缘膜；
在所述电容器上方电极的上面的所述上方层间绝缘膜上形成有与所述电容器上方电极连接的上方接触。
5.根据权利要求4所述的半导体器件，其特征在于：
在所述上方层间绝缘膜上形成有上方布线；
所述上方接触与所述上方布线连接。
6.根据权利要求1～5中任一项所述的半导体器件，其特征在于：
所述第1导电膜由金属氮化物制成。
7.根据权利要求1～5中任一项所述的半导体器件，其特征在于：
所述第2导电膜由铝合金制成。
8.根据权利要求1～5中任一项所述的半导体器件，其特征在于：
所述电容器绝缘膜是SiN。
9.一种半导体器件的制造方法，其特征在于：
包括：
形成埋入到层间绝缘膜中的下方接触的工序；
由利用掩模图案的蚀刻，在所述层间绝缘膜以及所述下方接触上形成由第1导电膜、电容器绝缘膜以及第2导电膜构成的电容元件的工序；和
由利用掩模图案的蚀刻，在所述层间绝缘膜上形成由所述第1导电膜以及所述第2导电膜构成的布线的工序；
所述电容器下方电极被形成为与所述下方接触的上端连接。
10.一种半导体器件的制造方法，其特征在于：
包括：
形成埋入到层间绝缘膜中的下方接触的工序；
在所述层间绝缘膜以及所述下方接触上由下至上沉积第1导电膜和电容器绝缘膜的工序；
对所述电容器绝缘膜有选择地进行蚀刻，而让所述电容器绝缘膜残留在所述下方接触之上的形成电容元件的第1区域上的工序；
在所述第1导电膜上沉积为覆盖所述电容器绝缘膜的第2导电膜的工序；以及
通过对所述第1导电膜及所述第2导电膜有选择地进行蚀刻，在与所述第1区域不同的第2区域形成由所述第1导电膜及所述第2导电膜构成的布线，并通过对所述第1导电膜、所述残留的电容器绝缘膜及所述第2导电膜有选择地进行蚀刻，在所述第1区域形成电容元件的工序，所述电容元件包括由所述第1导电膜构成的电容器下方电极、所述电容器绝缘膜及由所述第2导电膜构成的电容器上方电极。
11.根据权利要求10所述的半导体器件的制造方法，其特征在于：
所述残留电容器绝缘膜的工序包括按照比对所述电容器上方电极图案化后的尺寸要大的方式，对所述电容器绝缘膜图案化的工序。
12.根据权利要求9或10所述的半导体器件的制造方法，其特征在于：
所述形成电容元件的工序，通过同一蚀刻工序，去除所述第1导电膜、所述电容器绝缘膜以及所述第2导电膜。
13.根据权利要求11所述的半导体器件的制造方法，其特征在于：
在所述层间绝缘膜下形成下方层间绝缘膜；
在所述下方层间绝缘膜上形成下方布线；
所述下方接触与所述下方布线连接。
14.根据权利要求11所述的半导体器件的制造方法，其特征在于：
形成有所述电容元件的所述层间绝缘膜的表面被平坦化。
15.根据权利要求11所述的半导体器件的制造方法，其特征在于：
按照覆盖所述电容元件以及所述布线的方式形成上方层间绝缘膜；
在所述电容器上方电极的上面的所述上方层间绝缘膜上形成与所述电容器上方电极连接的上方接触。
16.根据权利要求15所述的半导体器件的制造方法，其特征在于：
在所述上方层间绝缘膜上形成上方布线；
所述上方接触与所述上方布线连接。
CNB2004100315366A 2003-03-31 2004-03-23 半导体器件及其制造方法 Expired - Fee Related CN1300850C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003094213 2003-03-31
JP2003094213A JP2004303908A (ja) 2003-03-31 2003-03-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1542968A CN1542968A (zh) 2004-11-03
CN1300850C true CN1300850C (zh) 2007-02-14

Family

ID=32959530

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100315366A Expired - Fee Related CN1300850C (zh) 2003-03-31 2004-03-23 半导体器件及其制造方法

Country Status (6)

Country Link
US (3) US7190045B2 (zh)
EP (1) EP1471566A3 (zh)
JP (1) JP2004303908A (zh)
KR (4) KR20040088349A (zh)
CN (1) CN1300850C (zh)
TW (1) TWI334630B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303908A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100585115B1 (ko) * 2003-12-10 2006-05-30 삼성전자주식회사 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법
US7768055B2 (en) * 2005-11-30 2010-08-03 International Business Machines Corporation Passive components in the back end of integrated circuits
JP5027431B2 (ja) * 2006-03-15 2012-09-19 ルネサスエレクトロニクス株式会社 半導体装置
US20080185682A1 (en) * 2007-02-06 2008-08-07 Micrel, Inc. High Voltage Metal-On-Passivation Capacitor
KR101187659B1 (ko) 2007-03-20 2012-10-05 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
KR100928511B1 (ko) * 2007-12-26 2009-11-30 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP5460127B2 (ja) * 2009-05-28 2014-04-02 シャープ株式会社 半導体装置およびその製造方法
JP6120528B2 (ja) 2012-11-08 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101669382B1 (ko) * 2013-03-25 2016-10-25 아사히 가세이 일렉트로닉스 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
KR102008840B1 (ko) * 2013-08-30 2019-08-08 삼성전자 주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조 방법
JP6396653B2 (ja) * 2013-10-30 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
US9577025B2 (en) * 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
JP6336826B2 (ja) * 2014-06-04 2018-06-06 ルネサスエレクトロニクス株式会社 半導体装置
US10211158B2 (en) * 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
JP2018186285A (ja) * 2018-07-03 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置
US11581298B2 (en) * 2019-05-24 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Zero mask high density capacitor
WO2022197324A1 (en) * 2021-03-16 2022-09-22 Microchip Technology Incorporated Metal-insulator-metal (mim) capacitor and thin-film resistor (tfr) formed in an integrated circuit structure
US11552011B2 (en) 2021-03-16 2023-01-10 Microchip Technology Incorporated Metal-insulator-metal (MIM) capacitor and thin-film resistor (TFR) formed in an integrated circuit structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917220A (en) * 1996-12-31 1999-06-29 Stmicroelectronics, Inc. Integrated circuit with improved overvoltage protection

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242553A (ja) 1985-08-20 1987-02-24 Fujitsu Ltd 半導体集積回路装置
JPH01223757A (ja) 1988-03-02 1989-09-06 Mitsubishi Electric Corp 半導体装置
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
KR100292819B1 (ko) * 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
JP3516593B2 (ja) 1998-09-22 2004-04-05 シャープ株式会社 半導体装置及びその製造方法
JP3199114B2 (ja) * 1998-11-06 2001-08-13 日本電気株式会社 半導体装置の製造方法
JP2001203329A (ja) 2000-01-18 2001-07-27 Toshiba Corp 半導体装置およびその製造方法
DE10008573A1 (de) * 2000-02-24 2001-09-13 Infineon Technologies Ag Halbleiterbauelement und Herstellungsverfahren
JP4261031B2 (ja) * 2000-06-15 2009-04-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US6313003B1 (en) * 2000-08-17 2001-11-06 Taiwan Semiconductor Manufacturing Company Fabrication process for metal-insulator-metal capacitor with low gate resistance
US6500724B1 (en) * 2000-08-21 2002-12-31 Motorola, Inc. Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
JP2002217373A (ja) 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置の製造方法及びその製造方法を用いて製造された半導体装置
US20030011043A1 (en) * 2001-07-14 2003-01-16 Roberts Douglas R. MIM capacitor structure and process for making the same
US6709918B1 (en) * 2002-12-02 2004-03-23 Chartered Semiconductor Manufacturing Ltd. Method for making a metal-insulator-metal (MIM) capacitor and metal resistor for a copper back-end-of-line (BEOL) technology
JP2004303908A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917220A (en) * 1996-12-31 1999-06-29 Stmicroelectronics, Inc. Integrated circuit with improved overvoltage protection

Also Published As

Publication number Publication date
US20040253783A1 (en) 2004-12-16
TWI334630B (en) 2010-12-11
US7538005B2 (en) 2009-05-26
KR20060055489A (ko) 2006-05-23
KR100671111B1 (ko) 2007-01-17
TW200423380A (en) 2004-11-01
US20070155147A1 (en) 2007-07-05
KR20060035681A (ko) 2006-04-26
KR20040088349A (ko) 2004-10-16
JP2004303908A (ja) 2004-10-28
EP1471566A2 (en) 2004-10-27
US20090051007A1 (en) 2009-02-26
US7190045B2 (en) 2007-03-13
KR100671112B1 (ko) 2007-01-17
CN1542968A (zh) 2004-11-03
KR20060034263A (ko) 2006-04-21
EP1471566A3 (en) 2009-03-25
US7808077B2 (en) 2010-10-05

Similar Documents

Publication Publication Date Title
CN1300850C (zh) 半导体器件及其制造方法
CN1144290C (zh) 半导体器件及其生产方法
US7554146B2 (en) Metal-insulator-metal capacitor and method of fabricating the same
CN2741192Y (zh) 具有高品质因子的电感
CN1265458C (zh) 具有形成在多层布线结构中电容器的半导体器件
CN1113401C (zh) 集成电路中的电容器及其制造方法
CN1815714A (zh) 半导体装置及其制造方法
CN1835235A (zh) 半导体器件和mim电容器
CN1707788A (zh) 半导体器件及其制造方法
CN1949502A (zh) 半导体装置及集成电路装置
CN1913158A (zh) 半导体器件及其制造方法
CN115036373A (zh) 集成电路以及其制作方法
US7238584B2 (en) Methods of fabricating integrated circuit devices having resistors with different resistivities therein
CN1507055A (zh) 集成电路电容器
US20020192921A1 (en) Method for forming a metal capacitor in a damascene process
CN1305126C (zh) 堆叠式金属－绝缘体－金属电容器及其制造方法
CN1635625A (zh) 用铜制造高电容量电容器的方法及其结构
CN1210369A (zh) 半导体器件及其制造方法
CN1294625C (zh) 半导体装置及其制造方法
CN1959964A (zh) 电容器及其制造方法
CN100461393C (zh) 用于将铜与金属-绝缘体-金属电容器结合的方法和结构
CN1237598C (zh) 在镶嵌制程中形成金属电容器的方法
CN1248303C (zh) 利用镶嵌制程形成金属电容器的方法及其产品
CN1713383A (zh) 半导体装置、铁电存储器及半导体装置的制造方法
CN1699624A (zh) 低温沉积金属的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070214

Termination date: 20190323

CF01 Termination of patent right due to non-payment of annual fee