JP2004303908A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004303908A
JP2004303908A JP2003094213A JP2003094213A JP2004303908A JP 2004303908 A JP2004303908 A JP 2004303908A JP 2003094213 A JP2003094213 A JP 2003094213A JP 2003094213 A JP2003094213 A JP 2003094213A JP 2004303908 A JP2004303908 A JP 2004303908A
Authority
JP
Japan
Prior art keywords
film
conductive film
insulating film
capacitor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003094213A
Other languages
English (en)
Other versions
JP2004303908A5 (ja
Inventor
Kyoko Egashira
恭子 江頭
Shin Hashimoto
伸 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003094213A priority Critical patent/JP2004303908A/ja
Priority to CNB2004100315366A priority patent/CN1300850C/zh
Priority to EP04007727A priority patent/EP1471566A3/en
Priority to KR1020040021921A priority patent/KR20040088349A/ko
Priority to US10/812,880 priority patent/US7190045B2/en
Priority to TW093108939A priority patent/TWI334630B/zh
Publication of JP2004303908A publication Critical patent/JP2004303908A/ja
Priority to KR1020060028808A priority patent/KR100671112B1/ko
Priority to KR1020060028805A priority patent/KR20060034263A/ko
Priority to KR1020060028811A priority patent/KR100671111B1/ko
Publication of JP2004303908A5 publication Critical patent/JP2004303908A5/ja
Priority to US11/714,195 priority patent/US7538005B2/en
Priority to US12/185,578 priority patent/US7808077B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44B—BUTTONS, PINS, BUCKLES, SLIDE FASTENERS, OR THE LIKE
    • A44B11/00—Buckles; Similar fasteners for interconnecting straps or the like, e.g. for safety belts
    • A44B11/005—Buckles combined with other articles, e.g. with receptacles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】少ない工程数でＭＩＭ型容量素子を形成すると共に、抵抗値のバラツキ又は寄生抵抗が少ない抵抗体を有する半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、基板上に形成された絶縁膜２の上に下側から順に積層されたバリアメタル膜６及びＡｌＣｕ膜８及びＴｉＮ膜９よりなる配線１０ｂ，１０ｃと、バリアメタル膜６よりなる容量下部電極と、容量下部電極の上に形成された容量絶縁膜としてのＳｉＯ２ 膜７と、ＳｉＯ２ 膜７の上に形成されたＡｌＣｕ膜８及びＴｉＮ膜９よりなる容量上部電極とからなる容量素子１０ａとを備えている。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型容量素子及びアナログ回路等に用いられる抵抗体を有する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
アナログ系回路を含む半導体集積回路装置には、一般に、容量上部電極と容量下部電極との間に容量絶縁膜を有するＭＩＭ型容量素子又は受動素子である抵抗体が搭載されている。
【０００３】
図９は、アナログ回路に用いられる従来のＭＩＭ型容量素子の構造を示す断面図である。
【０００４】
図９に示すように、半導体基板１００上に第１の導電膜１０１よりなる容量下部電極１０１ａ及び第１の導電膜１０１よりなる第１の配線１０１ｂが形成されている。容量下部電極１０１ａ及び第１の配線１０１ｂを覆うように形成された層間絶縁膜１０２に開口されて、且つ容量下部電極１０１ａの上面と連通する開口面積が大きい開口部１０２ａの少なくとも底面及び側面を覆うように、容量絶縁膜１０３及び第２の導電膜１０４よりなる容量上部電極１０４ａが順に形成されている。また、容量下部電極１０１ａ及び第１の配線１０１ｂを覆うように形成された層間絶縁膜１０２及び該層間絶縁膜１０２の上に形成された容量絶縁膜１０３に開口されて且つ第１の配線１０１ｂの上面と連通するコンタクトホール１０２ｂを埋め込むように、第２の導電膜１０４よりなるコンタクト１０２ｃ及び第２の導電膜１０４よりなる第２の配線１０４ｂが形成されている。尚、第１の配線１０１ｂとコンタクトホール１０２ｂを介して接続された第２の配線１０４ｂとからなる構造は、通常のコンタクト構造である。
【０００５】
図１０は、前記図９に示した構造とは異なる構造を有するＭＩＭ型容量素子の構造を示す断面図であり、半導体集積回路上のコンタクトとして平坦化により形成されたＷプラグが採用される一般的なＭＩＭ型容量素子の断面図を示している。特に、微細素子パターンを有する高密度半導体デバイスにおいては、図１０に示すような構造が適用されている。
【０００６】
図１０に示すように、半導体基板２００上に第１の配線２０１が形成されている。容量下部電極としての第１の配線２０１の上に、容量絶縁膜２０２及び容量上部電極２０３が下から順に形成されている。容量上部電極２０３及び第１の配線２０１を覆うように形成された層間絶縁膜２０４に開口されて且つ容量上部電極２０３の上面と連通するコンタクトホールにＷ膜が埋め込まれてなるコンタクト２０５ａが形成されている。層間絶縁膜２０４及びコンタクト２０５ａの上にコンタクト２０５ａを介して容量上部電極２０３と接続される第２の導電膜２０６よりなる第２の配線２０６ａが形成されている。また、第１の配線２０１の上の層間絶縁膜２０４に開口されて且つ第１の配線２０１の上面と連通するコンタクトホールにＷ膜が埋め込まれてなるコンタクト２０５ｂが形成されている。尚、第１の配線２０１とコンタクト２０５ｂを介して接続された第２の配線２０６ｂとからなる構造は、通常の２層の配線構造である。
【０００７】
図１１は、一般の半導体集積回路におけるアナログ回路に通常用いられる抵抗体を示す断面図である。
【０００８】
図１１に示すように、Ｓｉ基板３００上に素子分離のための絶縁膜３０１が形成されており、該絶縁膜３０１の上に高濃度の不純物を含むポリシリコン抵抗体３０２が形成されている。ポリシリコン抵抗体３０２を覆うように形成された層間絶縁膜３０３に開口されて且つポリシリコン抵抗体３０２の上面と連通するコンタクトホールにＷ膜が埋め込まれてなるコンタクト３０４が形成されている。層間絶縁膜３０３の上にコンタクト３０４を介してポリシリコン抵抗体３０２と接続される第２の配線３０５が形成されている（以上、例えば特許文献１〜３参照）。
【０００９】
【特許文献１】
特開昭６２−４２５５３
【特許文献２】
特開平０１−２２３７５７
【特許文献３】
特開２００１−２０３３２９
【００１０】
【発明が解決しようとする課題】
前記図９に示したＭＩＭ型容量素子を形成するためには、半導体集積回路の上層を構成する第１の導電膜１０１よりなる容量下部電極１０１ａ及び第１の導電膜１０１よりなる第１の配線１０１ｂを形成する工程と、半導体集積回路の上層を構成する第２の導電膜１０４よりなる容量上部電極１０４ａ及び第２の導電膜１０４よりなる第２の配線１０４ｂとを形成する工程とに加えて、層間絶縁膜１０２に容量素子を形成するための開口部１０２ａを設ける工程と容量絶縁膜１０３を堆積する工程とを行なえばよい。この場合、第１の配線１０１ｂの上の第２の導電膜１０４よりなるコンタクト１０２ｃ及び第２の導電膜１０４よりなる第２の配線１０４ｂは、前記図９から明らかなように、開口部１０２ａ及び層間絶縁膜１０２の上に容量絶縁膜１０３を堆積した後に、コンタクトホール１０２ｂを形成する。次に、コンタクトホール１０２ｂ及び容量絶縁膜１０３の上に第２の配線層１０４を堆積した後に、該第２の配線層１０４をパターニングすることにより、第１の配線１０１ｂの上にコンタクト１０２ｃを介して第２の配線１０２ｂが形成される。
【００１１】
このため、コンタクトホール１０２ｂを含む素子パターンが微細化されている場合に、コンタクトホール１０２ｂにＷ膜を埋め込んで平坦化することによりコンタクト１０２ｃを形成するプロセスを行なうと、まず、開口面積が大きい開口部１０２ａにはＷ膜が十分に埋め込まれない。さらに、コンタクトホール１０２ｂに埋め込まれたＷ膜を平坦化するために、ＣＭＰ（化学機械研磨）法又はエッチバック法を行なうと、開口面積が大きい開口部１０２ａにはＷ膜が十分に埋め込まれない。
【００１２】
従って、近年の平坦化プロセスは、一般的に、前記図１０に示したような構造を有するＭＩＭ型容量素子の形成の際に用いられている。しかしながら、このような構造のＭＩＭ型容量素子を形成するためには、容量絶縁膜２０２を堆積する工程、容量上部電極２０３を構成する金属層を堆積する工程及び該金属層をパターニングして容量上部電極２０３を形成する工程が必要になる。また、容量絶縁膜２０２及び容量上部電極２０３をパターニングした後に、容量下部電極としての第１の配線２０１をパターニングするので、容量上部電極２０３の膜厚分の段差を考慮すると、容量下部電極としての第１の配線２０１をパターニングする際に用いるレジスト膜の膜厚が制限される。さらに、層間絶縁膜２０４における容量上部電極２０３の上側部分の膜厚と層間絶縁膜２０４における第１の配線２０１の上側部分の膜厚とが異なるので、第１の配線２０１の上に形成されたコンタクト２０５ｂと第２の配線２０６ｂとの接触抵抗の信頼性が劣化するという問題がある。
【００１３】
また、前記図１１に示した抵抗は、例えばゲート電極を形成する工程で用いるポリシリコン膜より形成されているので、抵抗値がアナログ回路を構成するために必要な値以上に大きくなると共に、抵抗値のバラツキが大きい。従って、抵抗と回路とが直接接続される構造又は多層配線構造のデバイスにおいて、回路から抵抗までの配線長が長くならざるを得ない場合は寄生抵抗が大きくなるので、抵抗値に対する寄生抵抗の影響が問題になる。
【００１４】
本発明は、前記に鑑み、微細素子を有する高集積半導体装置において、少ない工程数でＭＩＭ型容量素子を形成できると共に、抵抗値のバラツキ又は寄生抵抗が少ない抵抗体を有する半導体装置及びその製造方法を提供することである。
【００１５】
【課題を解決するための手段】
前記の目的を達成するために、本発明の第１の半導体装置は、基板上に形成された絶縁膜の上に下側から順に積層された第１の導電膜及び第２の導電膜よりなる配線と、第１の導電膜よりなる容量下部電極と、容量下部電極の上に形成された容量絶縁膜と、容量絶縁膜の上に形成された第２の導電膜よりなる容量上部電極とからなる容量素子とを備えている。
【００１６】
本発明の第１の半導体装置によると、容量素子を構成する容量上部電極は、配線を構成する第１の導電膜及び第２の導電膜を利用して形成されているので、従来のように、配線を構成する膜とは別に新たな膜を用いて容量上部電極を形成する必要がなくなる。このため、微細素子を有する高集積半導体装置において、容量上部電極に相当する膜厚分の段差を低減することができると共に、少ない工程数で容量素子を形成することができる。
【００１７】
本発明の第２の半導体装置は、基板上に形成された絶縁膜の上に下側から順に積層された第１の導電膜及び第２の導電膜よりなる配線と、第１の導電膜よりなる容量下部電極と、容量下部電極の上に形成された容量絶縁膜と、容量絶縁膜の上に形成された第２の導電膜よりなる容量上部電極とからなる容量素子と、第１の導電膜及び第２の導電膜よりなると共に容量下部電極と第１の導電膜を介して接続されており、電気的な中継を行なう中継電極とを備えている。
【００１８】
本発明の第２の半導体装置によると、容量素子を構成する容量上部電極は、配線を構成する第１の導電膜及び第２の導電膜を利用して形成されているので、従来のように、配線を構成する膜とは別に新たな膜を用いて容量上部電極を形成する必要がなくなる。このため、微細素子を有する高集積半導体装置において、容量上部電極に相当する膜厚分の段差を低減することができると共に、少ない工程数で容量素子を形成することができる。さらに、容量下部電極を構成する第１の導電膜を容量下部電極用の配線として用いることにより、従来例のように、配線とコンタクトとを別々に形成して容量下部電極に接続する方法と比べると、配線の長さを短くできると共に寄生抵抗を抑えることができる。
【００１９】
本発明の第３の半導体装置は、基板上に形成された絶縁膜の上に下側から順に積層された第１の導電膜及び第２の導電膜よりなる配線と、絶縁膜上に形成された第１の導電膜よりなる抵抗体とを備えている。
【００２０】
本発明の第３の半導体装置によると、抵抗体は配線を構成する第１の導電膜を利用して形成されているので、従来の抵抗体と比べて、抵抗値の値を低くすることができると共に、集積回路の内部配線に直列に抵抗を設置する場合であっても、内部に向かう配線の寄生抵抗として集積回路の特性に悪影響を及ぼす事態を回避することができる。
【００２１】
本発明の第４の半導体装置は、基板上に形成された絶縁膜の上に下側から順に積層された第１の導電膜及び第２の導電膜よりなる配線と、第１の導電膜よりなる容量下部電極と、容量下部電極の上に形成された容量絶縁膜と、容量絶縁膜の上に形成された第２の導電膜よりなる容量上部電極とからなる容量素子と、絶縁膜上に形成された第１の導電膜よりなる抵抗体とを備えている。
【００２２】
本発明の第４の半導体装置によると、容量素子を構成する容量上部電極は、配線を構成する第１の導電膜及び第２の導電膜を利用して形成されているので、従来のように、配線を構成する膜とは別に新たな膜を用いて容量上部電極を形成する必要がなくなる。このため、微細素子を有する高集積半導体装置において、容量上部電極に相当する膜厚分の段差を低減することができると共に、少ない工程数で容量素子を形成することができる。また、容量下部電極を構成する第１の導電膜を容量下部電極用の配線として用いることにより、従来例のように、配線とコンタクトとを別々に形成して容量下部電極に接続する方法と比べると、配線の長さを短くできると共に寄生抵抗を抑えることができる。さらに、抵抗体は配線を構成する第１の導電膜を利用して形成されているので、従来の抵抗体と比べて、抵抗値の値を低くすることができると共に、集積回路の内部配線に直列に抵抗を設置する場合であっても、内部に向かう配線の寄生抵抗として集積回路の特性に悪影響を及ぼす事態を回避することができる。
【００２３】
本発明の半導体装置において、第１の導電膜が金属窒化物よりなる場合は、所望のシート抵抗を得ることができる。
【００２４】
本発明の半導体装置において、第２の導電膜として配線の主材料であるアルミニウム合金を使用することができる。
【００２５】
本発明の第１の半導体装置の製造方法は、基板上に形成された絶縁膜の上に、第１の導電膜及び容量絶縁膜を順に堆積する工程と、容量絶縁膜に対して選択的エッチングを行なって、容量素子を形成する第１の領域に容量絶縁膜を残存させる工程と、第１の導電膜の上に、容量絶縁膜を覆うように第２の導電膜を堆積する工程と、第１の導電膜及び第２の導電膜に対して選択的エッチングを行なって、第１の領域と異なる第２の領域において、第１の導電膜及び第２の導電膜よりなる配線を形成すると共に、第１の領域において、第１の導電膜よりなる容量下部電極、容量絶縁膜及び第２の導電膜よりなる容量上部電極とからなる容量素子を形成する工程とを備える。
【００２６】
本発明の第１の半導体装置の製造方法によると、容量素子を構成する容量上部電極は、配線を構成する第１の導電膜及び第２の導電膜を利用して形成するので、従来のように、配線を構成する膜とは別に新たな膜を用いて容量上部電極を形成する必要がなくなる。このため、微細素子を有する高集積半導体装置において、容量上部電極に相当する膜厚分の段差を低減することができると共に、少ない工程数で容量素子を形成することができる。
【００２７】
本発明の第２の半導体装置の製造方法は、基板上に形成された絶縁膜の上に、第１の導電膜及び容量絶縁膜を順に堆積する工程と、容量絶縁膜に対して選択的エッチングを行なって、容量素子及び容量素子を構成する容量下部電極用の配線を形成する第３の領域に容量絶縁膜を残存させる工程と、第１の導電膜の上に、容量絶縁膜を覆うように第２の導電膜を堆積する工程と、第１の導電膜及び第２の導電膜に対して選択的エッチングを行なって、第３の領域と異なる第４の領域において、第１の導電膜及び第２の導電膜よりなる配線を形成すると共に、第３の領域において、第１の導電膜よりなる容量下部電極、容量絶縁膜及び第２の導電膜よりなる容量上部電極とからなる容量素子と容量下部電極用の配線とを形成する工程とを備える。
【００２８】
本発明の第２の半導体装置の製造方法によると、容量素子を構成する容量上部電極は、配線を構成する第１の導電膜及び第２の導電膜を利用して形成されているので、従来のように、配線を構成する膜とは別に新たな膜を用いて容量上部電極を形成する必要がなくなる。このため、微細素子を有する高集積半導体装置において、容量上部電極に相当する膜厚分の段差を低減することができると共に、少ない工程数で容量素子を形成することができる。さらに、容量下部電極を構成する第１の導電膜を容量下部電極用の配線として用いて形成することにより、従来例のように、配線とコンタクトとを別々に形成して容量下部電極に接続する方法と比べると、配線の長さを短くできると共に寄生抵抗を抑えることができる。
【００２９】
本発明の第３の半導体装置の製造方法は、基板上に形成された第１の絶縁膜の上に、第１の導電膜及び第２の絶縁膜を順に堆積する工程と、第２の絶縁膜に対して選択的エッチングを行なって、抵抗体を形成する第５の領域に第２の絶縁膜を残存させる工程と、第１の導電膜の上に、第２の絶縁膜を覆うように第２の導電膜を形成する工程と、第２の絶縁膜をマスクの一部として用いて、第１の導電膜及び第２の導電膜に対して選択的エッチングを行なって、第５の領域と異なる第６の領域において、第１の導電膜及び第２の導電膜よりなる配線を形成すると共に、第５の領域において、第１の導電膜よりなる抵抗体を形成する工程とを備える。
【００３０】
本発明の第３の半導体装置の製造方法によると、抵抗体は配線を構成する第１の導電膜を利用して形成するので、従来の抵抗体と比べて、抵抗値の値を低くすることができると共に、集積回路の内部配線に直列に抵抗を設置する場合であっても、内部に向かう配線の寄生抵抗として集積回路の特性に悪影響を及ぼす事態を回避することができる。また、第２の絶縁膜がエッチングの際のマスクの一部になるので、所望の抵抗体を形成することができる。
【００３１】
本発明の半導体装置の製造方法において、第１の導電膜が金属窒化物よりなる場合は、所望のシート抵抗を得ることができる。
【００３２】
本発明の半導体装置の製造方法において、第２の導電膜として配線の主材料であるアルミニウム合金を使用することができる。
【００３３】
【発明の実施の形態】
以下、本発明の各実施形態について、図面を参照しながら説明する。
【００３４】
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体装置の断面図であり、ＭＩＭ型容量素子と一般の配線部分を示している。
【００３５】
図１に示すように、半導体基板１上に形成された絶縁膜２の上に同一の膜層よりなる第１の配線３ａ及び３ｂが形成されている。該第１の配線層３ａ及び３ｂを覆うように表面が平坦化された第１の層間絶縁膜４が形成されており、該第１の層間絶縁膜４にはＷ膜が埋め込まれたコンタクト５ａ、５ｂ及び５ｃが形成されている。第１の層間絶縁膜４及びコンタクト５ａの上に、バリアメタル膜６（第１の導電膜）よりなる容量下部電極、ＳｉＯ２ 膜７よりなる容量絶縁膜、及びＡｌＣｕ膜８（第２の導電膜）並びにＴｉＮ膜９が順に積層されてなる容量上部電極から構成されるＭＩＭ型容量素子１０ａが形成されている。
【００３６】
また、第１の層間絶縁膜４及びコンタクト５ｂの上に、バリアメタル膜６、ＡｌＣｕ膜８及びＴｉＮ膜９が順に積層されてなる電気的に寄与する第２の配線１０ｂ及び１０ｃが形成されている。尚、コンタクト５ａは第１の配線３ａとＭＩＭ型容量素子１０ａとを接続しており、コンタクト５ｂは第１の配線３ａと第２の配線１０ｂとを接続しており、コンタクト５ｃは第１の配線３ｂと第２の配線１０ｃとを接続している。
【００３７】
ＭＩＭ型容量素子１０ａ、第２の配線１０ｂ及び１０ｃを覆うように表面が平坦化された第２の層間絶縁膜１１が形成されており、該第２の層間絶縁膜１１にＷ膜が埋め込まれたコンタクト１２ａ及び１２ｂが形成されている。第２の層間絶縁膜１１の上にコンタクト１２ａを介してＭＩＭ型容量素子１０ａと接続される第３の配線１３ａが形成されている。また、第２の層間絶縁膜１１の上にコンタクト１２ｂを介して第２の配線１０ｂと接続される第３の配線１３ｂが形成されている。
【００３８】
以上のように、本実施形態によると、ＭＩＭ型容量素子１０ａの容量上部電極は、チップ内部の集積回路における第２の層間絶縁膜１１で被覆された層内で用いられる配線層を利用して形成されているので、前記図１０に示した従来例のように、配線を構成する膜とは別に新たな膜を用いて容量上部電極を形成する必要がなくなる。このため、微細素子を有する高集積半導体装置において、容量上部電極に相当する膜厚分の段差を低減することができると共に、少ない工程数でＭＩＭ型容量素子を形成することができる。
【００３９】
（第２の実施形態）
図２は、本発明の第２の実施形態に係る半導体装置の断面図であり、ＭＩＭ型容量素子とその近辺の一般の配線部分を示している。尚、図２においては、前記図１で示したような半導体基板、該半導体基板上に形成された絶縁膜及び該絶縁膜上に形成された第１の配線の図示は省略している。
【００４０】
図２に示すように、絶縁膜上に形成された配線（図示せず）を覆うように表面が平坦化された第１の層間絶縁膜２１が形成されている。該第１の層間絶縁膜２１の上に、バリアメタル膜２２（第１の導電膜）よりなる容量下部電極、ＳｉＯ２ 膜２３よりなる容量絶縁膜、及びＡｌＣｕ膜２４（第２の導電膜）並びにＴｉＮ膜２５が順に積層されてなる容量上部電極からなるＭＩＭ型容量素子２６ａが形成されている。また、第１の層間絶縁膜２１の上に、バリアメタル膜２２、ＡｌＣｕ膜２４及びＴｉＮ膜２５が順に積層されてなる電気的に中継の役割を果たす中継電極２６ｂが形成されている。さらに、第１の層間絶縁膜２１の上に、バリアメタル膜２２、ＡｌＣｕ膜２４及びＴｉＮ膜２５が積層されてなる電気的に寄与する第２の配線２６ｃが形成されている。
【００４１】
また、ＭＩＭ型容量素子２６ａの容量下部電極としてのバリアメタル膜２２と中継電極２６ｂを積層する下層としてのバリアメタル膜２２とは、図２に示すように繋がっている。尚、ＭＩＭ型容量素子２６ａと中継電極２６ｂとの間のバリアメタル膜２２の部分を容量下部電極用配線２２ａと呼ぶことにする。
【００４２】
また、第１の層間絶縁膜２１の上に、ＭＩＭ型容量素子２６ａ、中継電極２６ｂ、第２の配線２６ｃ及び下部電極用配線２２ａを覆うように、表面が平坦化された第２の層間絶縁膜２７が形成されている。該第２の層間絶縁膜２７に、ＭＩＭ型容量素子２６ａと接続されるＷ膜よりなるコンタクト２８ａと、中継電極２６ｂと接続されるＷ膜よりなるコンタクト２８ｂとが形成されている。さらに、第２の層間絶縁膜２７の上に同一の導電膜よりなる第３の配線２９ａ及び第３の配線層２９ｂが形成されている。第３の配線２９ａはコンタクト２８ａを介してＭＩＭ型容量素子２６ａと接続され、第３の配線２９ｂはコンタクト２８ｂを介して中継電極２６ｂと接続される。
【００４３】
このように、ＭＩＭ型容量素子２６ａを構成する容量下部電極及び容量上部電極は、前記第１の実施形態と同様に、チップ内部の集積回路における第２の層間絶縁膜２７で被覆された層内で用いられる配線層を利用して形成されているので、配線を構成する膜とは別に新たな膜を用いて容量上部電極を形成する必要がなくなる。また、前記第１の実施形態では、ＭＩＭ型容量素子の容量上部電極への電圧は第３の配線から与えると共に容量下部電極への電圧は第１の配線から与えていたが、本実施形態では、ＭＩＭ型容量素子２６ａの容量上部電極及び容量下部電極への電圧は共に第３の導電膜２９よりなる第３の配線２９ａ及び２９ｂから与えることができる。尚、ＭＩＭ型容量素子と電圧印加配線層の占める面積は本実施形態に比べると前記第１の実施形態の方が有利である。
【００４４】
また、本実施形態の半導体装置の構造において、バリアメタル膜２２をＴｉＮとＴｉとからなる積層構造とし、且つそれぞれの膜厚を等しく２０ｎｍとすると、バリアメタル膜２２のシート抵抗は３０Ω／□となるので、バリアメタル膜２２は容量下部用電極配線２２ａに用いるために十分に低い抵抗を有する。
【００４５】
以上のように、本実施形態によると、容量下部電極及び容量下部電極用配線２２ａを構成するバリアメタル膜２２を容量下部電極用配線２２ａとして用いることにより、従来例（図１０）のように、配線とコンタクトとを別々に形成して容量下部電極に接続する方法と比べると、配線の長さを短くできると共に寄生抵抗を抑えることができる。また、第１の実施形態と同様に、微細素子を有する高集積半導体装置において、容量上部電極に相当する膜厚分の段差を低減することができると共に、少ない工程数でＭＩＭ型容量素子を形成することができる。
【００４６】
（第３の実施形態）
図３は、本発明の第３の実施形態に係る半導体装置の断面図を示しており、抵抗部分を示している。
【００４７】
図３に示すように、半導体基板３０上に形成された絶縁膜３１の上に第１の配線３２が形成されている。絶縁膜３１の上に、該第１の配線３２を覆うように表面が平坦化された第１の層間絶縁膜３３が形成されており、該第１の層間絶縁膜３３にＷ膜が埋め込まれたコンタクト３４が形成されている。
【００４８】
第１の層間絶縁膜３３及びコンタクト３４の上に、バリアメタル膜３５（第１の導電膜）よりなる抵抗体３５ａが形成されている。抵抗体３５ａの左右両端部分に、バリアメタル膜３５、ＡｌＣｕ膜３６（第２の導電膜）及びＴｉＮ膜３７が積層されてなる抵抗用電極３５ｂ及び３５ｃが形成されている。尚、抵抗体３５ａ及び抵抗用電極３５ｂ並びに３５ｃにより抵抗素子を構成している。第１の層間絶縁膜３３の上に、抵抗体３５ａ及び抵抗用電極３５ｂ並びに３５ｃを覆うように表面が平坦化された第２の層間絶縁膜３８が形成されている。第２の層間絶縁膜３８にＷ膜が埋め込まれてなるコンタクト３８ａが形成されている。第２の層間絶縁膜３８の上に第３の配線３９が形成されている。
【００４９】
抵抗用電極３５ｂ及び３５ｃは、チップ内部の集積回路における第２の層間絶縁膜３８で被覆された層内で用いられる配線層を利用して形成され、配線の形成と同時に形成することができる。また、抵抗体３５ａは、第２の層間絶縁膜３８で被覆された層内で用いられる配線層を構成するバリアメタル膜３５を利用して形成される。コンタクト３４は第１の配線３２と抵抗用電極３５ｂとを電気的に接続しており、コンタクト３８ａは第３の配線３９と抵抗用電極３５ｃとを電気的に接続している。
【００５０】
また、本実施形態の半導体装置の構造において、バリアメタル膜３５をＴｉＮ膜とＴｉ膜とからなる積層構造とし、且つそれぞれの膜厚を等しく２０ｎｍとすると、バリアメタル膜３５よりなる抵抗体３５ａのシート抵抗は３０Ω／□と低い値を得ることができる。
【００５１】
以上のように、本実施形態によると、アナログ回路用の抵抗体３５ａは、チップ内部の集積回路における第２の層間絶縁膜３８で被覆された層内で用いられる配線層を構成するバリアメタル膜３５を利用して形成されているので、従来例のように、ポリシリコン膜よりなる抵抗体と比べて、抵抗値の値を低くすることができると共に、集積回路の内部配線に直列に抵抗を設置する場合であっても、内部に向かう配線の寄生抵抗として集積回路の特性に悪影響を及ぼす事態を回避することができる。しかも、高融点金属又はそのナイトライドのような金属化合物からなるバリアメタル膜３５を抵抗体３５ａに用いているので、従来例のポリシリコン膜よりなる抵抗体とは異なり、抵抗値のバラツキを低減することができる。
【００５２】
（第４の実施形態）
図４は、本発明の第４の実施形態に係る半導体装置の断面図であり、前記図２に示した構造と同様のＭＩＭ型容量素子と前記図３に示した構造と同様の抵抗体とが同時に形成された場合の半導体装置の断面図を示している。
【００５３】
図４に示すように、半導体基板４１上に形成された絶縁膜４２の上に第１の配線４３が形成されている。絶縁膜４２の上に、第１の配線４３を覆うように表面が平坦化された第１の層間絶縁膜４４が形成されており、該第１の層間絶縁膜４４にはＷ膜が埋め込まれてなるコンタクト４５が形成されている。第１の層間絶縁膜４４及びコンタクト４５の上に、前記第２の実施形態と同様にして、前記図２に示した対応する各部分と同一の膜層を用いてなるＭＩＭ型容量素子４６ａ、容量下部電極用配線４６ｂ、中継電極４６ｃ及び第２の配線４６ｄが形成されている。さらに、第１の層間絶縁膜４４及びコンタクト４５の上に、前記第３の実施形態と同様にして、前記図３に示した対応する各部分と同一の膜層を用いてなる抵抗体４６ｅ及び抵抗用電極４６ｆ並びに４６ｇが形成されている。
【００５４】
尚、前記第２及び第３の実施形態と同様に、ＭＩＭ型容量素子４６ａ、容量下部電極用配線４６ｂ、抵抗体４６ｅ、中継電極４６ｃ、第２の配線４６ｄ及び抵抗用電極４６ｆ並びに４６ｇを覆うように、表面が平坦化された第２の層間絶縁膜４７が形成されており、該第２の層間絶縁膜４７にはＷ膜が埋め込まれてなるコンタクト４８ａ〜４８ｃが形成されている。さらに、第２の層間絶縁膜４７及びコンタクト４８ａ〜４８ｃの上に、第３の配線４９ａ〜４９ｃが形成されている。
【００５５】
以上のように、本実施形態によると、チップ内部の集積回路における第２の層間絶縁膜４７で被覆された層内で用いられる配線層を構成する膜を利用して、ＭＩＭ型容量素子４６ａ、容量下部電極用配線４６ｂ、抵抗体４６ｅ、中継電極４６ｃ、第２の配線４６ｄ及び抵抗用電極４６ｆ並びに４６ｇが形成されているので、前記第２及び第３の実施形態の両方の効果を実現することができる。また、本実施形態において、ＭＩＭ型容量素子４６ａと抵抗体４６ｅとはチップ内部の集積回路における第２の層間絶縁膜４７で被覆された層内で用いられる配線層を構成する膜を利用して形成されているが、ＭＩＭ型容量素子４６ａと抵抗体４６ｅとを互いに異なる配線層（例えば第１の配線４３又は第３の配線４９ａ〜４９ｃ等の配線層）を構成する膜を利用して形成することができる。また、本実施形態の半導体装置の構造において、バリアメタル膜２２として３０ｎｍの膜厚を有するＴｉＮ膜を用いると、バリアメタル膜２２よりなる抵抗体４６ｅ及び容量下部電極用配線４６ｂのシート抵抗は約４０Ω／□となるので、抵抗値を低くできると共に抵抗値のバラツキを抑えることができる。
【００５６】
（第５の実施形態）
図５（ａ）〜（ｃ）及び図６（ａ）〜（ｃ）は、本発明の第５の実施形態に係る半導体装置の製造方法を示す断面図であり、特に、前記図１に示したようなＭＩＭ型容量素子を含む半導体装置の製造方法を示している。
【００５７】
まず、図５（ａ）に示すように、半導体基板５１上に形成された絶縁膜５２の上に第１の配線５３を形成した後、該第１の配線５３を覆うように表面が平坦化された第１の層間絶縁膜５４を形成する。次に、該第１の層間絶縁膜５４に第１の配線５３の上面と連通するコンタクトホールを形成した後、該コンタクトホールにＷ膜を埋め込んでコンタクト５５ａ及び５５ｂを形成する。次に、スパッタ法により、第１の層間絶縁膜５４及びコンタクトホール５５ａ並びに５５ｂの上にバリアメタル膜５６（第１の導電膜）として膜厚が３０ｎｍであるＴｉＮ膜を堆積する。次に、３７０℃であって且つモノシラン及びＮ２Ｏ ガスからなる雰囲気下で、ＣＶＤ法によりバリアメタル膜５６の上に膜厚が５０ｎｍであるＳｉＯ２ 膜５７（容量絶縁膜）を堆積する。
【００５８】
次に、図５（ｂ）に示すように、ＳｉＯ２ 膜５７の上であって且つＭＩＭ型容量素子を形成する領域（第１の領域）にレジストパターン５８を形成した後、レジストパターン５８をマスクにしてＣＦ４ とＣＨＦ３ とからなる混合ガスを用いてＳｉＯ２ 膜５７を選択的にドライエッチングする。
【００５９】
次に、図５（ｃ）に示すように、アッシングと洗浄技術とによりレジストパターン５８を除去した後、スパッタ法によりバリアメタル膜５６及びＳｉＯ２ 膜５７の上に膜厚が４５０ｎｍであるＡｌＣｕ膜５９（第２の導電膜）を堆積する。その後、ＡｌＣｕ膜５９の上に膜厚が３０ｎｍであるＴｉＮ膜６０を堆積する。
【００６０】
次に、図６（ａ）に示すように、ＴｉＮ膜６０の上であって且つ配線を形成する領域（第２の領域）とＴｉＮ膜６０の上であって且つＭＩＭ型容量素子を形成する領域であって下方にＳｉＯ２ 膜５７が存在する領域とにレジストパターン６１を形成する。
【００６１】
次に、図６（ｂ）に示すように、レジストパターン６１をマスクにしてＴｉＮ膜６０、ＡｌＣｕ合金膜５９、ＳｉＯ２ 膜５７及びバリアメタル膜（ＴｉＮ膜）５６を選択的にドライエッチングすることにより、ＭＩＭ型容量素子６２ａ及び第２の配線６２ｂを形成する。
【００６２】
次に、図６（ｃ）に示すように、第１の層間絶縁膜５４の上に、ＭＩＭ型容量素子６２ａ及び第２の配線６２ｂを覆うように表面が平坦化された第２の層間絶縁膜６３を形成する。次に、第２の層間絶縁膜６３にコンタクトホールを形成した後、該コンタクトホールにＷ膜を埋め込んでコンタクト６４ａ及び６４ｂを形成する。その後、第２の層間絶縁膜６３及びコンタクト６４ａ並びに６４ｂの上に第３の配線６５ａ及び６５ｂを形成する。
【００６３】
このようにして完成したＭＩＭ型容量素子６２ａを構成する容量下部電極はバリアメタル膜（ＴｉＮ膜）５６よりなり、容量上部電極はＡｌＣｕ膜５９とＴｉＮ膜６０との積層膜よりなる。また、容量下部電極はコンタクト５５ａを介して第１の配線５３に接続されると共に、容量上部電極は第３の配線６５ａに接続される。このため、容量上部電極及び容量下部電極へ電圧を印加することができる。
【００６４】
以上のように、本実施形態によると、チップ内部の集積回路における第２の層間絶縁膜６３で被覆された層内で用いられる配線を製造する工程を利用してバリアメタル膜（ＴｉＮ膜）５６、ＡｌＣｕ膜５９及びＴｉＮ膜６０を形成する工程に加えて、容量絶縁膜としてのＳｉＯ２ 膜５７を形成する工程を追加するだけでＭＩＭ型容量素子６２ａを形成することができる。このため、本実施形態によると、前記図１０に示した従来例のＭＩＭ型容量素子を製造する場合のように、容量上部電極を形成する工程を別途追加する必要がない。従って、コンタクトホールにＷ膜を埋め込んでコンタクトを形成する必要がある高密度微細素子に対応した半導体装置を製造する工程数を削減することができると共に製造コストを低減することができる。
【００６５】
（第６の実施形態）
図７（ａ）〜（ｃ）及び図８（ａ）及び（ｃ）は、本発明の第６の実施形態に係る半導体装置の製造方法を示す断面図であり、前記図４に示したような半導体装置を製造する方法を示す断面図である。
【００６６】
まず、図７（ａ）に示すように、半導体基板７１上に形成された絶縁膜７２（第１の絶縁膜）の上に、第１の配線７３を形成する。次に、絶縁膜７２の上に、該第１の配線７３を覆うように表面が平坦化された第１の層間絶縁膜７４を形成する。次に、第１の層間絶縁膜７４に第１の配線７３の上面と連通するコンタクトホールを形成した後、該コンタクトホールにＷ膜を埋め込んでコンタクト７５を形成する。次に、スパッタ法により、第１の層間絶縁膜７４及びコンタクト７５の上にバリアメタル膜７７（第１の導電膜）として膜厚が３０ｎｍであるＴｉＮ膜を堆積した後、３７０℃であって且つモノシラン及びＮ２Ｏ ガスからなる雰囲気下で、ＣＶＤ法によりバリアメタル膜７６の上に膜厚が５０ｎｍであるＳｉＯ２ 膜７７を堆積する。
【００６７】
次に、図７（ｂ）に示すように、ＳｉＯ２ 膜７７の上であって且つ少なくともＭＩＭ型容量素子及び容量下部電極用配線を形成する領域（第３の領域）と抵抗体を形成する領域（第５の領域）に第１のレジストパターン７８を形成した後、該第１のレジストパターン７８をマスクにしてＣＦ４ とＣＨＦ３ とからなる混合ガスを用いてＳｉＯ２ 膜７７（第２の絶縁膜）を選択的にドライエッチングすることにより、ＭＩＭ型容量素子、容量下部電極用配線及び抵抗体を形成する領域に対応する部分にあるＳｉＯ２ 膜７７を残存させる。
【００６８】
次に、図７（ｃ）に示すように、アッシングと洗浄技術とにより第１のレジストパターン７８を除去する。次に、スパッタ法により、バリアメタル膜７６及び残存しているＳｉＯ２ 膜７７の上に膜厚が４５０ｎｍであるＡｌＣｕ膜７９（第２の導電膜）を堆積した後、該ＡｌＣｕ膜７９の上に膜厚が３０ｎｍであるＴｉＮ膜８０を堆積する。次に、第２の配線を形成する領域（第４又は第６の領域に含まれる）、ＭＩＭ型容量素子及び容量下部電極用配線を形成する領域、抵抗体を形成する領域、中継電極及び抵抗用電極を形成する領域（第４又は第６の領域に含まれる）に第２のレジストパターン８１を形成する。
【００６９】
次に、図８（ａ）に示すように、ＳｉＯ２ 膜７７に対して選択比が高いドライエッチ技術を用いて、第２のレジストパターン８１をマスクにしてバリアメタル膜（ＴｉＮ膜）７６、ＡｌＣｕ膜７９、ＳｉＯ２ 膜７７及びＴｉＮ膜８０をドライエッチングする。この場合、ＳｉＯ２ 膜７７はほとんどエッチングされないので、ＭＩＭ型容量素子８２ａの下部電極用配線８２ｂと抵抗体８２ｆとが形成されると共に、ＭＩＭ型容量素子８２ａ、中継電極８２ｃ、第２の配線８２ｄ及び抵抗用電極８２ｅ並びに８２ｇが形成される。
【００７０】
次に、図８（ｂ）に示すように、第１の層間絶縁膜７４の上に、ＭＩＭ型容量素子８２ａ、容量下部電極用配線８２ｂ、中継電極８２ｃ、第２の配線８２ｄ、抵抗体８２ｆ及び抵抗体８２ｆの両端部分の抵抗用電極８２ｅ並びに８２ｇを覆うように第２の層間絶縁膜８３を形成する。次に、該第２の層間絶縁膜８３にコンタクトホールを形成した後、該コンタクトホールにＷ膜を埋め込むことにより、ＭＩＭ型容量素子８２ａに接続されるコンタクト８４ａ、中継電極８２ｃに接続されるコンタクト８４ｂ、及び抵抗用電極８２ｅと接続されるコンタクト８４ｃを形成する。次に、第２の層間絶縁膜８３の上に、コンタクトホール８４ａと接続される第３の配線８５ａ、コンタクトホール８４ｂと接続される第３の配線８５ｂ、及びコンタクトホール８４ｃと接続される第３の配線８５ｃを形成する。
【００７１】
以上のように、本実施形態によると、チップ内部の集積回路における第２の層間絶縁膜８３で被覆された層内で用いられる配線を製造する工程を利用してバリアメタル膜（ＴｉＮ膜）７６、ＡｌＣｕ膜７９及びＴｉＮ膜８０を形成する工程に加えて、容量絶縁膜としてのＳｉＯ２ 膜７７を形成する工程を追加するだけでＭＩＭ型容量素子８２ａを形成することができる。このため、本実施形態によると、前記図１０に示した従来例のＭＩＭ型容量素子を製造する場合のように、容量上部電極を形成する工程を別途追加する必要がない。従って、コンタクトホールにＷ膜を埋め込んでコンタクトを形成する必要がある高密度微細素子に対応した半導体装置を製造する工程数を削減することができると共に製造コストを低減することができる。
【００７２】
また、本実施形態においては、第２の層間絶縁膜８３で被覆された層内で用いられる配線層を構成する膜を利用することによりＭＩＭ型容量素子８２ａと抵抗体８２ｆとを形成する方法を示した。しかしながら、必要に応じて、例えば第１の配線７３のようにＴｉＮ膜／ＡｌＣｕ膜／ＴｉＮ膜の積層構造よりなる配線層を構成する膜を利用してＭＩＭ型容量素子８２ａを形成する一方、例えば第２の配線８２ｄを構成する膜を利用して抵抗体８２ｆを形成するというように、ＭＩＭ型容量素子８２ａと抵抗体８２ｆとをそれぞれ互いに異なる配線層を構成する膜を利用して製造することもできる。この場合、ＭＩＭ型容量素子８２ａについては前記７及び図８で説明したＭＩＭ型容量素子の部分と同じ製造工程を用いることができ、また、抵抗についても前記図７及び図８で説明した抵抗体の部分と同じ製造工程を用いればよい。
【００７３】
尚、前記第１〜第６の各実施形態においては、バリアメタル膜の材料としてＴｉＮ膜又はＴｉＮ膜及びＴｉ膜よりなる積層膜を用いたが、これ以外にＴｉ膜、Ｗ膜、Ｔａ膜等の高融点金属膜、高融点金属シリサイド膜、高融点金属ナイトライド膜又は高融点金属炭化物膜等も比抵抗が低いため、バリアメタル膜を構成する主要材料として好適であるので、これらの材料を単体として又は層間絶縁膜に対する密着層であるＴｉ膜等と組み合わせて使用することもできる。その他、所望のシート抵抗が得られるのであればどのような材料からなる膜を用いることによりバリアメタル膜を構成しても構わない。また、容量絶縁膜又は第２の絶縁膜としてＳｉＯ２ 膜を用いたが、この他にＳｉＯ膜、ＳｉＯＮ膜、ＳｉＮ膜、酸化タンタル又はこれらの積層膜等のように、容量絶縁膜となるもの又は第２の絶縁膜となるものであればどのような材料からなる膜を用いても構わない。
【００７４】
【発明の効果】
以上のように、本発明によると、容量素子を構成する容量上部電極は、配線を構成する第１の導電膜及び第２の導電膜を利用して形成されているので、従来のように、配線を構成する膜とは別に新たな膜を用いて容量上部電極を形成する必要がなくなる。このため、微細素子を有する半導体装置において、容量上部電極に相当する膜厚分の段差を低減することができると共に、少ない工程数で容量素子を形成することができる。その結果、半導体装置の製造コストの削減、歩留まりの向上及び性能の向上に大きく寄与することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】本発明の第２の実施形態に係る半導体装置の断面図である。
【図３】本発明の第３の実施形態に係る半導体装置の断面図である。
【図４】本発明の第４の実施形態に係る半導体装置の断面図である。
【図５】（ａ）〜（ｃ）は本発明の第５の実施形態に係る半導体装置の製造工程を示す断面図である。
【図６】（ａ）〜（ｃ）は本発明の第５の実施形態に係る半導体装置の製造工程を示す断面図である。
【図７】（ａ）〜（ｃ）は本発明の第６の実施形態に係る半導体装置の製造工程を示す断面図である。
【図８】（ａ）及び（ｂ）は本発明の第６の実施形態に係る半導体装置の製造工程を示す断面図である。
【図９】従来のＭＩＭ型容量素子を示す断面図である。
【図１０】従来のＭＩＭ型容量素子を示す断面図である。
【図１１】従来のアナログ回路用の抵抗体を示す断面図である。
【符号の説明】
１、３０、４１、５１、７１ 基板
２、２１、３１、４２、５２、７２ 絶縁膜
３ａ及び３ｂ、３２、４３、５３、７３ 第１の配線
４、３３、４４、５４、７４ 第１の層間絶縁膜
６、２２、３５、５６、７６ バリアメタル膜（第１の導電膜）
７、２３、５７、７７ ＳｉＯ２ 膜（容量絶縁膜）
８、２４、３６、５９、７９ ＡｌＣｕ膜（第２の導電膜）
９、２５、３７、６０、８０ ＴｉＮ膜
１０ａ、２６ａ、４６ａ、６２ａ、８２ａ 容量素子
１０ｂ、１０ｃ、２６ｃ、４６ｄ、６２ｂ、８２ｄ 第２の配線
１１、３８、４７、６３、８３ 第２の層間絶縁膜
５ａ、５ｂ、５ｃ、１２ａ、１２ｂ、２８ａ、２８ｂ、３４、４８ａ、４８ｂ、４８ｃ、５５ａ、５５ｂ、６４ａ、６４ｂ、７５、８４ａ、８４ｂ、８４ｃ コンタクト
１３ａ、１３ｂ、２９ａ、２９ｂ、３９、４９ａ、４９ｂ、４９ｃ、６５ａ、６５ｂ、８５ａ、８５ｂ、８５ｃ 第３の配線
２２ａ、８２ｂ 容量下部電極用配線
２６ｂ、４６ｃ、８２ｃ 中継電極
２７ 層間絶縁膜
３５ａ 抵抗体
３５ｂ、３５ｃ、４６ｆ、４６ｇ、８２ｅ、８２ｇ 抵抗用電極
５８、６１、７８、８１ レジストパターン

Claims (11)

  1. 基板上に形成された絶縁膜の上に下側から順に積層された第１の導電膜及び第２の導電膜よりなる配線と、
    前記第１の導電膜よりなる容量下部電極と、前記容量下部電極の上に形成された容量絶縁膜と、前記容量絶縁膜の上に形成された前記第２の導電膜よりなる容量上部電極とからなる容量素子とを備えていることを特徴とする半導体装置。
  2. 基板上に形成された絶縁膜の上に下側から順に積層された第１の導電膜及び第２の導電膜よりなる配線と、
    前記第１の導電膜よりなる容量下部電極と、前記容量下部電極の上に形成された容量絶縁膜と、前記容量絶縁膜の上に形成された前記第２の導電膜よりなる容量上部電極とからなる容量素子と、
    前記第１の導電膜及び前記第２の導電膜よりなると共に前記容量下部電極と前記第１の導電膜を介して接続されており、電気的な中継を行なう中継電極とを備えていることを特徴とする半導体装置。
  3. 基板上に形成された絶縁膜の上に下側から順に積層された第１の導電膜及び第２の導電膜よりなる配線と、
    前記絶縁膜上に形成された前記第１の導電膜よりなる抵抗体とを備えていることを特徴とする半導体装置。
  4. 基板上に形成された絶縁膜の上に下側から順に積層された第１の導電膜及び第２の導電膜よりなる配線と、
    前記第１の導電膜よりなる容量下部電極と、前記容量下部電極の上に形成された容量絶縁膜と、前記容量絶縁膜の上に形成された前記第２の導電膜よりなる容量上部電極とからなる容量素子と、
    前記絶縁膜上に形成された前記第１の導電膜よりなる抵抗体とを備えていることを特徴とする半導体装置。
  5. 前記第１の導電膜は金属窒化物よりなることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記第２の導電膜はアルミニウム合金よりなることを特徴とする請求項５に記載の半導体装置。
  7. 基板上に形成された絶縁膜の上に、第１の導電膜及び容量絶縁膜を順に堆積する工程と、
    前記容量絶縁膜に対して選択的エッチングを行なって、容量素子を形成する第１の領域に前記容量絶縁膜を残存させる工程と、
    前記第１の導電膜の上に、前記容量絶縁膜を覆うように第２の導電膜を堆積する工程と、
    前記第１の導電膜及び前記第２の導電膜に対して選択的エッチングを行なって、前記第１の領域と異なる第２の領域において、前記第１の導電膜及び前記第２の導電膜よりなる配線を形成すると共に、前記第１の領域において、前記第１の導電膜よりなる容量下部電極、前記容量絶縁膜及び前記第２の導電膜よりなる容量上部電極とからなる容量素子を形成する工程とを備えることを特徴とする半導体装置の製造方法。
  8. 基板上に形成された絶縁膜の上に、第１の導電膜及び容量絶縁膜を順に堆積する工程と、
    前記容量絶縁膜に対して選択的エッチングを行なって、容量素子及び前記容量素子を構成する容量下部電極用の配線を形成する第３の領域に前記容量絶縁膜を残存させる工程と、
    前記第１の導電膜の上に、前記容量絶縁膜を覆うように第２の導電膜を堆積する工程と、
    前記第１の導電膜及び前記第２の導電膜に対して選択的エッチングを行なって、前記第３の領域と異なる第４の領域において、前記第１の導電膜及び前記第２の導電膜よりなる配線を形成すると共に、前記第３の領域において、前記第１の導電膜よりなる容量下部電極、前記容量絶縁膜及び前記第２の導電膜よりなる容量上部電極とからなる容量素子と前記容量下部電極用の配線とを形成する工程とを備えることを特徴とする半導体装置の製造方法。
  9. 基板上に形成された第１の絶縁膜の上に、第１の導電膜及び第２の絶縁膜を順に堆積する工程と、
    前記第２の絶縁膜に対して選択的エッチングを行なって、抵抗体を形成する第５の領域に前記第２の絶縁膜を残存させる工程と、
    前記第１の導電膜の上に、前記第２の絶縁膜を覆うように第２の導電膜を形成する工程と、
    前記第２の絶縁膜をマスクの一部として用いて、前記第１の導電膜及び前記第２の導電膜に対して選択的エッチングを行なって、前記第５の領域と異なる第６の領域において、前記第１の導電膜及び前記第２の導電膜よりなる配線を形成すると共に、前記第５の領域において、前記第１の導電膜よりなる抵抗体を形成する工程とを備えることを特徴とする半導体装置の製造方法。
  10. 前記第１の導電膜は金属窒化物よりなることを特徴とする請求項７〜９のいずれか１項に記載の半導体装置の製造方法。
  11. 前記第２の導電膜はアルミニウム合金よりなることを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2003094213A 2003-03-31 2003-03-31 半導体装置及びその製造方法 Withdrawn JP2004303908A (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2003094213A JP2004303908A (ja) 2003-03-31 2003-03-31 半導体装置及びその製造方法
CNB2004100315366A CN1300850C (zh) 2003-03-31 2004-03-23 半导体器件及其制造方法
EP04007727A EP1471566A3 (en) 2003-03-31 2004-03-30 Semiconductor device and method for fabricating the same
TW093108939A TWI334630B (en) 2003-03-31 2004-03-31 Semiconductor device and method for fabricating the same
US10/812,880 US7190045B2 (en) 2003-03-31 2004-03-31 Semiconductor device and method for fabricating the same
KR1020040021921A KR20040088349A (ko) 2003-03-31 2004-03-31 반도체장치 및 그 제조방법
KR1020060028808A KR100671112B1 (ko) 2003-03-31 2006-03-30 반도체장치 및 그 제조방법
KR1020060028805A KR20060034263A (ko) 2003-03-31 2006-03-30 반도체장치 및 그 제조방법
KR1020060028811A KR100671111B1 (ko) 2003-03-31 2006-03-30 반도체장치 및 그 제조방법
US11/714,195 US7538005B2 (en) 2003-03-31 2007-03-06 Semiconductor device and method for fabricating the same
US12/185,578 US7808077B2 (en) 2003-03-31 2008-08-04 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003094213A JP2004303908A (ja) 2003-03-31 2003-03-31 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006121937A Division JP2006210952A (ja) 2006-04-26 2006-04-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004303908A true JP2004303908A (ja) 2004-10-28
JP2004303908A5 JP2004303908A5 (ja) 2006-06-15

Family

ID=32959530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003094213A Withdrawn JP2004303908A (ja) 2003-03-31 2003-03-31 半導体装置及びその製造方法

Country Status (6)

Country Link
US (3) US7190045B2 (ja)
EP (1) EP1471566A3 (ja)
JP (1) JP2004303908A (ja)
KR (4) KR20040088349A (ja)
CN (1) CN1300850C (ja)
TW (1) TWI334630B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278226A (ja) * 2009-05-28 2010-12-09 Sharp Corp 半導体装置およびその製造方法
US8169051B2 (en) 2007-03-20 2012-05-01 Fujitsu Semiconductor Limited Semiconductor device including capacitor element and method of manufacturing the same
JP2015088585A (ja) * 2013-10-30 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置
US9099466B2 (en) 2012-11-08 2015-08-04 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2015230959A (ja) * 2014-06-04 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2018186285A (ja) * 2018-07-03 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303908A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100585115B1 (ko) * 2003-12-10 2006-05-30 삼성전자주식회사 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법
US7768055B2 (en) * 2005-11-30 2010-08-03 International Business Machines Corporation Passive components in the back end of integrated circuits
JP5027431B2 (ja) * 2006-03-15 2012-09-19 ルネサスエレクトロニクス株式会社 半導体装置
US20080185682A1 (en) * 2007-02-06 2008-08-07 Micrel, Inc. High Voltage Metal-On-Passivation Capacitor
KR100928511B1 (ko) * 2007-12-26 2009-11-30 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
KR101669382B1 (ko) * 2013-03-25 2016-10-25 아사히 가세이 일렉트로닉스 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
KR102008840B1 (ko) * 2013-08-30 2019-08-08 삼성전자 주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조 방법
US9577025B2 (en) * 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
US10211158B2 (en) * 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
US11581298B2 (en) * 2019-05-24 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Zero mask high density capacitor
WO2022197324A1 (en) * 2021-03-16 2022-09-22 Microchip Technology Incorporated Metal-insulator-metal (mim) capacitor and thin-film resistor (tfr) formed in an integrated circuit structure
US11552011B2 (en) 2021-03-16 2023-01-10 Microchip Technology Incorporated Metal-insulator-metal (MIM) capacitor and thin-film resistor (TFR) formed in an integrated circuit structure

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242553A (ja) 1985-08-20 1987-02-24 Fujitsu Ltd 半導体集積回路装置
JPH01223757A (ja) 1988-03-02 1989-09-06 Mitsubishi Electric Corp 半導体装置
US5917220A (en) * 1996-12-31 1999-06-29 Stmicroelectronics, Inc. Integrated circuit with improved overvoltage protection
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
KR100292819B1 (ko) * 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
JP3516593B2 (ja) 1998-09-22 2004-04-05 シャープ株式会社 半導体装置及びその製造方法
JP3199114B2 (ja) * 1998-11-06 2001-08-13 日本電気株式会社 半導体装置の製造方法
JP2001203329A (ja) 2000-01-18 2001-07-27 Toshiba Corp 半導体装置およびその製造方法
DE10008573A1 (de) * 2000-02-24 2001-09-13 Infineon Technologies Ag Halbleiterbauelement und Herstellungsverfahren
JP4261031B2 (ja) * 2000-06-15 2009-04-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US6313003B1 (en) * 2000-08-17 2001-11-06 Taiwan Semiconductor Manufacturing Company Fabrication process for metal-insulator-metal capacitor with low gate resistance
US6500724B1 (en) * 2000-08-21 2002-12-31 Motorola, Inc. Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
JP2002217373A (ja) 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置の製造方法及びその製造方法を用いて製造された半導体装置
US20030011043A1 (en) * 2001-07-14 2003-01-16 Roberts Douglas R. MIM capacitor structure and process for making the same
US6709918B1 (en) * 2002-12-02 2004-03-23 Chartered Semiconductor Manufacturing Ltd. Method for making a metal-insulator-metal (MIM) capacitor and metal resistor for a copper back-end-of-line (BEOL) technology
JP2004303908A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169051B2 (en) 2007-03-20 2012-05-01 Fujitsu Semiconductor Limited Semiconductor device including capacitor element and method of manufacturing the same
US8642400B2 (en) 2007-03-20 2014-02-04 Fujitsu Semiconductor Limited Method of manufacturing semiconductor device including capacitor element
JP2010278226A (ja) * 2009-05-28 2010-12-09 Sharp Corp 半導体装置およびその製造方法
US9099466B2 (en) 2012-11-08 2015-08-04 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9337142B2 (en) 2012-11-08 2016-05-10 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2015088585A (ja) * 2013-10-30 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2015230959A (ja) * 2014-06-04 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2018186285A (ja) * 2018-07-03 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20040253783A1 (en) 2004-12-16
TWI334630B (en) 2010-12-11
US7538005B2 (en) 2009-05-26
KR20060055489A (ko) 2006-05-23
KR100671111B1 (ko) 2007-01-17
TW200423380A (en) 2004-11-01
US20070155147A1 (en) 2007-07-05
KR20060035681A (ko) 2006-04-26
KR20040088349A (ko) 2004-10-16
EP1471566A2 (en) 2004-10-27
US20090051007A1 (en) 2009-02-26
US7190045B2 (en) 2007-03-13
KR100671112B1 (ko) 2007-01-17
CN1300850C (zh) 2007-02-14
CN1542968A (zh) 2004-11-03
KR20060034263A (ko) 2006-04-21
EP1471566A3 (en) 2009-03-25
US7808077B2 (en) 2010-10-05

Similar Documents

Publication Publication Date Title
KR100671112B1 (ko) 반도체장치 및 그 제조방법
US6259128B1 (en) Metal-insulator-metal capacitor for copper damascene process and method of forming the same
KR100559270B1 (ko) 캐패시터를 갖는 반도체 장치 및 그 제조 방법
JP4707330B2 (ja) 半導体装置およびその製造方法
KR100306202B1 (ko) 반도체장치 및 그의 제조방법
KR100415044B1 (ko) 용량 소자를 갖는 반도체 장치 및 그 제조 방법
US6884673B2 (en) Methods of forming integrated circuit devices having metal-insulator-metal (MIM) capacitor
JP2005079513A (ja) 半導体装置及びその製造方法
US20020137273A1 (en) Integrated circuit devices including a resistor pattern and methods for manufacturing the same
JP2006210952A (ja) 半導体装置及びその製造方法
US20050020025A1 (en) Semiconductor device and method of manufacturing the same
JP2001298154A (ja) 半導体装置およびその製造方法
JPH08306779A (ja) 半導体装置の製造方法
JP5460127B2 (ja) 半導体装置およびその製造方法
JP4648673B2 (ja) 半導体装置の製造方法、半導体装置
WO2002003458A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP2007214284A (ja) 半導体装置
KR100778852B1 (ko) 반도체 소자 및 그 제조방법
JPH08288393A (ja) 半導体装置及びその製造方法
JPH0794584A (ja) 半導体装置の製造方法
JP2001352037A (ja) 半導体装置の製造方法
JP2005175328A (ja) 半導体装置及びその製造方法
JP2002299586A (ja) 半導体装置および半導体装置の製造方法
JP2001291774A (ja) アンチヒューズ素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080513