JP3199114B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3199114B2 JP3199114B2 JP31632398A JP31632398A JP3199114B2 JP 3199114 B2 JP3199114 B2 JP 3199114B2 JP 31632398 A JP31632398 A JP 31632398A JP 31632398 A JP31632398 A JP 31632398A JP 3199114 B2 JP3199114 B2 JP 3199114B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- gate electrode
- gate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 70
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000012535 impurity Substances 0.000 claims description 45
- 238000000137 annealing Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 41
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 15
- 230000005669 field effect Effects 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 238000004151 rapid thermal annealing Methods 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 27
- 238000005530 etching Methods 0.000 description 24
- 229910017052 cobalt Inorganic materials 0.000 description 21
- 239000010941 cobalt Substances 0.000 description 21
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 238000004544 sputter deposition Methods 0.000 description 19
- 239000007789 gas Substances 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 230000004913 activation Effects 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- 239000005380 borophosphosilicate glass Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000004043 responsiveness Effects 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- -1 Boro Phospho Chemical class 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910020684 PbZr Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001868 cobalt Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
- H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、膜厚３ｎｍ以下の
ゲート酸化膜を介してゲート電極を形成した後に、基板
温度を６００〜７７０℃とした状態で成膜、熱処理等を
行うプロセスを含む半導体装置の製造方法に関する。
ゲート酸化膜を介してゲート電極を形成した後に、基板
温度を６００〜７７０℃とした状態で成膜、熱処理等を
行うプロセスを含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の電界効果トランジスタの製造方法
について、図４〜６を参照して説明する。
について、図４〜６を参照して説明する。
【０００３】まず、半導体基板１の表面に素子分離領域
２を形成した後、半導体基板１上にゲート酸化膜３（膜
厚３ｎｍ）を熱酸化法により形成し、ついでこの上にポ
リシリコン４（膜厚１５０ｎｍ）を形成する。次にポリ
シリコン（多結晶シリコン）４上にフォトレジスト（不
図示）を設け、これをマスクとしてポリシリコン４およ
びゲート酸化膜３をパターニングし、ゲート電極の形状
を形成する。つづいて全面にＢＦ2打ち込みを行い、Ｓ
Ｄ（ソース・ドレイン）エクステンション領域５を形成
する。ＢＦ2の打ち込条件は、たとえば、５ＫｅＶ、２
×１０14ｃｍ2程度とする。その後、サイドウォール
６、スルー酸化膜７を形成し、図４（ａ）の状態とす
る。
２を形成した後、半導体基板１上にゲート酸化膜３（膜
厚３ｎｍ）を熱酸化法により形成し、ついでこの上にポ
リシリコン４（膜厚１５０ｎｍ）を形成する。次にポリ
シリコン（多結晶シリコン）４上にフォトレジスト（不
図示）を設け、これをマスクとしてポリシリコン４およ
びゲート酸化膜３をパターニングし、ゲート電極の形状
を形成する。つづいて全面にＢＦ2打ち込みを行い、Ｓ
Ｄ（ソース・ドレイン）エクステンション領域５を形成
する。ＢＦ2の打ち込条件は、たとえば、５ＫｅＶ、２
×１０14ｃｍ2程度とする。その後、サイドウォール
６、スルー酸化膜７を形成し、図４（ａ）の状態とす
る。
【０００４】次に、スルー酸化膜７を介して全面にイオ
ン打ち込みを行い、ゲート電極への不純物導入およびソ
ース・ドレイン領域８の形成を行う（図４（ｂ））。ボ
ロンの打ち込条件は、たとえば、４ＫｅＶ、３×１０15
ｃｍ2程度とする。
ン打ち込みを行い、ゲート電極への不純物導入およびソ
ース・ドレイン領域８の形成を行う（図４（ｂ））。ボ
ロンの打ち込条件は、たとえば、４ＫｅＶ、３×１０15
ｃｍ2程度とする。
【０００５】つづいて、ランプアニールを行い、ゲート
電極およびソース・ドレイン領域８の活性化を行う。ラ
ンプアニールの条件は、通常、基板温度９００〜１００
０℃とし、アニール時間を５〜１０秒とする（図４
（ｃ））。
電極およびソース・ドレイン領域８の活性化を行う。ラ
ンプアニールの条件は、通常、基板温度９００〜１００
０℃とし、アニール時間を５〜１０秒とする（図４
（ｃ））。
【０００６】ランプアニール後、全面にコバルト９（膜
厚１０ｎｍ）を堆積する（図４（ｄ））。
厚１０ｎｍ）を堆積する（図４（ｄ））。
【０００７】次に、窒素雰囲気で温度を６００〜７００
℃として１０秒間熱処理を施し、更に余剰コバルトを除
去した後、８００℃１０秒間、窒素雰囲気でアニールす
る。これによりコバルト９がシリサイド化する（図５
（ｅ））。シリサイド化により、膜厚１０ｎｍのコバル
ト９が、膜厚３０〜４０ｎｍのコバルトシリサイドとな
る。コバルトシリサイドが形成されることにより、ゲー
ト電極の低抵抗化および拡散層の接触抵抗の低減を図る
ことができる。ついで全面に減圧熱ＶＤ法によりシリコ
ン窒化膜（膜厚５０ｎｍ）を形成する（図５（ｆ））。
成長温度は６００〜７５０℃とし、成長時間は３〜４時
間とする。減圧熱ＶＤ法を採用する理由は、この方法に
よれば、シリコン窒化膜のエッチングストッパーとして
の機能が良好となるからである。また、たとえばプラズ
マＣＶＤ法を用いた場合、ゲート酸化膜に絶縁破壊等の
悪影響を及ぼすことがあるからである。
℃として１０秒間熱処理を施し、更に余剰コバルトを除
去した後、８００℃１０秒間、窒素雰囲気でアニールす
る。これによりコバルト９がシリサイド化する（図５
（ｅ））。シリサイド化により、膜厚１０ｎｍのコバル
ト９が、膜厚３０〜４０ｎｍのコバルトシリサイドとな
る。コバルトシリサイドが形成されることにより、ゲー
ト電極の低抵抗化および拡散層の接触抵抗の低減を図る
ことができる。ついで全面に減圧熱ＶＤ法によりシリコ
ン窒化膜（膜厚５０ｎｍ）を形成する（図５（ｆ））。
成長温度は６００〜７５０℃とし、成長時間は３〜４時
間とする。減圧熱ＶＤ法を採用する理由は、この方法に
よれば、シリコン窒化膜のエッチングストッパーとして
の機能が良好となるからである。また、たとえばプラズ
マＣＶＤ法を用いた場合、ゲート酸化膜に絶縁破壊等の
悪影響を及ぼすことがあるからである。
【０００８】次に基板全面にＢＰＳＧ（Boro Phospho S
ilicate Glass）からなる層間膜１１（膜厚１０００ｎ
ｍ）をプラズマＣＶＤ法により形成する（図５
（ｇ））。成膜温度は４００℃程度とする。
ilicate Glass）からなる層間膜１１（膜厚１０００ｎ
ｍ）をプラズマＣＶＤ法により形成する（図５
（ｇ））。成膜温度は４００℃程度とする。
【０００９】その後、層間膜１１の表面に所定箇所を開
口させたフォトレジスト１３を設けた後、ドライエッチ
ングを行い、コンタクトホール１２を形成する（図６
（ｈ））。エッチングガスとしては、ＢＰＳＧとシリコ
ン窒化膜の選択比の高いガスが用いられる。コンタクト
ホール１２の底部にシリコン窒化膜を露出させた後、こ
のシリコン窒化膜を、今度はエッチングガスとしてＣＨ
Ｆ3系のガスを用い、ドライエッチングする。これによ
りコンタクトホール１２の底部にコバルトシリサイドが
露出する（図６（ｉ））。
口させたフォトレジスト１３を設けた後、ドライエッチ
ングを行い、コンタクトホール１２を形成する（図６
（ｈ））。エッチングガスとしては、ＢＰＳＧとシリコ
ン窒化膜の選択比の高いガスが用いられる。コンタクト
ホール１２の底部にシリコン窒化膜を露出させた後、こ
のシリコン窒化膜を、今度はエッチングガスとしてＣＨ
Ｆ3系のガスを用い、ドライエッチングする。これによ
りコンタクトホール１２の底部にコバルトシリサイドが
露出する（図６（ｉ））。
【００１０】その後、コンタクトホール内壁にＴｉ／Ｔ
ｉＮからなるバリアメタル膜を形成し、タングステン等
を埋め込むことによって層間接続孔を形成する。
ｉＮからなるバリアメタル膜を形成し、タングステン等
を埋め込むことによって層間接続孔を形成する。
【００１１】上記の方法によれば、図５（ｆ）に示した
ように、シリコン窒化膜１０を設けている。このシリコ
ン窒化膜１０を設けないと、図７のようにコンタクト開
口位置がずれた場合にオーバーエッチングによる電流リ
ークが発生することがある。特に目合わせのずれは製造
過程では起こり得る問題であり、かかる問題への対策は
重要となる。上記の方法では、シリコン窒化膜１０がコ
ンタクト１２形成の際のエッチングストッパとして機能
し、電流リークの問題を解消している。
ように、シリコン窒化膜１０を設けている。このシリコ
ン窒化膜１０を設けないと、図７のようにコンタクト開
口位置がずれた場合にオーバーエッチングによる電流リ
ークが発生することがある。特に目合わせのずれは製造
過程では起こり得る問題であり、かかる問題への対策は
重要となる。上記の方法では、シリコン窒化膜１０がコ
ンタクト１２形成の際のエッチングストッパとして機能
し、電流リークの問題を解消している。
【００１２】次に、従来のＤＲＡＭ（Dynamic Random A
ccess Memory）の製造方法について、図面を参照して説
明する。
ccess Memory）の製造方法について、図面を参照して説
明する。
【００１３】まず、上述した従来の電界効果トランジス
タの製造方法と同様にして、図４〜６までの工程を行
う。ついでコンタクトホール内に、スパッタリング法に
よりバリアメタルとしてＴｉ／ＴｉＮ膜２０を形成後、
成長温度４００℃程度の熱ＣＶＤ法によりタングステン
２１を埋め込む。その後、ＣＭＰ法により表面を平坦化
して図１１（ａ）の状態とする。
タの製造方法と同様にして、図４〜６までの工程を行
う。ついでコンタクトホール内に、スパッタリング法に
よりバリアメタルとしてＴｉ／ＴｉＮ膜２０を形成後、
成長温度４００℃程度の熱ＣＶＤ法によりタングステン
２１を埋め込む。その後、ＣＭＰ法により表面を平坦化
して図１１（ａ）の状態とする。
【００１４】つづいて、全面にＴｉ、ＴｉＮおよびＰｔ
からなる容量下部電極層３１（膜厚１００ｎｍ）をスパ
ッタリング法により形成する。さらにこの上に、ＰＺＴ
（PbZrxTi1-xO3）膜３２をスパッタリング法により形成
する。スパッタリングの条件は、たとえば、基板温度６
５０〜７５０℃とし、スパッタ時間を１０〜６０分程度
とする（図１１（ｂ））。
からなる容量下部電極層３１（膜厚１００ｎｍ）をスパ
ッタリング法により形成する。さらにこの上に、ＰＺＴ
（PbZrxTi1-xO3）膜３２をスパッタリング法により形成
する。スパッタリングの条件は、たとえば、基板温度６
５０〜７５０℃とし、スパッタ時間を１０〜６０分程度
とする（図１１（ｂ））。
【００１５】次に、スパッタリング法により、全面にＩ
ｒＯ2／Ｉｒからなる容量上部電極層３３を形成する
（図１２（ａ））。その後、ドライエッチングにより容
量下部電極層３１、ＰＺＴ膜３２、および容量上部電極
層３３をパターニングし、ＰＺＴ容量３０を形成する
（図１２（ｂ））。
ｒＯ2／Ｉｒからなる容量上部電極層３３を形成する
（図１２（ａ））。その後、ドライエッチングにより容
量下部電極層３１、ＰＺＴ膜３２、および容量上部電極
層３３をパターニングし、ＰＺＴ容量３０を形成する
（図１２（ｂ））。
【００１６】
【発明が解決しようとする課題】ところが上記従来技術
は、いずれも、ゲート電極の抵抗の増大および素子応答
性の低下といった問題が生じる。
は、いずれも、ゲート電極の抵抗の増大および素子応答
性の低下といった問題が生じる。
【００１７】本発明者は、このような問題が発生する原
因について鋭意検討したところ、図５（ａ）におけるシ
リコン窒化膜１０の形成工程において不純物の逆活性化
が起こり、これにより、ゲート酸化膜近傍におけるゲー
ト空乏化が生じていることが原因であることを解明し
た。
因について鋭意検討したところ、図５（ａ）におけるシ
リコン窒化膜１０の形成工程において不純物の逆活性化
が起こり、これにより、ゲート酸化膜近傍におけるゲー
ト空乏化が生じていることが原因であることを解明し
た。
【００１８】この点につき、上述した従来の電界効果ト
ランジスタの製造方法を例に挙げて説明する。この製造
方法において、図４（ｃ）の工程で９００〜１０００
℃、１０秒程度のランプアニールを行い、ゲート電極お
よびソース・ドレイン領域８の活性化を行っている。そ
して、その後の図５（ｆ）の工程で、シリコン窒化膜１
０を成長温度６００〜７５０℃として減圧熱ＣＶＤ法に
より形成している。ところがこの温度領域で熱処理を行
うと、不純物の逆活性化が起こり、不純物濃度が低下す
るという現象が発生する。すなわち、いったん高温の熱
処理により不純物の活性化を行っていても、その後の工
程で上記のように６００〜７５０℃の低温熱処理を加え
ると、この温度における低い活性化率に落ち着くことと
なる。
ランジスタの製造方法を例に挙げて説明する。この製造
方法において、図４（ｃ）の工程で９００〜１０００
℃、１０秒程度のランプアニールを行い、ゲート電極お
よびソース・ドレイン領域８の活性化を行っている。そ
して、その後の図５（ｆ）の工程で、シリコン窒化膜１
０を成長温度６００〜７５０℃として減圧熱ＣＶＤ法に
より形成している。ところがこの温度領域で熱処理を行
うと、不純物の逆活性化が起こり、不純物濃度が低下す
るという現象が発生する。すなわち、いったん高温の熱
処理により不純物の活性化を行っていても、その後の工
程で上記のように６００〜７５０℃の低温熱処理を加え
ると、この温度における低い活性化率に落ち着くことと
なる。
【００１９】ここで、電界効果トランジスタの使用時に
おいて、ゲート電極に電圧を印加するとゲート酸化膜上
部に空乏層が広がる。この空乏層の広がりの程度は、ゲ
ート電極内の不純物活性化率が低い程、より大きくな
る。したがって、上記従来技術では不純物活性化率が低
下することに起因して空乏層の広がりが大きくなり、こ
れによりゲート電極の抵抗の増大、素子応答性の劣化と
いった問題が引き起こされることとなるのである。
おいて、ゲート電極に電圧を印加するとゲート酸化膜上
部に空乏層が広がる。この空乏層の広がりの程度は、ゲ
ート電極内の不純物活性化率が低い程、より大きくな
る。したがって、上記従来技術では不純物活性化率が低
下することに起因して空乏層の広がりが大きくなり、こ
れによりゲート電極の抵抗の増大、素子応答性の劣化と
いった問題が引き起こされることとなるのである。
【００２０】また、上述のＤＲＡＭの製造方法において
も、図４（ｃ）の工程で９００〜１０００℃、１０秒程
度のランプアニールを行っているが、その後の図１１
（ｂ）の工程においてＰＺＴ膜３２を形成する際、６５
０〜７５０℃でスパッタリングを行っている。このため
不純物の逆活性化が起こり不純物濃度の低下し、上記と
同様、ゲート電極の抵抗の増大、素子応答性の劣化とい
った問題が引き起こされるのである。
も、図４（ｃ）の工程で９００〜１０００℃、１０秒程
度のランプアニールを行っているが、その後の図１１
（ｂ）の工程においてＰＺＴ膜３２を形成する際、６５
０〜７５０℃でスパッタリングを行っている。このため
不純物の逆活性化が起こり不純物濃度の低下し、上記と
同様、ゲート電極の抵抗の増大、素子応答性の劣化とい
った問題が引き起こされるのである。
【００２１】ところで、上記のような不純物活性化率の
低下に伴う問題は、ゲート酸化膜の膜厚が薄くなること
で顕在化する。特に酸化膜厚が３ｎｍ以下となるときわ
めて顕著となる。ゲート電極の構成材料として不純物の
ドープされた多結晶シリコンを用いると、ゲート電極中
に空乏層が広がる。この空乏層の幅は不純物の濃度によ
って決定される。ゲート容量に対する空乏層の容量の占
める割合はゲート酸化膜を薄くするにつれ増大するが、
本発明者の検討によれば、上記空乏層がトランジスタ特
性に与える影響が急激に顕著となるのはゲート酸化膜が
３ｎｍ以下の領域であり、この膜厚が臨界点となる。
低下に伴う問題は、ゲート酸化膜の膜厚が薄くなること
で顕在化する。特に酸化膜厚が３ｎｍ以下となるときわ
めて顕著となる。ゲート電極の構成材料として不純物の
ドープされた多結晶シリコンを用いると、ゲート電極中
に空乏層が広がる。この空乏層の幅は不純物の濃度によ
って決定される。ゲート容量に対する空乏層の容量の占
める割合はゲート酸化膜を薄くするにつれ増大するが、
本発明者の検討によれば、上記空乏層がトランジスタ特
性に与える影響が急激に顕著となるのはゲート酸化膜が
３ｎｍ以下の領域であり、この膜厚が臨界点となる。
【００２２】近年における素子の微細化、すなわち０．
１μｍレベルの微細デバイスの実現の満たすためには、
ゲート酸化膜の膜厚を３ｎｍ以下に設定することが必要
となる。本発明はこのようなゲート酸化膜厚とした場合
に特有の課題、すなわち、不純物活性化率の低下に伴う
上記課題を解決することを目的とする。
１μｍレベルの微細デバイスの実現の満たすためには、
ゲート酸化膜の膜厚を３ｎｍ以下に設定することが必要
となる。本発明はこのようなゲート酸化膜厚とした場合
に特有の課題、すなわち、不純物活性化率の低下に伴う
上記課題を解決することを目的とする。
【００２３】
【課題を解決するための手段】上記課題を解決する本発
明によれば、半導体基板上に膜厚３ｎｍ以下のゲート酸
化膜を介してゲート電極を形成し、全面に不純物注入を
行った後、層間絶縁膜を形成し、該層間絶縁膜の溝部に
銅膜を形成する第一の工程と、基板温度を６００〜７７
０℃とした状態で前記銅膜を覆うようにシリコン窒化膜
を成膜する第二の工程と、その後、基板温度を９００〜
１１００℃とした状態でアニール処理を行う第三の工程
とを有することを特徴とする半導体装置の製造方法が提
供される。
明によれば、半導体基板上に膜厚３ｎｍ以下のゲート酸
化膜を介してゲート電極を形成し、全面に不純物注入を
行った後、層間絶縁膜を形成し、該層間絶縁膜の溝部に
銅膜を形成する第一の工程と、基板温度を６００〜７７
０℃とした状態で前記銅膜を覆うようにシリコン窒化膜
を成膜する第二の工程と、その後、基板温度を９００〜
１１００℃とした状態でアニール処理を行う第三の工程
とを有することを特徴とする半導体装置の製造方法が提
供される。
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】本発明では、第二の工程で基板温度を６０
０〜７７０℃とした状態でシリコン窒化膜の成膜を行っ
ているため、このときに不純物の逆活性化が生じる。と
ころが第三の工程で基板温度を９００〜１１００℃とし
た状態でアニール処理を行っているため、再度、不純物
が活性化する。これにより、不純物の逆活性化の問題は
解消し、ゲート電極の抵抗の増大、素子応答性の劣化と
いった問題を解決することができる。
０〜７７０℃とした状態でシリコン窒化膜の成膜を行っ
ているため、このときに不純物の逆活性化が生じる。と
ころが第三の工程で基板温度を９００〜１１００℃とし
た状態でアニール処理を行っているため、再度、不純物
が活性化する。これにより、不純物の逆活性化の問題は
解消し、ゲート電極の抵抗の増大、素子応答性の劣化と
いった問題を解決することができる。
【００３２】本発明の第一の工程において、層間絶縁膜
を形成した後、この層間絶縁膜中に導電膜を形成する。
導電膜とは、スルーホールやコンタクトホールに埋め込
まれた金属膜や配線を構成する金属膜等をいう。上記発
明の第一の工程において、全面に不純物注入を行った
後、全面に高融点金属膜を形成してもよい。これにより
ゲート電極の低抵抗化および拡散層の接触抵抗の低減を
図ることができる。高融点金属膜は、コバルト、タング
ステン、コバルトシリサイド、およびタングステンシリ
サイドからなる群から選ばれる一または二以上の金属で
あることが好ましい。このような金属材料であれば、ゲ
ート電極や拡散層の接触抵抗を効果的に低減できるとと
もに、高温での熱処理に対する耐久性に優れるからであ
る。
を形成した後、この層間絶縁膜中に導電膜を形成する。
導電膜とは、スルーホールやコンタクトホールに埋め込
まれた金属膜や配線を構成する金属膜等をいう。上記発
明の第一の工程において、全面に不純物注入を行った
後、全面に高融点金属膜を形成してもよい。これにより
ゲート電極の低抵抗化および拡散層の接触抵抗の低減を
図ることができる。高融点金属膜は、コバルト、タング
ステン、コバルトシリサイド、およびタングステンシリ
サイドからなる群から選ばれる一または二以上の金属で
あることが好ましい。このような金属材料であれば、ゲ
ート電極や拡散層の接触抵抗を効果的に低減できるとと
もに、高温での熱処理に対する耐久性に優れるからであ
る。
【００３３】本発明の第二の工程において形成されるシ
リコン窒化膜は、コンタクトホールやスルーホール、あ
るいは配線溝等の形成の際のエッチングストッパーとし
て機能する。また、ホールや配線溝を形成する際に生じ
る金属汚染物質が層間絶縁膜を経由して素子領域へ拡散
することを防止し、これらの金属汚染物質が素子に悪影
響を与えることを防ぐという効果もある。さらに、導電
膜の材料として例えば銅や銅合金等が用いた場合、以下
のような効果もある。すなわち、ホールや溝の形成のた
めのエッチング工程において導電膜の表面がシリコン窒
化膜で覆われるため、導電膜が直接エッチングガスにさ
らされることをがなく、導電膜が一部エッチングされる
ことによって生じる金属汚染物の発生量を低減すること
ができる。以上のような効果を得るためには、シリコン
窒化膜の形成方法として、緻密な膜質を実現できる減圧
熱ＣＶＤ法が好ましく用いられる。
リコン窒化膜は、コンタクトホールやスルーホール、あ
るいは配線溝等の形成の際のエッチングストッパーとし
て機能する。また、ホールや配線溝を形成する際に生じ
る金属汚染物質が層間絶縁膜を経由して素子領域へ拡散
することを防止し、これらの金属汚染物質が素子に悪影
響を与えることを防ぐという効果もある。さらに、導電
膜の材料として例えば銅や銅合金等が用いた場合、以下
のような効果もある。すなわち、ホールや溝の形成のた
めのエッチング工程において導電膜の表面がシリコン窒
化膜で覆われるため、導電膜が直接エッチングガスにさ
らされることをがなく、導電膜が一部エッチングされる
ことによって生じる金属汚染物の発生量を低減すること
ができる。以上のような効果を得るためには、シリコン
窒化膜の形成方法として、緻密な膜質を実現できる減圧
熱ＣＶＤ法が好ましく用いられる。
【００３４】また本発明によれば、半導体基板上に、電
界効果トランジスタと、第一の電極、第二の電極、およ
びこれらに挟まれたペロブスカイト系材料から成る誘電
体膜を有してなるキャパシタとを備えた半導体装置の製
造方法において、半導体基板上に膜厚３ｎｍ以下のゲー
ト酸化膜を介してゲート電極を形成した後、全面に不純
物注入を行う第一の工程と、第一の電極、前記誘電体
膜、および第二の電極をこの順で形成する第二の工程
と、その後、基板温度を９００〜１１００℃とした状態
でアニール処理を行う第三の工程とを有し、第二の工程
における前記誘電体膜の形成を、基板温度を６００〜７
７０℃とした状態で行うことを特徴とする半導体装置の
製造方法が提供される。
界効果トランジスタと、第一の電極、第二の電極、およ
びこれらに挟まれたペロブスカイト系材料から成る誘電
体膜を有してなるキャパシタとを備えた半導体装置の製
造方法において、半導体基板上に膜厚３ｎｍ以下のゲー
ト酸化膜を介してゲート電極を形成した後、全面に不純
物注入を行う第一の工程と、第一の電極、前記誘電体
膜、および第二の電極をこの順で形成する第二の工程
と、その後、基板温度を９００〜１１００℃とした状態
でアニール処理を行う第三の工程とを有し、第二の工程
における前記誘電体膜の形成を、基板温度を６００〜７
７０℃とした状態で行うことを特徴とする半導体装置の
製造方法が提供される。
【００３５】本発明では、第二の工程で基板温度を６０
０〜７７０℃とした状態で誘電体膜の形成または加熱処
理を行っているため、このときに不純物の逆活性化が生
じる。ところが第三の工程で基板温度を９００〜１１０
０℃とした状態でアニール処理を行っているため、再
度、不純物が活性化する。これにより、不純物の逆活性
化の問題は解消し、ゲート電極の抵抗の増大、素子応答
性の劣化といった問題を解決することができる。
０〜７７０℃とした状態で誘電体膜の形成または加熱処
理を行っているため、このときに不純物の逆活性化が生
じる。ところが第三の工程で基板温度を９００〜１１０
０℃とした状態でアニール処理を行っているため、再
度、不純物が活性化する。これにより、不純物の逆活性
化の問題は解消し、ゲート電極の抵抗の増大、素子応答
性の劣化といった問題を解決することができる。
【００３６】本発明の第二の工程の「誘電体膜の形成」
とは、誘電体膜をスパッタリング法等により形成する成
膜処理や、成膜後のポストアニール処理等をいう。
とは、誘電体膜をスパッタリング法等により形成する成
膜処理や、成膜後のポストアニール処理等をいう。
【００３７】本発明における誘電体膜は、ペロブスカイ
ト系材料からなる膜が好ましく、特にＰＺＴ膜が好まし
い。このような材料を用いた場合、高い誘電率の容量が
得られるため、素子の微細化を図ることができる一方、
誘電体膜の成膜や、ペロブスカイト構造を形成するため
のポストアニールを、６００〜７７０℃の温度範囲で行
う必要が生じる場合がある。ところがこの場合、ゲート
酸化膜の厚みが３ｎｍ以下であると、不純物の逆活性に
よるゲート電極抵抗の増大や素子応答性の劣化の問題が
生じる。本発明によれば、上記のような強誘電体材料を
用いた場合でもかかる問題を解消するとともに、誘電体
膜の成膜やアニールプロセスについて自由度を大きくす
ることができる。
ト系材料からなる膜が好ましく、特にＰＺＴ膜が好まし
い。このような材料を用いた場合、高い誘電率の容量が
得られるため、素子の微細化を図ることができる一方、
誘電体膜の成膜や、ペロブスカイト構造を形成するため
のポストアニールを、６００〜７７０℃の温度範囲で行
う必要が生じる場合がある。ところがこの場合、ゲート
酸化膜の厚みが３ｎｍ以下であると、不純物の逆活性に
よるゲート電極抵抗の増大や素子応答性の劣化の問題が
生じる。本発明によれば、上記のような強誘電体材料を
用いた場合でもかかる問題を解消するとともに、誘電体
膜の成膜やアニールプロセスについて自由度を大きくす
ることができる。
【００３８】
【発明の実施の形態】上記した本発明はいずれも、第一
の工程にて、半導体基板上に膜厚３ｎｍ以下のゲート酸
化膜を介してゲート電極を形成した後、全面に不純物注
入を行っている。半導体基板とは、シリコンやＳＯＩ基
板等をいう。ゲート酸化膜の膜厚は、平均膜厚をいい、
３ｎｍ以下とする。このような膜厚とした場合、素子の
微細化を図ることができる一方、ゲートの空乏化が顕著
に発生し、かかる場合に本発明は効果を発揮するからで
ある。すなわち、本発明はゲート電極を３ｎｍ以下とす
るような微細化されたデバイスを設計する際に特有の課
題を解決するものである。
の工程にて、半導体基板上に膜厚３ｎｍ以下のゲート酸
化膜を介してゲート電極を形成した後、全面に不純物注
入を行っている。半導体基板とは、シリコンやＳＯＩ基
板等をいう。ゲート酸化膜の膜厚は、平均膜厚をいい、
３ｎｍ以下とする。このような膜厚とした場合、素子の
微細化を図ることができる一方、ゲートの空乏化が顕著
に発生し、かかる場合に本発明は効果を発揮するからで
ある。すなわち、本発明はゲート電極を３ｎｍ以下とす
るような微細化されたデバイスを設計する際に特有の課
題を解決するものである。
【００３９】ゲート電極は、ゲート酸化膜上に多結晶シ
リコン膜が形成されてなるものや、あるいは、ゲート酸
化膜上に多結晶シリコン膜および高融点金属膜がこの順
で形成されてなるものとすることができる。ここで、高
融点金属とは、コバルト、タングステン、コバルトシリ
サイド、およびタングステンシリサイドからなる群から
選ばれる一または二以上の金属であることが好ましい。
このような金属材料であれば、ゲート電極や拡散層の接
触抵抗を効果的に低減できるとともに、高温での熱処理
に対する耐久性に優れるからである。
リコン膜が形成されてなるものや、あるいは、ゲート酸
化膜上に多結晶シリコン膜および高融点金属膜がこの順
で形成されてなるものとすることができる。ここで、高
融点金属とは、コバルト、タングステン、コバルトシリ
サイド、およびタングステンシリサイドからなる群から
選ばれる一または二以上の金属であることが好ましい。
このような金属材料であれば、ゲート電極や拡散層の接
触抵抗を効果的に低減できるとともに、高温での熱処理
に対する耐久性に優れるからである。
【００４０】このようなゲート電極は、たとえば以下の
ような工程を経ることにより形成することができる。す
なわち、まず半導体基板上にゲート酸化膜を形成し、そ
の上に多結晶シリコン膜を形成した後、多結晶シリコン
膜をパターニングすることにより、上記構造のゲート電
極を形成することができる。また、半導体基板上にゲー
ト酸化膜を形成し、その上に多結晶シリコン膜および高
融点金属膜を形成した後、多結晶シリコン膜および高融
点金属膜をパターニングすることにより、上記構造のゲ
ート電極を形成することができる。
ような工程を経ることにより形成することができる。す
なわち、まず半導体基板上にゲート酸化膜を形成し、そ
の上に多結晶シリコン膜を形成した後、多結晶シリコン
膜をパターニングすることにより、上記構造のゲート電
極を形成することができる。また、半導体基板上にゲー
ト酸化膜を形成し、その上に多結晶シリコン膜および高
融点金属膜を形成した後、多結晶シリコン膜および高融
点金属膜をパターニングすることにより、上記構造のゲ
ート電極を形成することができる。
【００４１】本発明において、ゲート電極を形成した
後、全面に不純物注入を行うが、これによりゲート電極
内への不純物が導入されるとともに、ゲート電極周囲部
に不純物拡散層が形成される。本発明における不純物と
しては、半導体材料に導電性を付与するために一般的に
用いられる元素が用いられる。基板材料にIV族元素を使
用した場合、不純物としてIII族やＶ族の元素が用いら
れるが、このうち本発明の効果がより発揮されるのは砒
素、リン、あるいはボロンである。このような不純物を
ゲート電極に注入した場合、特にゲートの空乏化が問題
となり、本発明の効果がより一層顕著となるからであ
る。
後、全面に不純物注入を行うが、これによりゲート電極
内への不純物が導入されるとともに、ゲート電極周囲部
に不純物拡散層が形成される。本発明における不純物と
しては、半導体材料に導電性を付与するために一般的に
用いられる元素が用いられる。基板材料にIV族元素を使
用した場合、不純物としてIII族やＶ族の元素が用いら
れるが、このうち本発明の効果がより発揮されるのは砒
素、リン、あるいはボロンである。このような不純物を
ゲート電極に注入した場合、特にゲートの空乏化が問題
となり、本発明の効果がより一層顕著となるからであ
る。
【００４２】本発明において、第一の工程の不純物注入
のドーズ量は、ゲート電極の厚み等に応じて適宜設定さ
れる。たとえばゲート電極の厚みを１００〜２００ｎｍ
とした場合、ドーズ量は１×１０15ｃｍ2〜１×１０16
ｃｍ2とすることが好ましい。このとき、活性化後、均
一になった状態でのゲート電極内不純物濃度は、１×１
０19ｃｍ2〜１×１０20ｃｍ3となる。このような濃度の
場合、特にゲートの空乏化が問題となり、本発明の効果
がより一層顕著となるからである。
のドーズ量は、ゲート電極の厚み等に応じて適宜設定さ
れる。たとえばゲート電極の厚みを１００〜２００ｎｍ
とした場合、ドーズ量は１×１０15ｃｍ2〜１×１０16
ｃｍ2とすることが好ましい。このとき、活性化後、均
一になった状態でのゲート電極内不純物濃度は、１×１
０19ｃｍ2〜１×１０20ｃｍ3となる。このような濃度の
場合、特にゲートの空乏化が問題となり、本発明の効果
がより一層顕著となるからである。
【００４３】本発明においては、第二の工程にて、いず
れも基板温度を６００〜７７０℃とした状態での処理を
行うが、この処理時間は、好ましくは１０分以上、さら
に好ましくは６０分以上とする。このような時間、６０
０〜７７０℃で処理を行うと、不純物の逆活性化が顕著
に生じるからである。なお、処理時間の上限はないが、
通常の加工処理では１０時間以内である。
れも基板温度を６００〜７７０℃とした状態での処理を
行うが、この処理時間は、好ましくは１０分以上、さら
に好ましくは６０分以上とする。このような時間、６０
０〜７７０℃で処理を行うと、不純物の逆活性化が顕著
に生じるからである。なお、処理時間の上限はないが、
通常の加工処理では１０時間以内である。
【００４４】本発明においては、第三の工程で基板温度
を９００〜１１００℃とした状態でアニール処理を行
う。このような温度でアニール処理することにより、い
ったん逆活性化した不純物を再度、活性化することがで
きる。この処理条件はソース・ドレイン領域やゲート電
極中の不純物を活性化する条件であることが望ましく、
したがってその条件と同じ、またはほぼ同程度の熱処理
条件とすることが必要である。０．１μｍレベルのデバ
イス形成においては、９００〜１１００℃で５〜２０ｓ
ｅｃとすることが望ましい。この条件では、短チャネル
特性の良好な浅い拡散層を実現するとともに、不純物を
充分に活性化し、さらには、先に形成したコバルトシリ
サイドの特性を変化させずに良好に維持することができ
る。
を９００〜１１００℃とした状態でアニール処理を行
う。このような温度でアニール処理することにより、い
ったん逆活性化した不純物を再度、活性化することがで
きる。この処理条件はソース・ドレイン領域やゲート電
極中の不純物を活性化する条件であることが望ましく、
したがってその条件と同じ、またはほぼ同程度の熱処理
条件とすることが必要である。０．１μｍレベルのデバ
イス形成においては、９００〜１１００℃で５〜２０ｓ
ｅｃとすることが望ましい。この条件では、短チャネル
特性の良好な浅い拡散層を実現するとともに、不純物を
充分に活性化し、さらには、先に形成したコバルトシリ
サイドの特性を変化させずに良好に維持することができ
る。
【００４５】上記アニール処理は、ＲＴＡ（Rapid Ther
mal Annealing）による熱処理とすることが好ましく、
特にランプアニール処理とすることが好ましい。短時間
で不純物の活性化を行うことができるので、上記したよ
うな不純物拡散層の分布や基板上の素子への悪影響を抑
えることができるからである。特に浅い拡散層を形成し
た場合、ＲＴＡやランプアニールによる処理が有効であ
る。
mal Annealing）による熱処理とすることが好ましく、
特にランプアニール処理とすることが好ましい。短時間
で不純物の活性化を行うことができるので、上記したよ
うな不純物拡散層の分布や基板上の素子への悪影響を抑
えることができるからである。特に浅い拡散層を形成し
た場合、ＲＴＡやランプアニールによる処理が有効であ
る。
【００４６】
【実施例】（実施例１） 本実施例について図１〜３を参照して説明する。なお、
本実施例は参考例である。
本実施例は参考例である。
【００４７】まず、半導体基板１の表面に素子分離領域
２を形成した後、半導体基板１上にゲート酸化膜３（膜
厚３ｎｍ）を熱酸化法により形成し、ついでこの上にポ
リシリコン４（膜厚１５０ｎｍ）を形成した。次にポリ
シリコン４上にフォトレジスト（不図示）を設け、これ
をマスクとしてポリシリコン４およびゲート酸化膜３を
パターニングし、ゲート電極の形状を形成した。つづい
て全面にＢＦ2の打ち込みを行い、ＳＤ（ソース・ドレ
イン）エクステンション領域５を形成した。ＢＦ2の打
ち込条件は、５ＫｅＶ、２×１０14ｃｍ2とした。その
後、サイドウォール６、スルー酸化膜７を形成し、図１
（ａ）の状態とした。
２を形成した後、半導体基板１上にゲート酸化膜３（膜
厚３ｎｍ）を熱酸化法により形成し、ついでこの上にポ
リシリコン４（膜厚１５０ｎｍ）を形成した。次にポリ
シリコン４上にフォトレジスト（不図示）を設け、これ
をマスクとしてポリシリコン４およびゲート酸化膜３を
パターニングし、ゲート電極の形状を形成した。つづい
て全面にＢＦ2の打ち込みを行い、ＳＤ（ソース・ドレ
イン）エクステンション領域５を形成した。ＢＦ2の打
ち込条件は、５ＫｅＶ、２×１０14ｃｍ2とした。その
後、サイドウォール６、スルー酸化膜７を形成し、図１
（ａ）の状態とした。
【００４８】次に、スルー酸化膜７を介して全面にイオ
ン打ち込みを行い、ゲート電極への不純物導入およびソ
ース・ドレイン領域８の形成を行った（図１（ｂ））。
ボロンの打ち込条件は、４ＫｅＶ、３×１０15ｃｍ2と
した。
ン打ち込みを行い、ゲート電極への不純物導入およびソ
ース・ドレイン領域８の形成を行った（図１（ｂ））。
ボロンの打ち込条件は、４ＫｅＶ、３×１０15ｃｍ2と
した。
【００４９】つづいて、ランプアニールを行い、ゲート
電極およびソース・ドレイン領域８の活性化を行った。
ランプアニールの条件は基板温度を１０００℃とし、ア
ニール時間を１０秒とした（図１（ｃ））。
電極およびソース・ドレイン領域８の活性化を行った。
ランプアニールの条件は基板温度を１０００℃とし、ア
ニール時間を１０秒とした（図１（ｃ））。
【００５０】ランプアニール後、図１（ｄ）のように、
全面にコバルト９を堆積した（膜厚１０ｎｍ）。スパッ
タの際の基板温度は４００℃とした。
全面にコバルト９を堆積した（膜厚１０ｎｍ）。スパッ
タの際の基板温度は４００℃とした。
【００５１】次に、窒素雰囲気で温度を６００〜７００
℃として１０秒間熱処理を施し、更に余剰コバルトを除
去した後、８００℃１０秒間、窒素雰囲気でアニールす
る。これによりコバルト９がシリサイド化する（図２
（ｅ））。シリサイド化により、膜厚１０ｎｍのコバル
ト９が、膜厚３０〜４０ｎｍのコバルトシリサイドとな
る。このコバルトシリサイドが形成されることにより、
ゲート電極の低抵抗化および拡散層の接触抵抗の低減を
図ることができる。
℃として１０秒間熱処理を施し、更に余剰コバルトを除
去した後、８００℃１０秒間、窒素雰囲気でアニールす
る。これによりコバルト９がシリサイド化する（図２
（ｅ））。シリサイド化により、膜厚１０ｎｍのコバル
ト９が、膜厚３０〜４０ｎｍのコバルトシリサイドとな
る。このコバルトシリサイドが形成されることにより、
ゲート電極の低抵抗化および拡散層の接触抵抗の低減を
図ることができる。
【００５２】ついで全面に減圧熱ＶＤ法によりシリコン
窒化膜（膜厚５０ｎｍ）を形成した。成長温度は６３０
℃とし、成長時間は３時間とした（図２（ｆ））。減圧
熱ＶＤ法を採用する理由は、この方法によれば、シリコ
ン窒化膜の膜の緻密性が向上し、エッチングストッパー
としての機能が良好となるからである。また、たとえば
プラズマＣＶＤ法を用いた場合、ゲート酸化膜に絶縁破
壊等の悪影響を及ぼすことがあるからである。
窒化膜（膜厚５０ｎｍ）を形成した。成長温度は６３０
℃とし、成長時間は３時間とした（図２（ｆ））。減圧
熱ＶＤ法を採用する理由は、この方法によれば、シリコ
ン窒化膜の膜の緻密性が向上し、エッチングストッパー
としての機能が良好となるからである。また、たとえば
プラズマＣＶＤ法を用いた場合、ゲート酸化膜に絶縁破
壊等の悪影響を及ぼすことがあるからである。
【００５３】次にランプアニール処理を行った（図２
（ｇ））。アニール時の基板温度は約９５０℃とし、ア
ニール時間は約１０秒とした。
（ｇ））。アニール時の基板温度は約９５０℃とし、ア
ニール時間は約１０秒とした。
【００５４】次に基板全面にＣＶＤ法によりＢＰＳＧか
らなる層間膜１１を形成した（図３（ｈ））。成膜温度
は４００℃とした。
らなる層間膜１１を形成した（図３（ｈ））。成膜温度
は４００℃とした。
【００５５】その後、層間膜１１の表面に所定箇所を開
口させたフォトレジスト１３を設けた後、ドライエッチ
ングを行い、コンタクトホール１２を形成した（図３
（ｉ））。エッチングガスとしては、ＢＰＳＧと窒化シ
リコンの選択比の高いＣ4Ｆ8、Ａｒ、Ｏ2、ＣＯを含む
混合ガスを用いた。コンタクトホール１２の底部にシリ
コン窒化膜を露出させた後、このシリコン窒化膜を、今
度はエッチングガスとしてＣＨＦ3系のガスを用い、ド
ライエッチングした。これによりコンタクトホール１２
の底部にコバルトシリサイドが露出した（図３
（ｊ））。
口させたフォトレジスト１３を設けた後、ドライエッチ
ングを行い、コンタクトホール１２を形成した（図３
（ｉ））。エッチングガスとしては、ＢＰＳＧと窒化シ
リコンの選択比の高いＣ4Ｆ8、Ａｒ、Ｏ2、ＣＯを含む
混合ガスを用いた。コンタクトホール１２の底部にシリ
コン窒化膜を露出させた後、このシリコン窒化膜を、今
度はエッチングガスとしてＣＨＦ3系のガスを用い、ド
ライエッチングした。これによりコンタクトホール１２
の底部にコバルトシリサイドが露出した（図３
（ｊ））。
【００５６】その後、コンタクトホール内壁にＴｉ／Ｔ
ｉＮからなるバリアメタル膜を形成し、タングステンを
埋め込むことによってタングステンプラグを形成した。
ｉＮからなるバリアメタル膜を形成し、タングステンを
埋め込むことによってタングステンプラグを形成した。
【００５７】上記の方法によれば、不純物拡散層の上に
シリコン窒化膜１０を設けている。このシリコン窒化膜
１０を設けないと、図７のように、オーバーエッチング
による電流リークが発生することがある。特に目合わせ
のずれが生じた場合に、かかる問題は顕著となる。本実
施例では、シリコン窒化膜１０がコンタクト１２形成の
際のエッチングストッパとして機能し、電流リークの問
題を解消している。シリコン窒化膜１０は減圧熱ＶＤ法
により形成したが、これによりシリコン窒化膜のエッチ
ングストッパーとしての機能を向上させ、また、ゲート
酸化膜への悪影響を防止している。
シリコン窒化膜１０を設けている。このシリコン窒化膜
１０を設けないと、図７のように、オーバーエッチング
による電流リークが発生することがある。特に目合わせ
のずれが生じた場合に、かかる問題は顕著となる。本実
施例では、シリコン窒化膜１０がコンタクト１２形成の
際のエッチングストッパとして機能し、電流リークの問
題を解消している。シリコン窒化膜１０は減圧熱ＶＤ法
により形成したが、これによりシリコン窒化膜のエッチ
ングストッパーとしての機能を向上させ、また、ゲート
酸化膜への悪影響を防止している。
【００５８】このシリコン窒化膜１０形成の際に、ゲー
ト電極中の不純物の逆活性化が起こるが、本実施例で
は、シリコン窒化膜１０形成後の図２（ｇ）の工程で、
再度、９５０℃でのランプアニールを行っている。これ
により不純物を再度活性化し、ゲート空乏化の問題を解
決している。
ト電極中の不純物の逆活性化が起こるが、本実施例で
は、シリコン窒化膜１０形成後の図２（ｇ）の工程で、
再度、９５０℃でのランプアニールを行っている。これ
により不純物を再度活性化し、ゲート空乏化の問題を解
決している。
【００５９】（比較例１）図２（ｇ）におけるＲＴＡ熱
処理（ランプアニール処理）を行わなかったこと以外は
実施例１と同様にしてＭＯＳ型電界効果トランジスタを
作製した。
処理（ランプアニール処理）を行わなかったこと以外は
実施例１と同様にしてＭＯＳ型電界効果トランジスタを
作製した。
【００６０】（参考例１）ゲート酸化膜の膜厚を５ｎｍ
とし、図２（ｇ）におけるＲＴＡ熱処理（ランプアニー
ル処理）を行わなかったこと以外は比較例１と同様にし
てＭＯＳ型電界効果トランジスタを作製した。
とし、図２（ｇ）におけるＲＴＡ熱処理（ランプアニー
ル処理）を行わなかったこと以外は比較例１と同様にし
てＭＯＳ型電界効果トランジスタを作製した。
【００６１】（評価結果）実施例１、比較例１、および
参考例１で作製したＭＯＳ型電界効果トランジスタにつ
いて、規格化したゲート容量値を評価した。膜厚３ｎｍ
のゲート酸化膜とした場合（実施例１、比較例１）では
ゲートバイアスを１．５Ｖとし、膜厚５ｎｍのゲート酸
化膜とした場合（参考例１）はゲートバイアスを２．５
Ｖとして、蓄積状態のゲート容量を準静的Ｃ−Ｖ測定に
よって評価し、規格化した反転状態のゲート容量値とし
た。この値は、一般にゲート空乏化率と呼ばれるもので
あり、トランジスタのドレイン電流を決定する。この値
が１に近い程、特性が良好となる。
参考例１で作製したＭＯＳ型電界効果トランジスタにつ
いて、規格化したゲート容量値を評価した。膜厚３ｎｍ
のゲート酸化膜とした場合（実施例１、比較例１）では
ゲートバイアスを１．５Ｖとし、膜厚５ｎｍのゲート酸
化膜とした場合（参考例１）はゲートバイアスを２．５
Ｖとして、蓄積状態のゲート容量を準静的Ｃ−Ｖ測定に
よって評価し、規格化した反転状態のゲート容量値とし
た。この値は、一般にゲート空乏化率と呼ばれるもので
あり、トランジスタのドレイン電流を決定する。この値
が１に近い程、特性が良好となる。
【００６２】
【表１】
【００６３】表中の結果より、比較例１において認めら
れるゲート空乏化の問題が、実施例１では解消されてい
ることがわかる。また参考例１では、ゲート酸化膜が５
ｎｍと厚いため、ゲート空乏化の問題が発生しないこと
が確認された。
れるゲート空乏化の問題が、実施例１では解消されてい
ることがわかる。また参考例１では、ゲート酸化膜が５
ｎｍと厚いため、ゲート空乏化の問題が発生しないこと
が確認された。
【００６４】（実施例２）ＭＯＳ型電界効果トランジス
タを形成後、デュアルダマシンプロセスにより多層配線
構造を形成した例について説明する。
タを形成後、デュアルダマシンプロセスにより多層配線
構造を形成した例について説明する。
【００６５】まず、実施例１の電界効果トランジスタの
製造方法と同様にして、図１〜３までの工程を行った。
ただし、図２（ｇ）におけるランプアニール処理は行わ
なかった。
製造方法と同様にして、図１〜３までの工程を行った。
ただし、図２（ｇ）におけるランプアニール処理は行わ
なかった。
【００６６】ついでコンタクトホール内に、スパッタリ
ング法によりバリアメタルとしてＴｉ／ＴｉＮ膜２０を
形成後、成長温度４００℃程度の熱ＣＶＤ法によりタン
グステン２１を埋め込んだ。その後、ＣＭＰ法により表
面を平坦化した。
ング法によりバリアメタルとしてＴｉ／ＴｉＮ膜２０を
形成後、成長温度４００℃程度の熱ＣＶＤ法によりタン
グステン２１を埋め込んだ。その後、ＣＭＰ法により表
面を平坦化した。
【００６７】次に図８（ａ）に示す下層配線を作製し
た。まず膜厚５００ｎｍのシリコン酸化膜２４を形成し
た後、所定箇所をドライエッチングし、タングステン２
１を露出させた。次に、全面にバリアメタル膜としてＴ
ｉＮ膜２２（膜厚１５〜３０ｎｍ）をスパッタリング法
により堆積した。さらにその上に銅膜２３をスパッタリ
ング法により堆積して溝部を埋め込んだ後、ＣＭＰによ
り溝外部に形成された不要なＴｉＮ膜２２および銅膜２
３を除去して下層配線を作製した。
た。まず膜厚５００ｎｍのシリコン酸化膜２４を形成し
た後、所定箇所をドライエッチングし、タングステン２
１を露出させた。次に、全面にバリアメタル膜としてＴ
ｉＮ膜２２（膜厚１５〜３０ｎｍ）をスパッタリング法
により堆積した。さらにその上に銅膜２３をスパッタリ
ング法により堆積して溝部を埋め込んだ後、ＣＭＰによ
り溝外部に形成された不要なＴｉＮ膜２２および銅膜２
３を除去して下層配線を作製した。
【００６８】ついでその上に膜厚１００ｎｍのシリコン
窒化膜２５を減圧熱ＶＤ法にて形成した（図８
（ａ））。成膜温度は６３０℃、成膜時間は３時間とし
た。減圧熱ＶＤ法を用いることにより、プラズマＣＶＤ
法で形成した膜と比較して膜の緻密性が向上し、エッチ
ングストッパとしての性能が向上する。
窒化膜２５を減圧熱ＶＤ法にて形成した（図８
（ａ））。成膜温度は６３０℃、成膜時間は３時間とし
た。減圧熱ＶＤ法を用いることにより、プラズマＣＶＤ
法で形成した膜と比較して膜の緻密性が向上し、エッチ
ングストッパとしての性能が向上する。
【００６９】つづいてランプアニール処理を行った。ア
ニール時の基板温度は約９５０℃とし、アニール時間は
約８秒とした。
ニール時の基板温度は約９５０℃とし、アニール時間は
約８秒とした。
【００７０】下層配線形成後、ＢＰＳＧ（Boro Phospho
Silicate Glass）からなる層間膜２６（膜厚１２００
ｎｍ）をプラズマＣＶＤ法により形成した（図８
（ｂ））。
Silicate Glass）からなる層間膜２６（膜厚１２００
ｎｍ）をプラズマＣＶＤ法により形成した（図８
（ｂ））。
【００７１】ついでその上に層間接続孔（径０．２５μ
ｍ）のパターンを有するレジストマスク２７ａを形成し
た。
ｍ）のパターンを有するレジストマスク２７ａを形成し
た。
【００７２】次にこのレジストマスク２７ａを用いてド
ライエッチングを行い、ＢＰＳＧ膜２６中に接続孔の一
部を形成した（図９（ａ））。エッチングガスとして
は、Ｃ 4Ｆ8、Ａｒ、Ｏ2、ＣＯを含む混合ガスを用い
た。ドライエッチングは、孔の底部がシリコン窒化膜２
５に到達する前の段階で止めた。つづいて酸素プラズマ
のアッシングおよびアミン化合物を含有する剥離液を用
いた洗浄により、レジストマスク２７ａを剥離処理し
た。
ライエッチングを行い、ＢＰＳＧ膜２６中に接続孔の一
部を形成した（図９（ａ））。エッチングガスとして
は、Ｃ 4Ｆ8、Ａｒ、Ｏ2、ＣＯを含む混合ガスを用い
た。ドライエッチングは、孔の底部がシリコン窒化膜２
５に到達する前の段階で止めた。つづいて酸素プラズマ
のアッシングおよびアミン化合物を含有する剥離液を用
いた洗浄により、レジストマスク２７ａを剥離処理し
た。
【００７３】次にＢＰＳＧ膜２６の上にレジストマスク
２７ｂを形成した。開口径は、図９（ａ）のレジストマ
スク２７ａよりも広くし、０．３μｍとした。このレジ
ストマスク２７ｂを用いてドライエッチングを行い、Ｂ
ＰＳＧ膜２６中に断面Ｔ字形状の孔を形成した（図９
（ｂ））。エッチングガスとして、Ｃ4Ｆ8、Ａｒを含む
混合ガスを用いた。このガスはＢＰＳＧ膜２６とシリコ
ン窒化膜２５に対し大きなエッチングレートを有するた
め、エッチングはシリコン窒化膜２５の上部でストップ
した。つづいて酸素プラズマのアッシングおよびアミン
化合物を含有する剥離液を用いた洗浄により、レジスト
マスク２７ｂを剥離処理した。
２７ｂを形成した。開口径は、図９（ａ）のレジストマ
スク２７ａよりも広くし、０．３μｍとした。このレジ
ストマスク２７ｂを用いてドライエッチングを行い、Ｂ
ＰＳＧ膜２６中に断面Ｔ字形状の孔を形成した（図９
（ｂ））。エッチングガスとして、Ｃ4Ｆ8、Ａｒを含む
混合ガスを用いた。このガスはＢＰＳＧ膜２６とシリコ
ン窒化膜２５に対し大きなエッチングレートを有するた
め、エッチングはシリコン窒化膜２５の上部でストップ
した。つづいて酸素プラズマのアッシングおよびアミン
化合物を含有する剥離液を用いた洗浄により、レジスト
マスク２７ｂを剥離処理した。
【００７４】以上のエッチング工程において、銅膜２３
はシリコン窒化膜２５により覆われており、直接エッチ
ングガスにさらされることがない。したがって、銅膜２
３が一部エッチングされることによって生じる銅系金属
汚染物のスルーホール内壁への付着量を低減することが
できる。なお、このシリコン窒化膜２５は、この後の工
程でスルーホールや配線層を形成する際にホールや溝の
内壁に付着する金属汚染物質の拡散を防止し、これらの
金属汚染物質が素子に悪影響を与えることを防ぐという
機能も果たす。
はシリコン窒化膜２５により覆われており、直接エッチ
ングガスにさらされることがない。したがって、銅膜２
３が一部エッチングされることによって生じる銅系金属
汚染物のスルーホール内壁への付着量を低減することが
できる。なお、このシリコン窒化膜２５は、この後の工
程でスルーホールや配線層を形成する際にホールや溝の
内壁に付着する金属汚染物質の拡散を防止し、これらの
金属汚染物質が素子に悪影響を与えることを防ぐという
機能も果たす。
【００７５】つづいてシリコン窒化膜２５をドライエッ
チングし、銅膜２３の表面を露出させた（図１０
（ａ））。エッチングガスとして、ＣＨＦ3系のガスを
用いた。
チングし、銅膜２３の表面を露出させた（図１０
（ａ））。エッチングガスとして、ＣＨＦ3系のガスを
用いた。
【００７６】その後、Ｔｉ／ＴｉＮ膜２８、タングステ
ン膜２９を堆積し、さらにＣＭＰによる表面平坦化を行
って多層配線構造を完成した（図１０（ｂ））。
ン膜２９を堆積し、さらにＣＭＰによる表面平坦化を行
って多層配線構造を完成した（図１０（ｂ））。
【００７７】本実施例では、図８（ａ）の工程で、シリ
コン窒化膜２５を成膜温度６３０℃とした減圧熱ＶＤ法
により形成した。この成膜方法では膜の緻密性が向上
し、エッチングストッパとしての性能を向上するが、従
来技術においてこのような成膜方法を採用した場合、ゲ
ート電極中の不純物が逆活性化し、トランジスタ使用時
にゲートの空乏化が起こるという問題が生じていた。本
実施例では、図８（ａ）の工程の直後に９５０℃のＲＴ
Ａを行っているため、このような問題が解消されてい
る。
コン窒化膜２５を成膜温度６３０℃とした減圧熱ＶＤ法
により形成した。この成膜方法では膜の緻密性が向上
し、エッチングストッパとしての性能を向上するが、従
来技術においてこのような成膜方法を採用した場合、ゲ
ート電極中の不純物が逆活性化し、トランジスタ使用時
にゲートの空乏化が起こるという問題が生じていた。本
実施例では、図８（ａ）の工程の直後に９５０℃のＲＴ
Ａを行っているため、このような問題が解消されてい
る。
【００７８】（実施例３）次に、従来のＤＲＡＭ（Dyna
mic Random Access Memory）の製造方法について、図面
を参照して説明する。
mic Random Access Memory）の製造方法について、図面
を参照して説明する。
【００７９】まず、実施例１の電界効果トランジスタの
製造方法と同様にして、図１〜３までの工程を行った。
ただし、図２（ｇ）におけるランプアニール処理は行わ
なかった。
製造方法と同様にして、図１〜３までの工程を行った。
ただし、図２（ｇ）におけるランプアニール処理は行わ
なかった。
【００８０】ついでコンタクトホール内に、スパッタリ
ング法によりバリアメタルとしてＴｉ／ＴｉＮ膜２０を
形成後、成長温度４００℃程度の熱ＣＶＤ法によりタン
グステン２１を埋め込み、その後、ＣＭＰ法により表面
を平坦化した（図１１（ａ））。
ング法によりバリアメタルとしてＴｉ／ＴｉＮ膜２０を
形成後、成長温度４００℃程度の熱ＣＶＤ法によりタン
グステン２１を埋め込み、その後、ＣＭＰ法により表面
を平坦化した（図１１（ａ））。
【００８１】つづいて、全面にＴｉ、ＴｉＮおよびＰｔ
からなる容量下部電極層３１（膜厚１００ｎｍ）をスパ
ッタリング法により形成した。さらにこの上に、ＰＺＴ
（PbZrxTi1-xO3）膜３２をスパッタリング法により形成
した（図１１（ｂ））。スパッタリングの条件は、基板
温度６７０℃とし、スパッタ時間を２０分程度とした。
からなる容量下部電極層３１（膜厚１００ｎｍ）をスパ
ッタリング法により形成した。さらにこの上に、ＰＺＴ
（PbZrxTi1-xO3）膜３２をスパッタリング法により形成
した（図１１（ｂ））。スパッタリングの条件は、基板
温度６７０℃とし、スパッタ時間を２０分程度とした。
【００８２】次に図１３（ａ）に示すように、スパッタ
リング法により、全面にＩｒＯ2／Ｉｒからなる容量上
部電極層３３を形成した。この状態でランプアニール処
理を行った。アニール時の基板温度は９５０℃とし、ア
ニール時間は約１０秒とした。
リング法により、全面にＩｒＯ2／Ｉｒからなる容量上
部電極層３３を形成した。この状態でランプアニール処
理を行った。アニール時の基板温度は９５０℃とし、ア
ニール時間は約１０秒とした。
【００８３】その後、ドライエッチングにより、容量下
部電極層３１、ＰＺＴ膜３２、および容量上部電極層３
３をパターニングし、ＰＺＴ容量３０を形成した（図１
３（ｂ））。
部電極層３１、ＰＺＴ膜３２、および容量上部電極層３
３をパターニングし、ＰＺＴ容量３０を形成した（図１
３（ｂ））。
【００８４】本実施例では、図１１（ｂ）の工程で、Ｐ
ＺＴ膜３２を成膜温度６７０℃としたスパッタリング法
により形成した。この成膜方法は簡便にＰＺＴ膜を形成
でき、さらにスパッタのターゲットの工夫により自由に
組成制御できるという利点があるが、一方では、成膜時
にゲート電極中の不純物が逆活性化し、トランジスタ使
用時にゲートの空乏化が起こるという問題があった。本
実施例では、図１３（ａ）の工程で９５０℃のＲＴＡを
行っているため、このような問題が解消されている。
ＺＴ膜３２を成膜温度６７０℃としたスパッタリング法
により形成した。この成膜方法は簡便にＰＺＴ膜を形成
でき、さらにスパッタのターゲットの工夫により自由に
組成制御できるという利点があるが、一方では、成膜時
にゲート電極中の不純物が逆活性化し、トランジスタ使
用時にゲートの空乏化が起こるという問題があった。本
実施例では、図１３（ａ）の工程で９５０℃のＲＴＡを
行っているため、このような問題が解消されている。
【００８５】
【発明の効果】以上説明したように本発明によれば、ゲ
ート酸化膜を３ｎｍ以下とした半導体装置を製造するに
際し、基板温度６００〜７７０℃の状態においた後、基
板温度９００〜１１００℃とした状態でアニール処理を
行っている。このため、不純物活性化率の低下に伴うゲ
ート電極の抵抗の増大、素子応答性の劣化といった問題
を有効に解決することができる。
ート酸化膜を３ｎｍ以下とした半導体装置を製造するに
際し、基板温度６００〜７７０℃の状態においた後、基
板温度９００〜１１００℃とした状態でアニール処理を
行っている。このため、不純物活性化率の低下に伴うゲ
ート電極の抵抗の増大、素子応答性の劣化といった問題
を有効に解決することができる。
【図１】本発明の半導体装置の製造方法を示す工程断面
図である。
図である。
【図２】本発明の半導体装置の製造方法を示す工程断面
図である。
図である。
【図３】本発明の半導体装置の製造方法を示す工程断面
図である。
図である。
【図４】従来の半導体装置の製造方法を示す工程断面図
である。
である。
【図５】従来の半導体装置の製造方法を示す工程断面図
である。
である。
【図６】従来の半導体装置の製造方法を示す工程断面図
である。
である。
【図７】従来の半導体装置の製造方法を示す工程断面図
である。
である。
【図８】本発明の半導体装置の製造方法を示す工程断面
図である。
図である。
【図９】本発明の半導体装置の製造方法を示す工程断面
図である。
図である。
【図１０】本発明の半導体装置の製造方法を示す工程断
面図である。
面図である。
【図１１】本発明の半導体装置の製造方法を示す工程断
面図である。
面図である。
【図１２】従来の半導体装置の製造方法を示す工程断面
図である。
図である。
【図１３】本発明の半導体装置の製造方法を示す工程断
面図である。
面図である。
１ シリコン基板 ２ 素子分離酸化膜 ３ ゲート酸化膜 ４ ポリシリコン ５ ＳＤエクステンション領域 ６ サイドウォール ７ スルー酸化膜 ８ ソース・ドレイン領域 ９ コバルト １０ シリコン窒化膜 １１ 層間膜 １２ コンタクトホール １３ フォトレジスト １５ ゲート電極 ２０ Ｔｉ／ＴｉＮ膜 ２１ タングステン ２２ ＴｉＮ膜 ２３ 銅膜 ２４ シリコン酸化膜 ２５ シリコン窒化膜 ２６ ＢＰＳＧ膜 ２７ａ フォトレジスト ２７ｂ フォトレジスト ２８ Ｔｉ／ＴｉＮ膜 ２９ タングステン ３０ ＰＺＴ容量 ３１ 容量下部電極層 ３２ ＰＺＴ膜 ３３ 容量上部電極層 ９１ コバルトシリサイド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−98004（ＪＰ，Ａ) 特開 平８−139327（ＪＰ，Ａ) 特開 平４−323829（ＪＰ，Ａ) 特開 平11−274489（ＪＰ，Ａ) 特開 平７−169917（ＪＰ，Ａ) 特開 平10−74761（ＪＰ，Ａ) 月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗ ｏｒｌｄ，Ｖｏｌ．17，Ｎｏ．５（1998 年５月）ｐ．76−80 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336 H01L 21/8242 H01L 27/105 H01L 27/108 H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (4)
- 【請求項１】 半導体基板上に膜厚３ｎｍ以下のゲート
酸化膜を介してゲート電極を形成し、全面に不純物注入
を行った後、層間絶縁膜を形成し、該層間絶縁膜の溝部
に銅膜を形成する第一の工程と、基板温度を６００〜７
７０℃とした状態で前記銅膜を覆うようにシリコン窒化
膜を成膜する第二の工程と、その後、基板温度を９００
〜１１００℃とした状態でアニール処理を行う第三の工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に、電界効果トランジスタ
と、第一の電極、第二の電極、およびこれらに挟まれた
ペロブスカイト系材料から成る誘電体膜を有してなるキ
ャパシタとを備えた半導体装置の製造方法において、半
導体基板上に膜厚３ｎｍ以下のゲート酸化膜を介してゲ
ート電極を形成した後、全面に不純物注入を行う第一の
工程と、第一の電極、誘電体膜、および第二の電極をこ
の順で形成する第二の工程と、その後、基板温度を９０
０〜１１００℃とした状態でアニール処理を行う第三の
工程とを有し、第二の工程における誘電体膜の形成を、
基板温度を６００〜７７０℃とした状態で行うことを特
徴とする半導体装置の製造方法。 - 【請求項３】 前記誘電体膜がＰＺＴ膜であることを特
徴とする請求項２に記載の半導体装置の製造方法。 - 【請求項４】 第三の工程におけるアニール処理がＲＴ
Ａ（Rapid ThermalAnnealing）処理であることを特徴と
する請求項１乃至３いずれかに記載の半導体装置の製造
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31632398A JP3199114B2 (ja) | 1998-11-06 | 1998-11-06 | 半導体装置の製造方法 |
| TW088118453A TW432481B (en) | 1998-11-06 | 1999-10-26 | Method for producing semiconductor device |
| US09/433,932 US6300239B1 (en) | 1998-11-06 | 1999-11-04 | Method of manufacturing semiconductor device |
| KR1019990048754A KR20000035253A (ko) | 1998-11-06 | 1999-11-05 | 반도체 장치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31632398A JP3199114B2 (ja) | 1998-11-06 | 1998-11-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150868A JP2000150868A (ja) | 2000-05-30 |
| JP3199114B2 true JP3199114B2 (ja) | 2001-08-13 |
Family
ID=18075859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31632398A Expired - Fee Related JP3199114B2 (ja) | 1998-11-06 | 1998-11-06 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6300239B1 (ja) |
| JP (1) | JP3199114B2 (ja) |
| KR (1) | KR20000035253A (ja) |
| TW (1) | TW432481B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338775B1 (ko) * | 2000-06-20 | 2002-05-31 | 윤종용 | Ｄｒａｍ을 포함하는 반도체 소자의 콘택 구조체 및 그형성방법 |
| JP2002043564A (ja) * | 2000-07-21 | 2002-02-08 | Mitsubishi Electric Corp | サリサイドトランジスタの製造方法、半導体記憶装置および半導体装置 |
| US6653227B1 (en) * | 2000-08-31 | 2003-11-25 | Chartered Semiconductor Manufacturing Ltd. | Method of cobalt silicidation using an oxide-Titanium interlayer |
| JP2002151526A (ja) * | 2000-09-04 | 2002-05-24 | Seiko Epson Corp | 電界効果トランジスタの製造方法および電子装置 |
| US6593181B2 (en) | 2001-04-20 | 2003-07-15 | International Business Machines Corporation | Tailored insulator properties for devices |
| JP2004303908A (ja) * | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7232756B2 (en) * | 2003-04-16 | 2007-06-19 | Samsung Electronics Co., Ltd. | Nickel salicide process with reduced dopant deactivation |
| US6897162B2 (en) * | 2003-10-20 | 2005-05-24 | Wafermasters, Inc. | Integrated ashing and implant annealing method |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4922312A (en) * | 1986-04-30 | 1990-05-01 | Texas Instruments Incorporated | DRAM process with improved polysilicon-to-polysilicon capacitor and the capacitor |
| US4822450A (en) * | 1987-07-16 | 1989-04-18 | Texas Instruments Incorporated | Processing apparatus and method |
| US5198269A (en) * | 1989-04-24 | 1993-03-30 | Battelle Memorial Institute | Process for making sol-gel deposited ferroelectric thin films insensitive to their substrates |
| JPH04323829A (ja) | 1991-04-23 | 1992-11-13 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JP2842491B2 (ja) | 1992-03-06 | 1999-01-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5272104A (en) * | 1993-03-11 | 1993-12-21 | Harris Corporation | Bonded wafer process incorporating diamond insulator |
| JP3238551B2 (ja) | 1993-11-19 | 2001-12-17 | 沖電気工業株式会社 | 電界効果型トランジスタの製造方法 |
| JP3404099B2 (ja) | 1993-12-16 | 2003-05-06 | 株式会社日立製作所 | キャパシタの製造方法 |
| JPH08139327A (ja) | 1994-09-13 | 1996-05-31 | Toshiba Corp | 半導体装置 |
| JPH08330441A (ja) | 1995-05-31 | 1996-12-13 | Sony Corp | Ｍｏｓトランジスタの製造方法 |
| US5792569A (en) * | 1996-03-19 | 1998-08-11 | International Business Machines Corporation | Magnetic devices and sensors based on perovskite manganese oxide materials |
| US6001731A (en) * | 1996-07-17 | 1999-12-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Isolation dielectric deposition in multi-polysilicon chemical-mechanical polishing process |
| JPH1098004A (ja) | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5872376A (en) * | 1997-03-06 | 1999-02-16 | Advanced Micro Devices, Inc. | Oxide formation technique using thin film silicon deposition |
| JPH11274489A (ja) | 1998-03-26 | 1999-10-08 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| US6060406A (en) * | 1998-05-28 | 2000-05-09 | Lucent Technologies Inc. | MOS transistors with improved gate dielectrics |
-
1998
- 1998-11-06 JP JP31632398A patent/JP3199114B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-26 TW TW088118453A patent/TW432481B/zh active
- 1999-11-04 US US09/433,932 patent/US6300239B1/en not_active Expired - Fee Related
- 1999-11-05 KR KR1019990048754A patent/KR20000035253A/ko not_active Application Discontinuation
Non-Patent Citations (1)
| Title |
|---|
| 月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ，Ｖｏｌ．１７，Ｎｏ．５（１９９８年５月）ｐ．７６−８０ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6300239B1 (en) | 2001-10-09 |
| JP2000150868A (ja) | 2000-05-30 |
| TW432481B (en) | 2001-05-01 |
| KR20000035253A (ko) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5869396A (en) | Method for forming a polycide gate electrode | |
| US5767004A (en) | Method for forming a low impurity diffusion polysilicon layer | |
| US6872627B2 (en) | Selective formation of metal gate for dual gate oxide application | |
| US5162259A (en) | Method for forming a buried contact in a semiconductor device | |
| US5933741A (en) | Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors | |
| KR19980064586A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100526366B1 (ko) | 반도체 장치와 그 제조 방법 | |
| KR20040029119A (ko) | 니켈 규화물을 사용하여 개선된 ｋ 값이 높은 유전체 | |
| US6184129B1 (en) | Low resistivity poly-silicon gate produced by selective metal growth | |
| US6236093B1 (en) | Semiconductor device including gate electrode having polymetal structure and method of manufacturing of the same | |
| US5899735A (en) | Method for making low-resistance contacts between polysilicon and metal silicide on semiconductor integrated circuits | |
| JP3199114B2 (ja) | 半導体装置の製造方法 | |
| JP2007027348A (ja) | 半導体装置及びその製造方法 | |
| US20080020568A1 (en) | Semiconductor device having a silicide layer and method of fabricating the same | |
| US6174762B1 (en) | Salicide device with borderless contact | |
| JPH11243195A (ja) | 半導体装置およびその製造方法 | |
| US6136675A (en) | Method for forming gate terminal | |
| US6281083B1 (en) | Methods of forming field effect transistor gates, and methods of forming integrated circuitry | |
| JPH11111974A (ja) | 半導体装置およびその製造方法 | |
| US6204539B1 (en) | Semiconductor apparatus and manufacturing method therefor | |
| US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| US7572719B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20020033536A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07135313A (ja) | 電界効果トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |