DE10008573A1 - Halbleiterbauelement und Herstellungsverfahren - Google Patents

Halbleiterbauelement und Herstellungsverfahren

Info

Publication number
DE10008573A1
DE10008573A1 DE10008573A DE10008573A DE10008573A1 DE 10008573 A1 DE10008573 A1 DE 10008573A1 DE 10008573 A DE10008573 A DE 10008573A DE 10008573 A DE10008573 A DE 10008573A DE 10008573 A1 DE10008573 A1 DE 10008573A1
Authority
DE
Germany
Prior art keywords
capacitor
dielectric
electrode
lower electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10008573A
Other languages
English (en)
Inventor
Rudolf Lachner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10008573A priority Critical patent/DE10008573A1/de
Priority to PCT/DE2001/000465 priority patent/WO2001063652A1/de
Priority to TW090104164A priority patent/TW506122B/zh
Publication of DE10008573A1 publication Critical patent/DE10008573A1/de
Priority to US10/228,241 priority patent/US6893935B2/en
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365

Abstract

Es wird eine dünne untere Elektrodenschicht (2) mit optimal geschütztem Kondensatordielektrikum (3) hergestellt und strukturiert und darauf eine übliche Metallisierungsebene für Leiterbahnen als obere Elektrode (11) aufgebracht und strukturiert. Das Kondensatordielektrikum kann dabei auf eine sehr glatte, vorzugsweise metallische, Oberfläche abgeschieden werden (z. B. TiN) und nach der Abscheidung durch eine dünne, ebenfalls vorzugsweise metallische, Schicht (z. B. TiN) versiegelt und geschützt werden, so daß es nicht durch andere Prozeßschritte gedünnt oder geschädigt wird.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit einem MIM-Kondensator und ein zugehöriges Herstellungs­ verfahren.
Zur Realisierung integrierter elektronischer Schaltungen wer­ den auch integrierte passive Bauelemente wie Widerstände, Spulen und Kondensatoren benötigt. Integrierte Kondensatoren sollen für viele Anwendungen möglichst vernachlässigbar klei­ ne Serienwiderstände und Verluste bei geringem Flächenbedarf und geringer Verkopplung zum Substrat hin aufweisen. Die For­ derung nach niedrigen Serienwiderständen kann in idealer Wei­ se durch Verwendung sogenannter MIM-Kondensatoren (Metall- Isolator-Metall) erfüllt werden. Nutzt man die in einer Mehr­ lagen-Metallisierung üblicherweise vorhandenen Metallisie­ rungsebenen und die Intermetalldielektrika, sind Kondensato­ ren mit sehr kleiner spezifischer Flächenkapazität (typisch weniger als 0,1 fF/µm2) und relativ hohen Toleranzen oberhalb von 20% realisierbar. Für optimierte MIM-Kondensatoren wird in der Regel eine eigene Isolationsschicht und zumeist eine eigene dünne obere Metallelektrode verwendet.
Ein mögliches Herstellungsverfahren ist in den Fig. 1A bis 1F anhand verschiedener Zwischenprodukte im Querschnitt dar­ gestellt. Bei der in Fig. 1A im Querschnitt dargestellten Schichtstruktur befindet sich zuunterst eine Passivierung 101 die z. B. als Isolationsschicht auf eine Halbleiterschicht­ struktur aufgebracht sein kann oder die eine oberste Dielek­ trikumschicht einer aus einer oder mehreren Metallisierungs­ ebenen bestehenden Metallisierung mit Intermetalldielektrika sein kann. Eine darauf aufgebrachte Standardmetallisierung besitzt in diesem Beispiel eine Sandwichstruktur mit einer unteren elektrisch leitenden Schicht 11 und einer oberen elektrisch leitenden Schicht 12, zwischen denen sich eine isolierende Schicht 13 befindet. Die obere elektrisch leiten­ de Schicht 12 wird als untere Elektrode des MIM-Kondensators verwendet. Es wird auf diese Schicht 12 das Kondensatordie­ lektrikum 3 abgeschieden (z. B. ein Plasmanitrid einer Dicke von weniger als 0,1 µm) und anschließend eine weitere dünne Metallschicht, die als obere Elektrode des Kondensators dient (z. B. TiN einer Dicke von näherungsweise bis zu 0,1 µm). Mit­ tels einer geeigneten Maske wird die obere Elektrode 2 struk­ turiert, wobei entweder das Kondensatordielektrikum 3 oder die darunterliegende elektrisch leitende Schicht 12 als Ätz­ stopschicht dient. Das Ergebnis dieses Schrittes ist in Fig. 1B dargestellt. Es folgt dann entsprechend Fig. 1C die Strukturierung der Standardmetallisierung 1 in einen Anteil des MIM-Kondensators 123 und einen Anteil der Leiterbahn 14. In Fig. 1D ist dargestellt, daß die Oberseite der Struktur in ein abdeckendes Dielektrikum 5 eingebettet wird. Entspre­ chend Fig. 1E werden in das Dielektrikum 5 Kontaktlöcher 6 geätzt, die für elektrischen Anschluß der Metallisierungen vorgesehen sind. Diese Kontaktlöcher werden in einer an sich bekannten Weise gefüllt, so daß sich die Struktur gemäß Fig. 1F ergibt. In die Kontaktlöcher kann zunächst noch ein Basis­ metall (zumeist Ti/TiN) abgeschieden werden, bevor die ei­ gentliche Kontaktlochfüllung (typisch Wolfram) in die Kon­ taktlöcher 6 eingebracht wird. Man erhält so die elektrischen Anschlüsse der unteren Kondensatorelektrode (Kontaktlochfül­ lungen 81), der oberen Kondensatorelektrode (Kontaktlochfül­ lungen 82) und der Leiterbahnen (Kontaktlochfüllungen 83).
Eine Alternative dieses bekannten Verfahrens ist in den Fig. 2A bis 2F dargestellt. Wiederum ausgehend von einer Stan­ dardmetallisierung 1 wird jetzt entsprechend Fig. 2B die Strukturierung dieser Metallisierung vor dem Aufbringen der oberen Kondensatorelektrode vorgenommen. Erst nachdem die Leiterbahnen 14 strukturiert sind, werden das Kondensatordi­ elektrikum 30 und die dünne elektrisch leitende Schicht 20 aufgebracht, die für die obere Kondensatorelektrode vorgese­ hen ist. Nach der Strukturierung der oberen leitenden Schicht 20 bleibt das Kondensatordielektrikum 30 auch im Bereich der Leiterbahnen 14 auf der Oberseite der Struktur vorhanden, so daß die Leiterbahnen von drei Seiten mit diesem Dielektrikum eingeschlossen sind. Entsprechend den Fig. 2D bis 2F wer­ den dann entsprechend der in den Fig. 1D bis 1F darge­ stellten Variante ein abdeckendes Dielektrikum 5 aufgebracht, die Kontaktlöcher 6 geätzt und das Basismetall sowie die Kon­ taktlochfüllungen in diese Löcher eingebracht. Beim Ätzen der Kontaktlöcher 6 gemäß Fig. 2E muß auch das Kondensatordi­ elektrikum 30 durchgeätzt werden. Wird das Kondensatordielek­ trikum 30 gleich beim Strukturieren der oberen Kondensator­ elektrode vollständig von den restlichen Oberflächen ent­ fernt, dann besteht die Gefahr, daß dort die üblicherweise aufgebrachte oberste Antireflexschicht (meist TiN) mit ent­ fernt wird. Die Antireflexschicht bildet mit dem eigentlichen Leiterbahnmaterial (z. B. AlCu) und dem darunter befindlichen Basismetall eine Sandwichstruktur, deren Integrität entschei­ dend für die Elektromigrationsfestigkeit des Metallisierungs­ systems ist. Durch den Ätzprozeß wird diese Sandwichstruktur zerstört oder zumindest geschädigt. Im Bereich außerhalb des herzustellenden MIM-Kondensators wird daher das Kondensator­ dielektrikum erst beim Herstellen der Kontaktlöcher 6 von den Oberflächen der leitenden Schichten (in der Regel Metall­ schichten) entfernt.
Eine andere Möglichkeit zur Herstellung von MIM-Kondensatoren besteht gemäß Fig. 3A bis 3E darin, nach dem Aufbringen eines Intermetalldielektrikums 4 auf die strukturierte Stan­ dardmetallisierung in diesem Dielektrikum gemäß Fig. 3B eine Aussparung 9 als Fenster über der oberen leitenden Schicht 12 herzustellen. Auf die Oberfläche und in diese Aussparung wird dann gemäß Fig. 3C das Kondensatordielektrikum 30 abgeschie­ den. Es werden dann entsprechend Fig. 3D die Kontaktlöcher 6 geätzt. Mit dem Einbringen der Kontaktlochfüllungen, nachdem ggf. noch eine Basismetallisierung 7 aufgebracht wurde, wer­ den dann die elektrischen Anschlüsse der unteren Kondensato­ relektrode (Kontaktlochfüllung 81) und der Leiterbahn (Kontaktlochfüllung 83) hergestellt. Die Aussparung 9 wird eben­ falls mit dem Metall der Kontaktlochfüllung aufgefüllt. Damit wird eine obere Kondensatorelektrode 80 ausgebildet. Nachtei­ le dieses Verfahrens sind, daß vor dem Abscheiden der Basis­ metallisierung ein Reinigungsschritt zur Verbesserung der Kontaktwiderstände durchgeführt werden muß, der das zu diesem Zeitpunkt freiliegende Kondensatordielektrikum dünnt und eventuell auch schädigen kann, und daß das Kondensatordielek­ trikum als zusätzliche Schicht in dem Schichtaufbau mit dem Intermetalldielektrikum 4 erhalten bleibt und die Eigenschaf­ ten des Metallisierungssystems negativ beeinflussen kann (Stress, Barrierewirkung für H2-Diffusion).
Bei der Integration eines MIM-Kondensators in einen Herstel­ lungsprozeß für eine integrierte Schaltung gibt es im wesent­ lichen zwei Probleme. Der Prozeßablauf und zum Teil auch die Schichtfolge wird bei den üblichen Verfahren, wie sie anhand der Fig. 1 bis 3 dargestellt wurden, zum Teil signifikant geändert. Die Unterschiede zwischen den Herstellungsverfahren für Bauelement mit integriertem MIM-Kondensator und ohne MIM- Kondensator führen zu unterschiedlichen Eigenschaften des Me­ tallisierungssystems, insbesondere was die Zuverlässigkeit der Schaltung betrifft. Es ist außerdem schwierig, hohe spe­ zifische Flächenkapazitätswerte des MIM-Kondensators zu er­ reichen, da bei Verwendung dünnerer Kondensatordielektrika schnell Zuverlässigkeits- und Toleranzprobleme auftreten. Das liegt daran, daß die untere Elektrode, die üblicherweise AlCu oder AlSiCu ist, wegen ihrer typischen Kornstruktur eine re­ lativ rauhe Oberfläche aufweist, die sich sogar im weiteren Prozeßablauf verändern kann. Außerdem wird diese Oberfläche beim üblichen Verfahren einer Reihe von Prozeßschritten aus­ gesetzt, die die Oberflächenqualität weiter verschlechtern können. Auch die Kondensatordielektrika werden nach der Ab­ scheidung und vor dem Aufbringen der oberen Elektrode noch Prozeßschritten ausgesetzt, die ihre Oberfläche bzw. ihre Schichteigenschaft negativ beeinflussen können.
Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbau­ element mit integriertem Kondensator anzugeben, das sich im Rahmen herkömmlicher Herstellungsprozesse einfach herstellen läßt und bei dem die eingangs angegebenen Schwierigkeiten um­ gangen sind. Außerdem soll ein zugehöriges Herstellungsver­ fahren angegeben werden.
Diese Aufgabe wird mit dem Halbleiterbauelement mit den Merk­ malen des Anspruches 1 bzw. mit dem Verfahren zur Herstellung dieses Halbleiterbauelementes mit den Merkmalen des Anspru­ ches 5 gelöst. Ausgestaltungen ergeben sich aus den abhängi­ gen Ansprüchen.
Bei dem erfindungsgemäßen Bauelement werden das Kondensator­ dielektrikum und die dünne obere Elektrode nicht wie üblich auf eine aus der Standardmetallisierung stammende relativ dicke, rauhe Metallschicht aufgebracht, sondern es wird umge­ kehrt zunächst eine optimale dünne untere Elektrodenschicht mit optimal geschütztem Kondensatordielektrikum hergestellt und strukturiert und darauf eine Metallisierungsebene aufge­ bracht und strukturiert, die für die üblichen Leiterbahnen und elektrischen Anschlüsse der weiteren integrierten Bauele­ mente vorgesehen ist. Das Kondensatordielektrikum kann daher auf eine sehr glatte, vorzugsweise metallische, Oberfläche abgeschieden werden (z. B. TiN) und nach der Abscheidung durch eine dünne, ebenfalls vorzugsweise metallische, Schicht (z. B. TiN) versiegelt und geschützt werden, so daß es nicht durch andere Prozeßschritte gedünnt oder geschädigt wird. Ein be­ sondere Vorteil ist, daß die zusätzlich vorhandene Schicht, die die untere Elektrode des MIM-Kondensators bildet, nur im Bereich des MIM-Kondensators vorhanden ist, so daß der übrige Schichtaufbau gegenüber einem Aufbau ohne Kondensator nicht verändert ist. Das erfindungsgemäße Bauelement gestattet da­ her die Integration eines Kondensators mit geringen Ferti­ gungstoleranzen im Rahmen eines üblichen Herstellungsprozes­ ses, ohne daß die bisherigen Halbleiterstrukturen eines Auf­ baus ohne Kondensator geändert werden müssen.
Es folgt eine genauere Beschreibung des erfindungsgemäßen Bauelementes anhand zweier Beispiele bevorzugter Ausführungs­ formen des zugehörigen Herstellungsverfahrens.
Fig. 4A bis 4F bzw. 5A bis 5F zeigen Querschnitte der Zwi­ schenprodukte nach verschiedenen Schritten der Herstellungs­ verfahren.
Wie in Fig. 4A dargestellt ist, wird zunächst auf einer iso­ lierenden Passivierung 10 (dies kann ein Zwischenoxid oder Intermetalldielektrikum sein) eine dünne leitende Schicht, vorzugsweise ein Metall, als untere Elektrode 2 abgeschieden. Möglichst unmittelbar anschließend wird darauf eine elek­ trisch isolierende Schicht als Kondensatordielektrikum 3 auf­ gebracht. Das Kondensatordielektrikum 3 weist ebenfalls eine möglichst geringe Schichtdicke auf und besteht vorzugsweise aus einem Material mit hoher Dielektrizitätszahl (z. B. Si3N4 oder Tantaloxid). Abschließend kann eine leitende Deckschicht zur Versiegelung des Dielektrikums und als obere Elektrode 11 des herzustellenden Kondensators aufgebracht werden. Eine ra­ sche Versiegelung des Kondensatordielektrikums 3 mit dieser leitenden Schicht 11 schützt das Dielektrikum vor Dünnung und vor sonstigen Schädigungen durch weitere Prozeßschritte. Die­ se Schichten 2, 3, 11 können durch übliche Verfahrensschritte wie Sputtern, Aufdampfen, CVD, PVD oder galvanische Abschei­ dung hergestellt werden.
Entsprechend Fig. 4B wird die aufgebrachte Schichtfolge an­ schließend mit Hilfe einer Phototechnik und eines geeigneten Ätzschrittes strukturiert. Nach Entfernen des hierbei verwen­ deten Photolackes und einer eventuell notwendigen Reinigung wird die Prozessierung, wie in einem Mehrlagen-Metallisie­ rungsprozeß üblich, mit der Abscheidung der Metallisierungs­ schicht (z. B. Leiterbahnmetall und Antireflexschicht) und ih­ rer Strukturierung fortgesetzt.
In Fig. 4C ist so eine Struktur mit einer Standardmetalli­ sierung 1 und einer darin strukturierten Leiterbahn 14 darge­ stellt. Die obere Elektrode 11 des Kondensators ist jetzt Be­ standteil dieser Standardmetallisierung. Eine weitergehende Strukturierung legt in diesem Beispiel entsprechend Fig. 4D einen Teil des Kondensatordielektrikums 3 frei. Die Standard­ metallisierung 1 umfaßt auch hier als Beispiel eine Sandwich­ struktur aus einer unteren leitenden Schicht 11, einer oberen leitenden Schicht 12 und einer dazwischen angeordneten iso­ lierenden Schicht 13. Die Struktur wird mit einem Dielektri­ kum 5 abgedeckt, in dem entsprechend Fig. 4E Kontaktlöcher 6 hergestellt werden. Im Bereich der für die untere Elektrode vorgesehenen Kontaktlöcher wird das hier in einem vorherge­ henden Strukturierungsschritt freigelegte Kondensatordielek­ trikum durchgeätzt. Entsprechend Fig. 4F werden mit den ent­ sprechend dem Stand der Technik vorgenommenen Kontaktlochfül­ lungen auf einem Basismetall 7 die elektrischen Anschlüsse für die untere Elektrode (Kontaktlochfüllung 84), die obere Elektrode (Kontaktlochfüllungen 85) und die Leiterbahnen (Kontaktlochfüllungen 83) hergestellt. Die Kontaktlöcher kön­ nen jeweils einzelne zylindrische Öffnungen sein. Entspre­ chend der Darstellung der Querschnitte gemäß Fig. 4E und 4F kann es sich aber auch um eine kreisringförmige Öffnung handeln, die längs des Randes der jeweiligen Kondensatorelek­ trode angeordnet ist.
Mit dem Strukturieren der über dem Kondensatordielektrikum 3 aufgebrachten Metallisierungen, um die Struktur gemäß Fig. 4C zu erhalten, kann auch bereits das Kondensatordielektrikum 3 auf denjenigen Bereichen der Oberfläche der unteren Elek­ trode 2 entfernt werden, die seitlich zu demjenigen Bereich vorhanden sind, über dem die obere Elektrode 11 des fertigen Kondensators angeordnet ist. Es kann dann beim Herstellen der Kontaktlöcher 6 gemäß Fig. 4E das Dielektrikum 5 direkt auf die nicht von dem Kondensatordielektrikum 3 bedeckte Oberflä­ che der unteren Elektrode 2 ausgeätzt werden. Das Ätzen der Kontaktlöcher wird so vereinfacht, da nur durch das eine Dielektrikum 5 hindurch geätzt werden muß und nicht zusätzlich durch das vorzugsweise aus einem Material höherer Dielektri­ zitätszahl bestehende Kondensatordielektrikum.
Bei der Ausführung gemäß den Fig. 5A bis 5F unterscheidet sich die Herstellung des Anschlusses der unteren Elektrode 2 von dem bereits beschriebenen Ausführungsbeispiel. In Fig. 5A ist dargestellt, daß bei dieser Ausführungsform zum An­ schluß der unteren Elektrode 2 in der Passivierung 10 Kon­ taktlöcher vorgesehen sind, die vor dem Abscheidung der unte­ ren Elektrode 2 mit einer Kontaktlochfüllung 18, vorzugsweise auf ein Basismetall 17, gefüllt werden. Die übrigen Verfah­ rensschritte entsprechen dem Ausführungsbeispiel der Fig. 4, allerdings mit dem Unterschied, daß entsprechend Fig. 5E für die untere Elektrode 2 des Kondensators keine Kontaktlö­ cher in dem Dielektrikum hergestellt zu werden brauchen.

Claims (6)

1. Halbleiterbauelement mit einer für elektrische Kontaktie­ rungen vorgesehenen Oberseite und einem darin integrierten Kondensator, der eine untere Elektrode, eine näher zu der Oberseite angeordnete obere Elektrode und ein Kondensatordi­ elektrikum besitzt, wovon zumindest eine Elektrode durch eine Metallisierungsebene für Leiterbahnen gebildet ist, dadurch gekennzeichnet, daß
  • - die untere Elektrode (2) durch eine eigens vorgesehene Leiterschicht gebildet ist und
  • - die obere Elektrode (11) durch eine Metallisierungsebene für Leiterbahnen gebildet ist.
2. Halbleiterbauelement nach Anspruch 1,
  • - bei dem die Oberseite mit einem Dielektrikum (4, 5), das als Passivierung oder Intermetalldielektrikum vorgesehen ist, bedeckt ist und
  • - bei dem als Kondensatordielektrikum (3) zwischen der unte­ ren Elektrode (2) und der oberen Elektrode (11) ein weite­ res Dielektrikum mit einer höheren Dielektrizitätszahl vorhanden ist.
3. Halbleiterbauelement nach Anspruch 2, bei dem das Kondensatordielektrikum (3) Si3N4 oder Tantaloxid ist.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem das Kondensatordielektrikum (3) eine Oberfläche der unteren Elektrode (2) bedeckt, die eine geringere Rauhigkeit aufweist als eine Oberfläche der oberen Elektrode (11).
5. Verfahren zur Herstellung eines Halbleiterbauelementes mit integriertem Kondensator, bei dem
  • - in einem ersten Schritt auf eine Oberseite einer Bauele­ mentstruktur eine Passivierung (10) aufgebracht wird,
  • - in einem zweiten Schritt auf die Passivierung (10) eine elektrisch leitende Schicht als untere Elektrode (2) des Kondensators abgeschieden wird,
  • - in einem dritten Schritt eine dielektrische Schicht als Kondensatordielektrikum (3) abgeschieden wird,
  • - in einem vierten Schritt eine Metallisierungsebene abge­ schieden wird,
  • - in einem fünften Schritt die Metallisierungsebene zu Lei­ terbahnen und/oder Kontaktflächen und zu einer oberen Elektrode (11) des Kondensators strukturiert wird,
  • - in einem sechsten Schritt zumindest ein abdeckendes Die­ lektrikum (5) abgeschieden wird und
  • - in einem siebten Schritt in diesem Dielektrikum (5) Kon­ taktlöcher (6) für die untere Elektrode (2) und/oder die obere Elektrode (11) hergestellt und mit elektrisch lei­ tendem Material gefüllt werden.
6. Verfahren nach Anspruch 5, bei dem
  • - zwischen dem ersten Schritt und dem zweiten Schritt in ei­ nem weiteren Schritt Kontaktlöcher in der Passivierung hergestellt und mit Kontaktlochfüllungen (18) aus elek­ trisch leitendem Material derart versehen werden, daß eine elektrisch leitende Verbindung zu einer unter der Passi­ vierung (10) vorhandenen Kontaktfläche, die für einen elektrischen Anschluß der unteren Elektrode (2) vorgesehen ist, hergestellt wird, und
  • - in dem zweiten Schritt die elektrisch leitende Schicht auch über den Kontaktlochfüllungen (18) abgeschieden wird.
DE10008573A 2000-02-24 2000-02-24 Halbleiterbauelement und Herstellungsverfahren Ceased DE10008573A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10008573A DE10008573A1 (de) 2000-02-24 2000-02-24 Halbleiterbauelement und Herstellungsverfahren
PCT/DE2001/000465 WO2001063652A1 (de) 2000-02-24 2001-02-07 Halbleiterbauelement und herstellungsverfahren
TW090104164A TW506122B (en) 2000-02-24 2001-02-23 Semiconductor-element and its production method
US10/228,241 US6893935B2 (en) 2000-02-24 2002-08-26 Semiconductor component and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10008573A DE10008573A1 (de) 2000-02-24 2000-02-24 Halbleiterbauelement und Herstellungsverfahren

Publications (1)

Publication Number Publication Date
DE10008573A1 true DE10008573A1 (de) 2001-09-13

Family

ID=7632195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10008573A Ceased DE10008573A1 (de) 2000-02-24 2000-02-24 Halbleiterbauelement und Herstellungsverfahren

Country Status (4)

Country Link
US (1) US6893935B2 (de)
DE (1) DE10008573A1 (de)
TW (1) TW506122B (de)
WO (1) WO2001063652A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10341564A1 (de) * 2003-09-09 2005-04-07 Infineon Technologies Ag Kondensatoranordnung und Verfahren zur Herstellung derselben

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303908A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100585115B1 (ko) * 2003-12-10 2006-05-30 삼성전자주식회사 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법
JP2005285842A (ja) * 2004-03-26 2005-10-13 Rohm Co Ltd 半導体装置およびその製造方法
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US8730647B2 (en) * 2008-02-07 2014-05-20 Ibiden Co., Ltd. Printed wiring board with capacitor
US8375539B2 (en) 2009-08-05 2013-02-19 International Business Machines Corporation Method of manufacturing complimentary metal-insulator-metal (MIM) capacitors
KR101669382B1 (ko) * 2013-03-25 2016-10-25 아사히 가세이 일렉트로닉스 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391905A (en) * 1991-08-07 1995-02-21 Nec Corporation Integrated logic circuit
DE19838435A1 (de) * 1998-01-08 1999-07-15 Mitsubishi Electric Corp Halbleiterspeicher und Verfahren zu seiner Herstellung
US6004841A (en) * 1997-01-15 1999-12-21 Taiwan Semiconductor Manufacturing Company Fabrication process for MOSFET devices and a reproducible capacitor structure
US6017788A (en) * 1997-07-05 2000-01-25 United Microelectronics, Corp. Method of fabricating bit line
DE19845033A1 (de) * 1998-09-30 2000-04-20 Siemens Ag Halbleiterbauelement

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644151A (en) 1994-05-27 1997-07-01 Nippon Steel Corporation Semiconductor memory device and method for fabricating the same
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
JP3369827B2 (ja) * 1995-01-30 2003-01-20 株式会社東芝 半導体装置及びその製造方法
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
JP3853406B2 (ja) * 1995-10-27 2006-12-06 エルピーダメモリ株式会社 半導体集積回路装置及び当該装置の製造方法
US5926359A (en) * 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
US5712813A (en) * 1996-10-17 1998-01-27 Zhang; Guobiao Multi-level storage capacitor structure with improved memory density
US6025226A (en) * 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
FR2781603B1 (fr) * 1998-07-21 2000-10-06 St Microelectronics Sa Procede de formation d'une capacite sur un circuit integre
JP3516593B2 (ja) * 1998-09-22 2004-04-05 シャープ株式会社 半導体装置及びその製造方法
US6504202B1 (en) * 2000-02-02 2003-01-07 Lsi Logic Corporation Interconnect-embedded metal-insulator-metal capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391905A (en) * 1991-08-07 1995-02-21 Nec Corporation Integrated logic circuit
US6004841A (en) * 1997-01-15 1999-12-21 Taiwan Semiconductor Manufacturing Company Fabrication process for MOSFET devices and a reproducible capacitor structure
US6017788A (en) * 1997-07-05 2000-01-25 United Microelectronics, Corp. Method of fabricating bit line
DE19838435A1 (de) * 1998-01-08 1999-07-15 Mitsubishi Electric Corp Halbleiterspeicher und Verfahren zu seiner Herstellung
DE19845033A1 (de) * 1998-09-30 2000-04-20 Siemens Ag Halbleiterbauelement

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10341564A1 (de) * 2003-09-09 2005-04-07 Infineon Technologies Ag Kondensatoranordnung und Verfahren zur Herstellung derselben
DE10341564B4 (de) * 2003-09-09 2007-11-22 Infineon Technologies Ag Kondensatoranordnung und Verfahren zur Herstellung derselben
US7342292B2 (en) 2003-09-09 2008-03-11 Infineon Technologies Ag Capacitor assembly having a contact electrode encircling or enclosing in rectangular shape an effective capacitor area

Also Published As

Publication number Publication date
US20030030094A1 (en) 2003-02-13
WO2001063652A1 (de) 2001-08-30
US6893935B2 (en) 2005-05-17
TW506122B (en) 2002-10-11

Similar Documents

Publication Publication Date Title
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1454344B1 (de) Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator
EP1130654A1 (de) Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
DE4300519A1 (de)
EP0732594A1 (de) Mikromechanisches Halbleiterbauelement
WO2000001010A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE10008573A1 (de) Halbleiterbauelement und Herstellungsverfahren
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE102018122563B4 (de) Halbleitervorrichtung mit einem integrierten kondensator und verfahren zum herstellen von dieser
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
EP1261989B1 (de) Metall-isolator-metall-kondensator und verfahren zu seiner herstellung
DE19819456B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements
DE4221432A1 (de) Globales Planarisierungsverfahren für integrierte Halbleiterschaltungen oder mikromechanische Bauteile
DE19716791A1 (de) Verfahren zum Herstellen einer mehrschichtigen Halbleiterstruktur
DE10161286A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE102006018675A1 (de) Dünnschichtstruktur und Herstellungsverfahren derselben
DE19515591C2 (de) Anordnung zur Formierung von vertikalen Kontakten zwischen zwei Leitbahnen in mikroelektronischen Schaltungen mit mehr als zwei Metallisierungslagen
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
EP1222695B1 (de) Integrierte schaltungsanordnung mit mindestens einem kondensator und verfahren zu deren herstellung
DE19702121C1 (de) Verfahren zur Herstellung von vertikalen Chipverbindungen
WO2000049648A1 (de) Keramischer mehrlagen-dünnschichtkondensator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection