DE19702121C1 - Verfahren zur Herstellung von vertikalen Chipverbindungen - Google Patents

Verfahren zur Herstellung von vertikalen Chipverbindungen

Info

Publication number
DE19702121C1
DE19702121C1 DE1997102121 DE19702121A DE19702121C1 DE 19702121 C1 DE19702121 C1 DE 19702121C1 DE 1997102121 DE1997102121 DE 1997102121 DE 19702121 A DE19702121 A DE 19702121A DE 19702121 C1 DE19702121 C1 DE 19702121C1
Authority
DE
Germany
Prior art keywords
chip
openings
layer
dielectric
contact surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1997102121
Other languages
English (en)
Inventor
Manfred Dr Engelhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1997102121 priority Critical patent/DE19702121C1/de
Priority to TW086119350A priority patent/TW362262B/zh
Priority to PCT/DE1998/000025 priority patent/WO1998033216A1/de
Application granted granted Critical
Publication of DE19702121C1 publication Critical patent/DE19702121C1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Halbleiterschaltungen werden heute in Planartechnik herge­ stellt. Die erreichbare Komplexität auf einem Chip ist be­ grenzt durch dessen Größe und die erreichbare Strukturfein­ heit. Die Leistungsfähigkeit eines Systems bestehend aus meh­ reren miteinander verbundenen Halbleiterchips ist bei konven­ tioneller Technik wesentlich begrenzt durch die begrenzte Zahl der möglichen Verbindungen zwischen einzelnen Chips über Anschlußkontakte, die geringe Geschwindigkeit der Signalüber­ mittlung über solche Verbindungen zwischen verschiedenen Chips, die bei komplexen Chips begrenzte Geschwindigkeit durch weit verzweigte Leiterbahnen und den hohen Leistungs­ verbrauch der Interface-Schaltungen.
Diese Beschränkungen bei der Verwendung der Planartechnik lassen sich mit dreidimensionalen Techniken der Verschaltung überwinden. Die Anordnung der Funktionsebenen übereinander erlaubt eine parallele Kommunikation dieser Komponenten mit geringem Aufwand elektrisch leitender Verbindungen in einer Ebene, und außerdem werden geschwindigkeitsbegrenzende Inter­ chip-Verbindungen vermieden. In der DE 43 14 907 C1 und der DE 43 14 913 C1 sind Kontaktstrukturierungen und Herstel­ lungsverfahren für vertikale Chipverbindungen angegeben. Ein über einem anderen Chip anzuschließender Chip wird so herge­ stellt, daß die vertikalen Anschlußverbindungen als Metall­ stifte die Unterseite des Chips überragen. Diese Metallstifte werden dann auf Anschlußflächen aus einem leicht schmelzbaren Metall, die auf dem unteren Chip angebracht sind, aufgesetzt und eingeschmolzen.
In der US 5,489,554 ist ein Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung beschrieben, bei dem zwei Halbleiterchips mittels einer Verbindungsschicht über­ einander befestigt werden und durch den oberen Chip hindurch Öffnungen zur Oberfläche des unteren Chips geätzt werden. Mit diesen Öffnungen wird die Oberseite von metallischen Kontakt­ flächen des unteren Chips freigelegt. Die Seitenwände der Öffnungen werden mit einer dielektrischen Schicht versehen. Die Öffnungen werden dann mit einem elektrisch leitenden Ma­ terial aufgefüllt, um elektrisch leitende Verbindungen zwi­ schen den Kontaktflächen des unteren Chips und metallischen Leitern des oberen Chips herzustellen.
Aufgabe der vorliegenden Erfindung ist es, ein gegenüber dem bekannten Stand der Technik verbessertes Verfahren zur Her­ stellung vertikaler Chipverbindungen anzugeben.
Diese Aufgabe wird mit dem Verfahren mit den Schritten gemäß Anspruch 1 gelöst. Weitere Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Bei dem erfindungsgemäßen Verfahren werden die vertikal mit­ einander zu verbindenden Chips zunächst ohne elektrisch lei­ tende Verbindungen aufeinander befestigt. Diese Befestigung kann z. B. durch eine Klebeschicht, z. B. aus Polyimid, be­ wirkt werden. Da auf den Chips üblicherweise nur auf einer Oberseite elektronische Bauelemente integriert sind, erhält man auf diese Weise eine Aufeinanderfolge eines unteren Substrates, einer Halbleiterschichtstruktur mit Bauelementen, eines oberen Substrates und einer weiteren Halbleiter­ schichtstruktur mit elektronischen Bauelementen. Um die bei­ den Halbleiterschichtstrukturen miteinander elektrisch lei­ tend zu verbinden, werden Öffnungen in dem Substrat des obe­ ren Chips hergestellt, durch die hindurch die Halbleiter­ schichtstruktur und darauf aufgebrachte Leiterbahnen des un­ teren Chips wieder von oben her zugänglich gemacht werden. Es werden diese Öffnungen nur bis zu einer oberen Passivierungs­ schicht des unteren Chips ausgeätzt. Die Innenwände der Öff­ nungen werden mit Dielektrikumschichten (spacers) bedeckt. Die Passivierungsschicht auf dem Boden der Öffnungen wird zum Freilegen von in der obersten Metallisierungsebene des unte­ ren Chips vorhandenen Kontaktflächen erst nach dem Herstellen der Spacer entfernt. Die Öffnungen werden mit Metall oder ei­ nem anderen elektrisch leitenden Material aufgefüllt und stellen dann die vertikalen Interchip-Verbindungen dar.
Es folgt eine genauere Beschreibung des erfindungsgemäßen Verfahrens anhand der Fig. 1 und 2, die Zwischenprodukte der Interchip-Verbindung nach verschiedenen Verfahrensschrit­ ten im Querschnitt zeigen.
Fig. 1 zeigt übereinander befestigt einen ersten Chip 1, 2 und einen zweiten Chip 5, 6. Der untere eingezeichnete Anteil des ersten Chips umfaßt das Substrat, die in dem Halbleiter­ material des Substrates oder in darauf aufgebrachten Schich­ ten ausgebildeten Bauelemente und metallische Anschlußkontak­ te und Leiterbahnebenen, die durch vertikale Verbindungen miteinander elektrisch leitend verbunden und im übrigen durch Zwischenoxidschichten voneinander getrennt sind. Die oberste eingezeichnete Schicht 2 des ersten Chips ist eine Schich­ tebene, die diejenigen Kontaktflächen aufweist, mit denen der erste Chip elektrisch leitend mit dem darüber angeordneten zweiten Chip verbunden werden soll. Die Schicht 2 kann z. B. die oberste Metallisierungsebene sein, z. B. die dritte von drei übereinander aufgebrachten, strukturierten und durch Dielektrika voneinander separierten Metallisierungsebenen. Für den elektrischen Anschluß der elektronischen Bauelemente befinden sich vertikale leitende Verbindungen zwischen diesen Metallisierungsebenen, die die Verbindung der Anschlüsse der Bauelemente mit Leiterbahnen oder Kontakten dieser obersten strukturierten Metallisierungsebene 2 herstellen.
Diese Metallisierungsebene 2 ist so strukturiert, daß sie die Kontaktflächen in Form von Kontakten oder Teilen von Leiter­ bahnen aufweist, an die eine elektrisch leitende Verbindung durch den zweiten Chip geführt werden soll, um auf diese Wei­ se in dem zweiten Chip integrierte elektronische Bauelemente an diese Kontaktflächen anschließen zu können. Die Metalli­ sierungsebene 2 kann z. B. eine Ti/TiN/AlSiCu-Schichtfolge sein. Eine solche Metallisierungsebene wird hergestellt, in­ dem Ti aufgestäubt wird (sputter) und während des Aufstäubens Stickstoff zugeführt wird. Die TiN-Schicht, die auf diese weise in der Titanschicht gebildet wird, dient als Barriere­ schicht gegen Ausdiffundieren von Silizium und kann auch weg­ gelassen werden. Als nächstes wird die AlSiCu-Schicht aufge­ bracht, die im wesentlichen Aluminium mit geringen prozentua­ len Anteilen von Silizium und Kupfer ist. Auf diese Schicht kann ggf. eine weitere TiN-Schicht aufgebracht werden. Bei derartigen Kontaktflächen, die im wesentlichen aus Aluminium bestehen, wird das erfindungsgemäße Verfahren besonders vor­ teilhaft eingesetzt.
Der zweite Chip ist in Fig. 1 mit einem unteren Anteil 5 dargestellt, der z. B. ein Substrat repräsentiert. Der obere Anteil 6 umfaßt die auf die Halbleiterschichtstruktur oder das Substrat aufgebrachten Schichtfolgen aus Metallisierungs­ schichten und dielektrischen Zwischenschichten. Dieser Metal­ lisierungsanteil 6 enthält daher die Leiterbahnen und Kontak­ te, über die die in dem oberen zweiten Chip im Halbleiteran­ teil 5 integrierten Bauelemente angeschlossen werden können. Es wird daher eine elektrisch leitende Verbindung zwischen Leitern in oder auf dem Metallisierungsanteil 6 mit Kontakt­ flächen auf der Oberseite der Metallisierungsebene 2 herge­ stellt. Diesem Zweck dient die in Fig. 1 eingezeichnete Öff­ nung 7, die z. B. nach Art eines Kontaktloches in den zweiten Chip hineingeätzt wird. Diese Öffnung kann vor dem Befestigen der beiden Chips aufeinander hergestellt werden. Vorzugsweise wird aber der Halbleiteranteil 5 des zweiten Chips vor der Verbindung sehr stark gedünnt, so daß dieser Anteil des zwei­ ten Chips etwa dieselbe Dicke aufweist wie der die Leiterbah­ nen enthaltende Metallisierungsanteil 6. Die Öffnungen 7 wer­ den dann vorzugsweise vor dem Dünnen bis zu einer gewissen vorgegebenen Tiefe in das Halbleitermaterial des zweiten Chips hinein geätzt oder nach dem Verbinden der Chips von oben in den zweiten Chip hinein geätzt.
Die Oberseite der obersten Metallisierungsebene 2 des ersten Chips ist vorzugsweise mit einer Passivierungsschicht 3 be­ deckt und planarisiert. Die Unebenheiten in der Metallisie­ rungsebene 2, die sich aus deren Strukturierung ergeben, wer­ den daher durch die Passivierungsschicht 3 dadurch ausgegli­ chen, daß die Zwischenräume zwischen den Leiterbahnen und Kontakten in der Metallisierungsebene 2 aufgefüllt werden. Die ebene Oberseite des ersten Chips kann mit der ebenen Un­ terseite des Halbleiteranteils 5 des zweiten Chips mittels einer Verbindungsschicht 4 verbunden werden. Diese Verbin­ dungsschicht 4 ist eine Art Kleber, z. B. Polyimid.
Nachdem die beiden Chips miteinander verbunden sind, wird die Verbindungsschicht 4 durch die Öffnungen 7 hindurch lokal entfernt, so daß in den Öffnungen 7 unten jeweils die Passi­ vierungsschicht 3 freigelegt ist. Es ergibt sich so das Zwi­ schenprodukt, das im Ausschnitt im Querschnitt in Fig. 1 dargestellt ist. Das Material der Verbindungsschicht 4 kann dabei z. B. mit einem Plasmaätzprozeß entfernt werden. Die Innenwände der Öffnungen 7 werden dann gereinigt mit einem Mittel, das eine anschließende adhäsive Abscheidung eines Si­ liziumoxides oder eines anderen Dielektrikums gestattet. Es kann dafür z. B. Flußsäure (wäßrige Lösung von HF) verwendet werden. Daran anschließend wird ein Dielektrikum vorzugsweise sehr konform, d. h. mit sehr hoher Kantenbedeckung, in die Öffnungen 7 abgeschieden (z. B. Ozon-TEOS, O3/TEOS-SiO2). Dieses Dielektrikum bedeckt die vertikalen Innenwände und den Boden der Öffnungen 7 sowie die Oberfläche des oberen Chips. Der Anteil des abgeschiedenen Dielektrikums wird dann auf ho­ rizontalen Oberflächen (Boden und Chipoberfläche) entfernt, was z. B. mit einem Plasmaätzprozeß erfolgen kann. Von dem Dielektrikum bleiben nur dünne Distanzschichten (Spacer) auf den vertikalen Innenwänden stehen.
In Fig. 2 sind die hergestellten Distanzschichten 8 und die im Inneren hergestellten neuen Öffnungen 7a eingezeichnet. Die Passivierungsschicht 3 wird dann im Bereich der Öffnungen durch die Öffnungen hindurch lokal entfernt, so daß die ver­ bleibende Passivierungsschicht 3a Öffnungen im Bereich der anzuschließenden Kontaktfläche auf der Oberseite der Metalli­ sierungsebene 2 aufweist. Dieser Ätzprozeß zum lokalen Ent­ fernen der Passivierungsschicht 3 erfolgt in an sich bekann­ ter Weise, wenn für die Passivierungsschicht eines der übli­ chen Materialien wie z. B. Oxid oder Nitrid, bei Verwendung von Silizium als Halbleitermaterial speziell SiO2 oder Si3N4 verwendet wird. Die Distanzschichten 8 reichen daher nicht bis auf die Metallisierungsschicht 2 herab, sondern enden be­ reits auf der Oberseite der Passivierungsschicht 3a.
Die neuen Öffnungen 7a in dem von den Distanzschichten 8 ein­ geschlossenen Volumen werden dann mit dem Material aufge­ füllt, das für die elektrisch leitende Verbindung vorgesehen ist. Vorzugsweise wird dafür ein Metall verwendet, vorzugs­ weise insbesondere Wolfram. Vor dem Abscheiden des Metalles können die Kontaktflächen der Metallisierungsebene 2 mit ei­ ner dünnen Barriereschicht aus TiN bedeckt werden. Der An­ schluß dieser vertikalen leitenden Verbindung im oberen Be­ reich des zweiten Chips kann z. B. in der Weise erfolgen, daß mit dem in die neuen Öffnungen 7a abgeschiedenen Metall, das auch auf die Oberseite des zweiten Chips abgeschieden wird, eine elektrische Verbindung zu an der Oberseite des zweiten Chips vorhandenen Kontaktflächen hergestellt wird. Wenn der Anschluß nicht auf die Oberseite des zweiten Chips geführt werden soll, sondern an untere Metallisierungsebenen in dem Metallisierungsanteil 6 des zweiten Chips, kann der obere An­ teil der Distanzschichten 8 z. B. dadurch entfernt werden, daß die neuen Öffnungen 7a bis zu einer gewissen Höhe mit ei­ nem Material aufgefüllt werden, das selektiv zu dem Dielek­ trikum der Distanzschichten entfernt werden kann. Oberhalb dieser provisorischen Auffüllung der Öffnungen 7a wird das Dielektrikum der Distanzschicht 8 selektiv zu diesem einge­ brachten Material entfernt, anschließend das eingebrachte Ma­ terial selektiv zu dem Dielektrikum entfernt und erst dann das Metall abgeschieden. Im oberen Bereich, in dem die Di­ stanzschicht 8 entfernt ist, kann ein elektrischer Kontakt zwischen der vertikalen leitenden Verbindung und einer Lei­ terbahn in einer der in dem Metallisierungsanteil 6 des zwei­ ten Chips enthaltenen Metallisierungsebenen hergestellt wer­ den.
Ein Vorteil des erfindungsgemäßen Verfahrens liegt darin, daß die Passivierungsschicht 3 die Kontaktflächen in der Metalli­ sierungsebene 2 bedeckt und schützt, wenn die Innenflächen der Öffnungen 7 als Vorbereitung für die darauffolgende Ab­ scheidung von Dielektrikum (z. B. O3/TEOS-SiO2) mit HF gerei­ nigt werden. Es kann daher nicht zu einer physikalischen oder chemischen Veränderung der Kontaktflächen kommen, die eine schlechte Kontaktierung mit dem in die Öffnungen eingefüllten Metall verursachen kann. Ein weiterer Vorteil des Verfahrens liegt darin, daß die Plasmaätzung zur Herstellung der Di­ stanzschicht 8 und die Plasmaätzung zur lokalen Entfernung der Passivierungsschicht 3a in demselben Prozeßschritt oder in zwei unmittelbar aufeinanderfolgenden Ätzschritten erfol­ gen können.
Typische Abmessungen für die in den Figuren dargestellten Teile sind z. B.: Dicken der Schicht 1 etwa 700 µm, Schichten 2, 3 etwa 1 µm, Schicht 4 etwa 1 bis 2 µm, Schichten 5, 6 et­ wa 5 bis 7 µm und Durchmesser der Öffnungen 7 etwa 2 µm.

Claims (5)

1. Verfahren zur Herstellung vertikaler elektrisch leitender Chipverbindungen, bei dem die folgenden Schritte ausgeführt werden:
  • a) Ein erster Chip (1, 2) wird an einer mit Kontaktflächen versehenen Oberseite mit einer Passivierungsschicht (3) be­ deckt,
  • b) ein zweiter Chip (5, 6) wird mit einer Oberfläche mittels einer Verbindungsschicht (4) auf der Oberseite des ersten Chips befestigt und mit Öffnungen (7), die diese Oberfläche des zweiten Chips (5, 6) mit einer gegenüberliegenden Ober­ fläche des zweiten Chips (5, 6) verbinden, im Bereich der Kontaktflächen des ersten Chips (1, 2) versehen,
  • c) unter Verwendung dieser Öffnungen wird das Material der Verbindungsschicht (4) lokal entfernt,
  • d) eine Reinigung der Innenflächen der Öffnungen erfolgt mit einem Mittel, das eine nachfolgende adhäsive Abscheidung ei­ nes Dielektrikums gestattet,
  • e) ein Dielektrikum wird in die Öffnungen abgeschieden,
  • f) das Dielektrikum wird soweit entfernt, daß an den bezüg­ lich der Ebene der Verbindungsschicht (4) vertikalen Innen­ flächen Distanzschichten (8) stehenbleiben und neue Öffnungen (7a) gebildet werden,
  • g) unter Verwendung der neuen Öffnungen wird die Passivie­ rungsschicht (3) lokal soweit entfernt, daß die Kontaktflä­ chen freigelegt sind und
  • h) in die neuen Öffnungen wird ein für die elektrisch lei­ tenden Verbindungen vorgesehenes Material eingebracht.
2. Verfahren nach Anspruch 1, bei dem in Schritt b als Verbindungsschicht ein Polyimid ver­ wendet wird.
3. Verfahren nach Anspruch 1 oder 2, bei dem in Schritt d die Innenflächen der Öffnungen mit Fluß­ säure gereinigt werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem in Schritt h als Material ein Metall verwendet wird.
5. Verfahren nach Anspruch 4, bei dem in Schritt h vor dem Einbringen des Metalles eine Barriereschicht aus TiN auf den Kontaktflächen hergestellt wird.
DE1997102121 1997-01-22 1997-01-22 Verfahren zur Herstellung von vertikalen Chipverbindungen Expired - Lifetime DE19702121C1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE1997102121 DE19702121C1 (de) 1997-01-22 1997-01-22 Verfahren zur Herstellung von vertikalen Chipverbindungen
TW086119350A TW362262B (en) 1997-01-22 1997-12-19 Method to produce a vertical chip-connection
PCT/DE1998/000025 WO1998033216A1 (de) 1997-01-22 1998-01-07 Verfahren zur herstellung von vertikalen chipverbindungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997102121 DE19702121C1 (de) 1997-01-22 1997-01-22 Verfahren zur Herstellung von vertikalen Chipverbindungen

Publications (1)

Publication Number Publication Date
DE19702121C1 true DE19702121C1 (de) 1998-06-18

Family

ID=7818018

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997102121 Expired - Lifetime DE19702121C1 (de) 1997-01-22 1997-01-22 Verfahren zur Herstellung von vertikalen Chipverbindungen

Country Status (3)

Country Link
DE (1) DE19702121C1 (de)
TW (1) TW362262B (de)
WO (1) WO1998033216A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1041624A1 (de) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Transfermethode ultra-dünner Substrate und Anwendung zur Herstellung von Mehrlagen-Dünnschichtstrukturen
WO2001052184A2 (de) * 2000-01-11 2001-07-19 Infineon Technologies Ag Chipkartenanordnung
WO2003001597A2 (de) * 2001-06-21 2003-01-03 Giesecke & Devrient Gmbh Vertikal kontaktierte, übereinander gestapelte chips
DE102008034789B4 (de) * 2007-07-25 2010-02-04 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung
WO2011045153A1 (de) * 2009-10-13 2011-04-21 Austriamicrosystems Ag Halbleiterbauelement mit durchkontaktierung und verfahren zu seiner herstellung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
DE4314907C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5489554A (en) * 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692349A (en) * 1986-03-03 1987-09-08 American Telephone And Telegraph Company, At&T Bell Laboratories Selective electroless plating of vias in VLSI devices
EP0523856A3 (en) * 1991-06-28 1993-03-17 Sgs-Thomson Microelectronics, Inc. Method of via formation for multilevel interconnect integrated circuits
JP3179212B2 (ja) * 1992-10-27 2001-06-25 日本電気株式会社 半導体装置の製造方法
DE19543540C1 (de) * 1995-11-22 1996-11-21 Siemens Ag Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489554A (en) * 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
DE4314907C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1041624A1 (de) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Transfermethode ultra-dünner Substrate und Anwendung zur Herstellung von Mehrlagen-Dünnschichtstrukturen
US6506664B1 (en) 1999-04-02 2003-01-14 Imec Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device
US6730997B2 (en) 1999-04-02 2004-05-04 Imec Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layered thin film device
WO2001052184A2 (de) * 2000-01-11 2001-07-19 Infineon Technologies Ag Chipkartenanordnung
WO2001052184A3 (de) * 2000-01-11 2002-02-07 Infineon Technologies Ag Chipkartenanordnung
WO2003001597A2 (de) * 2001-06-21 2003-01-03 Giesecke & Devrient Gmbh Vertikal kontaktierte, übereinander gestapelte chips
WO2003001597A3 (de) * 2001-06-21 2003-12-18 Giesecke & Devrient Gmbh Vertikal kontaktierte, übereinander gestapelte chips
DE102008034789B4 (de) * 2007-07-25 2010-02-04 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung
US7982281B2 (en) 2007-07-25 2011-07-19 Infineon Technologies Ag Method of manufacturing a semiconductor device, method of manufacturing a SOI device, semiconductor device, and SOI device
WO2011045153A1 (de) * 2009-10-13 2011-04-21 Austriamicrosystems Ag Halbleiterbauelement mit durchkontaktierung und verfahren zu seiner herstellung
US8531041B2 (en) 2009-10-13 2013-09-10 Ams Ag Semiconductor component having a plated through-hole and method for the production thereof

Also Published As

Publication number Publication date
TW362262B (en) 1999-06-21
WO1998033216A1 (de) 1998-07-30

Similar Documents

Publication Publication Date Title
EP0698288B1 (de) Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente
EP0000384B1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE10205026C1 (de) Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
DE69737262T2 (de) Herstellungsverfahren für einen Vorder-Hinterseiten-Durchkontakt in mikro-integrierten Schaltungen
DE69222586T2 (de) Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung
EP1946367B1 (de) Verfahren zum herstellen elektrisch leitender durchführungen durch nicht- oder halbleitende substrate
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
WO2010006916A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
EP1036416A1 (de) Elektronisches hybrid-bauelement und verfahren zu seiner herstellung
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE19702121C1 (de) Verfahren zur Herstellung von vertikalen Chipverbindungen
DE19507547A1 (de) Verfahren zur Montage von Chips
DE10244077B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE10344389A1 (de) Verfahren zur Herstellung einer multifunktionellen Dielektrikumschicht auf einem Substrat
DE10029269A1 (de) Elektronisches Bauteil aus einem Gehäuse und einem Substrat
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE10124774A1 (de) Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung
DE112022000376B4 (de) Halbleitersubstrat aufweisend eine Substratdurchkontaktierung und Verfahren zu deren Herstellung
DE19946715C1 (de) Verfahren zur dreidimensionalen Integration mikroelektronischer Systeme
EP1128433B1 (de) Verfahren zum Verbinden von Substraten einer vertikal integrierten Schaltungsstruktur

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R071 Expiry of right