DE10161286A1 - Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator - Google Patents

Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator

Info

Publication number
DE10161286A1
DE10161286A1 DE10161286A DE10161286A DE10161286A1 DE 10161286 A1 DE10161286 A1 DE 10161286A1 DE 10161286 A DE10161286 A DE 10161286A DE 10161286 A DE10161286 A DE 10161286A DE 10161286 A1 DE10161286 A1 DE 10161286A1
Authority
DE
Germany
Prior art keywords
electrode
layer
dielectric
metal
semiconductor product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10161286A
Other languages
English (en)
Inventor
Michael Anton Schrenk
Klaus Koller
Heinrich Koerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10161286A priority Critical patent/DE10161286A1/de
Priority to PCT/EP2002/013804 priority patent/WO2003054934A1/de
Priority to AU2002358618A priority patent/AU2002358618A1/en
Priority to CN02825012A priority patent/CN100576441C/zh
Priority to EP02792906A priority patent/EP1454345A1/de
Priority to TW091135972A priority patent/TW200301963A/zh
Publication of DE10161286A1 publication Critical patent/DE10161286A1/de
Priority to US10/865,463 priority patent/US7233053B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Zur Herstellung eines integrierten Halbleiterprodukts mit integriertem Metall-Isolator-Metall-Kondensator wird zunächst auf eine erste Elektrode (2, 3, 5) eine dielektrische Hilfsschicht (6) abgeschieden. Diese Hilfsschicht (6) wird dann über der ersten Elektrode geöffnet (15). Anschließend wird eine dielektrische Schicht (7) erzeugt, auf die dann der Metallbahnstapel (8, 9, 10) für die zweite Elektrode aufgebracht wird. Danach erfolgt die Strukturierung des Metall-Isolator-Metall-Kondensators mit bekannten Ätzverfahren. Dadurch werden dielektrische Kondensatorschichten mit frei wählbaren Materialien in beliebiger Dicke ermöglicht. Insbesondere besitzt die vorliegende Erfindung den Vorteil, daß Via-Ätzungen deutlich einfacher als nach dem Stand der Technik durchgeführt werden können, da kein Durchätzen der restlichen, dielektrischen Kondensatorschicht über den Metallbahnen notwendig ist.

Description

  • Die vorliegende Erfindung betrifft ein integriertes Halbleiterprodukt mit Leiterbahnen und einem Metall-Isolator- Metall-Kondensator. Die vorliegende Erfindung betrifft insbesondere ein integriertes Halbleiterprodukt mit Leiterbahnen, die als wesentlichen Bestandteil Aluminium aufweisen.
  • Hochfrequenzschaltungen in BIPOLAR-, BICMOS- und CMOS- Technologie benötigen integrierte Kondensatoren mit hoher Spannungslinearität, genau einstellbaren Kapazitätswerten und vor allem niedrigen parasitären Kapazitäten. Die bisher eingesetzten konventionellen MOS- bzw. MIS-Kondensatoren weisen aufgrund spannungsinduzierter Raumladungszonen eine ungenügende Spannungslinearität auf. Der geringe Abstand zum Substrat bringt außerdem zahlreiche parasitäre Kapazitäten mit sich.
  • Diese Schwierigkeiten lassen sich durch den Einsatz sogenannter Metall-Isolator-Metall-Kondensatoren (MIM- Kondensatoren) umgehen, die üblicherweise zwischen zwei Metallisierungsebenen angeordnet sind und die somit einen deutlich größeren Abstand zum Substrat aufweisen. Dabei sollen diese Metall-Isolator-Metall-Kondensatoren möglichst ohne Veränderung und Beeinflussung der benachbarten Leiterbahnen in die vorhandenen Konzepte für eine Mehrlagenmetallisierung integriert werden.
  • Bisherige Ansätze, wie sie etwa aus den Druckschriften US 5,946,567, EP 0 800 217 A1 und EP 1 130 654 A1 sowie dem Artikel "High Density Metal Insulator Metal Capacitors Using PECVD Nitride for Mixed Signal and RF Circuits", IITC, S. 245-247, IEEE (1999) von Kar-Roy et al. bekannt sind, verwenden die in der Mikroelektronik bekannten und gut charakterisierten Materialien Siliziumdioxid bzw. Silizium-Nitrid als Dielektrikum. Jedoch liegen die Dielektrizitätskonstanten k dieser Materialien mit Werten von ca. vier bzw. sieben nicht sonderlich hoch. Weiterhin müssen sie wegen der Anwendung in der Mehrlagenmetallisierung in Plasma-(PECVD-)Verfahren abgeschieden werden. Diese Verfahren zeichnen sich typischerweise durch hohe Abscheideraten, aber auch durch hohe Defektdichten und mindere Schichtqualität aus. Daher lassen sich in Plasmaverfahren praktisch keine Schichten unter 60 nm mit reproduzierbarer Dicke und ausreichender Qualität herstellen.
  • Bei den oben zitierten Integrationskonzepten erfolgt außerdem die Strukturierung der Top-Elektrode mit Hilfe einer Top-Elektroden-Ätzung, die in dem Dielektrikum des Kondensators gestoppt werden muß. Aus diesem Grund erfordern diese Verfahren zwingend eine Dielektrikumsschicht mit einer ausreichenden Dicke von mindestens 60 nm.
  • Fig. 6 zeigt einen Ausschnitt aus einem Querschnitt durch ein integriertes Halbleiterprodukt mit einem MIM- Kondensator nach dem Stand der Technik. Ausgangspunkt für die Herstellung dieses Halbleiterprodukts ist der in Fig. 4 gezeigte Stapel. Dabei ist auf ein Substrat 1 eine Haftschicht 2 aus Ti, eine Leiterbahn 3 aus Al und eine Anti-Reflex- Coating(ARC)-Schicht 5 aus Ti/TiN abgeschieden. Dieser Stapel hat gleichzeitig die Funktion einer ersten Elektrode. Auf diesem Stapel ist eine dielektrische Schicht 6 aufgebracht. Über der dielektrischen Schicht 6 ist der Metallstapel für die zweite Elektrode abgeschieden. Er besteht aus zwei TiN(Ti)-Schichten 8, 10 und einer dazwischen liegenden Al- Schicht 9. Fig. 5 zeigt ein Prozeßstadium, in dem bereits die zweite Elektrode 8, 9, 10 und das Dielektrikum 6 strukturiert worden sind. Wie man an der Ätzkante 16 erkennen kann, dient hierbei das Dielektrikum 6 im Bereich außerhalb der zweiten Elektrode 8, 9, 10 als Ätzstop. Abschließend ist in Fig. 6 noch ein weiteres Intermetall-Dielektrikum 11 aufgebracht, in dem zur Kontaktierung des Kondensators Vias 12ausgebildet sind. Die Vias 12 sind mit oberen Leiterbahnen 13 verbunden.
  • Die flächenspezifische Kapazität solcher bekannter Kondensatoren liegt um 1 fF/µm2; für zukünftige Hochfrequenzanwendungen ist jedoch ein Mehrfaches dieses Wertes erforderlich. Die flächenspezifische Kapazität eines Kondensators wird im wesentlichen durch die Dicke der dielektrischen Trennschicht und den Wert der Dielektrizitätskonstante bestimmt. Eine Erhöhung der flächenspezifischen Kapazität eines Kondensators kann deshalb durch die Verwendung von Dielektrika mit einer hohen Dielektrizitätskonstante (> 8) erreicht werden. Weiterhin führen auch Isolationsschichten, die dünner als 60 nm sind, zu einer Erhöhung der flächenspezifischen Kapazität.
  • Ausgehend vom beschriebenen Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein verbessertes integriertes Halbleiterprodukt mit Leiterbahnen und einem Metall-Isolator- Metall-Kondensator zu schaffen und ein Verfahren zu dessen Herstellung anzugeben.
  • Diese Aufgabe wird durch ein integriertes Halbleiterprodukt nach Anspruch 1 und ein Verfahren nach Anspruch 11 gelöst. Weitere vorteilhafte Ausgestaltungen und Aspekte der Erfindung sind in den abhängigen Ansprüchen, der Beschreibung sowie in den beiliegenden Figuren angegeben.
  • Erfindungsgemäß wird ein integriertes Halbleiterprodukt mit Leiterbahnen, welche als wesentlichen Bestandteil Aluminium aufweisen, bereitgestellt, das zumindest einen Metall- Isolator-Metall-Kondensator aufweist, der eine erste Elektrode, eine dielektrische Schicht und eine zweite Elektrode umfaßt. Die dielektrische Schicht ist dabei in einer über der ersten Elektrode angeordneten Öffnung einer dielektrischen Hilfsschicht angeordnet.
  • Weiterhin wird ein Verfahren zur Herstellung eines integrierten Halbleiterprodukts mit Leiterbahnen, welche als wesentlichen Bestandteil Aluminium aufweisen, und zumindest einem Metall-Isolator-Metall-Kondensator, der eine erste Elektrode, eine dielektrische Schicht und eine zweite Elektrode umfaßt, bereitgestellt. Das Verfahren umfaßt die folgenden Schritte:
    • a) die erste Elektrode wird in einer Schicht erzeugt, die auch als Schicht für Leiterbahnen vorgesehen ist;
    • b) eine dielektrische Hilfsschicht wird aufgebracht;
    • c) die dielektrische Hilfsschicht wird über der ersten Elektrode geöffnet;
    • d) die dielektrischen Schicht für den Kondensator wird erzeugt;
    • e) die zweite Elektrode wird erzeugt.
  • Das hier vorgestellte Konzept eignet sich insbesondere, aber nicht ausschließlich, zur Integration von MIM- Kondensatoren mit dünnen Dielektrika ohne die Zuverlässigkeit der übrigen Metallbahnen signifikant zu verändern. Die Zuverlässigkeit der übrigen Metallbahnen bleibt im wesentlichen unverändert, da insbesondere keine Reste der dielektrischen Kondensatorschicht auf den übrigen Metallbahnen vorhanden ist. Außerdem ist das Verfahren gemäß der vorliegenden Erfindung bezüglich der einzelnen Prozeßschritte relativ unkritisch zu realisieren und erlaubt größere Freiheiten in der Auswahl von Materialien und deren Dicke. Insbesondere besitzt das Verfahren gemäß der vorliegenden Erfindung den Vorteil, daß Via-Ätzungen deutlich einfacher als nach dem Stand der Technik durchgeführt werden können, da kein Durchätzen der restlichen, dielektrischen Kondensatorschicht über den Metallbahnen notwendig ist.
  • Der Metall-Isolator-Metall-Kondensator weist eine erste Elektrode auf, die in einer Metallebene für Leiterbahnen ausgebildet ist. Da die dielektrische Zwischenschicht und die Metallisierungsschicht für die zweite Elektrode dünn gehalten werden kann, kann der Metall-Isolator-Metall-Kondensator ohne große Schwierigkeiten in ein bestehendes Konzept zur Herstellung eines integrierten Halbleiterprodukts mit passiven Halbleiterprodukten integriert werden.
  • Zweckmäßigerweise wird der Metall-Isolator-Metall- Kondensator dadurch hergestellt, daß auf ein Substrat eine Metallschicht für Leiterbahnen aufgebracht wird. Diese Schicht kann insbesondere auch eine Linerschicht und eine ARC-Schicht umfassen. Nachfolgend wird auf die Metallschicht für Leiterbahnen eine dielektrische Hilfsschicht abgeschieden. Sie dient als partielle Opferschicht und spielt nicht die Rolle des MIM-Dielektrikums, sondern wird Teil des später aufgebrachten Intermetall-Dielektrikums (IMD). Mit den bekannten Methoden der Lithographie und Ätztechnik wird die dielektrische Schicht an jenen Stellen, an denen die Integration eines MIM-Kondensators vorgesehen ist, entfernt. Dabei ist es insbesondere bevorzugt, wenn eine entsprechende Ätzung selektiv auf der unteren Elektrode stoppt. Auf die entsprechend strukturierte Oberfläche wird eine Dielektrikumsschicht aus frei wählbarem Material und beliebiger Dicke abgeschieden. Nachfolgend werden die Materialien, die die zweite Elektrode bilden, aufgebracht und entsprechend strukturiert.
  • Damit ist die Möglichkeit eröffnet, eine extrem dünne dielektrische Schicht per ALD (atomic layer deposition) atomlagenweise abzuscheiden. Besonders ideale Aufwachsbedingungen für mittels ALD abzuscheidende Dielektrika erhält man, wenn das Substrat nach Öffnung der Hilfsschicht in einem sauerstoffhaltigen Ambiente oberflächlich leicht anoxidiert wird.
  • Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird vor Schritt (d) auf die erste Elektrode eine leitende Barriere aufgebracht. Dabei ist es insbesondere bevorzugt, wenn die leitende Barriere selektiv nur auf die freiliegende erste Elektrode aufgebracht wird.
  • Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der beigefügten Zeichnungen erläutert. Es zeigen:
  • Fig. 1 einen Ausschnit aus einem Querschnitt durch ein integriertes Halbleiterprodukt, das einen Metall- Isolator-Metall-Kondensator enthält, gemäß einem Ausführungsbeispiel der Erfindung.
  • Fig. 2 einen Ausschnitt aus einem Querschnitt durch einen Metallbahnstapel, wie er für die erste Elektrode eines MIM-Kondensators gemäß einem Ausführungsbeispiel der vorliegenden Erfingung verwendet wird, und einer auf dem Stapel abgeschiedenen dielektrischen Hilfsschicht, wobei die dielektrische Hilfsschicht bereits über der ersten Elektrode geöffnet ist.
  • Fig. 3 einen Ausschnitt aus einem Querschnitt durch ein integriertes Halbleiterprodukt mit einem integrierten Metall-Isolator-Metall-Kondensator gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Fig. 4 einen Ausschnitt aus einem Querschnitt durch einen Schichtstapel, wie er für die Herstellung eines MIM-Kondensators nach dem Stand der Technik verwendet wird.
  • Fig. 5 den Ausschnitt von Fig. 4 nach erfolgter Strukturierung der zweiten Elektrode.
  • Fig. 6 einen Ausschnitt aus einem Querschnitt durch ein integriertes Halbleiterprodukt mit einem MIM- Kondensator gemäß dem Stand der Technik.
  • Fig. 2 zeigt einen Metallbahnstapel mit einer Haftschicht 2 aus Ti, einer Leiterbahn 3 aus AlCu und einer Anti- Reflex-Coating(ARC)-Schicht 5 wie er auch im entsprechenden Stand der Technik verwendet wird. Dabei soll die Leiterbahn 3 auch als untere MIM-Elektrode fungieren. Auf den Metallbahnstapel 2, 3, 5 wird eine dielektrische Hilfsschicht 6 aus z. B. SiO2 oder Si3N4 von ca. 50-100 nm Dicke mit bekannten, metallisierungskompatiblen Verfahren abgeschieden. Sie dient als partielle Opferschicht und spielt nicht die Rolle eines MIM-Dielektrikums sondern wird Teil des später aufgebrachten Intermetall-Dielektrikums (IMD). Mit den bekannten Methoden der Lithographie und Ätztechnik wird die dielektrische Hilfsschicht an der Stelle 15, an der die Integration eines MIM- Kondensators vorgesehen ist, entfernt.
  • Fig. 3 zeigt den MIM-Kondensator nach erfolgter Abscheidung und Strukturierung des MIM-Dielektrikums 7 und der oberen Elektrode 8, 9, 10. Auf die geöffnete dielektrische Hilfsschicht 6 wird nun eine dielektrische Schicht 7 beispielsweise aus Al2O3 mit einer Dicke von 20 nm erzeugt. Dies ist jedoch nicht zwingend, da das Dielektrikum 7 frei wählbar ist und in beliebiger Dicke abgeschieden werden kann. Vor der Abscheidung des Dielektrikums kann weiterhin eine leitende Barriere (nicht gezeigt) auf die ersten Elektrode aufgebracht werden. Dabei ist es insbesondere bevorzugt, wenn die leitende Barriere selektiv nur auf die freiliegende erste Elektrode aufgebracht wird.
  • Da ein Integrationsweg gemäß diesem Ausführungsbeispiel keine Mindestanforderungen an Dicke, Ätzverhalten und andere Eigenschaften der dielektrischen Schicht 7 stellt, sind beliebige Verfahren zu ihrer Erzeugung einsetzbar wie CVD, PECVD, MOCVD, und PVD, solange die Schichten bei Temperaturen unter 400°C erzeugt werden können. Die dielektrische Schicht 7 kann auch mit Hilfe einer Oxidation der Oberfläche der unteren Elektrode oder mit Hilfe der Oxidation einer dafür vorgesehenen Schicht (z. B. TaN) auf der unteren Elektrode erzeugt werden. Weiterhin ist die Möglichkeit eröffnet, die dielektrische Schicht 7 per ALD (atomic layer deposition) abzuscheiden. Dieses Verfahren erlaubt es, mittels atomlagenweiser Abscheidung extrem dünne Schichten herzustellen. Das erfindungsgemäße Verfahren eröffnet den Zugang zu Kondensatoren mit spezifischen Kapazitäten von 3 fF/pm2 bis deutlich über 10 fF/pm2, die mit den bisherigen Ansätzen nicht mit ausreichender Qualität reproduzierbar hergestellt werden konnten.
  • Ideale Aufwachsbedingungen für mittels ALD abzuscheidende Dielektrika erhält man, wenn das Substrat nach Öffnung der Opferschicht 6 in einem sauerstoffhaltigen Ambiente oberflächlich leicht anoxidiert wird. Das dadurch in der ARC- Schicht 5 erzeugte native Oxid bietet ähnliche gute Voraussetzungen für die Abscheidung beliebiger Oxide wie die benachbarte dielektrische Hilfsschicht 6, so daß die gewünschten Oxidschichten hierauf spontan, reproduzierbar, dicht und mit höchster Qualität aufwachsen.
  • Nachfolgend werden die Materialien für die obere Elektrode aufgebracht. Diese umfassen wiederum leitende Barrieren 8, 10, die beispielweise TiN beinhalten können. Dazwischen ist eine metallische Schicht 9 angeordnet, die beispielsweise AlCu beinhalten kann. Die durch die vorausgegangene Öffnung 15 der ersten dielektrischen Schicht 6 erzeugte Topologie ist relativ gering: Die Kantenlänge der unteren Elektroden ist größer 1 µm und die Stufenhöhe beträgt ca. 50-100 nm. Die Topologie kann daher von den gewählten Abscheideverfahren gut bedeckt werden.
  • Anschließend erfolgt die Ätzung des Stapels aus der oberen Elektrode 8, 9, 10 der dielektrischen Schicht 7 und der Hilfsschicht 6. Dabei sind an die auf der unteren Metallbahn 2, 3, 5 verbleibende Restdicke der dielektrischen Hilfsschicht 6 und damit an die Selektivität des Ätzprozesses keine besonderen Anforderungen gestellt. Dadurch entsteht im Gegensatz zu den beschriebenen und dazu ähnlichen Konzepten ein sehr großes Prozeßfenster für die gesamte Vorgehensweise bei gleichzeitiger freier Wahl des Dielektrikums 7 und seiner Dicke.
  • Darauffolgend wird ein oberes Intermetall-Dielektrikum 11 abgeschieden. Etwaige Reste der dielektrischen Hilfsschicht 6 werden nun einfach ein Teil dieses IMDs 11. Zur Kontaktierung des Kondensators und der unteren Leiterbahn 4 werden Vias 12 ausgebildet, die an ihrem oberen Ende mit oberen Leiterbahnen 13 verbunden sind. Diese oberen Leiterbahnen 13 sind wiederum in ein Intermetall-Dielektrikum 14 eingebettet. Dabei können die Via-Ätzungen deutlich einfacher als nach dem Stand der Technik durchgeführt werden, da kein Durchätzen der restlichen, dielektrischen Kondensatorschicht über den Metallbahnen notwendig ist.
  • Die im obigen Ausführungsbeispiel beschriebenen Metallisierungs- und Plattenkondensator-Materialien sind beispielhaft und nicht auf diese beschränkt. Insbesondere sind alle leitenden Materialien wie Si, W, Cu, Ag, Au, Ti, Pt und Legierungen davon als Leiterbahnen einsetzbar. Als alternative Barrieren bzw. Linerschichten eignen sich neben Ti und TiN insbesondere auch TiW, W, WNx mit 0 ≤ x ≤ 2, Ta, TaN, Silizide und Karbide. Als Elektroden lassen sich alle genannten Materialien und deren Kombinationen verwenden. Neben den klassischen Dielektrika der Halbleitertechnologie SiO2 und Si3N4 steht die gesamte Palette an Materialien mit deutlich höherem k zur Verfügung, insbesondere Al2O3, ZrO2, HfO2, Ta2O5, La2O3, TiO2 sowie die jeweiligen Mischoxide, Oxinitride und Silikate hieraus, SrTiO3, BaxSr1-xTiO3 mit 0 ≤ x ≤ 1 (BST) und PbZrxSr1-xTiO3 mit 0 ≤ x ≤ 1 (PZT).

Claims (21)

1. Integriertes Halbleiterprodukt mit Leiterbahnen, welche als wesentlichen Bestandteil Aluminium aufweisen, und zumindest einem Metall-Isolator-Metall-Kondensator, der eine erste Elektrode (2, 3, 5), eine dielektrische Schicht (7) und eine zweite Elektrode (8, 9, 10) umfaßt, dadurch gekennzeichnet, daß die dielektrische Schicht (7) in einer über der ersten Elektrode angeordneten Öffnung (15) einer dielektrischen Hilfsschicht (6) angeordnet ist.
2. Halbleiterprodukt nach Anspruch 1, dadurch gekennzeichnet, daß die dielektrische Schicht (7) mindestens einen der folgenden Stoffe beinhaltet: Al2O3, HfO2, La2O3, Ta2O5, TiO2, ZrO2 sowie alle Mischoxide, Oxinitride und Silikate hieraus, SrTiO3, BaxSrxSr1-xTiO3 mit 0 ≤ x ≤ 1 (BST), PbZrxSr1-xTiO3 mit 0 ≤ x ≤ 1 (PZT), SiO2, Si3N4.
3. Halbleiterprodukt nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste und/oder die zweite Elektrode ein Stapel aus Metallschichten (3, 9) und leitenden Barrieren (2, 5, 8, 10) ist.
4. Halbleiterprodukt nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste und/oder die zweite Elektrode zusätzlich zu dem Aluminium wenigstens eines der folgenden Metalle beinhaltet: Si, W, Cu, Au, Ag, Ti, Pt.
5. Halbleiterprodukt nach einem der Ansprüche 1 bis 4 dadurch gekennzeichnet, daß die Barrieren (2, 5, 8, 10) mindestens einen der folgenden Stoffe beinhalten: Ta, TaN, TiW, W, WNx mit 0 < x < 2, Ti, TiN, Silizide, Karbide.
6. Halbleiterprodukt nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die dielektrische Schicht (7) von einem dielektrischen Material mit einer Dielektrizitätskonstante > 8 gebildet ist.
7. Halbleiterprodukt nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die dielektrische Schicht (7) nach einem der folgenden Verfahren aufgebracht ist: CVD, PECVD, MOCVD, PVD, ALD.
8. Halbleiterprodukt nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die dielektrische Schicht (7) durch eine Oxidation der Oberfläche der ersten Elektrode oder durch eine Oxidation einer Schicht auf der ersten Elektrode erzeugt wird.
9. Halbleiterprodukt nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Dicke der dielektrischen Schicht (7) geringer als 60 nm ist.
10. Halbleiterprodukt nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die flächenspezifische Kapazität des Kondensators mindestens 3 fF/µm2 beträgt.
11. Verfahren zur Herstellung eines integrierten Halbleiter produkts mit Leiterbahnen, welche als wesentlichen Bestandteil Aluminium aufweisen, und zumindest einem Metall-Isolator-Metall-Kondensator, der eine erste Elektrode (2, 3, 5), eine dielektrische Schicht (7) und eine zweite Elektrode (8, 9, 10) umfaßt, mit folgenden Schritten:
a) die erste Elektrode wird in einer Schicht erzeugt, die auch als Schicht für Leiterbahnen vorgesehen ist;
b) eine dielektrische Hilfsschicht (6) wird aufgebracht;
c) die dielektrische Hilfsschicht (6) wird über der ersten Elektrode geöffnet;
d) die dielektrischen Schicht (7) für den Kondensator wird erzeugt;
e) die zweite Elektrode wird erzeugt.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß für die erste Elektrode eine Linerschicht (2), eine Metallschicht (3) und eine ARC-Schicht (5) aufgebracht wird.
13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß für die zweite Elektrode zwei leitende Barrieren (8, 10) und eine dazwischen angeordnete Metallschicht (9) aufgebracht werden.
14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß zur Erzeugung der dielektrischen Schicht (7) eines der folgenden Verfahren verwendet wird: CVD, PECVD, MOCVD, PVD, ALD.
15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß zur Erzeugung der dielektrischen Schicht (7) die Oberfläche der ersten Elektrode oder eine Schicht auf der ersten Elektrode oxidiert wird.
16. Verfahren nach einem der Ansprüche 11 bis 15 dadurch gekennzeichnet, daß die Öffnung (15) über der ersten Elektrode einem sauerstoffhaltigen Atmosphäre ausgesetzt wird.
17. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß die dielektrische Hilfsschicht (6) Teil eines nach dem Erzeugen der zweiten Elektrode abgeschiedenen oberen Intermetall-Dielektrikums (11) wird.
18. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, daß über dem oberen Intermetall-Dielektrikum (11) eine weitere Metallisierungsschicht für obere Leiterbahnen (13) abgeschieden wird.
19. Verfahren nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, daß zumindest eine obere Leiterbahn 13 über zumindest einen Via (12) mit dem Kondensator verbunden wird.
20. Verfahren nach einem der Ansprüche 11 bis 19, dadurch gekennzeichnet, daß vor Schritt (d) auf die erste Elektrode eine leitende Barriere aufgebracht wird.
21. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß vor Schritt (d) auf die erste Elektrode eine leitende Barriere selektiv aufgebracht wird.
DE10161286A 2001-12-13 2001-12-13 Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator Withdrawn DE10161286A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10161286A DE10161286A1 (de) 2001-12-13 2001-12-13 Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
PCT/EP2002/013804 WO2003054934A1 (de) 2001-12-13 2002-12-05 Integriertes halbleiterprodukt mit metall-isolator-metall-kondensator
AU2002358618A AU2002358618A1 (en) 2001-12-13 2002-12-05 Integrated semiconductor product comprising a metal-insulator-metal capacitor
CN02825012A CN100576441C (zh) 2001-12-13 2002-12-05 具有金属-绝缘体-金属电容器的集成半导体产品
EP02792906A EP1454345A1 (de) 2001-12-13 2002-12-05 Integriertes halbleiterprodukt mit metall-isolator-metall-kondensator
TW091135972A TW200301963A (en) 2001-12-13 2002-12-12 Integrated semiconductor product with metal-insulator-metal capacitor
US10/865,463 US7233053B2 (en) 2001-12-13 2004-06-10 Integrated semiconductor product with metal-insulator-metal capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10161286A DE10161286A1 (de) 2001-12-13 2001-12-13 Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator

Publications (1)

Publication Number Publication Date
DE10161286A1 true DE10161286A1 (de) 2003-07-03

Family

ID=7709103

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10161286A Withdrawn DE10161286A1 (de) 2001-12-13 2001-12-13 Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator

Country Status (7)

Country Link
US (1) US7233053B2 (de)
EP (1) EP1454345A1 (de)
CN (1) CN100576441C (de)
AU (1) AU2002358618A1 (de)
DE (1) DE10161286A1 (de)
TW (1) TW200301963A (de)
WO (1) WO2003054934A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112507B2 (en) 2003-11-24 2006-09-26 Infineon Technologies Ag MIM capacitor structure and method of fabrication
US7582549B2 (en) * 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
KR100824627B1 (ko) * 2006-12-22 2008-04-25 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7510944B1 (en) * 2007-05-10 2009-03-31 National Semiconductor Corporation Method of forming a MIM capacitor
US7989919B2 (en) * 2009-06-03 2011-08-02 Infineon Technologies Ag Capacitor arrangement and method for making same
US8445353B1 (en) 2009-09-29 2013-05-21 National Semiconductor Corporation Method for integrating MIM capacitor and thin film resistor in modular two layer metal process and corresponding device
US10515949B2 (en) * 2013-10-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and manufacturing method thereof
US10818544B2 (en) * 2017-09-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method to enhance electrode adhesion stability

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6086951A (en) * 1999-06-14 2000-07-11 United Microelectronics Corp. Method for forming metallic capacitor
US6184551B1 (en) * 1997-10-24 2001-02-06 Samsung Electronics Co., Ltd Method of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs
GB2353404A (en) * 1999-08-14 2001-02-21 Samsung Electronics Co Ltd Semiconductor device with dielectric layer formed by sequentially supplying reactants to an electrode
DE19945939A1 (de) * 1999-09-24 2001-04-12 Infineon Technologies Ag Integrierte Halbleiterschaltung mit Kondensatoren exakt vorgegebener Kapazität
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4971924A (en) * 1985-05-01 1990-11-20 Texas Instruments Incorporated Metal plate capacitor and method for making the same
US5674771A (en) * 1992-04-20 1997-10-07 Nippon Telegraph And Telephone Corporation Capacitor and method of manufacturing the same
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US5926359A (en) * 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
KR100267087B1 (en) * 1997-01-07 2000-10-02 Samsung Electronics Co Ltd Manufacturing method of capacitor device
US6025226A (en) * 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
JPH11233723A (ja) * 1998-02-13 1999-08-27 Sony Corp 電子素子およびその製造方法ならびに誘電体キャパシタおよびその製造方法ならびに光学素子およびその製造方法
US6291337B1 (en) * 1998-02-20 2001-09-18 Stmicroelectronics, Inc. Elimination of cracks generated after a rapid thermal process step of a semiconductor wafer
US6090656A (en) * 1998-05-08 2000-07-18 Lsi Logic Linear capacitor and process for making same
US6320244B1 (en) * 1999-01-12 2001-11-20 Agere Systems Guardian Corp. Integrated circuit device having dual damascene capacitor
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
JP2001291844A (ja) * 2000-04-06 2001-10-19 Fujitsu Ltd 半導体装置及びその製造方法
US6313003B1 (en) * 2000-08-17 2001-11-06 Taiwan Semiconductor Manufacturing Company Fabrication process for metal-insulator-metal capacitor with low gate resistance
US6815796B2 (en) * 2001-12-07 2004-11-09 Taiyo Yuden Co., Ltd. Composite module and process of producing same
US6730573B1 (en) * 2002-11-01 2004-05-04 Chartered Semiconductor Manufacturing Ltd. MIM and metal resistor formation at CU beol using only one extra mask

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184551B1 (en) * 1997-10-24 2001-02-06 Samsung Electronics Co., Ltd Method of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs
US6086951A (en) * 1999-06-14 2000-07-11 United Microelectronics Corp. Method for forming metallic capacitor
GB2353404A (en) * 1999-08-14 2001-02-21 Samsung Electronics Co Ltd Semiconductor device with dielectric layer formed by sequentially supplying reactants to an electrode
DE19945939A1 (de) * 1999-09-24 2001-04-12 Infineon Technologies Ag Integrierte Halbleiterschaltung mit Kondensatoren exakt vorgegebener Kapazität
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow

Also Published As

Publication number Publication date
CN1605114A (zh) 2005-04-06
US20050012223A1 (en) 2005-01-20
US7233053B2 (en) 2007-06-19
EP1454345A1 (de) 2004-09-08
CN100576441C (zh) 2009-12-30
WO2003054934A1 (de) 2003-07-03
AU2002358618A1 (en) 2003-07-09
TW200301963A (en) 2003-07-16

Similar Documents

Publication Publication Date Title
EP1454344B1 (de) Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator
DE69531070T2 (de) Kondensator für einen integrierten Schaltkreis und sein Herstellungsverfahren
DE19518044C2 (de) Verfahren zur Herstellung und Anordnung von Speicherkondensatoren unter Verwendung von Materialien mit hoher Dielektrizitätskonstante
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE4221959A1 (de) Kondensator mit hoher dielektrizitaetskonstante und verfahren zur herstellung desselben
WO2001043171A1 (de) Verfahren zur herstellung einer hartmaske
EP1130654A1 (de) Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
DE10345394A1 (de) Verfahren zum Herstellen von Speicherzellen und Speicherzellenfeld
DE4300808C1 (de) Verfahren zur Herstellung eines Vielschichtkondensators
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE10161286A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
EP1261989B1 (de) Metall-isolator-metall-kondensator und verfahren zu seiner herstellung
EP0859405A2 (de) Herstellverfahren für eine erhabene Kondensatorelektrode
DE10324055B4 (de) Verfahren zur Herstellung eines integrierten Stapelkondensators
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE10256713A1 (de) Speicherungsknotenpunkte mit gestapelten Kondensatoren und Verfahren zu ihrer Herstellung
EP1222695B1 (de) Integrierte schaltungsanordnung mit mindestens einem kondensator und verfahren zu deren herstellung
DE19620833A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
EP1161766A1 (de) Keramischer mehrlagen-dünnschichtkondensator
EP1198833B1 (de) Verfahren zur herstellung eines halbleiterspeicherbauelements
EP0984490A1 (de) Verfahren zur Erzeugung strukturierter Materialschichten
DE3345040A1 (de) Verfahren zur herstellung einer eingeebneten, die zwei metallisierungen trennenden anorganischen isolationsschicht unter verwendung von polyimid
DE102006013210B3 (de) Halbleiterbauelement mit unterschiedlichen Gateoxiddicken und Herstellungsverfahren
DE19945939A1 (de) Integrierte Halbleiterschaltung mit Kondensatoren exakt vorgegebener Kapazität
DE19958907A1 (de) Verfahren zur Herstellung von Elektroden einer mikromechanischen oder mikroelektronischen Vorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal