WO2001043171A1 - Verfahren zur herstellung einer hartmaske - Google Patents

Verfahren zur herstellung einer hartmaske Download PDF

Info

Publication number
WO2001043171A1
WO2001043171A1 PCT/DE2000/004188 DE0004188W WO0143171A1 WO 2001043171 A1 WO2001043171 A1 WO 2001043171A1 DE 0004188 W DE0004188 W DE 0004188W WO 0143171 A1 WO0143171 A1 WO 0143171A1
Authority
WO
WIPO (PCT)
Prior art keywords
hard mask
mask layer
layer
substrate
structuring
Prior art date
Application number
PCT/DE2000/004188
Other languages
English (en)
French (fr)
Inventor
Martin Gutsche
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2001043171A1 publication Critical patent/WO2001043171A1/de
Priority to US10/164,549 priority Critical patent/US6852640B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Definitions

  • the present invention relates to a method of manufacturing a hard mask on a substrate, and more particularly to a method of manufacturing a hard mask on a main surface of a semiconductor substrate.
  • Etching of semiconductor substrates with an extremely high aspect ratio or the structuring of materials that are difficult to etch are no longer possible with this mask if a hard mask thickness is required for it, which can no longer be opened in a single etching step with a photoresist mask.
  • the method according to the invention has the advantage over the known approaches that etching of semiconductor substrates with an extremely high aspect ratio or the structuring of materials that are difficult to etch can be easily realized with this hard mask.
  • n-layer hard mask layer system where n is a natural number greater than or equal to 2 in order to remove the target layer or the target layer package n + 1 by an etching process, e.g. a dry etching process to be able to structure.
  • the target layer is defined as a component of the substrate or can also be this itself.
  • the structuring of adjacent hard mask layers is carried out by means of two different etching processes, which make it possible to compare the further hard mask layer with a certain selectivity to etch the first hard mask as well as to etch the first hard mask layer with high selectivity compared to the further hard mask layer.
  • the structuring of the further hard mask layer is carried out with a photoresist mask.
  • the photoresist mask is removed after the structuring of the further hard mask layer.
  • a remainder of the further hard mask layer remains on the first hard mask layer after the substrate has been exposed.
  • a plurality of further hard mask layers are formed on the first hard mask layer, which layers are successively structured using at least one overlying hard mask layer as a mask until the region of the substrate is exposed.
  • the structuring of adjacent hard mask layers is carried out by means of two different etching processes, which make it possible to etch the upper hard mask layer with a certain selectivity in relation to the lower hard mask layer and the lower hard mask layer with high selectivity (ie preferably) in relation to the upper hard mask layer etching.
  • the structuring of the uppermost hard mask layer is carried out with a photoresist mask.
  • the photoresist mask is removed after the structuring of the uppermost hard mask layer.
  • a remainder of the second lowermost hard mask layer remains on the lowest hard mask layer.
  • hard mask layers of two different types are alternately formed.
  • At least two hard mask layers underneath are simultaneously opened with at least one hard mask layer.
  • the two materials of the hard mask layers are selected from the following pairs: Si-Si0 2 ; Si - SiN; Si0 2 - SiN; Si0 2 - AI.
  • the materials of the hard mask layers are selected from the following:
  • Silicon in particular -Si, poly-Si; Silicon oxides, in particular SiO, Si0 2 ; BSG borosilicate glass, BPSG boron-phosphorus silicate glass; Flowable Oxide FOX, ...); SiN; Si0 x N y ; W; WSi; Ti; TiN; TiSi; AI; Cu; Ta; TaN; polyimides; Photoresists; Metal oxides, in particular A1 2 0 3 , Ti0 2 , Ta 2 0 5 .
  • a thin barrier layer is formed between two adjacent hard mask layers and / or between the substrate and the first hard mask layer (typically 10 10% of the thickness of the hard mask layer), which are also structured during the etching.
  • the method according to the invention is used in a contact hole etching or in a deep trench etching or in an etching of non-volatile materials, such as e.g. Pt, Ir or others applied.
  • FIG. 1 shows a schematic illustration of a semiconductor substrate with a stack of n hard mask layers to illustrate an embodiment of the method according to the invention
  • 2a-e show the essential method steps of a further embodiment of the invention Process with a stack of 2 hard mask layers.
  • FIG. 1 shows a schematic representation of a semiconductor substrate with a stack of n hard mask layers with increasing thickness or etch resistance for the illustration of an embodiment of the method according to the invention.
  • reference numeral 10 denotes a semiconductor substrate with a layer n + 1 to be etched through the hard mask, which by definition belongs to the substrate 10 or is the substrate itself.
  • the hard mask layer 1 is opened and the photoresist is then removed, preferably but not necessarily.
  • the hard mask layer 1 then serves as a hard mask during the etching of the hard mask layer 2, preferably, but not necessarily, a remainder of the hard mask layer 1 remaining on the hard mask layer 2.
  • the hard mask layer 3 is structured with the help of the hard mask layer 2 and so on and so on.
  • Hard mask layer 1 an arbitrarily thick or any etch-resistant hard mask layer n are produced, which can then ultimately serve, together with a possibly not yet completely used hard mask layer n-1, as a hard mask for etching the target layer n + 1 or the substrate.
  • the following formulas can be derived between the layer thicknesses of the hard mask films. With the help of these formulas it is possible to calculate iteratively at given initial thicknesses d 0 , ie the achievable mask thicknesses d ⁇ and thus d n as well as the achievable etching depth d n + 1 in the target layer n + 1. Given the thicknesses d n and / or d n + 1 , the required Chen determine the initial thickness of the top hard mask d x or the photoresist mask d 0 .
  • n + i S n + ⁇ / n + ⁇ n S n ⁇ nn _] _ S n _ lfn _ ⁇ n _ 2 S, 21 S lf 10 do
  • Si poly-Si
  • silicon oxides SiO, Si0 2 , BSG, BPSG, FOX, ...), SiN, S ⁇ O x N y , W, WSi, Ti, TiN, TiSi, AI, Cu, Ta, TaN, Polyimides and photoresists, but also oxides, such as A1 2 0 3 , T ⁇ 0 2 , Ta 2 0 5 etc., m question.
  • FIGS. 2a-e show a representation of the essential method steps of a further embodiment of the method according to the invention with a stack of two hard mask layers.
  • a stack of the hard mask layers 1, 2 and the lithographically structured photoresist layer 0 is initially provided on the substrate 10 with the layer 3 to be etched, wherein the layer 3 can be defined as belonging to the substrate 10 or can embody the substrate itself ,
  • the photoresist layer 0 is structured into a mask, by means of which the hard mask layer 1 is in turn structured in such a way that an area of the lower hard mask layer 2 is exposed, the latter being only slightly etched, as indicated in FIG. 2b becomes.
  • the lower hard mask layer 2 is structured using the upper hard mask layer 1 as a mask in such a way that a region of the substrate 10 is exposed.
  • the structuring of the lower hard mask layer 2 is carried out by means of an etching process which has a high selectivity compared to the upper hard mask layer 1.
  • substrate 10 is used or etched away hard mask layer 1 as a hard mask, so as to form a deep trench, for example.
  • the rest of the hard mask layer 1 functions, depending on the choice of the mask material 1 and / or depending on the substrate etching process, only during part of the substrate etching as a hard mask (for example when piercing a target layer 3 before the rest of the substrate using the hard mask layer 2 is etched as a hard mask), generally only for a short time as a hard mask (until the rest of the hard mask layer 1 is used up and the hard mask layer 2 takes over the function of the hard mask for the essential part of the substrate etching) or not explicitly as a hard mask (if the substrate etching process does not increase the selectivity compared to the hard mask material 1 and only hard mask layer 2 should serve as a hard mask).
  • the alternating deposition of two complementary materials X and Y into a layer package with the sequence ... XYXYXY .. (at least XY according to FIG. 2) is particularly expedient.
  • the pairings silicon oxide-SiN (where SiO is exemplary for different silicon oxides: BSG-SiN would also be conceivable), silicon-Si0 2 and silicon-SiN, silicon being here for ⁇ -Si and poly-Si. You would then have a multilayer hard mask in the form SiN-Si0 2 -SiN -...
  • a hard mask cascade consisting of at least 2 hard mask layers XY would increase the etching depth in the silicon and thus increase the capacitor capacitance.
  • a multi-layer hard mask would also be attractive for structuring materials that are difficult to etch, such as Pt or Ir, as are required for the electrodes of a stacked capacitor or stacked capacitor.
  • the selectivity Pt: Si0 2 is approximately 1: 3.
  • Pt electrode heights of 400-700 nm are required for a minimum structure size of 100 nm.
  • Si0 2 hard mask heights between 1200 nm and 2100 nm would then be necessary.
  • the use of the hard mask cascade described above can also help here.
  • additional barrier layer eg TiN, TaSiN, etc.
  • Al-Si0 2 may be mentioned as an example.
  • AI can be excellently etched in chlorine-containing plasmas, for example, while it can only be removed at a low rate in fluorine-containing plasmas.
  • Si0 2 it is exactly the opposite.
  • Hard mask cascades made of ... Al-Si0 2 -Al-Si0 2 ... are therefore possible.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung schafft ein Verfahren zur Herstellung einer Hartmaske auf einem Substrat (10), und insbesondere auf einer Hauptfläche eines Halbleitersubstrats, welches folgende Schritte aufweist: Bilden einer ersten Hartmaskenschicht (n) auf dem Substrat (10); Bilden mindestens einer weiteren Hartmaskenschicht (n-1) auf der ersten Hartmaskenschicht (n); Strukturieren der weiteren Hartmaskenschicht (n-1) derart, dass ein Bereich der ersten Hartmaskenschicht (n) freigelegt wird; und Strukturieren der ersten Hartmaskenschicht (n) unter Verwendung der weiteren Hartmaskenschicht (n-1) als Maske derart, dass ein Bereich des Substrats (10) freigelegt wird. Es können mehrere weitere Hartmaskenschichten (n-1, n-2, ..., 1) auf der ersten Hartmaskenschicht (n) gebildet werden, welche sukzessive unter Verwendung mindestens einer darüberliegenden Hartmaskenschicht als Maske strukturiert werden, bis der Bereich des Substrats (10) freigelegt ist.

Description

Verfahren zur Herstellung einer Hartmaske
BESCHREIBUNG
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Hartmaske auf einem Substrat, und insbesondere ein Verfahren zur Herstellung einer Hartmaske auf einer Hauptfläche eines Halbleitersubstrats.
Obwohl prinzipiell auf die verschiedensten Substratstrukturen anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik anhand eines Halbleitersubstrats beschrieben.
Bisher wurde zur Ätzung von Halbleitersubstraten lediglich eine Hartmaskenschicht verwendet, die direkt unter Zuhilfenahme einer photolithografisch strukturierten Lackmaske geöffnet wurde.
Ätzungen von Halbleitersubstraten mit extrem hohem Aspektverhältnis bzw. die Strukturierung schwer ätzbarer Materialien sind mit dieser Maske nicht mehr möglich, wenn für sie eine Hartmaskendicke erforderlich ist, die in einem einzigen Ätzschritt mit einer Photolackmaske gar nicht mehr geöffnet wer- den kann.
Daher ist es Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zur Herstellung einer Hartmaske größerer Dik- ke bzw. erhöhter Ätzresistenz anzugeben, welches Ätzungen rea- lisierbar macht, die durch Anwendung einer einfachen üblichen Hartmaske nicht mehr möglich sind. Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Verfahren gelöst.
Das erfindungsgemäße Verfahren weist gegenüber den bekannten Lösungsansätzen den Vorteil auf, daß Ätzungen von Halbleitersubstraten mit extrem hohem Aspektverhältnis bzw. die Strukturierung schwer ätzbarer Materialien mit dieser Hartmaske gut realisierbar sind.
Bei weiter abnehmender Photolackdicke (bei kleinerer Strukturgröße) dürfte das beschriebene Verfahren ebenso an Attraktivität gewinnen.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, daß ein n-lagiges Hartmaskenschichtsystem verwendet wird, wobei n eine natürlich Zahl größer gleich 2 ist, um die Zielschicht bzw. das Zielschichtpaket n+1 durch einen Ätzprozeß, z.B. einen Trockenätzprozeß, strukturieren zu können. Die Zielschicht ist dabei als Bestandteil des Substrats definiert oder kann auch dieses selbst sein.
Eine geeignete Hintereinanderschaltung von Hartmasken wird dem Anwendungsfall entsprechend zu konzipieren sein.
In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Verfahrens.
Gemäß einer bevorzugten Weiterbildung wird das Strukturieren benachbarter Hartmaskenschichten mittels zweier unterschiedlicher Ätzprozesse durchgeführt, welche es ermöglichen, die weitere Hartmaskenschicht mit bestimmter Selektivität gegenüber der ersten Hartmaskensohicht zu ätzen sowie die erste Hartmaskenschicht mit hoher Selektivität gegenüber der weiteren Hartmaskenschicht zu ätzen.
Gemäß einer weiteren bevorzugten Weiterbildung wird das Strukturieren der weiteren Hartmaskenschicht mit einer Photolackmaske durchgeführt.
Gemäß einer weiteren bevorzugten Weiterbildung wird die Photo- lackmaske nach dem Strukturieren der weiteren Hartmaskenschicht entfernt.
Gemäß einer weiteren bevorzugten Weiterbildung verbleibt nach dem Freilegen des Substrats ein Rest der weiteren Hartmasken- schicht auf der ersten Hartmaskenschicht.
Gemäß einer weiteren bevorzugten Weiterbildung werden mehrere weitere Hartmaskenschichten auf der ersten Hartmaskenschicht gebildet, welche sukzessive unter Verwendung mindestens einer daruberliegenden Hartmaskenschicht als Maske strukturiert werden, bis der Bereich des Substrats freigelegt ist.
Gemäß einer weiteren bevorzugten Weiterbildung wird das Strukturieren benachbarter Hartmaskenschichten mittels zweier un- terschiedlicher Ätzprozesse durchgeführt, welche es ermöglichen, die obere Hartmaskenschicht mit bestimmter Selektivität gegenüber der unteren Hartmaskenschicht zu ätzen sowie die untere Hartmaskenschicht mit hoher Selektivität (d.h. bevorzugt) gegenüber der oberen Hartmaskenschicht zu ätzen. Gemäß einer weiteren bevorzugten Weiterbildung wird das Strukturieren der obersten Hartmaskenschicht mit einer Photolackmaske durchgeführt.
Gemäß einer weiteren bevorzugten Weiterbildung wird die Photolackmaske nach dem Strukturieren der obersten Hartmaskenschicht entfernt.
Gemäß einer weiteren bevorzugten Weiterbildung verbleibt nach dem Freilegen des Substrats ein Rest der zweituntersten Hartmaskenschicht auf der untersten Hartmaskenschicht.
Gemäß einer weiteren bevorzugten Weiterbildung werden alternierend Hartmaskenschichten zweier verschiedener Typen gebil- det.
Gemäß einer weiteren bevorzugten Weiterbildung werden mit mindestens einer Hartmaskenschichten gleichzeitig mindestens zwei darunter liegende Hartmaskenschichten geöffnet.
Gemäß einer weiteren bevorzugten Weiterbildung werden die beiden Materialien der Hartmaskenschichten aus folgenden Paaren ausgewählt: Si - Si02; Si - SiN; Si02 - SiN; Si02 - AI.
Gemäß einer weiteren bevorzugten Weiterbildung werden die Materialien der Hartmaskenschichten aus folgenden ausgewählt:
Silizium, insbesondere -Si, Poly-Si; Siliziumoxide, insbesondere SiO, Si02; Borsilikatglas BSG, Bor-Phosphor-Silikatglas BPSG; Flowable Oxide FOX, ...); SiN; Si0xNy; W; WSi; Ti; TiN; TiSi; AI; Cu; Ta; TaN; Polyimide; Photolacke; Metalloxide, insbesondere A1203, Ti02, Ta205. Gemäß einer weiteren bevorzugten Weiterbildung wird zwischen zwei benachbarten Hartmaskenschichten und/oder zwischen dem Substrat und der ersten Hartmaskenschicht eine dünne Barrierenschicht gebildet (typischerweise ≤10% der Dicke der Hart- maskenschicht) , die beim Ätzen ebenfalls strukturiert werden.
Gemäß einer weiteren bevorzugten Weiterbildung wird das erfindungsgemäße Verfahren bei einer Kontaktlochätzung oder bei einer Deep Trench Ätzung oder bei einer Ätzung nicht-volati-ler Materialien, wie z.B. Pt, Ir o.a. angewendet.
Gemäß einer weiteren bevorzugten Weiterbildung sind bei dieser Anwendung die Hartmaskenschichten folgendermaßen aufgebaut: Oxid-X-Oxid-X... , insbesondere Oxid-X oder Oxid-X-Oxid, wobei X = Silizium, insbesondere α-Si, Poly-Si; SiN; AI; A1203; oder Oxid-X wobei X = A-B = Si - Si02; Si - SiN; Si - A1203; SiN - Si02; AI - Si02; AI - SiN; AI - SiON (Erstgenanntes jeweils zuunterst) .
Ausführungsbeispiele der vorliegenden Erfindung sind in den
Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
Es zeigen:
Fig. 1 eine schematische Darstellung eines Halbleitersubstrates mit einem Stapel aus n Hartmaskenschichten zur Ilustration einer Ausführungsform des erfindungsgemäßen Verfahrens; und
Fig. 2a-e eine Darstellung der wesentlichen Verfahrensschritte einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens mit einem Stapel aus 2 Hartmaskenschichten.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.
Fig. 1 zeigt eine schematische Darstellung eines Halbleitersubstrates mit einem Stapel aus n Hartmaskenschichten mit nach unten zunehmender Dicke bzw. Ätzresistenz zur Ilustra- tion einer Ausführungsform des erfindungsgemäßen Verfahrens.
In Fig. 1 bezeichnet Bezugszeichen 10 ein Halbleitersubstrat mit einer durch die Hartmaske zu ätzenden Schicht n+1, welche per definitionem zum Substrat 10 gehört oder das Substrat selbst ist. Darüber sind Hartmaskenschichten n, n-1, ..., 3,
2, 1 mit jeweiliger Dicke di (i = 1, ..., n) sowie eine bereits strukturierte Photolackschicht 0 der Dicke d0 vorgesehen, wobei letztere auf die oberste Hartmaskenschicht 1 der Dicke dx aufgebracht ist.
Mit Hilfe eines geeigneten Ätzverfahrens wird die Hartmaskenschicht 1 geöffnet und dann der Photolack vorzugsweise, aber nicht zwingend, entfernt. Die Hartmaskenschicht 1 dient dann als Hartmaske bei der Ätzung der Hartmaskenschicht 2, wobei vorzugsweise, aber nicht zwingend, ein Rest der Hartmaskenschicht 1 auf der Hartmaskenschicht 2 verbleibt. Dann wird die Hartmaskenschicht 3 mit Hilfe der Hartmaskenschicht 2 strukturiert und so weiter und so fort.
Bei Wahl geeigneter Hartmaskenmaterialien und -dicken und entsprechender Ätzprozesse mit geeigneten Ätzselektivitäten kann mit Hilfe einer dünnen Photolackmaske und einer relativ dünnen Hartmaskenschicht 1 eine beliebig dicke bzw. beliebig ätzresi- stente Hartmaskenschicht n erzeugt werden, die dann letztendlich zusammen mit einer eventuell vorhandenen, nicht ganz aufgebrauchten Hartmaskenschicht n-1 als Hartmaske zur Ätzung der Zielschicht n+1 bzw. des Substrats dienen kann.
Zur quantitaiven Betrachtung werden folgende Symbole verwendet:
dx Ausgangsdicke der Schicht i
ERP 1 Ätzrate vom Material der Schicht i bei der Ätzung der Schicht p (Ätzprozess p)
SP/1-, = ERPjl / ERp,-, Selektivität von Schicht i zu Schicht j während Ätzung der Maskenschicht p
fue,ι Anteil der Schicht i, der nach Öffnung der
Schicht i+1 als Rest der Schicht i verbleibt
foe,ι auf Schichtdicke dx bezogener Überätzbeitrag während Ätzung der Schicht i
Für gegebene Ätzraten ERP/1 und Selektivitäten SP/1- sowie für bestimmte geforderte Überätzfaktoren foe,x und Restschichtdik- kenfaktoren fue,ι lassen sich folgende Formeln zwischen den Schichtdicken der Hartmaskenfilme herleiten. Mit Hilfe dieser Formeln lassen sich iterativ bei gegebenen Anfangsdicken d0, di die erzielbaren Maskendicken d± und damit dn sowie die ereichbare Aεtztiefe dn+1 in der Zielschicht n+1 errechnen. Bei gegebenen Dicken dn und/oder dn+1 lassen sich die erforderli- chen Ausgangsdicken der obersten Hartmaske dx bzw. der Photolackmaske d0 ermitteln.
d1+ι = Si+ι; 1+ι * F-. dj. + S1+l ι 1+1 x_! Gi_ι d^i (1)
mit
x [ 1 ~ fuβ , i + ( Si , i+l X / S1+1 χ+ι x) foe , x ] /
[ 1 + foe,x+l ]
Gx- -ue,x-l / [ 1 + f,oβ,x+l
Werden die Uberatzfaktoren foe,ι und Restschichtdickenfaktoren fue,ι vernachlässigt, so ergibt sich der einfache Ausdruck für die Atztiefe dn+χ der Zielschicht:
n+i = Sn+ι / n+ι n Sn < n n_]_ Sn_l f n_ι n_2 S , 21 Sl f 10 do
(2)
Als Maskenmaterialien kommen besonders alle gangigen, in der
Halbleiterindustrie Verwendung findende Materialien wie Si (α-
Si, Poly-Si) , Siliziumoxide (SiO, Si02, BSG, BPSG, FOX, ...), SiN, SιOxNy, W, WSi, Ti, TiN, TiSi, AI, Cu, Ta, TaN, Polyimide und Photolacke, aber auch Oxide, wie etwa A1203, Tι02, Ta205 usw., m Frage.
Fig. 2a-e zeigen eine Darstellung der wesentlichen Verfahrensschritte einer weiteren Ausfuhrungsform des erfmdungsgemaßen Verfahrens mit einem Stapel aus 2 Hartmaskenschichten.
Falls beispielsweise die Reste der Photolackmaske nach Atzung der Schicht 1 entfernt werden, ergibt sich aus obiger Formel (1) im Fall einer solchen zweilagigen Hartmaske bei gegebenem d2 die erforderliche Schichtdicke di:
di = [ d2 / S2 , 21 1 [ 1 + foe, 2 ] / [ 1 - fue, l + ( S 1 # 2i / S2, 2l ) foe, l 1
Gemäß Fig. 2a ist zunächst ein Stapel der Hartmaskenschichten 1, 2 und der lithographisch strukturierten Photolackschicht 0 auf dem Substrat 10 mit der zu ätzenden Schicht 3 vorgesehen, wobei die Schicht 3 als zum Substrat 10 gehörig definiert sein kann bzw. das Substrat selbst verkörpern kann.
Dann erfolgt gemäß Fig. 2b ein Strukturieren der Photolackschicht 0 zu einer Maske, mittels derer wiederum die Hartmas- kenschicht 1 derart strukturiert wird, daß ein Bereich der unteren Hartmaskenschicht 2 freigelegt wird, wobei letztere, wie in Fig. 2b angedeutet, nur leicht angeätzt wird.
Es folgt gemäß Fig. 2c ein Entfernen der Photolackmaske 0.
In einem weiteren Schritt gemäß Fig. 2d findet ein Strukturieren der unteren Hartmaskenschicht 2 unter Verwendung der oberen Hartmaskenschicht 1 als Maske derart statt, daß ein Bereich des Substrats 10 freigelegt wird.
Dabei wird das Strukturieren der unteren Hartmaskenschicht 2 mittels eines Ätzprozesse durchgeführt, welcher eine hohe Selektivität gegenüber der oberen Hartmaskenschicht 1 aufweist.
Schließlich wird das Substrat 10 unter Verwendung der Hartmaskenschicht 2 zusammen mit der vorhandenen, nur teilweise auf- gebrauchten bzw. weggeätzten Hartmaskenschicht 1 als Hartmaske geätzt, um so beispielsweise einen Deep Trench zu bilden.
Während der Ätzung des Substrats 10 fungiert der Rest der Hartmaskenschicht 1 je nach Wahl des Maskenmaterials 1 und/oder in Abhängigkeit vom Substratätzprozeß nur während eines Teils der Substratätzung als Hartmaske (z.B. beim Durchstoßen einer Zielschicht 3, bevor der Rest des Substrats unter Verwendung der Hartmaskenschicht 2 als Hartmaske geätzt wird) , allgemein nur kurzzeitig als Hartmaske (bis der Rest der Hartmaskenschicht 1 aufgebraucht ist und die Hartmaskenschicht 2 die Funktion der Hartmaske für den wesentlichen Teil der Substratätzung übernimmt) oder gar nicht explizit als Hartmaske (wenn der Substratätzprozeß keine erhöhte Selektivität gegen- über dem Hartmaskenmaterial 1 aufweist und einzig Hartmaskenschicht 2 als Hartmaske dienen soll) .
Im folgenden sollen exemplarisch noch ein paar weitere Ausführungsformen erwähnt werden.
Besonders zweckmäßig ist die abwechselnde Abscheidung zweier komplementärer Materialien X und Y zu einem Schichtpaket mit der Abfolge ...XYXYXY.. (mindestens XY gemäß Fig. 2). Fuer X und Y existieren mindestens zwei Aetzprozesse, die es ermögli- chen, sowohl die Schicht X selektiv zur Schicht Y als auch die Schicht Y selektiv zur Schicht X zu ätzen. Vorstellbar sind z.B. die Paarungen Siliziumoxid-SiN (wobei SiO exemplarisch für verschiedene Siliziumoxide steht: Es wäre also auch BSG- SiN denkbar) , Silizium-Si02 und Silizium-SiN, wobei Silizium hier für α-Si und poly-Si steht. Man hätte dann eine Mehrschichthartmaske der Form SiN-Si02-SiN-... (oder Si02-SiN-... ) oder der Form ... -Si-Si02-... oder der Form ... -Si-SiN-... . Durch abwechselnde Anwendung selektiver Ätzungen lassen sich mit Hilfe dünner Photolackmasken relativ dicke Hartmasken strukturieren und damit in der Zielschicht bzw. im Substrat hohe Aspektverhältnisse realisieren.
Anwendungsmäßig gedacht wird z.B. an die Deep-Trench-Ätzung bei der DRAM-Herstellung. Bisher wird hier eine einfache Oxidmaske verwendet, wobei zwischen Oxidmaske und Substrat häufig noch ein Pad-Nitrid und eine oxidierte Si-Oberflache liegen.
Hier Hesse sich durch eine Hartmaskenkaskade bestehend aus mindestens 2 Hartmaskenschichten XY eine Erhöhung der Ätztiefe im Silizium und damit eine Erhöhung der Kondensator-Kapazität erzielen. Man könnte also über der schon vorhandenen Oxidmaske z.B. noch eine SiN- oder Si- aber etwa auch eine AI oder A1203- Maskenschicht plazieren, die es ermöglichen würde, die für das Erreichen hoher Trench-Aspektverhältnisse nötige dicke Oxidmaske zu öffnen.
Ebenfalls attraktiv wäre eine Mehrschichthartmaske auch für die Strukturierung schwer ätzbarer Materialien wie z.B. Pt oder Ir, wie sie fuer die Elektroden eines Stacked Capacitor bzw. Stapelkondensators benötigt werden. Bei einem gegenwärtig intensiv untersuchten Pt-Ätzprozess beträgt die Selektivität Pt:Si02 etwa 1:3. Um nur 250 nm Pt zu ätzen sind somit 750 nm Si02 notwendig. Es ist abzusehen, dass bei 100 nm Minimalstruk- turgrösse Pt-Elektrodenhöhen von 400-700 nm benötigt werden. Es wären dann Si02-Hartmaskenhöhen zwischen 1200 nm und 2100 nm notwendig. Die Verwendung der oben beschriebenen Hartmasken- Kaskade kann auch hier Abhilfe schaffen. Eventuell wären noch eine weitere ARC-Schicht (ARC steht für Anti Reflection Coa- ting = Antireflexionsbeschichtung) zwischen der Photolackmaske und der obersten Hartmaskenschicht und/oder eine zusätzliche Barrierenschicht (z.B. TiN, TaSiN, usw.) zwischen Pt und der untersten Hartmaskenschicht erforderlich.
In gewissen Fällen mag es auch notwendig sein, zusätzliche du- enne Barrierenschichten zwischen die Hartmaskenschichten X und Y zu plazieren. Als Beispiel sei die Kombination Al-Si02 genannt. AI läßt sich z.B. in chlorhaltigen Plasmen hervorragend ätzen, während es sich in fluorhaltigen Plasmen nur mit geringer Rate abtragen läßt. Bei Si02 ist es genau umgekehrt. Hartmasken-Kaskaden aus ...Al-Si02-Al-Si02... sind somit möglich. Allerdings kann es sinnvoll sein, dünne TiN- und/oder Ti- Schichten zwischen Si02 und AI abzuscheiden.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.

Claims

PATENTANSPRÜCHE
1. Verfahren zur Herstellung einer Hartmaske auf einem Substrat (10), und insbesondere auf einer Hauptfläche eines Halb- leitersubstrats, welches folgende Schritte aufweist:
a) Bilden einer ersten Hartmaskenschicht (n) auf dem Substrat (10);
b) Bilden mindestens einer weiteren Hartmaskenschicht (n-1) auf der ersten Hartmaskenschicht (n) ;
c) Strukturieren der weiteren Hartmaskenschicht (n-1) derart, daß ein Bereich der ersten Hartmaskenschicht (n) freigelegt wird; und
d) Strukturieren der ersten Hartmaskenschicht (n) unter Verwendung der weiteren Hartmaskenschicht (n-1) als Maske derart, daß ein Bereich des Substrats (10) freigelegt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Strukturieren benachbarter Hartmaskenschichten (n, n-1) mittels zweier unterschiedlicher Ätzprozesse durchgeführt wird, welche es ermöglichen, die weitere Hartmaskenschicht (n-1) mit bestimmter Selektivität gegenüber der ersten Hartmaskenschicht (n) zu ätzen sowie die erste Hartmaskenschicht (n) mit hoher Selektivität gegenüber der weiteren Hartmaskenschicht (n-1) zu ätzen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Strukturieren der weiteren Hartmaskenschicht (n-1) mit einer Photolackmaske (0) durchgeführt wird, wobei optioneil zwischen der Photolackmaske (0) und der Hartmaskenschicht (n- 1) eine dünne Antireflexionsschicht (ARC) vorgesehen ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Photolackmaske (0) nach dem Strukturieren der weiteren Hartmaskenschicht (n-1) entfernt wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach dem Freilegen des Substrats (10) ein Rest der weiteren Hartmaskenschicht (n-1) auf der ersten Hartmaskenschicht (n) verbleibt.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mehrere weitere Hartmaskenschichten (n-1, n-2, ..., 1) auf der ersten Hartmaskenschicht (n) gebildet werden, welche sukzessive unter Verwendung mindestens einer daruberliegenden Hartmas- kenschichr. als Maske strukturiert werden, bis der Bereich des Substrats (10) freigelegt ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Strukturieren benachbarter Hartmaskenschichten (i, i-1) mittels zweier unterschiedlicher Ätzprozesse durchgeführt wird, welche es ermöglichen, die obere Hartmaskenschicht (i-1) mit bestimmter Selektivität gegenüber der unteren Hartmasken- Schicht (i) zu ätzen sowie die untere Hartmaskenschicht (i) mit hoher Selektivität gegenüber der oberen Hartmaskenschicht (i-1) zu ätzen.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß das Strukturieren der obersten Hartmaskenschicht (1) mit einer Photolackmaske (0) durchgeführt wird, wobei optioneil zwischen der Photolackmaske (0) und der obersten Hartmasken- schicht (1) eine dünne Antireflexionsschicht (ARC) vorgesehen ist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Photolackmaske (0) nach dem Strukturieren der obersten Hartmaskenschicht (1) entfernt wird.
10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß nach dem Freilegen des Substrats (10) ein Rest der zweituntersten Hartmaskenschicht (n-1) auf der untersten Hartmaskenschicht (n) verbleibt.
11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß alternierend Hartmaskenschichten (i, i-1) zweier verschiedener Typen gebildet werden.
12. Verfahren nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, daß mit mindestens einer Hartmaskenschicht (i-2) gleichzeitig mindestens zwei darunter liegende Hartmasken- schichten (i-1, i) geöffnet werden.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die beiden Materialien der Hartmaskenschichten aus folgenden Paaren ausgewählt sind: Si - Si02; Si - SiN; Si02 - SiN; Si02 - AI.
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Materialien der Hartmaskenschichten aus folgenden ausgewählt sind: Silizium, insbesondere α-Si, Poly-Si; Siliziumoxide, insbesondere SiO, Si02; Borsilikatglas BSG, Bor-Phosphor-Silikatglas BPSG; Flowable Oxide FOX, TEOS, SOG, ...; SiN; SiOxNy; W; WSi; Ti; TiN; TiSi; AI; Cu; Ta; TaN; Polyimide; Photolacke; Metalloxide, insbesondere A1203.
15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen zwei benachbarten Hartmaskenschichten und/oder zwischen dem Substrat und der ersten Hartmaskenschicht eine dünne Barrierenschicht gebildet wird.
16. Anwendung der nach dem Verfahren nach mindestens einem der vorhergehenden Ansprüche hergestellten Hartmaske zur Ätzung von einer Zielschicht, Mehrfachzielschichten oder einem Substrat, insbesondere bestehend aus Si, Si02, SiN.
17. Anwendung der nach dem Verfahren nach mindestens einem der Ansprüche 1 bis 15 hergestellten Hartmaske zur Kontaktlochätzung oder bei einer Deep Trench Ätzung oder bei einer Ätzung nicht-volatiler Materialien, wie z.B. Pt, Ir o.a..
18. Anwendung nach Anspruch 17, dadurch gekennzeichnet, daß die Hartmaskenschichten folgendermaßen aufgebaut sind: Oxid-X-
Oxid-X..., insbesondere Oxid-X oder Oxid-X-Oxid, wobei X = Silizium, insbesondere α-Si, Poly-Si; SiN; AI; A1203; oder Oxid-X wobei X = A-B = Si - Si02; Si - SiN; Si - A1203; SiN - Si02; AI - Si02; AI - SiN; AI - SiON (Erstgenanntes jeweils zuunterst) , wobei Oxid bzw. Si02 auch für BSG, BPSG, TEOS, FOX, SOG u.a. stehen.
19. Anwendung der nach dem Verfahren nach mindestens einem der Ansprüche 1 bis 15 hergestellten Hartmaske zur Strukturie- rung der für einen Stapelkondensator notwendigen Elektrodenstruktur im Fall einer Ätzung mit hohem Aspektverhältnis in Polysilizium und/oder Si02.
PCT/DE2000/004188 1999-12-07 2000-11-24 Verfahren zur herstellung einer hartmaske WO2001043171A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/164,549 US6852640B2 (en) 1999-12-07 2002-06-07 Method for fabricating a hard mask

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19958904A DE19958904C2 (de) 1999-12-07 1999-12-07 Verfahren zur Herstellung einer Hartmaske auf einem Substrat
DE19958904.6 1999-12-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/164,549 Continuation US6852640B2 (en) 1999-12-07 2002-06-07 Method for fabricating a hard mask

Publications (1)

Publication Number Publication Date
WO2001043171A1 true WO2001043171A1 (de) 2001-06-14

Family

ID=7931681

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/004188 WO2001043171A1 (de) 1999-12-07 2000-11-24 Verfahren zur herstellung einer hartmaske

Country Status (3)

Country Link
US (1) US6852640B2 (de)
DE (1) DE19958904C2 (de)
WO (1) WO2001043171A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2390741A (en) * 2001-12-21 2004-01-14 Agere Systems Inc Mask layer for dual damascene manufacturing comprising four mask films
US7584542B2 (en) 2002-11-04 2009-09-08 Husqvarna Uk Limited Trimmer

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839393B1 (en) * 1999-07-14 2005-01-04 Rambus Inc. Apparatus and method for controlling a master/slave system via master device synchronization
DE10153310A1 (de) 2001-10-29 2003-05-22 Infineon Technologies Ag Photolithographisches Strukturierungsverfahren mit einer durch ein plasmaunterstützes Abscheideeverfahren hergestellten Kohlenstoff-Hartmaskenschicht diamantartiger Härte
DE10301243B4 (de) 2003-01-15 2009-04-16 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung, insbesondere mit Kondensatoranordnung
DE10303096B3 (de) * 2003-01-27 2004-08-12 Infineon Technologies Ag Hartmaske und entsprechendes Herstellungsverfahren
US7078351B2 (en) * 2003-02-10 2006-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist intensive patterning and processing
DE10312202B4 (de) 2003-03-19 2005-06-02 Infineon Technologies Ag Verfahren zum Herstellen einer Ätzmaske auf einer Mikrostruktur, insbesondere einer Halbleiterstruktur mit Grabenkondensatoren, und entsprechende Verwendung der Ätzmaske
JP4170165B2 (ja) * 2003-06-30 2008-10-22 Ｔｄｋ株式会社 反応性イオンエッチング用のマスク材料、マスク及びドライエッチング方法
TW589708B (en) * 2003-08-19 2004-06-01 Nanya Technology Corp Method for defining deep trench in substrate and multi-layer hard mask structure for defining the same
DE10345398B3 (de) * 2003-09-30 2005-08-11 Infineon Technologies Ag Hartmaske und Verfahren zur Herstellung einer Hartmaske auf einem Substrat
DE102004004879B4 (de) * 2004-01-30 2008-03-13 Qimonda Ag Maskierungsvorrichtung zur Maskierung beim Trockenätzen und Verfahren zum Maskieren beim Trockenätzen eines zu strukturierenden Substrats
US7015113B2 (en) * 2004-04-01 2006-03-21 Micron Technology, Inc. Methods of forming trench isolation regions
DE102004021457A1 (de) * 2004-04-29 2005-11-24 Infineon Technologies Ag Verfahren und Substrat zur Herstellung von Halbleiterbauelementen
US7037847B2 (en) * 2004-05-28 2006-05-02 Hitachi Global Storage Technologies Netherlands, B.V. Methods for fabricating read sensor for magnetic heads with reduced read track width
US7172969B2 (en) * 2004-08-26 2007-02-06 Tokyo Electron Limited Method and system for etching a film stack
US7482277B2 (en) * 2004-11-23 2009-01-27 Massachusetts Institute Of Technology Multilevel fabrication processing by functional regrouping of material deposition, lithography, and etching
US7857982B2 (en) * 2005-07-19 2010-12-28 Micron Technology, Inc. Methods of etching features into substrates
JP2007123721A (ja) * 2005-10-31 2007-05-17 Rohm Co Ltd 光電変換装置の製造方法および光電変換装置
KR20080022375A (ko) * 2006-09-06 2008-03-11 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP4237216B2 (ja) * 2006-10-05 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
TW200824096A (en) * 2006-11-28 2008-06-01 Promos Technologies Inc Method of fabricating capacitor and electrode thereof
US8753974B2 (en) * 2007-06-20 2014-06-17 Micron Technology, Inc. Charge dissipation of cavities
KR101316058B1 (ko) * 2007-08-09 2013-10-10 삼성전자주식회사 반도체 소자의 제조 방법
US7799696B2 (en) 2007-12-20 2010-09-21 Qimonda Ag Method of manufacturing an integrated circuit
DE102007061485A1 (de) * 2007-12-20 2009-06-25 Altis Semiconductor Snc Verfahren zum Herstellen einer integrierten Schaltung
US8153348B2 (en) * 2008-02-20 2012-04-10 Applied Materials, Inc. Process sequence for formation of patterned hard mask film (RFP) without need for photoresist or dry etch
EP2330230A1 (de) * 2009-12-04 2011-06-08 Siemens Aktiengesellschaft Maskierungsmaterial, Maskierungsschicht, Verfahren zum Maskieren eines Substrats und Verfahren zum Beschichten eines Substrats
US8470708B2 (en) * 2010-02-25 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
CN103165416B (zh) * 2011-12-13 2015-09-30 中芯国际集成电路制造(上海)有限公司 用于刻蚀的硬掩膜及其制备方法以及mos器件的制造方法
JP6919350B2 (ja) * 2017-06-09 2021-08-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US10242883B2 (en) 2017-06-23 2019-03-26 Lam Research Corporation High aspect ratio etch of oxide metal oxide metal stack
FR3117663B1 (fr) * 2020-12-14 2023-04-21 St Microelectronics Tours Sas Procédé de fabrication d'un condensateur

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021540A (ja) * 1983-07-15 1985-02-02 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US4746630A (en) * 1986-09-17 1988-05-24 Hewlett-Packard Company Method for producing recessed field oxide with improved sidewall characteristics
JPH04206820A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体装置の製造方法
US5298790A (en) * 1990-04-03 1994-03-29 International Business Machines Corporation Reactive ion etching buffer mask
EP0865079A2 (de) * 1997-03-13 1998-09-16 Applied Materials, Inc. Verfahren zur Beseitigung von auf geätzten Platinflächen abgelagerten Verunreinigungen
EP0932187A2 (de) * 1998-01-27 1999-07-28 International Business Machines Corporation Grabenätzen mittels Borosilikatglas-Maske

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0539559A1 (de) * 1991-04-03 1993-05-05 Eastman Kodak Company Maske mit hoher Dauerhaftigkeit für die Trockenätzung von GaAs
US5821169A (en) * 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
DE19632835C1 (de) * 1996-08-14 1998-04-02 Siemens Ag Verfahren zur Herstellung eines Kondensators in einer Halbeiteranordnung
JP2956602B2 (ja) * 1996-08-26 1999-10-04 日本電気株式会社 ドライエッチング方法
DE19728473A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren
US6020091A (en) * 1997-09-30 2000-02-01 Siemens Aktiengesellschaft Hard etch mask
US6207573B1 (en) * 1999-05-19 2001-03-27 Infineon Technologies North America Corp. Differential trench open process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021540A (ja) * 1983-07-15 1985-02-02 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US4746630A (en) * 1986-09-17 1988-05-24 Hewlett-Packard Company Method for producing recessed field oxide with improved sidewall characteristics
US5298790A (en) * 1990-04-03 1994-03-29 International Business Machines Corporation Reactive ion etching buffer mask
JPH04206820A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体装置の製造方法
EP0865079A2 (de) * 1997-03-13 1998-09-16 Applied Materials, Inc. Verfahren zur Beseitigung von auf geätzten Platinflächen abgelagerten Verunreinigungen
EP0932187A2 (de) * 1998-01-27 1999-07-28 International Business Machines Corporation Grabenätzen mittels Borosilikatglas-Maske

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 009, no. 140 (E - 321) 14 June 1985 (1985-06-14) *
PATENT ABSTRACTS OF JAPAN vol. 016, no. 542 (E - 1290) 12 November 1992 (1992-11-12) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2390741A (en) * 2001-12-21 2004-01-14 Agere Systems Inc Mask layer for dual damascene manufacturing comprising four mask films
GB2390741B (en) * 2001-12-21 2005-10-12 Agere Systems Inc A mask layer dual damascene interconnect structure in a semiconductor device
US7067419B2 (en) 2001-12-21 2006-06-27 Agere Systems, Inc. Mask layer and dual damascene interconnect structure in a semiconductor device
US7584542B2 (en) 2002-11-04 2009-09-08 Husqvarna Uk Limited Trimmer

Also Published As

Publication number Publication date
US20020173163A1 (en) 2002-11-21
DE19958904C2 (de) 2002-01-24
DE19958904A1 (de) 2001-06-21
US6852640B2 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
WO2001043171A1 (de) Verfahren zur herstellung einer hartmaske
EP1454344B1 (de) Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator
DE69225452T2 (de) Planarisierungsverfahren für einen Halbleiter
DE69617169T2 (de) Antisicherungsstruktur mit reduziertem leckstrom und herstellungsverfahren
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE3021206A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE4238081C2 (de) Stapelkondensator und Verfahren zu dessen Herstellung
DE4300808C1 (de) Verfahren zur Herstellung eines Vielschichtkondensators
DE19852256B4 (de) Verfahren zum Ätzen von Platin
DE4222584C2 (de) Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE19906192A1 (de) Halbleiteranordnung mit Kapazitätselementen hoher Dichte und Herstellungsverfahren davon
WO2004025714A2 (de) Herstellungsverfahren für eine halbleiterstruktur
DE112006000261T5 (de) Verfahren zur Herstellung eines kapazitiven Elements und Ätzverfahren
DE19717363A1 (de) Herstellverfahren für eine Platinmetall-Struktur mittels Lift-off-Prozesses
EP1261989B1 (de) Metall-isolator-metall-kondensator und verfahren zu seiner herstellung
DE10161286A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE10334406A1 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
EP1168443B1 (de) Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
DE10344273A1 (de) Verbesserter Kontakt für Speicherzellen
DE10324055A1 (de) Integrierter Stapelkondensator und Verfahren zu dessen Herstellung
DE3784902T2 (de) Verfahren zur herstellung von verbindungslinien und von kreuzungspunkten verschiedener metallisierungsebenen auf einer integrierten schaltung.
DE10149736C1 (de) Verfahren zum Ätzen eines Metallschichtsystems

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10164549

Country of ref document: US

122 Ep: pct application non-entry in european phase