DE102004021457A1 - Verfahren und Substrat zur Herstellung von Halbleiterbauelementen - Google Patents
Verfahren und Substrat zur Herstellung von Halbleiterbauelementen Download PDFInfo
- Publication number
- DE102004021457A1 DE102004021457A1 DE102004021457A DE102004021457A DE102004021457A1 DE 102004021457 A1 DE102004021457 A1 DE 102004021457A1 DE 102004021457 A DE102004021457 A DE 102004021457A DE 102004021457 A DE102004021457 A DE 102004021457A DE 102004021457 A1 DE102004021457 A1 DE 102004021457A1
- Authority
- DE
- Germany
- Prior art keywords
- silicon layer
- amorphous silicon
- hard mask
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 title claims abstract description 12
- 238000000151 deposition Methods 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 title claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 title abstract description 4
- 239000010703 silicon Substances 0.000 title abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 3
- 239000005388 borosilicate glass Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 5
- 229910000077 silane Inorganic materials 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 2
- 239000007858 starting material Substances 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung einer Schichtenstruktur für Halbleiterbauelemente, insbesondere für DRAM-Speicherchips, DOLLAR A dadurch gekennzeichnet, dass DOLLAR A a) mittels eines PECVD-Verfahrens eine amorphe Siliziumschicht (1) auf einer Unterlage (12) abgeschieden wird, DOLLAR A b) die amorphe Siliziumschicht (1) anschließend zur Ausbildung einer Hartmaske strukturiert wird. Damit kann bei geringen thermischen Belastungen eine Hartmaske hergestellt werden. Die Erfindung betrifft auch ein Substrat mit einer solchen Hartmaske.
Description
- Die Erfindung betrifft Verfahren zur Herstellung einer Schichtenstruktur für Halbleiterbauelemente nach dem Oberbegriff des Anspruchs 1 und ein Substrat nach dem Oberbegriff des Anspruchs 7.
- Bei der Herstellung von Halbleiterbauelementen ist es bekannt, Hartmasken aus polykristallinem Silizium zu verwenden. Polykristalline Schichten wachsen auf, wenn zwar die Abscheidbedingungen für einkristallines Wachstum gegeben sind, die Unterlage der aufzuwachsenden Schicht jedoch nicht die Einkristallbildung begünstigenden Parameter aufweisen (z.B. ungleiche Gitterkonstanten). Polykristallines Silizium wird in Öfen oberhalb von 550°C auf einer entsprechenden Unterlage (z.B. Schichtenstapel auf einem Siliziumwafer) abgeschieden, was zu einer erheblichen thermischen Belastungen der Unterlage führt. Die thermischen Belastungen führen u.U. zu Verformungen der Unterlage.
- Wurden zuvor die Schichten, die unterhalb der bei hoher Temperatur abgeschiedenen Hartmaske liegen, bei niedrigerer Temperatur abgeschieden, so führt das zum Ausgasen von Feuchtigkeit, Wasserstoff oder organischen Substanzen während der Hochtemperaturabscheidung. Zur Verhinderung des Ausgasens ist es notwendig, die Schichten in einem separaten Ofen bei hohen Temperaturen zu tempern (annealing), was ebenfalls hohe thermische Belastungen hervorruft.
- Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu schaffen, mit dem bei geringen thermischen Belastungen eine Hartmaske hergestellt werden kann.
- Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst.
- Demnach wird
- a) mittels eines PECVD-Verfahrens eine amorphe Siliziumschicht auf einer Unterlage abgeschieden und anschließend
- b) die amorphe Siliziumschicht zur Ausbildung einer Hartmaske strukturiert.
- Durch die Verwendung des PECVD-Vefahrens wird das Aufbringen der amorphen Siliziumschicht bei relativ geringen Temperaturen ermöglicht. Damit kann eine Hartmaske aufgebracht werden, ohne dass die thermische Belastung übermäßig hoch ist.
- Vorteilhaft ist es, wenn die Abscheidung der amorphen Siliziumschicht bei Temperaturen zwischen 300 und 400 °C erfolgt.
- Eine vorteilhafte Unterlage zur Abscheidung der amorphen Siliziumschicht ist eine Borsilikatglasschicht (BSG).
- Vorteilhafterweise ist es möglich, dass dabei die Abscheiderate der amorphen Siliziumschicht größer als 50 nm, insbesondere größer als 100 nm/min ist, was die Prozesszeit verkürzt.
- Mit Vorteil wird als Ausgangsstoff für die amorphe Siliziumschicht im Plasma Silan verwendet.
- Mit Vorteil lässt sich das Verfahren zum Aufbringen einer amorphem Siliziumschicht als Hartmaske bei der Herstellung mindestens einer Deep-Trench-Struktur verwenden.
- Die Aufgabe wird auch durch ein Substrat mit mindestens einer Hartmaske zur Maskierung unterhalb der Hartmaske liegender Bereichen, wobei die Hartmaske zumindest aus Teilen einer amorphen Siliziumschicht gebildet ist.
- Die Erfindung wird nachfolgend unter Bezugnahme auf die Figuren der Zeichnungen an mehreren Ausführungsbeispielen näher erläutert. Es zeigt:
-
1A -1C schematische Schnittansichten unterschiedlicher Verfahrensschritte bei der eines Schichtenstapels bei einer Deep-Trench Herstellung. - In
1A ist eine Schnittansicht durch einen Schichtenstapel dargestellt, wie er bei der Herstellung von DRAM-Speicherchips zum Einsatz kommt. - In ein Substrat
10 sollen Gräben11 (siehe1C ) eingebracht werden, die als Deep-Trench ausgebilde, ein hohes Aspektverhältnis aufweisen. Diese Gräben11 werden in folgenden, hier nicht dargestellten Verfahrensschritten als Kondensator für DRAM-Speicherzellen verwendet. - Über dem Substrat
10 ist hier eine Borsilikatglasschicht (BSG)12 angeordnet. Diese Schicht dient hier als Unterlage12 für eine Schicht1 aus amorphen Silizium. Dieses amorphe Siliziumschicht1 ist hier bereits mit einer ersten Struktur2 versehen. Die Strukturierung erfolgt in an sich bekannter Weise, d.h. unter Verwendung einer hier bereits entfernten Resistschicht. - Die amorphe Siliziumschicht
1 dient als Hartmaske für darunter liegende Bereiche. - Die amorphe Siliziumschicht
1 wird gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens mittels eines an sich bekannten Plasma Enhanced Chemical Vapour Deposition (PECVD) Verfahrens auf die Unterlage12 aufgebracht. Dabei dient im Plasma als angeregte Komponente Silan (SiH4). Ferner enthält das Plasma noch Helium oder Argon als Edelgase. - Das Silan wird im Plasma primär durch Elektronenstöße, Ionenstöße als Stöße zweiter Art bei Temperaturen zwischen 300 und 400 °C zersetzt (Plasmadruck: z.B. 1 mbar, Frequenz: 13,5 MHz). Dabei wird aus dem Silan eine amorphe Siliziumschicht
1 (α-Silizium) mit einer Abscheiderate von mehr als 100 nm/min abgeschieden. - In
1B ist der Zustand dargestellt, der nach einem Ätzvorgang, bei dem die BSG-Schicht als Unterlage12 geöffnet wurde, so dass eine zweite Struktur3 entstanden ist. - In in
1C ist schließlich der entstandene Deep-Trench11 , schematisch dargestellt. - Die Erfindung beschränkt sich in ihrer Ausführung nicht auf die vorstehend angegebenen bevorzugten Ausführungsbeispiele. Vielmehr ist eine Anzahl von Varianten denkbar, die von dem erfindungsgemäßen Verfahren und dem erfindungsgemäße Substrat auch bei grundsätzlich anders gearteten Ausführungen Gebrauch machen.
-
- 1
- amorphe Siliziumschicht
- 2
- erste Struktur
- 3
- zweite Struktur
- 10
- Substrat
- 11
- Graben (Deep Trench)
- 12
- Borsilikatglasschicht (BSG)
Claims (7)
- Verfahren zur Herstellung einer Schichtenstruktur für Halbleiterbauelemente, insbesondere für DRAM-Speicherchips, dadurch gekennzeichnet, dass a) mittels eines PECVD-Verfahrens eine amorphe Siliziumschicht (
1 ) auf einer Unterlage (12 ) abgeschieden wird, b) die amorphe Siliziumschicht (1 ) anschließend zur Ausbildung einer Hartmaske strukturiert wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Abscheidung der amorphen Siliziumschicht (
1 ) bei Temperaturen zwischen 300 und 400 °C erfolgt. - Verfahren nach Anspruch 1 oder 2 , dadurch gekennzeichnet, dass die Abscheidung der amorphen Siliziumschicht (
1 ) auf einer Schicht Borsilikatglas (BSG) erfolgt. - Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abscheiderate der amorphen Siliziumschicht (
1 ) größer als 50 nm, insbesondere größer als 100 nm/min ist. - Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Ausgangsstoff für die amorphe Siliziumschicht (
1 ) Silan im Plasma verwendet wird. - Verfahren nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die amorphe Siliziumschicht bei der Herstellung mindestens einer Deep-Trench-Struktur verwendet wird.
- Substrat zur Herstellung von Halbleiterbauelementen, insbesondere DRAM-Speicherchips mit mindestens eine Hartmaske zur Maskierung unterhalb der Hartmaske liegender Bereiche, dadurch gekennzeichnet, dass die Hartmaske zumindest aus Teilen einer amorphen Siliziumschicht (
1 ) gebildet ist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004021457A DE102004021457A1 (de) | 2004-04-29 | 2004-04-29 | Verfahren und Substrat zur Herstellung von Halbleiterbauelementen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004021457A DE102004021457A1 (de) | 2004-04-29 | 2004-04-29 | Verfahren und Substrat zur Herstellung von Halbleiterbauelementen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102004021457A1 true DE102004021457A1 (de) | 2005-11-24 |
Family
ID=35219961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102004021457A Ceased DE102004021457A1 (de) | 2004-04-29 | 2004-04-29 | Verfahren und Substrat zur Herstellung von Halbleiterbauelementen |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE102004021457A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009036982A1 (de) | 2009-08-12 | 2011-02-17 | Q-Cells Se | Verfahren und Vorrichtung zur plasmaunterstützten Gasphasenabscheidung für photovoltaisches Element |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6156695A (en) * | 1997-07-15 | 2000-12-05 | Exxon Research And Engineering Company | Nickel molybdotungstate hydrotreating catalysts |
| DE19958904A1 (de) * | 1999-12-07 | 2001-06-21 | Infineon Technologies Ag | Verfahren zur Herstellung einer Hartmaske |
| DE10226603A1 (de) * | 2002-06-14 | 2004-01-08 | Infineon Technologies Ag | Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung |
-
2004
- 2004-04-29 DE DE102004021457A patent/DE102004021457A1/de not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6156695A (en) * | 1997-07-15 | 2000-12-05 | Exxon Research And Engineering Company | Nickel molybdotungstate hydrotreating catalysts |
| DE19958904A1 (de) * | 1999-12-07 | 2001-06-21 | Infineon Technologies Ag | Verfahren zur Herstellung einer Hartmaske |
| DE10226603A1 (de) * | 2002-06-14 | 2004-01-08 | Infineon Technologies Ag | Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009036982A1 (de) | 2009-08-12 | 2011-02-17 | Q-Cells Se | Verfahren und Vorrichtung zur plasmaunterstützten Gasphasenabscheidung für photovoltaisches Element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0842532B1 (de) | Verfahren zum erzeugen einer abstandsschicht in einer struktur | |
| EP0645808B1 (de) | Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat | |
| DE4433086C2 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE60023573T2 (de) | Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis | |
| WO2003038875A2 (de) | Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte | |
| DE102013209266A1 (de) | Bauelement mit einem Hohlraum | |
| DE102006032195A1 (de) | Verfahren zur Herstellung von MEMS-Strukturen | |
| DE19630342A1 (de) | Halbleitereinrichtung und Herstellungsverfahren dafür | |
| DE102004054818B4 (de) | Verfahren zum reversiblen Oxidationsschutz von Mikro-Bauelementen | |
| DE4428195C1 (de) | Verfahren zur Herstellung eines Siliziumkondensators | |
| DE10341576A1 (de) | Vertikale Hartmaske | |
| DE10345393B4 (de) | Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und Halbleiterkontaktvorrichtung | |
| DE102012100006A1 (de) | Halbleiterbauelement und Herstellungsverfahren dafür | |
| DE10259728A1 (de) | Grabeinisolationsstruktur für ein Halbleiterbauteil mit einem unterschiedlichen Grad an Eckenrundung und ein Verfahren zur Herstellung derselben | |
| DE102017212437B3 (de) | Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur | |
| DE102004021457A1 (de) | Verfahren und Substrat zur Herstellung von Halbleiterbauelementen | |
| DE102006053930B4 (de) | Herstellungsverfahren für eine Transistor-Gatestruktur | |
| DE4307580C2 (de) | Verfahren zur lokalen Oxidation von Silicium unter Verwendung einer Ionen- und Diffusions-Sperrschicht | |
| DE102013104663A1 (de) | Haltestruktur für eine Barrierenschicht einer Halbleitervorrichtung | |
| DE4415567B4 (de) | Verfahren zur Erzeugung einer SOI-Struktur mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht | |
| DE102004028030B4 (de) | Katalytisches Beschichtungsverfahren für strukturierte Substratoberflächen und mit einer Siliziumdioxid-Dünnschicht beschichtetes Substrat mit einer strukturierten Oberfläche | |
| DE102005028643A1 (de) | Verfahren zur Bildung einer LP-CVD-Oxidschicht ohne Oxidieren einer darunter liegenden Metallschicht | |
| EP1333472A2 (de) | Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht | |
| DE10010286A1 (de) | Verfahren zum Auffüllen von Vertiefungen in einer Oberfläche einer Halbleiterstruktur und eine auf diese Weise aufgefüllte Halbleiterstruktur | |
| DE102007052661A1 (de) | Verfahren zur Herstellung von mikromechanischen Strukturen mit reliefartigem Seitenwandverlauf oder einstellbarem Neigungswinkel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |