DE102005028643A1 - Verfahren zur Bildung einer LP-CVD-Oxidschicht ohne Oxidieren einer darunter liegenden Metallschicht - Google Patents

Verfahren zur Bildung einer LP-CVD-Oxidschicht ohne Oxidieren einer darunter liegenden Metallschicht Download PDF

Info

Publication number
DE102005028643A1
DE102005028643A1 DE102005028643A DE102005028643A DE102005028643A1 DE 102005028643 A1 DE102005028643 A1 DE 102005028643A1 DE 102005028643 A DE102005028643 A DE 102005028643A DE 102005028643 A DE102005028643 A DE 102005028643A DE 102005028643 A1 DE102005028643 A1 DE 102005028643A1
Authority
DE
Germany
Prior art keywords
layer
gate
oxide layer
metal layer
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005028643A
Other languages
English (en)
Inventor
Min Sik Jang
Dong Ho Lee
Eun Shil Park
Kwang Seok Jeon
Seung Woo Shin
Choon Kun Ryu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102005028643A1 publication Critical patent/DE102005028643A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Ein Verfahren zur Herstellung eines Halbleiterbauelements schließt ein: Bilden einer LP-CVD-Oxidschicht auf Seiten eines Gates, einschließlich einer Metallschicht, mittels eines LP-CVD-Verfahrens, welches keine Oxidation der Metallschicht verursacht. Eine Oxidation einer Metallschicht kann physikalisch verhindert werden, und es kann eine Verschlechterung der elektrischen Bauelementeigenschaften verhindert werden.

Description

  • HINTERGRUND
  • Technisches Gebiet
  • Ein Verfahren zur Herstellung eines Halbleiterbauelements, welches ein Bilden einer LP-CVD-Oxidschicht-Formation mit Verursachung einer Oxidation einer darunter liegenden Verfahrensschicht einschließt, wodurch die physikalischen und elektrischen Eigenschaften der Bauelemente verbessert werden können.
  • Da das Ausmaß einer Integration von Halbleiterbauelementen weiterhin zunimmt und die Linienbreite von Schaltungen schmaler wird, besteht ein Bedarf, ein Gate unter Verwendung von Materialien zu bilden, die einen niedrigen Widerstand aufweisen, um so die Geschwindigkeit der Bauelemente zu verbessern.
  • In letzter Zeit wurde Wolfram (W) weit verbreitet als ein Gate-Material verwendet. Während Wolfram (W) beim Reduzieren eines Widerstands eines Gates im Vergleich zu einem existierenden Wolfram-Silizid (WSix) vorteilhaft ist, weist Wolfram auch verschiedene Nachteile auf.
  • Ein Problem ist, dass Wolfram (W) dazu neigt, in einem nachfolgenden thermischen Prozess und einem thermischen Behandlungsprozess oder einem Abscheidungsprozess, welcher ein Oxidmaterial einschließt, abnorm oxidiert zu werden.
  • Insbesondere muss eine Isolationsschicht, die als ein Puffer oder eine Seitenwand dient, gebildet werden, nachdem ein Gate gebildet ist. Eine Oxidschicht, die mittels eines typischen Niederdruckdampfabscheidungs(LP-CVD)-Verfahrens gebildet wird, kann nicht abgeschieden werden, ohne eine abnorme Oxidation des Wolframs.
  • Um zu verhindern, dass das Wolfram oxidiert wird, wurden ein Verfahren zur Abscheidung einer LP-CVD-Nitridschicht unter Verwendung der LP-CVD-Methode, ein Verfahren zur Abscheidung einer Atomare-Schicht-Abscheidungs(ALD)-Oxidschicht bei niedriger Temperatur unter Verwendung eines atomaren Schichtabscheidungs(ALD)-Verfahrens verwendet.
  • Während diese Techniken implementiert werden können, weil sie keine Oxidation von Wolfram verursachen, weist jedoch die LP-CVD-Nitridschicht ein Problem darin auf, dass elektrische Eigenschaften eines Bauelements aufgrund des Einflusses von in der Schicht enthaltenem Wasserstoff auf Qualität oder Belastung verschlechtert werden. Darüber hinaus weist die ALD-Oxidschicht ein Problem darin auf, dass elektrische Eigenschaften aufgrund des Einflusses eines Katalysators, welcher beim Bilden der ALD-Oxidschicht verwendet wird und von Kohlenstoff und Chlor, welches in dem Quellengas enthalten ist, verschlechtert werden.
    •
  • Hinsichtlich des Obigen besteht ein Bedarf für ein alternatives Material, welches eine Oxidation von Wolfram aus physikalischer Sichtweise verhindern kann, und welches die Eigenschaften eines Bauelements aus elektrischer Sichtweise nicht verschlechtert.
  • ZUSAMMENFASSUNG DER OFFENBARUNG
  • Ein Verfahren zur Herstellung eines Halbleiterbauelements wird offenbart, in welchem eine Oxidierung einer darunter liegenden Wolframschicht vermieden wird, und eine Verschlechterung von elektrischen Eigenschaften des Bauelements verhindert werden kann.
  • Ein offenbartes Verfahren zur Herstellung eines Halbleiterbauelements umfasst: Bilden eines Gates, einschließlich einer Metallschicht auf einer vorbestimmten Region eines Halbleitersubstrats, und Bilden einer LP-CVD-Oxidschicht auf der gesamten Oberfläche mittels einer LP-CVD-Methode, die keine Oxidation der Metallschicht verursacht.
  • Das Gate wird bevorzugt unter Verwendung einer einzigen Schicht aus einer Metallschicht gebildet.
  • Die Metallschicht ist vorzugsweise ein Wolframschicht.
  • Das Gate wird vorzugsweise unter Verwendung einer Stapelschicht aus einer Polysiliziumschicht und einer Metallschicht gebildet.
  • Die Metallschicht ist vorzugsweise eine Wolframschicht.
  • Es kann weiterhin eine Antisilizidschicht zum Verhindern einer Silizidreaktion zwischen der Polysiliziumschicht und der Metallschicht zwischen der Polysiliziumschicht und der Metallschicht ausgebildet werden.
  • Die Antisilizidschicht kann WNx, TiN und WSix sein.
  • Das Verfahren kann weiterhin das Bilden einer selektiven Oxidschicht mittels eines selektiven Oxidationsprozesses aufweisen, welcher die Oberfläche von Polysilizium in einem Material oxidiert, welches das Halbleitersubstrat und das Gate bildet, ohne die Metallschicht zu oxidieren, bevor die LP-CVD-Oxidschicht gebildet wird.
  • Der selektive Oxidationsprozess wird vorzugsweise durch Steuerung des Verhältnisses von H2 und H2O unter einer H2-Atmosphäre ausgeführt.
  • Der selektive Oxidationsprozess kann unter Verwendung eines Plasmamodus ausgeführt werden.
  • Der selektive Oxidationsprozess wird bevorzugt bei einer Temperatur in dem Bereich von etwa 600 bis etwa 1000°C ausgeführt.
  • Das Verfahren kann weiterhin den Schritt des Ausführens einer thermischen Behandlung unter einer auf Stickstoff oder Argon basierenden Gasatmosphäre aufweisen, bevor die LP-CVD Oxidschicht gebildet wird.
  • Das Verfahren kann weiterhin das Bilden einer selektiven Oxidschicht durch oxidieren der Oberfläche eines Polysiliziums in einem Material aufweisen, welches das Halbleitersubstrat und das Gate bildet, ohne die Metallschicht zu oxidieren, nachdem die LP-CVD-Schicht gebildet wird.
  • Der selektive Oxidationsprozess wird bevorzugt durch Steuerung des Verhältnisses von H2 und H2O unter einer H2-Atmosphäre ausgeführt.
  • Der selektive Oxidationsprozess wird bevorzugt unter Verwendung eines Plasmamodus ausgeführt.
  • Der selektive Oxidationsprozess wird bevorzugt bei einer Temperatur in dem Bereich von etwa 600 bis etwa 1000°C ausgeführt.
  • Das Verfahren kann weiterhin ein Ausführen einer thermischen Behandlung unter einer auf Stickstoff oder Argon basierenden Gasatmosphäre aufweisen, nachdem die LP-CVD Oxidschicht gebildet wird.
  • Die LP-CVD-Schicht-Bildung kann ein Laden des Halbleitersubstrats aufweisen, auf welchem das Gate gebildet wird, in eine LP-CVD-Vorrichtung, aus welcher Sauerstoffgas entfernt wurde, ein Stabilisieren einer Temperatur der LP-CVD-Vorrichtung auf eine Temperatur zum Abscheiden der Oxidschicht, und ein Einströmen eines Sauerstoffquellengases und eines Siliziumquellengases aufweisen, um die LP-CVD-Oxidschicht zu bilden.
  • Das Laden des Halbleitersubstrats wird bevorzugt bei einer Temperatur von etwa 25 bis etwa 400°C ausgeführt, wo die Metallschicht nicht oxidiert wird.
  • Die Temperatur zum Abscheiden der Oxidschicht liegt vorzugsweise in dem Bereich von etwa 600 bis 1000°C.
  • Das Sauerstoffgas innerhalb der LP-CVD-Vorrichtung kann durch Ausblasen und Einpumpen von Stickstoffgas in die Vorrichtung entfernt werden.
  • Das Ausblasen und Einpumpen des Stickstoffgases kann unter Verwendung einer N2-Ausblasbox oder einer Ladeverschließvorrichtung ausgeführt werden.
  • Das Sauerstoffquellengas kann als erstes eingeströmt werden, gefolgt durch das Siliziumquellengas.
  • Das Sauerstoffquellengas und das Siliziumquellengas können auch gleichzeitig eingeströmt werden.
  • Das Sauerstoffquellengas ist bevorzugt N2O und das Siliziumquellengas ist bevorzugt Monosilan (SiH4) und Dichlorsilan (SiH2Cl2).
  • Wenn die LP-CVD-Oxidschicht gebildet wird, wird ein Druck bevorzugt in einem Bereich von etwa 1 mTorr bis etwa 10 Torr eingestellt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1a bis 1c sind Querschnitte zur Erklären eines ersten offenbarten Verfahrens zur Herstellung eines Halbleiterbauelements;
  • 2a bis 2c sind Querschnitte zum Erklären eines zweiten offenbarten Verfahrens zur Herstellung eines Halbleiterbauelements;
  • 3a bis 3c sind Querschnitte zum Erklären eines dritten offenbarten Verfahrens zur Herstellung eines Halbleiterbauelements; und
  • 4 ist eine Ansicht, die Vergleichsergebnisse einer XRD-Analyse in dem Fall darstellt, in dem eine Oxidschicht mittels eines LP-CVD-Verfahrens des Standes der Technik hergestellt wird, und in dem Fall darstellt, in dem eine Oxidschicht mittels eines offenbarten LP-CVD-Verfahrens hergestellt wird.
    •
  • DETAILLIERTE BESCHREIBUNG DER DERZEIT BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • 1a bis 1c sind Querschnitte zum Erklären eines ersten offenbarten Verfahrens zur Herstellung eines Halbleiterbauelements. Zunächst bezugnehmend auf 1a werden eine dielektrische Gate-Schicht 11 und eine Polysiliziumschicht 12 auf einem Halbleitersubstrat 10 gebildet. Es wird eine Metallschicht, wie etwa eine Wolframschicht 13, auf der Polysiliziumschicht 12 gebildet.
  • Die Polysiliziumschicht 12 und die Wolframschicht 13 sind Gate-Elektroden, welche gebildet werden können, indem nur die Wolframschicht 13 verwendet wird, ohne Bildung der Polysiliziumschicht 12. Darüber hinaus kann eine Anti-Silizid-Schicht, wie etwa WNx, TiN oder WSix, an der Grenzfläche der Polysiliziumschicht 12 und der Wolframschicht 13 hinzugefügt werden, um zu verhindern, dass aufgrund einer Reaktion der Polysiliziumschicht 12 und der Wolframschicht 13 Wolframsilizid (WSix) gebildet wird.
  • Es wird dann eine harte maskierende Schicht 14 auf der Wolframschicht 13 gebildet. Bezugnehmend auf 1b wird die harte maskierende Schicht 14 mittels einer Fotolithographie und eines Ätzprozesses strukturiert. Die Wolframschicht 13, die Polysiliziumschicht 12 und die dielektrische Gate-Schicht 11 werden unter Verwendung der strukturierten harten Maskenschicht 14 geätzt, um ein Gate 15 zu bilden.
  • Wie in 1c dargestellt ist, wird eine LP-CVD-Oxidschicht 16 auf der gesamten Oberfläche des Halbleitersubstrats 10 einschließlich des Gates 15, mittels einer LP-CVD-Methode gebildet, die keine Oxidation der Wolframschicht 13 erzeugt.
  • Derzeit kann die LP-CVD-Oxidschicht 16 unter Verwendung einer LP-CVD-Vorrichtung vom Batch-Typ oder einer LP-CVD-Vorrichtung zur Verarbei tung eines einzelnen Wafers gebildet werden. Das Herstellungsverfahren für die LP-CVD-Oxidschichten 16, welches von jeder Vorrichtung abhängt, ist wie folgt.
  • In dem Fall, in dem eine Vorrichtung vom Batch-Typ verwendet wird, wird zunächst ein auf Stickstoff basierendes Gas in einen Ofen der Vorrichtung vom Batch-Typ bei einer niedrigen Temperatur von 25 bis 400°C eingeströmt, wobei eine Oxidation von Wolfram nicht erzeugt wird, wodurch ein Sauerstoffgas innerhalb des Ofens entfernt wird. Um das auf Stickstoff basierende Gas einzuströmen, kann eine N2 Einblasbox oder eine Ladeverschlussvorrichtung verwendet werden.
  • Das Halbleitersubstrat 10, in welchem das Gate 15 gebildet wird, wird dann in den Ofen geladen. Wenn das Laden abgeschlossen ist, wird eine Temperatur innerhalb des Ofens auf 600 bis 1000°C zur Abscheidung einer Oxidschicht angehoben. Die LP-CVD-Oxidschicht 16, die keine abnorme Oxidation der Wolframschicht 13 erzeugt, wird durch Einströmen von N2O, welches ein Sauerstoffquellengas ist, und von Monosilan (SiH4) und Dichlorsilan (SiH2Cl2), welches ein Siliziumquellengas ist, bei einem niedrigen Druckzustand von 1 m Torr bis 10 Torr gebildet.
  • Ein Verfahren zum Einströmen des Quellengases kann ein Verfahren einschließen, in welchem N2O, welches ein Sauerstoffquellengas ist, zunächst eingeströmt wird, und SiH4 und SiH2Cl2, welche Siliziumquellengase sind, dann eingeströmt werden, oder ein Verfahren einschließen, in welchem N2O und SiH4 und SiH2Cl2 zur gleichen Zeit eingeströmt werden.
  • Wenn eine Vorrichtung zur Verarbeitung eines einzelnen Wafers verwendet wird, wird ein Sauerstoffgas innerhalb einer Kassettenladeeinheit, auf welche eine Mehrzahl von den Halbleitersubstraten 10 mittels einer Ladeverschließeinrichtung geladen wird, entfernt, es wird ein Sauerstoffgas innerhalb einer Transfereinheit von der Kassettenladeeinheit zu einer Kammer unter Verwendung eines Ausblasgases entfernt, und es wird ein Sauerstoffgas innerhalb der Kammer durch Einströmen eines auf Stickstoff basierenden Gases entfernt.
  • Die Temperatur innerhalb der Kammer wird dann auf eine Temperatur in dem Bereich von etwa 600 bis etwa 1000°C stabilisiert, welches die Abscheidungstemperatur der Oxidschicht ist. Die LP-CVD-Oxidschicht 16, die keine abnorme Oxidation Wolframschicht 13 erzeugt, wird dann durch Einströmen von N2O, welches ein Sauerstoffquellengas ist, und von SiH4 und SiH2Cl2, welche Siliziumquellengase sind, bei einem Druck von 1 mTorr bis 500 Torr gebildet.
  • Ein Verfahren zum Einströmen des Quellengases kann ein Verfahren einschließen, in welchem N2O, welches ein Sauerstoffquellengas ist, zunächst eingeströmt wird, und in welchem SiH4 und SiH2Cl2, welche Siliziumquellengase sind, anschließend eingeströmt werden, oder ein Verfahren, in welchem N2O und SiH4 und SiH2Cl2 gleichzeitig eingeströmt werden.
  • In dem Fall, in dem ein Abdichten einer Wolframschicht und eines Spacers zur gleichen Zeit unter Verwendung einer LP-CVD-Oxidschicht der vorliegenden Erfindung ohne Bildung eines getrennten Gate-Spacers gebildet werden, wird der Spacer durch Zurückätzen der LP-CVD-Oxidschicht 16 derart gebildet, dass die LP-CVD-Oxidschicht 16 an beiden Seiten des Gates 15 verbleibt. In diesem Fall ist eine Dicke der LP-CVD-Oxidschicht 16 nicht speziell begrenzt.
  • Unterdessen dient in dem Fall, in dem der Gate-Spacer unter Verwendung einer Nitridschicht gebildet wird, die LP-CVD-Oxidschicht 16 als ein Puffer zwischen dem Gate 15 und dem Nitridschicht-Spacer. In diesem Fall wird die LP-CVD-Oxidschicht 16 bevorzugt bis zu einer Dicke in dem Bereich von etwa 10 bis etwa 50 Å gebildet.
  • Eine Herstellung des Halbleiterbauelements gemäß einer ersten offenbarten Methode ist somit vervollständigt.
  • 2a bis 2c sind Querschnitte zum Erklären eines zweiten offenbarten Verfahrens zur Herstellung eines Halbleiterbauelements. Das zweite offenbarte Verfahren ist das gleiche wie das erste Verfahren, außer dass ein selektiver Oxidationsprozess oder ein thermischer Prozess nach dem Prozess zur Bildung des Gates hinzugefügt ist, um einen Ätzschaden beim Ätzen des Gates zu vermindern und stabile elektrische Eigenschaften zur Verfügung zu stellen.
  • Gemäß 2a werden eine dielektrische Gate-Schicht 11 und eine Polysiliziumschicht 12 auf einem Halbleitersubstrat 10 gebildet. Eine Metallschicht, wie etwa eine Wolframschicht 13, wird auf der Polysiliziumschicht 12 gebildet. Die Polysiliziumschicht 12 und die Wolframschicht 13 sind Gate-Elektroden, welche nur unter Verwendung der Wolframschicht 13 ohne Bildung der Polysiliziumschicht 12 gebildet werden können. Um zu verhindern, dass Wolframsilizid (WSix) aufgrund einer Reaktion der Polysiliziumschicht 12 und der Wolframschicht 13 gebildet wird, kann darüber hinaus eine Antisilizidschicht, wie etwa WNx, TiN oder WSix, an der Grenzfläche der Polysiliziumschicht 12 und der Wolframschicht 13 hinzugefügt werden.
  • Eine harte maskierende Schicht 14 wird dann auf der Wolframschicht 13 gebildet. Gemäß 2b wird die harte maskierende Schicht 14 mittels einer Fotolithographie und eines Ätzprozesses strukturiert. Die Wolframschicht 13, die Polysiliziumschicht 12 und die dielektrische Gate-Schicht 11 werden unter Verwendung der strukturierten harten maskierenden Schicht 14 geätzt, um ein Gate 15 zu bilden.
  • Um einen Ätzschaden aufgrund eines Gate-Ätzprozesses zu vermindern, und um stabilisierte elektrische Eigenschaften sicherzustellen, wird anschließend eine selektive Oxidschicht 17 auf den Seiten der Polysiliziumschicht 12 und auf dem Halbleitersubstrat 10 unter einer H2-Atmosphäre mit einer Temperatur in dem Bereich von etwa 600 bis etwa 1000°C und durch Steuerung des Verhältnisses von H2 und H2O in einer solchen Weise gebildet, dass die Wolframschicht 13 nicht oxidiert wird, jedoch nur die Polysiliziumschicht 12 und das Halbleitersubstrat 10 mittels eines selektiven Oxidationsprozesses selektiv oxidiert werden. In dem selektiven Oxidationsprozess kann ein Plasmamodus verwendet werden, anstelle einer Steuerung des Verhältnisses von H2 und H2O. Unterdessen kann ein thermischer Behandlungsprozess unter Verwendung eines Stickstoffgases und eines Argon-Gases anstelle eines selektiven Oxidationsprozesses verwendet werden.
  • Als nächstes Bezug nehmend auf 2c wird eine LP-CVD-Oxidschicht 16 auf der gesamten Oberfläche des Halbleitersubstrats 10 abge schieden, einschließlich des Gates 15, mittels eines LP-CVD-Verfahrens, welches keine Oxidation der Wolframschicht 13 erzeugt.
  • 3a bis 3c sind Querschnitte zum Erklären eines dritten offenbarten Verfahrens zur Herstellung eines Halbleiterbauelements. Das dritte offenbarte Verfahren ist das gleiche wie das erste Verfahren, außer dass ein selektiver Oxidationsprozess oder ein thermischer Behandlungsprozess nach Bildung der LP-CVD-Oxidschicht 16 hinzugefügt wird, um beim Ätzen des Gates 15 einen Ätzschaden zu vermindern und stabilisierte elektrische Eigenschaften zur Verfügung zu stellen.
  • Gemäß 3a werden eine dielektrische Gate-Schicht 11 und eine Polysiliziumschicht 12 auf einem Halbleitersubstrat 10 gebildet. Eine Metallschicht, wie etwa eine Wolframschicht 13, wird auf der Polysiliziumschicht 12 gebildet.
  • Die Polysiliziumschicht 12 und die Wolframschicht 13 sind Gate-Elektroden, welche nur unter Verwendung der Wolframschicht 13 ohne Bildung der Polysiliziumschicht 12 gebildet werden können. Um zu verhindern, dass Wolframsilizid (WSix) aufgrund einer Reaktion der Polysilizium und der Wolframschicht 13 gebildet wird, kann darüber hinaus eine Anti-Silizidschicht, wie etwa WNx, TiN oder WSix, an der Grenzfläche der Polysiliziumschicht 12 und der Wolframschicht 13 hinzugefügt werden.
  • Es wird dann eine harte maskierende Schicht 14 auf der Wolframschicht 13 gebildet.
  • Gemäß 3b wird die harte maskierende Schicht 14 mittels einer Fotolithographie und eines Ätzprozesses strukturiert. Die Wolframschicht 13, die Polysiliziumschicht 12 und die dielektrische Gate-Schicht 11 werden unter Verwendung der strukturierten harten maskierenden Schicht 14 geätzt, um ein Gate 15 zu bilden.
  • Es wird dann eine LP-CDV-Oxidschicht 16 auf der gesamten Oberfläche des Halbleitersubstrats 10, einschließlich des Gates 15, mittels einer LP-CVD-Methode gebildet, die keine Oxidation der Wolframschicht 13 erzeugt.
  • Das Verfahren zur Bildung der LP-CVD-Oxidschicht 16 mittels des LP-CVD-Verfahrens, welches keine Oxidation der Wolframschicht 13 erzeugt, ist das gleiche, wie das in der ersten Ausführungsform Beschriebene.
  • Als nächstes Bezug nehmend auf 3c wird eine selektive Oxidschicht 17 auf den Seiten der Polysiliziumschicht 12 und auf dem Halbleitersubstrat 10 unter einer H2-Atmosphäre mit einer Temperatur in dem Bereich von etwa 600 bis etwa 1000°C und durch Steuerung des Verhältnisses von H2 und H2O derart, dass die Wolframschicht 13 nicht oxidiert wird, jedoch nur die Polysiliziumschicht 12 und das Halbleitersubstrat 10 selektiv mittels eines selektiven Oxidationsprozesses oxidiert werden, gebildet, um einen Ätzschaden aufgrund eines Gate-Ätzprozesses zu vermindern und stabile elektrische Eigenschaften zu sichern. In dem selektiven Oxidationsprozess kann ein Plasmamodus anstelle eines Steuerns des Verhältnisses von N2 und H2O verwendet werden.
  • Ein thermischer Behandlungsprozess unter Verwendung eines Stickstoffgases und eines Argon-Gases kann unterdessen anstelle des selektiven Oxidationsprozesses verwendet werden. Eine Herstellung des Halbleiterbauelements gemäß dem dritten Verfahren ist somit vervollständigt.
  • 4 ist eine Ansicht, die Vergleichsergebnisse einer XRD-Analyse in dem Fall zeigt, in dem eine Oxidschicht mittels eines existierenden LP-CVD-Vertahrens gebildet wird, und in einem Fall, in dem eine Oxidschicht mittels eines offenbarten LP-CVD-Verfahrens gebildet wird.
  • Aus 4 kann erkannt werden, dass Wolfram vollständig oxidiert wird, wenn eine Oxidschicht mittels eines existierenden LP-CVD-Verfahrens abgeschieden wird, jedoch die Wolframschicht niemals oxidiert wird, wenn die Oxidschicht mittels des offenbarten LP-CVD-Verfahrens abgeschieden wird.
  • Wie oben beschrieben, wird gemäß dieser Offenbarung ein LP-CVD-Verfahren verwendet, welches keine Oxidation einer Metallschicht erzeugt, wenn eine Isolationsschicht auf Seiten eines Gates gebildet wird. Dementsprechend sind die offenbarten Verfahren insoweit vorteilhaft, dass eine Oxidation einer Metallschicht aus physikalischer Sichtweise verhindert werden kann und eine Verschlechterung von Bauelementeigenschaften aus einer elektrischen Sichtweise verhindert werden kann.

Claims (26)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, aufweisend: Bilden eines Gates, welches eine Metallschicht auf einer vorbestimmten Region eines Halbleitersubstrats aufweist; und Bilden einer LP-CVD-Oxidschicht auf der gesamten Oberfläche mittels eines LP-CVD-Verfahrens, welches keine Oxidation der Metallschicht verursacht.
  2. Verfahren nach Anspruch 1, wobei die Metallschicht des Gates die einzige Metallschicht des Gates ist.
  3. Verfahren nach Anspruch 2, wobei die Metallschicht eine Wolframschicht ist.
  4. Verfahren nach Anspruch 1, wobei das Gate eine Stapelschicht aus einer Polysiliziumschicht und der Metallschicht aufweist.
  5. Verfahren nach Anspruch 4, wobei die Metallschicht eine Wolframschicht ist.
  6. Verfahren nach Anspruch 4, weiterhin das Bilden einer Antisilizidschicht zwischen der Polysiliziumschicht und der Metallschicht zum Verhindern einer Silizidreaktion zwischen der Polysiliziumschicht und der Metallschicht aufweisend.
  7. Verfahren nach Anspruch 6, wobei die Antisilizidschicht aus der Gruppe ausgewählt wird, die aus WNx, TiN und WSix besteht.
  8. Verfahren nach Anspruch 1, weiterhin aufweisend, bevor die LP-CVD-Oxidschicht gebildet wird, ein Bilden einer selektiven Oxidschicht auf Seiten des Gates und auf dem Substrat mittels eines selektiven Oxidationsprozesses, welcher Siliziumoberflächen oxidiert, die das Halbleitersubstrat und das Gate bilden, ohne die Metallschicht zu oxidieren.
  9. Verfahren nach Anspruch 8, wobei der selektive Oxidationsprozess durch Steuern eines Verhältnisses von H2 und H2O unter einer H2-Atmosphäre ausgeführt wird.
  10. Verfahren nach Anspruch 8, wobei der selektive Oxidationsprozess unter Verwendung eines Plasmamodus ausgeführt wird.
  11. Verfahren nach Anspruch 8, wobei der selektive Oxidationsprozess bei einer Temperatur in einem Bereich von etwa 600 bis etwa 1000°C ausgeführt wird.
  12. Verfahren nach Anspruch 1, weiterhin eine thermische Behandlung unter einer Stickstoff oder einer auf Argon basierenden Atmosphäre aufweisend, nachdem das Gate gebildet ist und bevor die LP-CVD-Oxidschicht gebildet wird.
  13. Verfahren nach Anspruch 1, weiterhin aufweisend, nachdem die LP-CVD-Oxidschicht gebildet wird, ein Bilden einer selektiven Oxidschicht auf Seiten des Gates und auf dem Substrat durch Oxidieren von Siliziumoberflächen, die das Halbleitersubstrat und das Gate bilden, ohne die Metallschicht zu oxidieren.
  14. Verfahren nach Anspruch 13, wobei der selektive Oxidationsprozess durch Steuern eines Verhältnisses von H2 und H2O unter einer H2-Atmosphäre ausgeführt wird.
  15. Verfahren nach Anspruch 13, wobei der selektive Oxidationsprozess unter Verwendung eines Plasmamodus ausgeführt wird.
  16. Verfahren nach Anspruch 13, wobei der selektive Oxidationsprozess bei einer Temperatur in einem Bereich von etwa 600 bis etwa 1000°C ausgeführt wird.
  17. Verfahren nach Anspruch 1, weiterhin den Schritt des Ausführens einer thermischen Behandlung unter einer Stickstoff oder einer auf Argon basie renden Gasatmosphäre nach der Bildung der LP-CVD-Oxidschicht aufweisend.
  18. Verfahren nach Anspruch 1, wobei das Bilden der LP-CVD-Oxidschicht aufweist: Laden des Halbleitersubstrats, auf welchem das Gate gebildet wurde, in eine LP-CVD-Vorrichtung, von welcher Sauerstoff entfernt wurde; Stabilisieren einer Temperatur der LP-CVD-Vorrichtung auf eine Temperatur zum Abscheiden der Oxidschicht; und Einströmen eines Sauerstoffquellengases und eines Siliziumquellengases in die Vorrichtung, um die LP-CVD-Oxidschicht zu bilden.
  19. Verfahren nach Anspruch 18, wobei das Laden des Halbleitersubstrats bei einer Temperatur in einem Bereich von etwa 25 bis etwa 400°C derart ausgeführt wird, dass die Metallschicht nicht oxidiert wird.
  20. Verfahren nach Anspruch 18, wobei die Temperatur zum Abscheiden der Oxidschicht in dem Bereich von etwa 600 bis etwa 1000°C liegt.
  21. Verfahren nach Anspruch 18, wobei die Oxidschicht innerhalb der LP-CVD-Vorrichtung durch Ausblasen und Pumpen von Stickstoffgas in die Vorrichtung entfernt wird.
  22. Verfahren nach Anspruch 21, wobei das Ausblasen und Pumpen von Stickstoff unter Verwendung einer N2-Ausblasbox oder einer Ladeverschließvorrichtung ausgeführt wird.
  23. Verfahren nach Anspruch 18, wobei das Sauerstoffquellengas als erstes eingeströmt wird, bevor das Siliziumquellengas eingeströmt wird.
  24. Verfahren nach Anspruch 18, wobei das Sauerstoffquellengas und das Siliziumgas gleichzeitig eingeströmt werden.
  25. Verfahren nach Anspruch 18, wobei das Sauerstoffquellengas N2O ist, und wobei das Siliziumquellengas eine Kombination von SiH4 und SiH2Cl2 ist.
  26. Verfahren nach Anspruch 18, wobei ein Druck auf einen Bereich von 1 mTorr bis 10 Torr eingestellt wird, wenn die LP-CVD-Oxidschicht gebildet wird.
DE102005028643A 2005-04-22 2005-06-20 Verfahren zur Bildung einer LP-CVD-Oxidschicht ohne Oxidieren einer darunter liegenden Metallschicht Withdrawn DE102005028643A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0033706 2005-04-22
KR1020050033706A KR100739964B1 (ko) 2005-04-22 2005-04-22 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
DE102005028643A1 true DE102005028643A1 (de) 2006-10-26

Family

ID=37068040

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005028643A Withdrawn DE102005028643A1 (de) 2005-04-22 2005-06-20 Verfahren zur Bildung einer LP-CVD-Oxidschicht ohne Oxidieren einer darunter liegenden Metallschicht

Country Status (6)

Country Link
US (1) US20060240678A1 (de)
JP (1) JP2006303404A (de)
KR (1) KR100739964B1 (de)
CN (1) CN1851868A (de)
DE (1) DE102005028643A1 (de)
TW (1) TWI329340B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008086113A1 (en) * 2007-01-08 2008-07-17 Cypress Semiconductor Corporation Low temperature oxide formation

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833437B1 (ko) * 2006-09-06 2008-05-29 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 제조방법
KR20130106159A (ko) * 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 제조 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985374A (en) * 1989-06-30 1991-01-15 Kabushiki Kaisha Toshiba Making a semiconductor device with ammonia treatment of photoresist
US5132774A (en) * 1990-02-05 1992-07-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including interlayer insulating film
JPH0448654A (ja) * 1990-06-14 1992-02-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06232155A (ja) * 1993-02-05 1994-08-19 Kawasaki Steel Corp 半導体装置の製造方法
JP3350246B2 (ja) * 1994-09-30 2002-11-25 株式会社東芝 半導体装置の製造方法
JP3093600B2 (ja) * 1995-02-15 2000-10-03 日本電気株式会社 半導体装置の製造方法
JP3631279B2 (ja) * 1995-03-14 2005-03-23 富士通株式会社 半導体装置の製造方法
US6313035B1 (en) * 1996-05-31 2001-11-06 Micron Technology, Inc. Chemical vapor deposition using organometallic precursors
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
JPH10256183A (ja) * 1997-03-07 1998-09-25 Sony Corp 半導体装置の製造方法
US5861335A (en) * 1997-03-21 1999-01-19 Advanced Micro Devices, Inc. Semiconductor fabrication employing a post-implant anneal within a low temperature high pressure nitrogen ambient to improve channel and gate oxide reliability
US6309928B1 (en) * 1998-12-10 2001-10-30 Taiwan Semiconductor Manufacturing Company Split-gate flash cell
KR100327432B1 (ko) * 1999-02-22 2002-03-13 박종섭 반도체 소자의 금속 배선 형성 방법
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
KR100357225B1 (ko) * 2000-02-29 2002-10-19 주식회사 하이닉스반도체 반도체 소자의 배선 제조방법
KR20020009214A (ko) * 2000-07-25 2002-02-01 윤종용 반도체 소자의 게이트 스택 형성 방법
KR100425478B1 (ko) * 2002-04-04 2004-03-30 삼성전자주식회사 금속 도전층을 포함한 반도체소자의 제조방법
KR100444492B1 (ko) * 2002-05-16 2004-08-16 주식회사 하이닉스반도체 반도체소자의 제조 방법
KR20040008943A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체소자의 콘택 형성방법
KR100459725B1 (ko) * 2002-09-19 2004-12-03 삼성전자주식회사 금속 게이트 패턴을 갖는 반도체소자의 제조방법
KR20040028244A (ko) * 2002-09-30 2004-04-03 주식회사 하이닉스반도체 반도체소자의 제조방법
KR20040055460A (ko) * 2002-12-21 2004-06-26 주식회사 하이닉스반도체 반도체소자의 엘디디 형성방법
KR100956595B1 (ko) * 2003-06-30 2010-05-11 주식회사 하이닉스반도체 텅스텐 오염을 방지한 반도체 소자의 제조방법
KR100616498B1 (ko) * 2003-07-26 2006-08-25 주식회사 하이닉스반도체 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
US20050064109A1 (en) * 2003-09-19 2005-03-24 Taiwan Semiconductor Manufacturing Co. Method of forming an ultrathin nitride/oxide stack as a gate dielectric

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008086113A1 (en) * 2007-01-08 2008-07-17 Cypress Semiconductor Corporation Low temperature oxide formation

Also Published As

Publication number Publication date
KR20060111224A (ko) 2006-10-26
TW200638474A (en) 2006-11-01
JP2006303404A (ja) 2006-11-02
CN1851868A (zh) 2006-10-25
TWI329340B (en) 2010-08-21
KR100739964B1 (ko) 2007-07-16
US20060240678A1 (en) 2006-10-26

Similar Documents

Publication Publication Date Title
DE3901114C2 (de) Verfahren zur Herstellung einer Gateelektrode
DE10065454B4 (de) Verfahren zur Herstellung eines Aluminiumoxidfilms zur Verwendung in einem Halbleitergerät
DE2213037C2 (de) Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode
DE102005026565A1 (de) Mulden-Gate und Verfahren zur Herstellung eines Halbleiterbauelements mit demselben
DE4337889A1 (de) Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung
DE19741891C2 (de) Verfahren zum gleichzeitigen Bilden von Metallsilicid und einer lokalen Verbindungsstruktur in einer integrierten Halbleiterstruktur
DE102004057978A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements durch Benutzung von Radikalen - Oxidation
KR100456315B1 (ko) 반도체소자의 게이트전극 형성방법
DE10341576A1 (de) Vertikale Hartmaske
EP1382062B1 (de) Verfahren zur minimierung der wolframoxidabscheidung bei der selektiven seitenwandoxidation von wolfram-silizium-gates
DE102005028643A1 (de) Verfahren zur Bildung einer LP-CVD-Oxidschicht ohne Oxidieren einer darunter liegenden Metallschicht
DE69632375T2 (de) Herstellungsverfahren von spannungsarmen Polyzidleitern über einen Halbleiterchip
DE69931656T2 (de) VERFAHREN ZUR HERSTELLUNG EINER SiON/SiO2 DIELEKTRISCHEN ZWISCHENSCHICHT MIT EINER NACHBEHANDLUNG DER CVD SILIZIUM OXYNITRIDSCHICHT
DE19856082C1 (de) Verfahren zum Strukturieren einer metallhaltigen Schicht
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE19838106B4 (de) Verfahren zur Verbesserung der Wärmebeständigkeit von Wolframsilicid
DE10259728A1 (de) Grabeinisolationsstruktur für ein Halbleiterbauteil mit einem unterschiedlichen Grad an Eckenrundung und ein Verfahren zur Herstellung derselben
DE10346609B4 (de) Verfahren zum Herstellen von Seitenwand-Oxidfilmen an einer Seitenwand einer Gateelektrode in einer Flash-Speicherzelle
JP2636783B2 (ja) 半導体装置の製造方法
DE10214065A1 (de) Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
DE10354814B4 (de) Verfahren zum Bilden einer Gate-Elektrode in einem Halbleiterbauelement
DE102005028629A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102006053930A1 (de) Herstellungsverfahren für eine Transistor-Gatestruktur
DE19649917B4 (de) Verfahren zur Isolation von Halbleitereinrichtungen
EP1333472A2 (de) Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee