DE102006053930A1 - Herstellungsverfahren für eine Transistor-Gatestruktur - Google Patents

Herstellungsverfahren für eine Transistor-Gatestruktur Download PDF

Info

Publication number
DE102006053930A1
DE102006053930A1 DE102006053930A DE102006053930A DE102006053930A1 DE 102006053930 A1 DE102006053930 A1 DE 102006053930A1 DE 102006053930 A DE102006053930 A DE 102006053930A DE 102006053930 A DE102006053930 A DE 102006053930A DE 102006053930 A1 DE102006053930 A1 DE 102006053930A1
Authority
DE
Germany
Prior art keywords
layer
annealing
steps
gate structure
transistor gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006053930A
Other languages
English (en)
Other versions
DE102006053930B4 (de
Inventor
Clemens Fitz
Axel Buerke
Jens Hahn
Frank Jakubowski
Tobias Mono
Joern Regul
Sven Schmidbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102006053930A priority Critical patent/DE102006053930B4/de
Priority to US11/985,067 priority patent/US20080124920A1/en
Publication of DE102006053930A1 publication Critical patent/DE102006053930A1/de
Application granted granted Critical
Publication of DE102006053930B4 publication Critical patent/DE102006053930B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine Transistor-Gatestruktur mit den Schritten: Bilden eines Gateelektroden-Schichtstapels (5, 6', 7', 8') durch sequenzielles Abscheiden einer Polysiliziumschicht (5) auf einer Gate-Dielektrikumsschicht (9); einer Kontaktschicht (6') aus Ti auf der Polysiliziumschicht (5); einer Barrierenschicht (7') aus WN auf der Kontaktschicht (6') und einer Gate-Metallschicht (8') aus W auf der Barrierenschicht (7'); wobei die Schritte iii) und iv) als PVD-Schritte unter Verwendung von Krypton und/oder Xenon als Sputtergas durchgeführt werden und Annealen des Gateelektroden-Schichtstapels (5, 6', 7', 8') in einem Temperaturschritt im Temperaturbereich zwischen 600 und 950°C.

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Transistor-Gatestruktur.
  • 2 zeigt eine schematische Darstellung zur Erläuterung eines aus der DE 10 2004 004 864 A1 bekannten Herstellungsverfahrens einer Transistor-Gatestruktur.
  • Zur Herstellung der in 2 dargestellten Transistor-Gatestruktur 1 wird auf einer Gate-Dielektrikumsschicht 9, die auf einem Halbleitersubstrat 10 vorgesehen ist, ein Gateelektroden-Schichtstapel 2 strukturiert. Der Gateelektroden-Schichtstapel 2 enthält eine dotierte Polysiliziumschicht 5, die auf der Gate-Dielektrikumsschicht 9 angeordnet ist.
  • Auf der Polysiliziumschicht 5 wird eine Kontaktschicht 6 und auf der Kontaktschicht 6 eine Barrierenschicht 7 vorgesehen. Die Kontaktschicht 6 besteht aus Titan, und die Barrierenschicht 7 aus Titannitrid. Auf der Barrierenschicht 7 wird die Gate-Metallschicht 8 aufgebracht. Die Gate-Metallschicht 8 besteht aus Wolfram (W). Auf der Gate-Metallschicht 8 wird eine isolierende Kappe 4 vorgesehen, vorzugsweise aus Siliziumnitrid. An den Seitenwänden des Gateelektroden-Schichtstapels 2 und der isolierenden Kappe 4 befinden sich isolierende Schichten 3, die aus einem Spacernitrid 31 und einem Seitenwandoxid 32 bestehen.
  • Die Kontaktschicht 6 deckt die Polysiliziumschicht 5 vollständig ab, und verhindert so eine Wechselwirkung von Stickstoff, der in der Barrierenschicht 7 enthalten ist, mit dem Silizium der Polysiliziumschicht 5. Mit anderen Worten wird die Ausbildung von Siliziumnitrid verhindert, welches einen Kontaktwiderstand zwischen der Gate-Metallschicht 8 und der Polysiliziumschicht 5 erhöhen würde.
  • Bei dem bekannten Herstellungsverfahren für eine Transistor-Gatestruktur werden die Schichten 5, 6, 7, 8 nacheinander abgeschieden und anschließend mittels bekannter photolithographischer Techniken strukturiert. Nach der Strukturierung werden die Isolationskappe 4 und die isolierenden Schichten 3 vorgesehen.
  • Die Kontaktschicht 6 kann mit einem PVD-, einem CVD- oder einem ALD-Verfahren aufgebracht werden. Bei der Aufbringung der Kontaktschicht 6 ist es wichtig, dass beispielsweise bei einer CVD- oder PVD-Abscheidung die Kontaktschicht 6 unter Ausschluss von Stickstoff aufgebracht wird. Danach lässt sich nach der Aufbringung der Kontaktschicht 6 in situ in der selben Anlage die Barrierenschicht 7 im gleichen Verfahren abscheiden.
  • Die Barrierenschicht 7, die bei der bekannten Transistor-Gatestruktur aus Titannitrid besteht, bindet den enthaltenen Stickstoff auch bei hohen Temperaturen fest, sodass keine Zerlegung der Barrierenschicht 7 stattfindet.
  • Die Gate-Metallschicht 8 lässt sich ebenfalls in einem CVD- oder PVD-Verfahren abscheiden. Ein Eindringen von Metall aus der Gate-Metallschicht 8 in die Polysiliziumschicht 5 wird durch die Barrierenschicht 7 verhindert.
  • Es hat sich gezeigt, dass bei Abscheidung der Schichten 6, 7, 8 in einem PVD-Verfahren unter Verwendung von Argon als Sputtergas ein Annealschritt nach Abscheidung der Schicht 8 unter einer Formiergasatmosphäre eine Widerstandserniedrigung der Größenordnung 30% bewirkt.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für eine Transistor-Gatestruktur zu schaffen, wobei der Widerstand des bekannten Transistor-Gatestapels weiter erniedrigt werden kann.
  • Erfindungsgemäss wird dieses Problem durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
  • Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, die Barrierenschicht und die Gate-Metallschicht unter Verwendung von Krypton und/oder Xenon als Edelgas anstelle von Argon aufzusputtern.
  • Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass bei Verwendung von Krypton oder Xenon als Sputtergas eine Widerstandserniedrigung von bis zu ungefähr 50% erzielt werden kann, also im Vergleich zum bekannten Verfahren der Widerstand nahezu halbiert werden kann.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des Gegenstandes der Erfindung.
  • Gemäss einer bevorzugten Weiterbildung werden die die Schritte iii) und iv) in situ durchgeführt, wobei im Schritt iii) Stickstoff als Sputtergas zusätzlich zu Krypton und/oder Xenon verwendet wird.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird der Gateelektroden-Schichtstapel vor dem Annealen strukturiert.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird der Anneal unter Verwendung von einem Argon/Wasserstoff-Gemisch anstelle von Formiergas durchgeführt.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird durch das Annealen eine Widerstandserniedrigung der Transistor-Gatestruktur zwischen 35 und 55% erzielt.
  • Gemäss einer weiteren bevorzugten Weiterbildung wird der Schritt ii) als PVD-Schritt unter Verwendung von Argon als Sputtergas durchgeführt.
  • Gemäss einer weiteren bevorzugten Weiterbildung werden eine Isolationskappe und isolierende Seitenwandschichten vor dem Annealen gebildet.
  • Gemäss einer weiteren bevorzugten Weiterbildung wandelt sich die Kontaktschicht aus Ti beim Annealen in eine TiN-Schicht um.
  • Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • 1 zeigt eine schematische Darstellung zur Erläuterung eines Herstellungsverfahrens einer Transistor-Gatestruktur als Ausführungsform der vorliegenden Erfindung; und
  • 2 zeigt eine schematische Darstellung zur Erläuterung eines aus der DE 10 2004 004 864 A1 bekannten Herstellungsverfahrens einer Transistor-Gatestruktur.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • 1 zeigt eine schematische Darstellung zur Erläuterung eines Herstellungsverfahrens einer Transistor-Gatestruktur als Ausführungsform der vorliegenden Erfindung.
  • Zur Herstellung der Transistor-Gatestruktur 1' gemäß der Ausführungsform der vorliegenden Erfindung wird wie bei der oben beschriebenen bekannten Transistor-Gatestruktur auf einer Gate-Dielektrikumsschicht, die auf einem Halbleitersubstrat 10 vorgesehen ist, eine P- oder N- dotierte Polysiliziumschicht 5 hergestellt. Anschließend wird auf der Polysiliziumschicht 5 eine Kontaktschicht 6' aus Ti oder TiN in einem PVD-Verfahren mit Argon als Sputtergas abgeschieden.
  • Im Anschluss daran wird der Wafer mit der so erzeugten Halbleiterstruktur in eine zweite Prozesskammer transferiert. In der zweiten Prozesskammer wird ebenfalls mittels eines PVD-Verfahrens zunächst die Barrierenschicht 7' aus WN und anschließend die Gate-Metallschicht 8' aus W abgeschieden. Dabei findet die Abscheidung der Barrierenschicht 7' aus WN unter Verwendung von Stickstoffgas und Kryptongas (alternativerweise Stickstoffgas und Xenongas) statt. Zur Abscheidung der Gate-Metallschicht 8' aus W wird in-situ lediglich der Fluss des Stickstoffgases auf Null reduziert.
  • Die Dicke der Kontaktschicht 6' aus Ti beträgt bei diesem Beispiel 3 nm, die Dicke der Barrierenschicht 7' aus WN beträgt 7 nm und die Dicke der Gate-Metallschicht 8' beträgt 33 nm.
  • Im Anschluss daran wird die Siliziumnitridschicht für die isolierende Kappe 4 vorgesehen und werden die Schichten 5, 6', 7', 8', 4 in einem bekannten Photolithographie-/Ätzschritt strukturiert. Anschließend werden die isolierenden Schichten 3, die aus einem Spacernitrid 31 und einem Seitenwandoxid 32 bestehen, an den Flanken der Transistor-Gatestruktur in bekannten Verfahrensschritten vorgesehen.
  • Vorteilhafterweise hat sich herausgestellt, dass der Widerstand einer derartig hergestellten Transistor-Gatestruktur bei Durchführung eines Annealschritts mit Temperaturen der Größenordnung 600–950°C um bis zu etwa 50% reduziert werden kann.
  • Offensichtlich ist durch die Verwendung von Krypton oder Xenon als Sputtergas eine vorteilhaftere Umstrukturierung der Kristallgitter der Schichten 6', 7', 8' möglich, sodass die besagte bemerkenswerte Widerstandsreduzierung von größenordnungsmäßig 50% erzielbar ist.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Prinzipiell ist die vorliegende Erfindung auf sämtliche mikroelektronische Bereiche anwendbar, jedoch bevorzugte Anwendung wird sie in der Speicherelementtechnologie bei Strukturgrößen unterhalb von 110 nm finden.

Claims (8)

  1. Herstellungsverfahren für eine Transistor-Gatestruktur mit den Schritten: Bilden eines Gateelektroden-Schichtstapels (5, 6', 7', 8') durch sequenzielles Abscheiden i) einer Polysiliziumschicht (5) auf einer Gate-Dielektrikumsschicht (9); ii) einer Kontaktschicht (6') aus Ti auf der Polysiliziumschicht (5); iii) einer Barrierenschicht (7') aus WN auf der Kontaktschicht (6'); und iv) einer Gate-Metallschicht (8') aus W auf der Barrierenschicht (7'); wobei die Schritte iii) und iv) als PVD-Schritte unter Verwendung von Krypton und/oder Xenon als Sputtergas durchgeführt werden; und Annealen des Gateelektroden-Schichtstapels (5, 6', 7', 8') in einem Temperaturschritt im Temperaturbereich zwischen 600 und 950 °C.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Schritte iii) und iv) in situ durchgeführt werden und im Schritt iii) Stickstoff als Sputtergas zusätzlich zu Krypton und/oder Xenon verwendet wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Gateelektroden-Schichtstapel (5, 6', 7', 8') vor dem Annealen strukturiert wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass durch das Annealen eine Widerstandserniedrigung der Transistor-Gatestruktur zwischen 35 und 55% erzielt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Schritt ii) als PVD-Schritt unter Verwendung von Argon als Sputtergas durchgeführt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Isolationskappe (4) und isolierende Seitenwandschichten (3) vor dem Annealen gebildet werden.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass sich die Kontaktschicht (6') aus Ti beim Annealen in eine TiN-Schicht umwandelt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Annealgas ein Argon/Wasserstoff Gemisch und/oder Formiergas verwendet wird.
DE102006053930A 2006-11-15 2006-11-15 Herstellungsverfahren für eine Transistor-Gatestruktur Expired - Fee Related DE102006053930B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006053930A DE102006053930B4 (de) 2006-11-15 2006-11-15 Herstellungsverfahren für eine Transistor-Gatestruktur
US11/985,067 US20080124920A1 (en) 2006-11-15 2007-11-13 Fabrication method for an integrated circuit structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006053930A DE102006053930B4 (de) 2006-11-15 2006-11-15 Herstellungsverfahren für eine Transistor-Gatestruktur

Publications (2)

Publication Number Publication Date
DE102006053930A1 true DE102006053930A1 (de) 2008-05-21
DE102006053930B4 DE102006053930B4 (de) 2008-10-02

Family

ID=39311168

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006053930A Expired - Fee Related DE102006053930B4 (de) 2006-11-15 2006-11-15 Herstellungsverfahren für eine Transistor-Gatestruktur

Country Status (2)

Country Link
US (1) US20080124920A1 (de)
DE (1) DE102006053930B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748356B2 (en) 2012-09-25 2017-08-29 Stmicroelectronics, Inc. Threshold adjustment for quantum dot array devices with metal source and drain
US9601630B2 (en) 2012-09-25 2017-03-21 Stmicroelectronics, Inc. Transistors incorporating metal quantum dots into doped source and drain regions
US10002938B2 (en) 2013-08-20 2018-06-19 Stmicroelectronics, Inc. Atomic layer deposition of selected molecular clusters

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509254B1 (en) * 2000-01-20 2003-01-21 Matsushita Electric Industrial Co., Ltd. Method of forming electrode structure and method of fabricating semiconductor device
US6902993B2 (en) * 2003-03-28 2005-06-07 Cypress Semiconductor Corporation Gate electrode for MOS transistors
DE102004004864A1 (de) * 2004-01-30 2005-08-18 Infineon Technologies Ag Gate-Struktur für einen Transistor und Verfahren zur Herstellung der Gate-Struktur

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1949618A (en) * 1934-03-06 Method of making drain valves
US2795221A (en) * 1953-03-16 1957-06-11 Groov Pin Corp Self-tapping insert
BE562602A (de) * 1956-11-23
US3260150A (en) * 1964-01-07 1966-07-12 Groov Pin Corp Self-tapping insert with chip breaker
US3402613A (en) * 1966-08-01 1968-09-24 Trw Inc Differential screw with variable adjustments
US3430531A (en) * 1966-10-21 1969-03-04 Groov Pin Corp Self-tapping insert
US3405596A (en) * 1966-11-28 1968-10-15 Neuschotz Robert Self-tapping threaded part
FR1556730A (de) * 1967-06-05 1969-02-07
DE1925714B1 (de) * 1969-05-20 1970-11-12 Boellhoff & Co Gewindeeinsatz mit einem selbstschneidenden Aussengewinde
US3866509A (en) * 1973-08-22 1975-02-18 Mite Corp Self-tapping and self-retaining, screw thread insert
US4097061A (en) * 1976-04-19 1978-06-27 Dietlein Robert W Ski insert for anchoring a ski binding screw in a ski
US4601625A (en) * 1984-05-11 1986-07-22 Illinois Tool Works Inc. Self drilling threaded insert for drywall
US4730968A (en) * 1986-09-08 1988-03-15 David Diperstein Self-tapping, self-aligning thread repair insert
DE4000782A1 (de) * 1990-01-12 1991-08-08 Boellhoff & Co Gewindeeinsatz
US5211520A (en) * 1992-07-02 1993-05-18 Mckinney Blake Self-threading fastener
US5547323A (en) * 1994-05-31 1996-08-20 Fang; Steven Threaded bush
US5549431A (en) * 1995-01-03 1996-08-27 Royle; Ian A. Tube screw fastener
TW330341B (en) * 1996-01-19 1998-04-21 Murada Seisakusho Kk Metallic thin film and method of manufacturing the same and surface acoustic wave device using the metallic thin film and the same thereof
US5755542A (en) * 1996-08-06 1998-05-26 Elco Textron, Inc. Self-drilling/self-tapping fastener
US6261039B1 (en) * 1996-10-02 2001-07-17 Gary Jack Reed Thread repair insert
US6382893B1 (en) * 2000-06-12 2002-05-07 Gary J. Reed Thread replacement system and device
US6530731B2 (en) * 2001-02-01 2003-03-11 General Dynamics Land Systems, Inc. Self-tapping insert, insert assembly, and method for mounting the insert
US6676352B2 (en) * 2001-03-13 2004-01-13 Ju-Ching Chen-Chi Fasteners with improved retaining effect
JP2003222116A (ja) * 2002-01-31 2003-08-08 Honda Motor Co Ltd セルフタッピングボルト
US20040136807A1 (en) * 2003-01-09 2004-07-15 Gard Specialists Co., Inc. Thread repair insert
US20050276676A1 (en) * 2004-06-15 2005-12-15 Ofer Mardinger Orthodpedic or dental device
US7322978B2 (en) * 2004-06-22 2008-01-29 Hs West Investments, Llc Bone anchors for use in attaching soft tissue to a bone
US20060013671A1 (en) * 2004-07-14 2006-01-19 David Lauderbaugh Threaded insert with multi-lobe broach
DE102005000110A1 (de) * 2005-09-02 2007-03-08 Hilti Ag Befestigungselement für harte Untergründe
DE102005000108A1 (de) * 2005-09-02 2007-03-15 Hilti Ag Befestigungselement für harte Untergründe

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509254B1 (en) * 2000-01-20 2003-01-21 Matsushita Electric Industrial Co., Ltd. Method of forming electrode structure and method of fabricating semiconductor device
US6902993B2 (en) * 2003-03-28 2005-06-07 Cypress Semiconductor Corporation Gate electrode for MOS transistors
DE102004004864A1 (de) * 2004-01-30 2005-08-18 Infineon Technologies Ag Gate-Struktur für einen Transistor und Verfahren zur Herstellung der Gate-Struktur

Also Published As

Publication number Publication date
US20080124920A1 (en) 2008-05-29
DE102006053930B4 (de) 2008-10-02

Similar Documents

Publication Publication Date Title
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
DE3901114C2 (de) Verfahren zur Herstellung einer Gateelektrode
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3240866A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE112007000697T5 (de) Leistungshalbleitervorrichtung
DE102007054064A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE60126207T2 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE4232817A1 (de) Halbleiter-speicherzelle und verfahren zu deren herstellung
DE102006053930B4 (de) Herstellungsverfahren für eine Transistor-Gatestruktur
DE102007030321B4 (de) Halbleiterbauelement mit Gatestruktur und Herstellungsverfahren des Halbleiterbauelements
DE102012100006A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
EP0867926A1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
EP1383938B1 (de) Verfahren zum erzeugen einer metallischen oder metallhaltigen schicht
DE102004039663B3 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen
DE10164741A1 (de) Mehrfachabscheidung von Metallschichten zur Herstellung der oberen Kondensatorelektrode eines Grabenkondensators
WO2004102674A1 (de) Trench-speicherkondensator und verfahren zu dessen herstellung
DE19652070C2 (de) Gateelektrode und Verfahren zu deren Herstellung
DE102007029829A1 (de) Halbleiterbauelement mit einem ohmschen Kontakt
DE10324448B3 (de) Verfahren zur Herstellung einer Halbleiter-Gate-Struktur
DE102004012855B4 (de) Herstellungsverfahren für einen Grabenkondensator mit Isolationskragen
DE102004004864B4 (de) Verfahren zur Herstellung einer Gate-Struktur und Gate-Struktur für einen Transistor
EP2823507B1 (de) Verfahren zum bilden eines kontakts auf einem halbleitersubstrat und halbleitervorrichtung
DE10208714A1 (de) Kontakt für integrierte Schaltung und entsprechendes Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee