DE102004004864B4 - Verfahren zur Herstellung einer Gate-Struktur und Gate-Struktur für einen Transistor - Google Patents

Verfahren zur Herstellung einer Gate-Struktur und Gate-Struktur für einen Transistor Download PDF

Info

Publication number
DE102004004864B4
DE102004004864B4 DE102004004864A DE102004004864A DE102004004864B4 DE 102004004864 B4 DE102004004864 B4 DE 102004004864B4 DE 102004004864 A DE102004004864 A DE 102004004864A DE 102004004864 A DE102004004864 A DE 102004004864A DE 102004004864 B4 DE102004004864 B4 DE 102004004864B4
Authority
DE
Germany
Prior art keywords
layer
gate
polysilicon
contact
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004004864A
Other languages
English (en)
Other versions
DE102004004864A1 (de
Inventor
Jens Hahn
Sven Schmidbauer
Axel Buerke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102004004864A priority Critical patent/DE102004004864B4/de
Priority to US11/044,730 priority patent/US20050202617A1/en
Publication of DE102004004864A1 publication Critical patent/DE102004004864A1/de
Application granted granted Critical
Publication of DE102004004864B4 publication Critical patent/DE102004004864B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung einer Gate-Struktur (1) eines in einem Halbleitersubstrat (10) ausgebildeten Transistors, bei dem ein Gate-Elektrodenschichtstapel (2) strukturiert wird, indem zur Ausbildung des Gate-Elektrodenschichtstapels (2) auf einer auf dem Halbleitersubstrat (10) vorgesehenen Gate-Dielektrikumsschicht (9) eine Polysiliziumschicht (5), auf der Polysiliziumschicht (5) eine Kontaktschicht (6) aus einem Metall, auf der Kontaktschicht (6) eine Barrierenschicht (7) aus einem Metallnitrid und auf der Barrierenschicht (7) eine Gate-Metallschicht (8) aufgebracht werden, wobei durch die Barrierenschicht (7) eine einen Kontaktwiderstand zwischen der Polysiliziumschicht (5) und der Gate-Metallschicht (8) erhöhende Wechselwirkung zwischen dem Silizium in der Polysiliziumschicht (5) und dem Metall der Gate-Metallschicht (8) verhindert wird, dadurch gekennzeichnet, dass zur Vermeidung einer Wechselwirkung zwischen dem Stickstoff in der Barrierenschicht (7) und dem Silizium in der Polysiliziumschicht (5) als Material der Kontaktschicht (6) Titan vorgesehen und unter Ausschluß von Stickstoff mit einer Schichtdicke von 1 bis 5 Nanometern abgeschieden wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Gate-Struktur nach dem Oberbegriff des Patentanspruchs 1 und eine Gate-Struktur nach dem Oberbegriff des Patentanspruchs 9.
  • Transistoren bilden ein zentrales Bauelement integrierter Schaltungen und sind beispielsweise in Flash- oder in DRAM(Dynamic Random Access Memory)-Speicherbausteinen enthalten. DRAM-Speicherbausteine weisen in jeder Speicherzelle einen Transistor und mindestens einen Speicherkondensator auf. Gate-Elektroden der Transistoren von Speicherbausteinen sind üblicherweise integraler Bestandteil einer Wortleitung, die mehrere Transistoren miteinander verbindet. Eine die Gate-Elektrode ausbildende Gate-Struktur umfasst im Allgemeinen einen strukturierten Gate-Elektrodenschichtstapel, der eine dotierte Polysiliziumschicht, die auf einer Gate-Dielektrikumsschicht vorgesehen ist, und eine Gate-Metallschicht aufweist. Die Gate-Metallschicht ist Bestandteil der Wortleitung und besteht aus einem Metall oder aus Metallverbindungen.
  • Eine übliche Gate-Struktur setzt sich aus einer Polysiliziumschicht und einer aufliegenden Wolframsilizidschicht zusammen. Die Wolframsilizidschicht bildet die Gate-Metallschicht aus. Die Anforderungen an die Gate-Metallschicht sind ein geringer Bahnwiderstand in Längsrichtung und ein geringer Kontaktwiderstand zur darunter liegenden Polysiliziumschicht.
  • In der 1A ist eine herkömmliche Gate-Struktur 1 dargestellt. Die Gate-Struktur 1 weist einen Gate-Elektroden schichtstapel 2 auf, dessen Seitenwände mit einer isolierenden Schicht 3 umgeben sind. Der Gate-Elektrodenschichtstapel 2 liegt auf einer Gate-Dielektrikumsschicht 9 auf, die auf einem Halbleitersubstrat 10, in dem der Transistor ausgebildet wird, angeordnet ist. In diesem Beispiel besteht der Gate-Elektrodenschichtstapel 2 aus einer dotierten Polysiliziumschicht 5, auf der eine Wolframsilizidschicht 81 vorgesehen ist. Mit der Wolframsilizidschicht 81 wird die Gate-Metallschicht ausgebildet. Die Wolframsilizidschicht 81 ist mit einer isolierenden Kappe 4 abgedeckt. An den Seitenwänden der Polysiliziumschicht 5 befindet sich ein Seitenwandoxid 32, und auf dem Seitenwandoxid 32 ist eine isolierende Spacernitrid- oder Spaceroxidschicht 31 vorgesehen, die Seitenwände des Gate-Elektrodenschichtstapels 2 und der isolierenden Kappe 4 einhüllt.
  • Im Vergleich zu einer Metallschicht weist eine Metalisilizidschicht einen höheren spezifischen Widerstand auf. Da der Widerstand der Wortleitung möglichst gering sein sollte, um eine geringe RC-Verzögerung und dadurch einen schnellen Speicherzugriff auf die in den Speicherzellen enthaltene Information zu ermöglichen, darf die Querschnittsfläche der Metallsilizidschicht nicht beliebig klein werden. Aus diesem Grunde sind einer Reduktion des Elektrodenschichtstapels in seiner Höhe Grenzen gesetzt. Die Reduzierung der Höhe des Elektrodenschichtstapels ist aus prozesstechnischen Gründen jedoch wünschenswert, da so die Planarität der integrierten Schaltung verbessert werden kann, wodurch sich wiederum die Qualität der eingesetzten photolithographischen Prozesse verbessert. Ein hoher Elektrodenschichtstapel wirkt sich außerdem negativ für eine Schrägimplantation von Source/Drain-Gebieten des Transistors aus.
  • Da die Betriebsgeschwindigkeit einer Schaltung auch von der Leitfähigkeit der Wortleitungen und der die Wortleitungen teilweise ausbildenden Gate-Elektroden abhängt, ist es erstrebenswert, Materialien mit geringem spezifischen Widerstand zu verwenden. Der Bahnwiderstand wird reduziert, wenn die Metallsilizidschicht durch eine Metallschicht ersetzt wird.
  • Eine weitere herkömmliche Gate-Struktur 1 mit einer Gate-Metallschicht 8 aus einem Metall, in diesem Beispiel Wolfram, ist in der 1B dargestellt. Die Gate-Struktur 1 unterscheidet sich von der in der 1A dargestellten Gate-Struktur 1 durch geringere Schichtdicken der Polysiliziumschicht 5 und der Gate-Metallschicht 8. Ein weiterer Unterschied ist durch die auf der Polysiliziumschicht 5 vorgesehene Barrierenschicht 7, die aus einem Wolframnitrid besteht, gegeben. Wie aus der 1B ersichtlich ist, ist der Gate-Elektrodenschichtstapel 2 in seiner Höhe im Vergleich zu dem Gate-Elektrodenschichtstapel 2 der 1A, deutlich reduziert, da die Gate-Metallschicht 8 aus Wolfram bei gleichem Bahnwiderstand mit wesentlich geringerer Schichtdicke vorgegeben werden kann als das Metallsilizid.
  • Das Wolfram der Gate-Metallschicht 8 wird nicht direkt auf die Polysiliziumschicht 5 aufgebracht, da es sonst an einer Grenzfläche zwischen der Gate-Metallschicht 8 und der Polysiliziumschicht 5 zu einer Entstehung von Wolframsilizid bei nachfolgenden Hochtemperaturschritten kommen würde. Das Wolframsilizid an der Grenzfläche würde den Kontaktwiderstand zwischen der Gate-Metallschicht 8 und der Polysiliziumschicht 5 erhöhen und möglicherweise zur Ablösung des Gate-Elektrodenschichtstapels 2 führen. Je geringer jedoch der Kontaktwiderstand ist, desto kürzer sind auch die Schaltzeiten, die erreicht werden können. Es wird daher die Barrierenschicht 7 aus Wolframnitrid zwischen der Gate-Metallschicht 8 und der Polysiliziumschicht 5 vorgesehen. Das Wolframnitrid der Barrierenschicht 7 verhindert eine Wechselwirkung zwischen Wolfram und Silizium.
  • Ein wesentlicher Nachteil bei der herkömmlichen Barrierenschicht aus Wolframnitrid besteht darin, dass der Stickstoff im Wolframnitrid nicht fest genug gebunden ist, so dass der Stickstoff beispielsweise nach Temperaturschritten, die im weiteren Prozessverlauf erfolgen, mehrere Nanometer weit in das unterliegende Polysilizium hineindiffundiert. Dort kommt es zur nachteiligen Bildung von Siliziumnitrid, das den Kontaktwiderstand wiederum erhöht.
  • In den 2A und 2B sind zwei Messkurven dargestellt, die den beschriebenen Sachverhalt verdeutlichen. Die Messkurve a beschreibt das Vorkommen von Wolfram und die Messkurve der 2B das Vorkommen von Stickstoff in Abhängigkeit von der Position im Gate-Elektrodenschichtstapel. Es ist jeweils auf der Abszisse der Abstand von einer Oberkante des Gate-Elektrodenschichtstapels in Nanometern und auf der Ordinate die Anzahl der Zählereignisse für Wolfram bzw. Stickstoff aufgetragen. In einem Abschnitt 8 auf der Abszisse befindet sich die Wolframschicht, in einem Abschnitt 7 die Barrierenschicht aus Wolframnitrid und in einem Abschnitt 5 die Polysiliziumschicht. Die beiden Messkurven wurden nach einem Temperaturschritt von ungefähr 800°C aufgenommen. Wie man der Kurve der 2A entnehmen kann, ist Wolfram nur in geringem Maße in das Polysilizium hineindiffundiert. Die Kurve der 2B zeigt hingegen einen deutlichen Stickstoffanteil im Polysilizium.
  • Die Elektronenmikroskopaufnahme in der 3 zeigt einen Längsschnitt durch den Gate-Elektrodenschichtstapel, der auch den Messkurven in den 2A und 2B zugrunde liegt. Auf der Polysiliziumschicht 5 liegt die dünne Barrierenschicht 7 aus Wolframnitrid und auf der dünnen Barrierenschicht 7 die Gate-Metallschicht 8 aus Wolfram auf.
  • Stickstoff diffundiert mehrere Nanometer tief in die Polysiliziumschicht 5 hinein und bildet dort isolierendes Siliziumnitrid.
  • Im Einzelnen ist in der US 2002/0094652 A1 eine Gate-Struktur mit einem Gate-Elektrodenschichtstapel beschrieben, bei dem eine Polysiliziumschicht, eine "abgestufte" Schicht und eine Zwischenverbindungsschicht vorgesehen sind. Auf der Zwischenverbindungsschicht ist noch eine Isolierschicht angebracht. Für die "abgestufte" Schicht werden verschiedene Materialien, wie Titan, Wolfram, Stickstoff, Titan-Wolfram, Wolframnitrid, Titannitrid, Titan-Wolfram-Nitrid, Titan-Aluminium-Nitrid, Titansilizid und Titan-Siliziumnitrid genannt. Dabei können beispielsweise der Titangehalt und der Wolframgehalt veränderlich sein. Als bevorzugtes Beispiel wird erläutert, dass in einem Schichtstapel der Titangehalt von unten nach oben abnehmen kann, so dass beispielsweise eine hauptsächlich aus Nitrid bestehende Schicht auf einer Titannitridschicht gelegen ist. Für die Schichtdicke der "abgestuften" Schicht 50 werden Werte von 5 nm bis 2000 nm angegeben.
  • Weiterhin beschreibt die US 2002/0090757 A1 eine Halbleitervorrichtung mit einer Schichtenfolge Halbleiter-Wannenschicht-Isolierfilm-Polysiliziumschicht-Metallsilizidschicht-Metallnitridschicht-Metallfilm und der DE 101 35 557 A1 ist eine Halbleitervorrichtung mit einer Schichtenfolge Halbleiter-Substrat-Isolierschicht-Polysiliziumschicht-Wolframsilizidschicht-WSiN-Schicht-Metallfilm entnehmbar.
  • Der Erfindung liegt die Aufgabe zugrunde, ein einfaches Verfahren zur Herstellung einer Gate-Struktur mit einem im Ver gleich zu herkömmlichen Gate-Strukturen niedrigen Kontaktwiderstand zur Verfügung zu stellen; ferner soll eine derartige Gate-Struktur geschaffen werden.
  • Diese Aufgabe wird bei einem Verfahren bzw. einer Gate-Struktur der eingangs genannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 bzw. des Patentanspruchs 9 genannten Merkmale gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den jeweiligen Unteransprüchen.
  • Es wird also ein Verfahren zur Herstellung einer Gate-Struktur eines in einem Halbleitersubstrat ausgebildeten Transistors, bei dem ein Gate-Elektrodenschichtstapel strukturiert wird, zur Verfügung gestellt. Dabei wird zur Ausbildung des Gate-Elektrodenschichtstapels auf einer auf dem Halbleitersubstrat vorgesehenen Gate-Dielektrikumsschicht eine Polysiliziumschicht aufgebracht. Es werden eine Barrierenschicht aus einem Metallnitrid und eine Gate-Metallschicht vorgesehen, wobei durch die Barrierenschicht eine einen Kontaktwiderstand zwischen der Polysiliziumschicht und der Gate-Metallschicht erhöhende Wechselwirkung zwischen dem Silizium in der Polysiliziumschicht und dem Metall der Gate-Metallschicht verhindert wird. Zwischen der Polysiliziumschicht und der Barrierenschicht wird eine Kontaktschicht aus Titan zur Vermeidung einer Wechselwirkung zwischen dem Stickstoff in der Barrierenschicht und dem Silizium in der Polysiliziumschicht vorgesehen.
  • Eine Nitridierung der Polysiliziumschicht kann nicht nur durch eine Diffusion von Stickstoff aus der Barrierenschicht verursacht werden. Wird die aus einem Metallnitrid bestehende Barrierenschicht etwa im Zuge eines PVD(Physical Vapor Deposition)-Verfahrens direkt auf das Polysilizium abgeschieden, so kommt es in der stickstoffhaltigen Prozessatmosphäre während der PVD-Abscheidung ebenfalls zur Nitridierung der Oberfläche der Polysiliziumschicht.
  • Die Ausbildung einer Siliziumnitridschicht, die den Kontaktwiderstand von der Gate-Metallschicht zur Polysiliziumschicht in nachteiliger Weise erhöht, erfolgt demnach sowohl durch das Abscheiden der stickstoffhaltigen Barrierenschicht, als auch durch einen Temperaturschritt in der nachfolgenden Prozessierung.
  • Auf die Polysiliziumschicht werden daher nacheinander die Kontaktschicht aus Titan unter Ausschluss von Stickstoff und auf die Kontaktschicht die Barrierenschicht aufgebracht. Dadurch, dass die Polysiliziumschicht in einem ersten Schritt vollständig mit einem Metall abgedeckt wird, wird eine Wechselwirkung zwischen dem Stickstoff in der Prozessatmosphäre beim Aufbringen der Barrierenschicht, zum Beispiel mit einem PVD-Verfahren, und dem Silizium in der Polysiliziumschicht vermieden. Die Kontaktschicht wirkt außerdem als eine Diffusionsbarriere, die ein Hineindiffundieren von Stickstoff, beispielsweise nach einem Temperaturschritt, in die Polysiliziumschicht unterbindet. Durch das Aufbringen der Kontaktschicht wird eine Entstehung von Siliziumnitrid an einer Grenzfläche zwischen der Polysiliziumschicht und der Barrierenschicht verhindert. Die Vermeidung von Siliziumnitrid an der Grenzfläche führt zu einer deutlichen Verringerung des Kontaktwiderstandes zwischen der Polysiliziumschicht und der Gate-Metallschicht gegenüber herkömmlich prozessierten Gate-Strukturen. Durch eine Verringerung des Kontaktwiderstandes werden Schaltzeiten verkürzt und dadurch beispielsweise in einer Speicherzelle schnellere Zugriffszeiten auf Dateninhalte ermöglicht.
  • Vorzugsweise wird die Barrierenschicht auf der Kontaktschicht als chemisch, thermisch und mechanisch stabile Schicht vorge sehen. Der Stickstoff in der Barrierenschicht sollte zum Beispiel auch bei hohen Temperaturen, die im weiteren Prozessverlauf angewendet werden, noch fest gebunden bleiben, um eine Diffusion von Stickstoff zu verhindern und um Wechselwirkungen, die den Kontaktwiderstand negativ beeinflussen, zu vermeiden.
  • Als Material für die Kontaktschicht wird das Refraktärmetall Titan verwendet, und für die Barrierenschicht wird beispielsweise Titannitrid vorgesehen. Durch die Verwendung von Titannitrid als Material für die Barrierenschicht wird sichergestellt, dass kein Stickstoff in das Polysilizium eintreten kann. Denn der Stickstoff im Titannitrid befindet sich auch bei Temperaturen von über 1000°C noch im gebundenen Zustand. Es konnte nachgewiesen werden, dass mit der Schichtenfolge Titan/Titannitrid ein Kontaktwiderstand zwischen der Gate-Metallschicht und der Polysiliziumschicht von kleiner als 10 Ohm Quadratmikrometer ausgebildet werden kann. Gegenüber einer herkömmlichen mit Wolframnitrid als Barrierenschicht vorgesehenen Gate-Struktur, die einen Kontaktwiderstand von größer als 10.000 Ohm Quadratmikrometer aufweist, wird mit der Schichtenfolge Titan/Titannitrid eine deutliche Verringerung des Kontaktwiderstandes erzielt.
  • Die Kontaktschicht wird mit einer Dicke von 1 bis 5 nm vorgesehen.
  • In vorteilhafter Weise wird als Material für die Gate-Metallschicht Wolfram vorgesehen.
  • Die Gate-Metallschicht kann vorzugsweise auch als eine Schichtenfolge, bestehend aus Wolframnitrid und Wolfram, vorgesehen werden.
  • In vorteilhafter Weise wird die Kontaktschicht auf die Polysiliziumschicht mit einem PVD(Physical Vapor Deposition)- oder einem CVD(Chemical Vapor Deposition)- oder einem ALD(Atomic Layer Deposition)-Verfahren aufgebracht. Bei dem PVD-Verfahren wird in einem Plasma das aufzubringende Material zerstäubt. Das zerstäubte Material lagert sich dann auf einem Substrat, auf dem die Schicht aufgebracht werden soll, ab. Das CVD-Verfahren ist ein Abscheideverfahren aus der Gasphase heraus. Mit dem ALD-Verfahren lassen sich Schichten atomlagenweise aufwachsen.
  • Vorzugsweise wird die Barrierenschicht mit einem CVD- oder einem PVD-Verfahren abgeschieden. Das Abscheiden der Barrierenschicht kann vorzugsweise in derselben Anlage erfolgen, wie das Abscheiden der Kontaktschicht. Handelt es sich bei dem Abscheideverfahren zum Beispiel um ein CVD-Verfahren, so wird, um die Kontaktschicht aufzubringen, zunächst nur eine Gaskomposition zur Abscheidung der Kontaktschicht in die Prozesskammer eingelassen. Wichtig ist dabei, dass die Abscheidung der Kontaktschicht unter Ausschluss von Stickstoff erfolgt, denn das Polysilizium soll mit dem Metall der Kontaktschicht abgedeckt werden, um eine Wechselwirkung zwischen Stickstoff und Silizium zu vermeiden. Nachdem die Kontaktschicht aufgebracht wurde, wird in die Prozesskammer das stickstoffhaltige Gas für die Abscheidung der Barrierenschicht eingelassen. Es lassen sich also in vorteilhafter Weise sowohl Kontaktschicht als auch Barrierenschicht ohne Vakuumunterbrechung in ein und derselben Anlage aufbringen.
  • Auf die Barrierenschicht wird die Gate-Metallschicht vorzugsweise mit einem PVD- oder einem CVD-Verfahren abgeschieden.
  • Es wird eine Gate-Struktur eines Transistors zur Verfügung gestellt. Die Gate-Struktur umfasst einen Gate-Elektrodenschichtstapel mit einer dotierten Polysiliziumschicht, die auf einer Gate-Dielektrikumsschicht angeordnet ist, einer oberhalb der Polysiliziumschicht angeordneten Gate-Metallschicht und einer zwischen der Polysiliziumschicht und der Gate-Metallschicht angeordneten Barrierenschicht aus einem Metallnitrid. Die Barrierenschicht hat den Zweck eine einen Kontaktwiderstand zwischen der Polysiliziumschicht und der Gate-Metallschicht negativ beeinflussende Wechselwirkung zwischen dem Silizium der Polysiliziumschicht und dem Metall der Gate-Metallschicht zu verhindern. Erfindungsgemäß ist zwischen der Polysiliziumschicht und der Barrierenschicht eine Kontaktschicht aus Titan zur Vermeidung einer Wechselwirkung zwischen dem Stickstoff in der Barrierenschicht und dem Silizium in der Polysiliziumschicht aufgebracht.
  • Durch das vollständige Abdecken der Polysiliziumschicht mit der Kontaktschicht wird eine Entstehung während des Prozessierens von den Kontaktwiderstand erhöhendem Siliziumnitrid wirkungsvoll verhindert. Durch diese Kontaktschicht wird ein im Vergleich zu herkömmlichen Gate-Strukturen niederohmiger Kontaktwiderstand zwischen der Gate-Metallschicht und der Polysiliziumschicht hergestellt. Durch einen geringen Kontaktwiderstand können Schaltzeiten verkürzt werden. Bei Transistoren in Speicherzellen hat dies den Vorteil, dass ein schnellerer Zugriff auf Speicherzelleninhalte möglich ist.
  • Vorzugsweise ist die Barrierenschicht auf der Kontaktschicht als chemisch, thermisch und mechanisch stabile Schicht vorgesehen. Eine Nitridierung der Polysiliziumschicht wird noch wirkungsvoller verhindert, wenn die Barrierenschicht, die aus einem Metallnitrid besteht, den Stickstoff fest gebunden hat. Auch bei hohen Temperaturen über 800°C sollte der Stickstoff an das Metall in der Barrierenschicht gebunden bleiben. Auf diese Weise wird ein Diffundieren von Stickstoff in die Polysiliziumschicht verhindert.
  • In vorteilhafter Weise ist die Barrierenschicht aus Titannitrid vorgesehen. Das Titannitrid bildet eine chemisch, thermisch und mechanisch stabile Barrierenschicht aus.
  • Die Kontaktschicht mit einer Dicke von 1 bis 5 nm vorgesehen.
  • In vorteilhafter Weise ist als Material für die Gate-Metallschicht Wolfram vorgesehen.
  • Die Gate-Metallschicht kann auch als eine Schichtenfolge bestehend aus Wolframnitrid und Wolfram vorgesehen sein.
  • Nachfolgend wird die Erfindung anhand der Figuren näher erläutert. Es zeigen:
  • 1A und 1B Längsschnitte durch gemäß dem Stand der Technik ausgeführte Gate-Strukturen,
  • 2A und 2B Messkurven zur Beschreibung des Vorkommens von Wolfram und Stickstoff im herkömmlichen Gate-Elektrodenschichtstapel,
  • 3 eine Elektronenmikroskopaufnahme eines herkömmlichen Gate-Elektrodenschichtstapels,
  • 4 Längsschnitt durch eine Gate-Struktur gemäß einem Ausführungsbeispiel der Erfindung.
  • Die 1A, 1B, 2A, 2B und 3 sind bereits in der Beschreibungseinleitung näher erläutert worden.
  • Zur Herstellung einer erfindungsgemäßen Gate-Struktur 1 wird auf einer Dielektrikumsschicht 9, die auf einem Halbleitersubstrat 10 vorgesehen ist, ein Gate-Elektrodenschichtstapel 2 strukturiert. Der Gate-Elektrodenschichtstapel 2 enthält eine dotierte Polysiliziumschicht 5, die auf der Gate-Dielektrikumsschicht 9 angeordnet wird. Auf der Polysiliziumschicht 5 wird eine Kontaktschicht 6 und auf der Kontaktschicht 6 eine Barrierenschicht 7 vorgesehen. Die Kontaktschicht 6 besteht aus Titan und die Barrierenschicht 7 aus Titannitrid. Auf die Barrierenschicht 7 wird die Gate-Metallschicht 8 aufgebracht. Die Gate-Metallschicht 8 besteht in diesem Beispiel aus Wolfram. Auf der Gate-Metallschicht 8 wird eine isolierende Kappe 4 vorgesehen. An Seitenwänden des Gate-Elektrodenschichtstapels 2 und der isolierenden Kappe 4 befinden sich isolierende Schichten 3, die aus einem Spacernitrid 31 und einem Seitenwandoxid 32 bestehen können.
  • Die Kontaktschicht 6 deckt die Polysiliziumschicht 5 vollständig ab und verhindert so eine Wechselwirkung von Stickstoff, das in der Barrierenschicht 7 enthalten ist, mit dem Silizium der Polysiliziumschicht 5. Dadurch wird ein Ausbilden von einen Kontaktwiderstand zwischen der Gate-Metallschicht 8 und der Polysiliziumschicht 5 erhöhendem Siliziumnitrid verhindert. Die Kontaktschicht 6 kann mit einem PVD-, einem CVD- oder einem ALD-Verfahren aufgebracht werden. Bei der Aufbringung der Kontaktschicht 6 ist es wichtig, dass beispielsweise bei einer CVD- oder PVD-Abscheidung die Kontaktschicht 6 unter Ausschluss von Stickstoff aufgebracht wird. Dann lässt sich nach der Aufbringung der Kontaktschicht 6 insitu, also in derselben Anlage, in der auch die Kontaktschicht 6 abgeschieden wurde, die Barrierenschicht 7 abscheiden.
  • Die Barrierenschicht 7, die aus Titannitrid anstelle von Wolframnitrid besteht, hat den Vorteil, dass der Stickstoff im Titannitrid fester gebunden ist als im Wolframnitrid. Auch bei Temperaturschritten mit hohen Temperaturen, die während der Prozessierung des Transistors angewendet werden, findet keine Zerlegung des Titannitrids statt. Sowohl die Kontakt schicht 6 aus Titan als auch die Barrierenschicht 7 aus Titannitrid, in der der Stickstoff fest gebunden ist, verhindern eine Wechselwirkung von Stickstoff mit dem Silizium in der Polysiliziumschicht 5. Ein Eindringen von Metall aus der Gate-Metallschicht 8 in das Polysilizium 5 wird durch die Barrierenschicht 7 unterbunden. Mit dem erfindungsgemäßen Aufbau der Gate-Struktur 1 wird die Entstehung von Siliziumnitrid und Metallsilizid, die beide den Kontaktwiderstand verschlechtern, wirkungsvoll unterbunden. Mit der Kontaktschicht 6 und der Barrierenschicht 7 lässt sich ein niederohmiger Kontakt zwischen der Gate-Metallschicht 8 und der Polysiliziumschicht 5 realisieren.
  • In der 4 ist also die Gate-Struktur 1 mit dem Gate-Elektrodenschichtstapel 2, der sich auf der Gate-Dielektrikumsschicht 9 befindet, die auf dem Halbleitersubstrat 10 angeordnet ist, dargestellt. Der Gate-Elektrodenschichtstapel 2 enthält die Polysiliziumschicht 5, die Kontaktschicht 6, die Barrierenschicht 7 und die Gate-Metallschicht 8. Auf der Gate-Metallschicht ist die isolierende Kappe 4 vorgesehen. Dargestellt sind auch isolierende Schichten 3, die die Seitenwände umgeben. Die isolierenden Schichten 3 bestehen aus einer Spacernitridschicht 31 und einer Seitenwandoxidschicht 32.

Claims (13)

  1. Verfahren zur Herstellung einer Gate-Struktur (1) eines in einem Halbleitersubstrat (10) ausgebildeten Transistors, bei dem ein Gate-Elektrodenschichtstapel (2) strukturiert wird, indem zur Ausbildung des Gate-Elektrodenschichtstapels (2) auf einer auf dem Halbleitersubstrat (10) vorgesehenen Gate-Dielektrikumsschicht (9) eine Polysiliziumschicht (5), auf der Polysiliziumschicht (5) eine Kontaktschicht (6) aus einem Metall, auf der Kontaktschicht (6) eine Barrierenschicht (7) aus einem Metallnitrid und auf der Barrierenschicht (7) eine Gate-Metallschicht (8) aufgebracht werden, wobei durch die Barrierenschicht (7) eine einen Kontaktwiderstand zwischen der Polysiliziumschicht (5) und der Gate-Metallschicht (8) erhöhende Wechselwirkung zwischen dem Silizium in der Polysiliziumschicht (5) und dem Metall der Gate-Metallschicht (8) verhindert wird, dadurch gekennzeichnet, dass zur Vermeidung einer Wechselwirkung zwischen dem Stickstoff in der Barrierenschicht (7) und dem Silizium in der Polysiliziumschicht (5) als Material der Kontaktschicht (6) Titan vorgesehen und unter Ausschluß von Stickstoff mit einer Schichtdicke von 1 bis 5 Nanometern abgeschieden wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Barrierenschicht (7) als chemisch, thermisch und mechanisch stabile Schicht auf der Kontaktschicht (6) vorgesehen wird.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass als Material der Barrierenschicht (7) Titannitrid vorgesehen wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass als Material für die Gate-Metallschicht (8) Wolfram vorgesehen wird.
  5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Gate-Metallschicht (8) als eine Schichtenfolge bestehend aus Wolframnitrid und Wolfram vorgesehen wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Kontaktschicht (6) auf die Polysiliziumschicht (5) mittels eines PVD-, eines CVD-, oder eines ALD-Verfahrens aufgebracht wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Barrierenschicht (7) mittels eines CVD-, oder eines PVD-Verfahrens abgeschieden wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Gate-Metallschicht (8) mittels eines PVD- oder eines CVD-Verfahrens auf die Barrierenschicht (7) abgeschieden wird.
  9. Gate-Struktur (1) eines Transistors umfassend einen Gate-Elektrodenschichtstapel (2) mit einer dotierten Polysiliziumschicht (5), einer auf der Polysiliziumschicht (5) vorgesehenen Kontaktschicht (6), einer oberhalb der Polysiliziumschicht (5) angeordneten Gate-Metallschicht (8) und einer zwischen der Kontaktschicht (6) und der Gate-Metallschicht (8) angeordneten Barrierenschicht (7) aus einem Metallnitrid zur Verhinderung einer einen Kontaktwiderstand zwischen der Polysiliziumschicht (5) und der Gate- Metallschicht (8) erhöhenden Wechselwirkung zwischen dem Silizium in der Polysiliziumschicht (5) und dem Metall der Gate-Metallschicht (8), dadurch gekennzeichnet, dass zur Unterdrückung einer Wechselwirkung zwischen dem Stickstoff in der Barrierenschicht (7) und dem Silizium in der Polysiliziumschicht (5) die Kontaktschicht (6) aus Titan mit einer Schichtdicke von 1 bis 5 Nanometern abgeschieden ist.
  10. Gate-Struktur nach Anspruch 9, dadurch gekennzeichnet, dass die Barrierenschicht (7) als chemisch, thermisch und mechanisch stabile Schicht auf der Kontaktschicht (6) vorgesehen ist.
  11. Gate-Struktur nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, dass die Barrierenschicht (7) aus Titanitrid vorgesehen ist.
  12. Gate-Struktur nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass als Material für die Gate-Metallschicht (8) Wolfram vorgesehen ist.
  13. Gate-Struktur nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die Gate-Metallschicht (8) als eine Schichtenfolge bestehend aus Wolframnitrid und Wolfram vorgesehen ist.
DE102004004864A 2004-01-30 2004-01-30 Verfahren zur Herstellung einer Gate-Struktur und Gate-Struktur für einen Transistor Expired - Fee Related DE102004004864B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004004864A DE102004004864B4 (de) 2004-01-30 2004-01-30 Verfahren zur Herstellung einer Gate-Struktur und Gate-Struktur für einen Transistor
US11/044,730 US20050202617A1 (en) 2004-01-30 2005-01-28 Gate structure for a transistor and method for fabricating the gate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004004864A DE102004004864B4 (de) 2004-01-30 2004-01-30 Verfahren zur Herstellung einer Gate-Struktur und Gate-Struktur für einen Transistor

Publications (2)

Publication Number Publication Date
DE102004004864A1 DE102004004864A1 (de) 2005-08-18
DE102004004864B4 true DE102004004864B4 (de) 2008-09-11

Family

ID=34801353

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004004864A Expired - Fee Related DE102004004864B4 (de) 2004-01-30 2004-01-30 Verfahren zur Herstellung einer Gate-Struktur und Gate-Struktur für einen Transistor

Country Status (2)

Country Link
US (1) US20050202617A1 (de)
DE (1) DE102004004864B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078748B2 (en) * 2004-06-14 2006-07-18 Infineon Technologies Ag Multi-layer gate stack structure comprising a metal layer for a FET device, and method for fabricating the same
DE102006053930B4 (de) * 2006-11-15 2008-10-02 Qimonda Ag Herstellungsverfahren für eine Transistor-Gatestruktur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10135557A1 (de) * 2000-07-21 2002-02-07 Mitsubishi Electric Corp Halbleiter-Vorrichtung, Verfahren zur Herstellung derselben und CMOS-Transistor
US20020090757A1 (en) * 2001-01-11 2002-07-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US20020094652A1 (en) * 1998-08-21 2002-07-18 Salman Akram Graded layer for use in semiconductor circuits and method for making same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604140A (en) * 1995-05-22 1997-02-18 Lg Semicon, Co. Ltd. Method for forming fine titanium nitride film and method for fabricating semiconductor element using the same
JP2001298186A (ja) * 2000-04-14 2001-10-26 Hitachi Ltd 半導体装置およびその製造方法
US6583460B1 (en) * 2000-08-29 2003-06-24 Micron Technology, Inc. Method of forming a metal to polysilicon contact in oxygen environment
US6682997B1 (en) * 2002-08-28 2004-01-27 Micron Technology, Inc. Angled implant in a fabrication technique to improve conductivity of a base material
US6902993B2 (en) * 2003-03-28 2005-06-07 Cypress Semiconductor Corporation Gate electrode for MOS transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020094652A1 (en) * 1998-08-21 2002-07-18 Salman Akram Graded layer for use in semiconductor circuits and method for making same
DE10135557A1 (de) * 2000-07-21 2002-02-07 Mitsubishi Electric Corp Halbleiter-Vorrichtung, Verfahren zur Herstellung derselben und CMOS-Transistor
US20020090757A1 (en) * 2001-01-11 2002-07-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
DE102004004864A1 (de) 2005-08-18
US20050202617A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
DE3901114C2 (de) Verfahren zur Herstellung einer Gateelektrode
DE19950708C2 (de) Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit lokal unterschiedlicher Schichtdicke
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
DE10142580B4 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE3141195C2 (de)
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE19823464A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102007045074B4 (de) Halbleiterbauelement mit Gatestapelstruktur
DE69836607T2 (de) Verfahren zum Minimieren von vertikaler und lateraler Dotierstoffdiffusion in Gatterstrukturen
DE102006029229A1 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende integrierte Halbleiterstruktur
DE10136400A1 (de) Grabenkondensator einer Halbleiter-Speicherzelle mit einer ein Metallkarbid enthaltenden oberen Kondensatorelektrode
DE10135557A1 (de) Halbleiter-Vorrichtung, Verfahren zur Herstellung derselben und CMOS-Transistor
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE10341062A1 (de) Gate-Strukturen bei nicht-flüchtigen Speichervorrichtungen mit gekrümmten Seitenwänden, die unter Verwendung von Sauerstoffkanälen ausgebildet sind, und Verfahren zum Ausbilden derselben
DE69836117T2 (de) Stabilisierung von Titanpolyzid mittels einer porösen Sperrschicht
DE10320029A1 (de) Grabenfüllung mit niedrigem spezifischem Widerstand zur Verwendung in DRAM- und eDRAM-Speichern
DE102007030321B4 (de) Halbleiterbauelement mit Gatestruktur und Herstellungsverfahren des Halbleiterbauelements
DE10314595B4 (de) Verfahren zur Herstellung von Transistoren unterschiedlichen Leitungstyps und unterschiedlicher Packungsdichte in einem Halbleitersubstrat
DE10153619A1 (de) Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung
DE102004027065B4 (de) Verfahren zur Herstellung einer übereinander geschichteten Gate-Struktur sowie eines damit ausgestatteten Feldeffekttransistors
DE19838106B4 (de) Verfahren zur Verbesserung der Wärmebeständigkeit von Wolframsilicid
DE102004004864B4 (de) Verfahren zur Herstellung einer Gate-Struktur und Gate-Struktur für einen Transistor
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102006053930B4 (de) Herstellungsverfahren für eine Transistor-Gatestruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee