DE3141195C2 - - Google Patents

Description

Die Erfindung betrifft eine Halbleiter- Schaltung, wie sie im Oberbegriff des Patentan­ spruchs 1 näher angegeben ist, sowie ein Verfahren zu ihrer Herstellung.

Bei Halbleiter-Schaltungen, ins­ besondere bei integrierten Halbleiter-Schaltkreisen, die eine Vielzahl von Feldeffekttransistoren mit isoliertem Gate (MISFET) aufweisen, wird für die Anschluß-Leiterbahnen oftmals anstelle von Aluminium polykristallines Silizium ge­ wählt, daß gegen Hitze widerstandsfähiger ist und selbst­ ausrichtende Eigenschaften besitzt. Das polykristalline Silizium wird mit Störstellen dotiert um seinen großen Widerstand herab­ zusetzen. Selbst nach einer solchen Dotierung mit Störstellen weist jedoch polykristallines Silizium einen großen Wider­ stand im Vergleich zu Aluminium auf. Integrierte Halbleiter­ schaltungen, bei denen polykristallines Silizium für die An­ schlußleiterbahnen eingesetzt wird, haben daher den Nachteil, daß die Signale mit kleinen Geschwindigkeiten übertragen wer­ den.

Es ist bekannt, daß zur Vermeidung des genannten Nachteils hochschmelzende Metalle wie z. B. Molybdän, Wolfram, Platin oder Tantal zur Bildung von Anschlußleiterbahnen verwendet worden sind (JP-OS 53 80 986). Wird ein hochschmelzendes Metall in reiner Form als Material zur Bildung der Anschlußleiterbahnen bei integrierten Halb­ leiterschaltungen verwendet, so hat die Schaltung einen kleinen Widerstand und eine hohe Widerstandsfähigkeit gegen eine Wärme­ behandlung, sie haben aber den Nachteil, daß die Anschluß­ leiterbahnen schlecht an einem SiO₂-Film oder einen Si₃N₄- Film haften.

Aus diesem Grunde ist versucht worden, eine Silizid­ schicht, die aus Silizium und einem hochschmelzenden Metall besteht, als Anschlußleiterbahn für integrierte Halbleiter­ schaltungen zu verwenden (JP-OS 53 80 986). Eine solche Leiterbahn- bzw. Ver­ drahtungsschicht haftet jedoch schlecht auf einem SiO₂-Film und liefert keine guten Kontakteigenschaften zu einem Silizium­ substrat.

Zur Vermeidung dieser Nachteile ist ferner versucht worden, für eine Anschlußleiterbahn eine doppelschichtige Struktur zu verwenden, die aus einer polykristallinen Silizium­ schicht und einer auf ihr ausgebildeten Silizidschicht aus Silizium und einem hochschmelzenden Metall besteht (JP-OS 54 88 783). Bei einer solchen Doppelschichtstruktur hat jedoch die Anschlußleiter­ bahn einen Widerstand, der beträchtlich größer ist als der des reinen hochschmelzenden Metalls, wenn auch dieser Wider­ stand von dem Siliziumgehalt in der Silizidschicht abhängt. Wird beispielsweise für das hochschmelzende Metall Molybdän gewählt, so zeigt eine Anschlußleiterbahn in Doppelschicht­ struktur, die aus einer polykristallinen Siliziumschicht und einer auf ihr befindlichen Silizidschicht aus Silizium und Molybdän besteht, einen Widerstand von 100 bis 150 x 10^-6 Ohm.cm im Gegensatz zu einem Widerstand des reinen Molybdäns von etwa 15x10^-6 Ohm·cm.

In US 41 28 670, von der der Oberbegriff des Patentanspruchs 1 ausgeht, ist eine dreilagige leitfähige Schicht zur Verwen­ dung als Leiterbahn und Gate-Elektrode mit der Schichtenfolge polykristallines Silizium - Metallsilizid - polykristallines Silizium beschrieben. Diese Anordnung verbessert gegenüber der zuvor genannten Struktur die Haftung der Leiterbahn mit einer darüberliegenden Oxidschicht, ist ansonsten aber mit den gleichen Nachteilen behaftet. Dazu gehört vor allem ein gegenüber einer reinen Metalleiterbahn um etwa den Faktor 10 höherer elektrischer Widerstand.

Ferner ist noch in US 41 28 670 eine Gate-Elektrode mit zwei Schichten aus TaSi₂ und polykristallinem Silizium beschrieben.

Auch die US 41 41 022 betrifft eine mehrschichtige Gate-Elek­ trode mit einer polykristallinen Siliziumschicht und einer darüberliegenden Silizidschicht. An die Gate-Elektrode ist eine Aluminium-Leiterbahn ankontaktiert. Als Diffusionssperre ist im Kontaktbereich zwischen der Aluminium-Leiterbahn und der Silizidschicht eine Diffusionsbarriere aus einer Edel­ metallschicht eingefügt. Sie soll die Diffusion von Aluminium- Ionen in die Silizidschicht verhindern. So ergibt sich im Bereich der Kontaktierung der Gate-Elektrode ein vier­ schichtiger Aufbau aus polykristallinem Silizium, Silizid, Edelmetall und Aluminium. Demgegenüber bestehen die Leiter­ bahnen in ihrer ganzen Länge in konventioneller Weise aus Aluminium.

Aufgabe der Erfindung ist dementsprechend integrierte Halbleiterschaltungen mit einer neuartigen Leiterbahn­ schicht anzugeben, die eine erhöhte Widerstandsfähigkeit gegen Wärme aufweist, ferner Selbstabgleichungseigenschaften, kleinen elektrischen Widerstand und eine erhöhte Signalübertragungs­ geschwindigkeit besitzen.

Weiter soll ein Verfahren zur Herstellung von Halbleiter­ schaltungen mit solchen Leiterbahnschichten angegeben werden.

Diese Aufgabe wird mit einer Halbleiterschaltung nach dem Oberbegriff des Patentanspruches 1 gelöst, die gemäß der Erfindung nach der im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Weise ausgestaltet ist. Die verfahrenseitige Lösung der Aufgabe ist im Anspruch 13 angegeben.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Im folgenden wird nun die Erfindung anhand der in den Figuren dargestellten Ausführungsbeispiele beschrieben und näher erläutert.

Es zeigt

Fig. 1 einen Querschnitt des einen integrierten Halbleiter­ schaltkreises gemäß einer Ausführungsform der vorlie­ genden Erfindung;

Fig. 2 ein Schaltbild eines D-RAM gemäß dieser Erfindung;

Fig. 3 ein Diagramm gemäß der vorliegenden Erfindung für das Lay-Out-Muster eines D-RAMIC des sog. Two-Mat- System;

Fig. 4 eine perspektivische Schnittansicht, die den Aufbau von Speicherzellenelementen gemäß der vorliegenden Erfindung darstellt;

Fig. 5 eine perspektivische Schnittansicht, die den Aufbau von Blind-(Leer-)Zellenelementen gemäß der vorlie­ genden Erfindung darstellt;

Fig. 6 eine perspektivische Schnittansicht, die einen Teil der Elemente in einer aktiven Rückstellschaltung ge­ mäß der vorliegenden Erfindung darstellt;

Fig. 7 ein Diagramm für das Lay-Out-Muster eines Speicher­ feldes und eines Blind-(Leer-)Feldes gemäß der vor­ liegenden Erfindung;

Fig. 8 eine Draufsicht auf einen Teil eines Halbleitersub­ strates, die den Zustand eines Feldisolationsfilms gemäß der Erfindung darstellt;

Fig. 9 eine Draufsicht auf einen Teil eines Halbleitersub­ strats, die den Zustand einer ersten Leiterbahn-Schicht gemäß der Erfindung darstellt;

Fig. 10 eine Draufsicht auf eine integrierte Halbleiterschal­ tung, die eine aktive Rückstellschaltung gemäß der vor­ liegenden Erfindung darstellt; und

Fig. 11A bis 11S Schnittzeichnungen einer integrierten Halb­ leiterschaltung in den einzelnen Stufen der Herstellung eines D-RAM gemäß der vorliegenden Erfindung.

Im folgenden wir nun die Erfindung anhand der in den Figuren dargestellten Ausführungsbeispiele beschrieben und näher erläutert.

Fig. 1 zeigt einen Querschnitt einer integrierten Halb­ leiterschaltung vom MIS-Typ gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Mit dem Bezugszeichen 51 ist ein p-Siliziumsubstrat bezeichnet, mit 52 ein Feldisolationsfeld, der selektiv durch thermische Oxidation gebildet worden ist. In dem Gebiet, das von dem Feldisolationsfeld 52 umgeben ist, ist ein MISFET ausgebildet. Der MISFET besteht aus einem Gate- Isolationsfilm 53, der durch Oberflächenoxidation gebildet ist; er weist ferner eine Gateelektrode mit einem Drei-Schicht- Aufbau auf, die aus einer polykristallinen Siliziumschicht 542, einer Silizidschicht 552 (auf die im folgenden mit der Molybdänsilizidschicht Bezug genommen wird) aus Silizium und Molybdän und einer Schicht 562 aus reinem Molybdän. Der MISFET weist ferner ein N⁺-dotiertes Halbleitergebiet 572 auf, bei dessen Ausbildung die Gateelektrode als Maske gedient hat und das als selbstjustierendes Source-Gebiet oder als Drain-Gebiet dient, und schließlich ein N⁺-dotiertes Halbleitergebiet 573.

Das N⁺-Halbleitergebiet 572 ist mit dem anderen MISFET über eine Leiterbahnschicht verbunden, die einen dreischichti­ gen Aufbau aufweist und die aus einer polykristallinen Silizium­ schicht 541, einer Silizidschicht aus Silizium und Molybdän (die im folgenden als Molybdänsilizidschicht 551 bezeichnet wird) und einer Schicht aus reinem Molybdän 561 besteht, die in direkten Kontakt mit N⁺-Gebiet 571 steht, die kontinuier­ lich in das N⁺-Halbleitergebiet 572 übergeht. Weiterhin ist das N -Halbleitergebiet 573 über eine Aluminiumschicht 60 mit dem anderen MISFET verbunden.

Die oben genannte Gateelektrode dient nicht nur als Gate für den MISFET, sondern auch als Leiterbahn zur Verbindung der Gateelektrode mit beispielsweise anderen Gateelektroden von anderen MISFET′s, die zu der gleichen integrierten Halb­ leiterschaltung gehören.

Wie oben erwähnt wurde, soll die Zeit zur Übertragung von Signalen durch die Leiterbahn in der integrierten Halb­ leiterschaltung so kurz wie möglich sein; zu diesem Zweck soll der Widerstand der Leiterbahnschicht so gering wie mög­ lich sein. Insbesondere ist es bei einem dynamischen Speicher mit wahlfreiem Zugriff wünschenswert, den Widerstand der Leiterbahnschicht soweit wie möglich zu vermindern, um die Geschwindigkeit für die Signalübertragung zu vergrößern.

Die Leiterbahnschicht oder Verdrahtungsschicht gemäß der Erfindung, die einen dreischichtigen Aufbau hat und aus einer polykristalinen Siliziumschicht, einer Molybdänsilizid­ schicht und einer Schicht aus reinem Molybdän besteht, be­ sitzt einen Widerstand von 30 bis 35 Mikroohm · cm. Dies ist etwa das doppelte des Widerstandswertes von reinem Molybdän, das einen spezifischen Widerstand von 15 Mikroohm · cm besitzt, und etwa 1/5 bis 1/3 von dem Wert einer konventionellen Lei­ terbahnschicht, die ganz oder teilweise aus einem schwer­ schmelzenden Metall besteht. Der Grund dafür, daß ein so kleiner Widerstandswert erreicht werden kann, liegt in der Gegenwart der Schicht aus reinem Molybdän, die die oberste Schicht der Leiterbahn bildet. Untersuchungen der Erfinder der vorliegenden Erfindung haben gezeigt, daß selbst bei einer Wärmebehandlung, die gleichzeitig oder nach der Ausbildung der Leiterbahnschicht durchgeführt wird, die drei die Leiter­ bahn bildenden Schichten nicht untereinander reagieren, sondern ihre Eigenschaften aufrechterhalten. Weiterhin haftet die polykristalline Siliziumschicht, die die unterste Schicht der Leiterbahn bildet, fest an einem isolierenden Film wie z. B. an einem SiO₂-Film, einem Si₃N₄-Film oder einem ähnlichen Film, und sie kommt weiterhin in Ohm′schen Kontakt mit dem Silziumsubstrat.

Eine Leiterbahnschicht mit dem dreischichtigen Aufbau nach der vorliegenden Erfindung ist in Fig. 1 dargestellt. Sie kann auf die jetzt folgend beschriebene Weise erzielt werden. Die polykristallinen Siliziumschichten 541, 542 wer­ den auf den gesamten Oberflächen mit einer chemischen Dampf­ phasenreaktion (CVD-Methode) augeschieden bis zu einer Dicke von etwa 150 bis 250 nm, und sie werden mit Phosphorionen in hoher Konzentration dotiert um den Wider­ standwert herabzusetzen. Danach werden auf der gesamten Ober­ fläche der polykristallinen Siliziumschichten Molybdänsilizid­ schichten 551, 552 ausgebildet, beispielsweise durch co-Sputtern bis zu einer Dicke von 100 nm. Siliziumgehalt beträgt etwa 10 Gew.-%. Sodann werden Schichten 561, 562 aus reinem Molybdän auf der gesamten Oberfläche der Molybdänsilizidschichten auf­ gebracht, beispielsweise durch eine Sputtermethode, bis zu einer Dicke von 150 nm. Unter Verwendung von CF₄+O₂-Gas wer­ den die genannten Schichten dann kontinuierlich einer Plasma­ ätzung ausgesetzt, um eine Leiterbahn mit einer dreischichtigen Struktur von vorbestimmter Gestalt auszubilden, wie sie in Fig. 1 dargestellt ist.

Danach wird die Leiterbahn in einer Stickstoffatmosphäre geglüht, derart, daß die obersten Molybdänschichten 561, 562 nicht oxidiert oder sublimiert. Das Glühen wird durchgeführt zu dem Zweck, daß das Silizium gleichmäßig in den Silizium enthaltenden Molybdänschichten 551, 552 dispergiert wird. Es wurde festgestellt, daß bei dem Durchführen des Glühens die oben erwähnten drei Schichten nicht existieren können, wenn Silizium in einer stöchiometrischen Menge enthalten ist, d. h., wenn der Siliziumgehalt 37 Gew.-% beträgt. Ist nämlich Silizium in einer stöchiometrischen Menge enthalten, so gehen die einzelnen Schichten chemische Reaktionen ein und die Spannun­ gen, die aus der Volumenverringerung entstehen, führen dazu, daß sich die einzelnen Schichten voneinander abschälen.

Gemäß der vorliegenden Erfindung können die oben erwähnten drei Schichten jedoch aneinandergebunden werden und der Wider­ standswert der Leiterbahnschicht kann auf einen Wert verrin­ gert werden, der etwa 30 bis 35 Mikroohm·cm beträgt.

Gemäß der vorliegenden Erfindung können weiterhin fol­ gende Wirkungen erzielt werden:

(1) Es ist möglich, die Ausbildung eines SiO₂-Films auf der Grenzfläche zwischen den polykristallinen Siliziumschichten 541, 542 und den Molybdänsilizidschichten 551, 552 zu ver­ meiden. Die Molybdänsilizidschichten 551, 552 werden durch das co-Sputtern erzeugt. In diesem Fall wird in dem atmosphä­ rischen Gas enthaltener Sauerstoff in die Molybdänsilizid­ schichten 551, 552 aufgenommen. Bevor er in den polykristalli­ nen Siliziumschichten 541, 542 mit Silizium reagiert, reagiert der Sauerstoff mit dem Silizium, das in den Molybdänsilizid­ schichten 551, 552 enthalten ist, unter Bildung von SiO₂. Aus diesem Grunde entsteht kein SiO₂-Film auf der Grenzfläche. Da weiterhin Silizium in den Molybdänsilizidschichten 551, 552 isoliert vorkommt, bildet sich der SiO₂-Film nicht in einer kontinuierlichen Weise. Weiterhin wird der in dem atmosphäri­ schen Gas enthaltene Sauerstoff in die Molybdänschichten 561, 562 aufgenommen, wenn diese durch Sputtern gebildet werden. Der Sauerstoff reagiert mit Silizium in den Molybdänsilizid­ schichten 551, 552. Da jedoch das Silzium in isolierter Weise vorkommt, bildet sich auf der Grenzfläche kein kontinuierlicher Oxidfilm. Weil sich auf der Grenzfläche kein Oxidfilm aus­ bildet, wird wiederum der Widerstandswert der Leiterbahnschicht nicht vergrößert.

Untersuchungen im Zusammenhang mit der vorliegenden Er­ findung haben weiter gezeigt, daß in der zweiten Schicht eine Substanz enthalten sein sollte, die als Getterstoff für Sauer­ stoff dient; der aus der Atmosphäre aufgenommene Sauerstoff kann dann keinen Oxidfilm an der Grenzfläche ausbilden. Es wurde festgestellt, daß der Gehalt einer solchen Substanz zwischen 5 Gew.-% und 10 Gew.-% betragen sollte. Die als Sauerstoffgetter wirkende Substanz sollte unter Beachtung der chemische Beziehung zu den drei Schichten, die die Leiter­ bahn bilden, bestimmt werden, d. h. unter Berücksichtigung der Haftfähigkeit und der chemischen Reaktion, die während der Wärmebehandlung auftreten kann.

(2) Wenn die Leiterbahnschicht, die aus einer polykristalli­ nen Siliziumschicht 541, einer darauf befindlichen Molybdän­ silizidschicht 551 und einer Molybdänschicht 561 besteht, zur Ausbildung einer Elektrode in direkten Kontakt mit einem Halbleitergebiet gebracht wird, so erübrigt der resultie­ rende Ohm′sche Kontakt die Notwendigkeit für die Ausbildung einer Zone mit hoher Konzentration. Dies folgt daraus, daß die Störstellen, mit denen das polykristalline Silizium dotiert ist, in das Halbleitergebiet unter Bildung eines hochkonzentrierten Gebietes eindiffundieren.

(3) Wenn die Molybdänsilizidschichten 551, 552 durch co- Sputtern gebildet werden, so werden Verunreinigungen aus der Atmosphäre in sie aufgenommen. Da aber die polykristalline Siliziumschicht dazwischenliegt, werden Verunreinigungen wie Natriumionen nicht in das aktivierte Halbleitergebiet ein­ diffundiert.

Wie bereits erläutert wurde, ist es nach der vorliegenden Erfindung möglich, eine integrierte Halbleiterschaltung zu erreichen, die einen kleinen Widerstand und eine kurze Signal­ übertragungszeit besitzt.

In den unten erwähnten Ausführungsbeispielen wird die vorliegende Erfindung auf einen dynamischen Speicher mit wahl­ freiem Zugriff (D-RAM) angewendet.

Mit Bezug auf Fig. 2 wird zunächst der Aufbau des D-RAM- Schaltkreises kurz erwähnt.

Der D-RAM-Schaltkreis besteht aus einem Adressenpuffer ADB zum Einführen der Adressensignale A_o-A_j, einen Zeilen- und Spalten-Decoder RC-DCR zur Auswahl einer gegebenen Zeilen­ adressenleitung und einer gegebenen Spaltenadressenleitung aus den Zeilenadressensignalen A₀)-A_i und den Spaltenadressen­ signalen A_i+1-A_j, einem Speicherfeld M-ARY mit einer Vielzahl von Speicherzellen M-CEL, einem Blind-(Leer-)Feld D-ARY mit einer Mehrzahl von Blind- oder Leerzellen D-CEL, mit einem Spaltenschalter C-SW₁ zur Auswahl einer Datenleitung in dem Speicherfeld M-ARY, einen Leseverstärker SA, einen Datenein­ gangspuffer DIB, einen Ausgangsverstärker OA und einen Daten­ ausgangspuffer DOB.

Die Speicherzelle M-CEL besteht aus einer Kapazität C_s zum Speichern der Daten und aus einem MISFETQ_M zur Auswahl der Adressen, die Daten "1" oder "0" werden in der Form gegeben und gespeichert, ob in der Kapazität C_s eine elektrische Ladung vorhanden ist oder nicht.

Die D-RAM-Schaltung ist auf einem einzelnen Halbleiter­ chip angeordnet, wie konkret in Fig. 3 dargestellt ist.

Die Fig. 3 ist ein Diagramm für ein Lay-Out-Muster eines D-RAMIC eines sog. zweilagigen (two-mat) Systems, bei dem das Speicherfeld in zwei einzelne Halbleiterchips aufge­ teilt ist.

Zunächst werden die beiden aus einer Vielzahl von Spei­ cherzellen bestehenden Speicherfelder M-ARY₁ und M-ARY₂ ge­ trennt voneinander auf einem IC-Chip angeordnet.

Ein gemeinsamer Spaltendecoder C-DCR ist in dem zentra­ len Teil des IC-Chips zwischen M-ARY₁ und M-ARY₂ angeordnet.

Der Spaltenschalter C-SW₁ für das Feld M-ARY₁ und das Feld D-ARY₁, das aus einer Vielzahl von Leerzellen be­ steht, befindet sich zwischen dem Feld M-ARY₁ und dem gemeinsa­ men Spaltendecoder C-DCR.

Andererseits sind der Spaltenschalter C-SW₂ für das Feld M-ARY₂ und das Leerfeld D-ARY₂, das aus einer Vielzahl von Blindzellen (dummy-cell) besteht, zwischen dem Feld M-ARY₂ und dem Decoder C-DCR angeordnet.

Die Leseverstärker SA₁ und SA₂ befinden sich in dem äußersten linken und an dem äußersten rechten Teil des IC- Chips, so daß sie nicht irrtümlich durch Störungen wie z. B. durch an den Decoder C-DCR angelegte Signale betätigt werden, und daß die Verdrahtung einfach ausgelegt werden kann.

An der oberen linken Seite des IC-Chips sind ein Daten­ eingangspuffer DIB, ein Generator R/W-SG zum Erzeugen eines Schreib-Lese-Steuersignals, ein RAS-Signalgenerator, RAS-SG, und ein RAS-Familiensignalgenerator SG₁ angeordnet. Angrenzend zu diesen Schaltkreisen sind weiterhin angeordnet ein Dämpfungs­ glied P- zum Anlegen eines -Signals, ein Dämpfungsglied P- zum Anlegen eines -Signals und ein Dämpfungsglied P-D_in zum Anlegen eines Datensignals.

Andererseits sind auf der oberen rechten Seite des IC- Chips ein Datenausgangspuffer DOB, ein CAS-Signalgenerator CAS-SG und ein CAS-Familiensignalgenerator SG₂ angeordnet. Angrenzend zu diesen Schaltungen erstrecken sich ein Anpaß- oder Dämpfungsglied P-V_ss für die Versorgung mit der Spannung V_ss, ein Anpaß- oder Dämpfungsglied P- zur Versorgung mit einem -Signal, ein Signalausgangsdämpfungsglied P-D_out, und ein Anpaß- bzw. Dämpfungsglied P-A₆ für die Versorgung mit einem Adressensignal A₆.

Der Hauptverstärker MA ist zwischen dem RAS-Familien­ signalgenerator SG₁ und dem CAS-Familiensignalgenerator SG₂ angeordnet.

Ein V_BB-Generator V_BB-G ist oberhalb eines Schaltkreises angeordnet, der große Flächen besetzt, wie den RAS-Familien­ signalgenerator SG₁, den CAS-Familiensignalgenerator SG₂ oder den Hauptverstärker MA. Diese Anordnung wird getroffen, weil der Generator V_BB-G Minoritätsladungsträger erzeugt und die Daten in den Speicherzellen, die die Felder M-ARY₁ und M-ARY₂ bilden, in unerwünschter Weise durch die Minoritätsträger invertiert werden können. Um solches zu vermeiden, ist für den V_BB-Generator V_BB-G eine Position vorgesehen, die von den Felder M-ARY₁ und M-ARY₂ entfernt liegt.

Der Zeilendecoder R-DCR₁ für das Feld M-ARY₁ befindet sich an der linken Seite des IC-Chips. Angrenzend zu dem Decoder R-DCR₁ sind Anpaßglieder P-A_O, P-A₁, P-A₂ für die Versorgung mit den Adressensignalen und ein Anpaßglied P-V_CC zur Versorgung mit einer Spannung V_CC angeordnet.

An der unteren rechten Seite des IC-Chips befindet sich ein Zeilendecoder R-DCR₂ für das Feld M-ARY₂. Angrenzend an den Zeilendecoder R-DCR₂ sind Anpaßglieder P-A₃, P-A₄, P-A₅ und P-A₇ für die Versorgung mit Adressensignalen angeordnet.

Ein Adressenpuffer ADB befindet sich zwischen den Deco­ dern R-DCR₁ und R-DCR₂. Der D-RAMIC mit einer Kapazität von 64 Kilobit ist in zwei Speicherzellenmatrizen (Speicherfelder M-ARY₁ und M-ARY₂) aufgeteilt, von denen jede eine Speicher­ kapazität von 128 Zeilen × 256 Spalten = 32,768 Bits (32 Kilobits) aufweist. Ein Speicherfeld hat deshalb 128 Wort­ leitungen WL und 256 Datenleitungen DL.

Die Datenleitungen DL bestehen aus Aluminium und haben einen kleinen Widerstand. Wie sich anhand von Fig. 3 erkennen läßt, sind die Datenleitungen DL kurz und stellen kein Problem dar bezüglich der Übertragungszeit für die Signale, die von dem Spaltendecoder C-DCR an jede Speicherzelle gelegt werden.

Anhand von Fig. 3 ist ersichtlich, daß die Wortleitungen WL sehr viel länger als die Datenleitungen DL. Wenn die Wort­ leitungen WL große Widerstandswerte aufweisen, so sind ver­ längerte Zeitabschnitte nötig für die Übertragung der Signale die von dem Zeilendecoder R-DCR an jede Speicherzelle angelegt werden, insbesondere auch für die Übertragung der Signale, die von dem Zeilendecoder R-DCR an die am weitesten entfernt lie­ genden Speicherzellen angelegt werden.

Die Signalübertragungszeit für die Wortleitungen WL be­ stimmt die Operationszeit des D-RAM und damit schließlich die Operationszeit des gesamten D-RAM-Systems.

Gemäß der vorliegenden Erfindung bestehen die Wortleitungen WL aus einer polykristallinen Siliziumschicht, einer darauf ausgebildeten Molybdänsilizid­ schicht und einer auf der letzteren ausgebildeten Schicht aus reinem Molybdän, wie dies in Fig. 1 dargestellt ist. Die Wortleitungen haben einen spezifischen Widerstand von 30 bis 35 Mikroohm · cm, was 1/5 bis 1/3 des Wertes von konven­ tionellen Wortleitungen ist. Ein gemäß der vorliegenden Er­ findung aufgebautes D-RAM besitzt daher eine kürzere Signal­ übertragungszeit und arbeitet schneller als ein konventionelles D-RAM. Damit kann das gesamte D-RAM-System mit einer hohen Geschwindigkeit betrieben werden.

Gemäß einer Ausführungsform der vorliegenden Erfindung sind weiterehin nicht nur die Wortleitungen sondern auch die Gateelektroden aller MIS-Feldeffekttransistoren in dem D-RAM in der dreischichtigen Struktur ausgeführt. Dementsprechend arbeitet das D-RAM mit höheren Geschwindigkeiten.

Der Aufbau der wichtigsten Elemente und das Lay-Out-Muster nach einer Ausführungsform der vorliegenden Erfindung wird nun in weiteren Einzelheiten erläutert.

Aufbau der Speicherzelle M-CEL

Die Fig. 4 zeigt in einer perspektivischen Darstellung einen Schnitt durch den Aufbau einer Speicherzelle M-CEL der Fig. 2, wobei das Bezugszeichen 1 ein p-leitendes Halbleitersubstrat bezeichnet, das Bezugszeichen 2 einen relativ dicken Isolationsfilm (im folgenden als Feldisolations­ film bezeichnet), mit 3 ist ein relativ dünner Isolations­ film bezeichnet (im folgenden Gateisolationsfilm genännt), die Bezugszeichen 4 und 5 bezeichnen N⁺-dotierte Halbleiter­ gebiete, mit 6 ist eine erste polykristalline Siliziumschicht, mit 7 eine Oberflächeninversionsschicht vom n-Typ, mit 8 eine zweite polykristalline Siliziumschicht, mit 9 eine PSG- Schicht (Phosphorsilikatglas), mit 10 eine Aluminiumschicht, mit 29 eine Molybdänsilizidschicht und mit 36 eine Molybdän­ schicht bezeichnet.

Ein MIS-Feldeffekttransistor Q_M in einer Speicherzelle M-CEL besitzt ein Substrat, ein Sourcegebiet, ein Draingebiet, einen Gateisolationsfilm und eine Gateelektrode, die jeweils aus dem oben erwähnten Halbleitersubstrat 1 vom p-Typ, dem N⁺-Halbleitergebiet 4, dem N⁺-Halbleitergebiet 5, dem Gate­ isolationsfilm 3, einer mehrschichtigen Elektrode aus einer zweiten polykristallinen Siliziumschicht 8, einer Molybdän­ silizidschicht 29 und einer Molybdänschicht 36 bestehen. Die vielschichtige Elektrode kann beispielsweise für die in Fig. 2 dargestellte Wortleitung WL_1-2 verwendet werden. Die mit dem Halbleitergebiet 5 vom n⁺-Typ verbundene Aluminiumschicht 10 kann beispielsweise für die in der Fig. 2 dargestellte Daten­ leitung DL_1-1 eingesetzt werden.

Weiterhin besitzen die Speicherkondensatoren C_s in der Speicherzelle M-CEL eine Elektrode, eine dielektrische Schicht und eine weitere Elektrode, die jeweils aus einer ersten polykristallinen Siliziumschicht 6, einem Gateisolationsfilm 3 und einer invertierten Oberflächenschicht 7 vom n-Typ be­ stehen. Die an die erste polykristalline Siliziumschicht 6 angelegte Versorgungsspannung V_CC induziert an der Oberfläche des p-Halbleitersubstrats 1 aufgrund des elektrischen Feldes über den Gateisolationsfilm 3 die invertierte Oberflächen­ schicht 7 vom n-Typ.

Aufbau der Blind-(Leer-)Zelle D-CEL (dummy cell)

Fig. 5 zeigt in perspektivischer Darstellung einen Schnitt durch den Aufbau einer Blindzelle D-CEL, die in Fig. 2 dargestellt ist. In der Fig. 5 sind mit den Bezugs­ zeichen 11 bis 14 Halbleitergebiete vom n⁺-Typ, mit dem Bezugszeichen 15 eine erste polykristalline Siliziumschicht, mit 16 eine invertierte Oberflächenschicht vom n-Typ, mit 17 und 18 zweite polykristalline Siliziumschichten, mit 19 eine Aluminiumschicht, mit 30 und 31 Molybdänsilizidschichten und mit 37 und 38 Molybdänschichten bezeichnet.

Ein MIS-FET Q_D1 in einer Blindzelle D-CEL besitzt ein Substrat, ein Draingebiet, ein Sourcegebiet, einen Gateiso­ lationsfilm und eine Gateelektrode; diese setzen sich zu­ sammen aus dem Halbleitersubstrat vom p-Typ, einem Halbleiter­ gebiet vom n⁺-Typ, einem Halbleitergebiet 12 vom n⁺-Typ, einem Gateisolationsfilm 3, einer aus einer zweiten poly­ kristallinen Schicht 17, und aus einer mehrschichtigen Elektrode, die wiederum aus einer zweiten polykristallinen Silizium­ schicht 17, einer Molbydänsilizidschicht 30 und einer Molyb­ dänschicht 37 besteht. Die vielschichtige Elektrode erstreckt sich auf dem p-Halbleitersubstrat 1 als eine in Fig. 2 dar­ gestellte Blindwortleitung DWL_1-2. Die Aluminiumschicht 19, die mit dem Halbleitergebiet vom n⁺-Typ verbunden ist, erstreckt sich als die in Fig. 2 dargestellte Blinddatenleitung _1-1 auf dem p-Halbleitersubstrat 1.

Ein MIS-FET Q_D2 in der Blindzelle D-CEL besitzt ein Sub­ strat, ein Draingebiet, ein Sourcegebiet, einen Gateisolations­ film und eine Gateelektrode und besteht aus dem Halbleiter­ substrat 1 vom p-Typ, einem Halbleitergebiet 13 vom n⁺-Typ, einem Halbleitergebiet 14 vom n^+-Typ, einem Gateisolations­ film und einer vielschichtigen Elektrode, welche aus einer zweiten polykristallinen Siliziumschicht 18, einer Molybdän­ silizidschicht 31 und einer Molybdänschicht 38 besteht. Die Vielschichtelektrode wird mit einem Entladungssignal Φ_dc ver­ sorgt, das in der Blindzelle D-CEL der Fig. 2 dargestellt wird.

Der Kondensator C_ds in einer Blindzelle D-CEL besitzt eine Elektrode, eine dielektrische Schicht und eine weitere Elekltrode, und ist aus einer ersten polykristallinen Silizium­ schicht 15, einem Gateisolationsfilm 3 und einer invertierten Oberflächenschicht vom n-Typ aufgebaut. Die Versorgungs­ spannung V_CC, die an die erste polykristalline Siliziumschicht 15 angelegt wird, induziert auf der Oberfläche des p-Halblei­ tersubstrats die invertierte Oberflächenschicht 16 vom n-Typ aufgrund des elektrischen Feldes durch den Gateisolationsfilms 3 hindurch.

Konstruktion eines Teils eines peripheren Schaltkreises (aktive Rückstel- bzw. Rückspeicherschaltung AR₁) (active restore)

Fig. 6 zeigt in perspektivischer Darstellung einen Schnitt durch die Struktur eines Teils eines peripheren Schaltkreises, der an der Peripherie des Speicherfeldes M-ARY ausgebildet ist, d. h., sie zeigt einen Teil eines aktiven Wiederherstell-(Rückspeicher)kreises AR₁, der in Fig. 2 dar­ gestellt ist. In Fig. 6 bezeichnen die Bezugszeichen 20 bis 23 Halbleitergebiete vom n^+-Typ, mit 24 bis 27 sind zweite polykristaline Schichten bezeichnet, mit 28 eine Aluminium­ schicht. Die Bezugszeichen 32 bis 35 bezeichnen Molybdän­ silizidschichten, mit 39 bis 42 sind Molybdänschichten be­ zeichnet.

Ein MISFET Q_S₆ in der in Fig. 2 gezeigten aktiven Rück­ speicherschaltung AR₁ besitzt ein Substrat, ein Sourcegebiet, ein Draingebiet, einen Gateisolationsfilm und eine Gateelektro­ de, er ist auf einem Halbleitersubstrat 1 vom p-Typ aufgebaut mit einem Halbleitergebiet 20 vom n⁺-Typ, einem Halbleiter­ gebiet 21 vom n⁺-Typ, einem Gateisolationsfilm 3 und einer vielschichtigen Elektrode, die aus einer zweiten polykristalli­ nen Siliziumschicht 24, einer Molybdänsiliziumschicht 32 und einer Molybdänschicht 39 besteht.

Ein MISFET Q_S₄ in der aktiven Rückspeicherschaltung AR₁ besitzt ein Substrat, ein Sourcegebiet, ein Draingebiet, einen Gateisolationsfilm und eine Gateelektrode, er ist auf einem Halbleitersubstrat 1 vom p-Typ aufgebaut mit einem Halbleitergebiet 22 vom n⁺-Typ, einem Halbleitergebiet 23 vom n⁺-Typ, einem Gateisolationsfilm 3 und einer mehrschichti­ gen Elektrode, die aus einer zweiten polykristallinen Silizium­ schicht 27, einer Molybdänsilizidschicht 35 und einer Molyb­ dänschicht 42 besteht. Die vielschichtige Elektrode wird mit einem Steuersignal zum aktiven Rückspeichern Φ_rg gemäß Fig. 2 versorgt.

Ein Kondensator C_B11 der aktiven Rückspeicherschaltung AR₁ besitzt eine dielektrische Schicht und eine Elektrode, und besteht auf einem Gateisolationsfilm 3 und einer mehr­ schichtigen Elektrode, die aus einer zweiten polykristallinen Siliziumschicht 25, einer Molybdänsilizidschicht 32 und einer Molybdänschicht 40 besteht. Die vielschichtige Elektrode ist mit einer anderen vielschichtigen elektrode verbunden, die als Gateelektrode des MISFET Q_S₆ dient, und die aus einer zweiten polykristallinen Siliziumschicht 24, einer Molybdän­ silizidschicht 32 und einer Molybdänschicht 39 besteht. Weiter­ hin ist ein Teil 25a der zweiten polykristallinen Silizium­ schicht 25 direkt mit dem zum MISFET Q_S4 gehörenden Halblei­ tergebiet 22 vom n⁺-Typ verbunden. Diese Verbindung besteht, weil dann, wenn die Molybdänschicht 40 und das Halbleiter­ gebiet 22 vom n -Typ über eine Aluminiumleiterbahn verbunden werden, eine Kontaktfläche zwischen der Molybdänschicht 40 und der Aluminiumschicht gebildet werden müßte, und diese Schwierigkeiten bereiten würde, die Verdrahtungsdichte zu erhöhen. Die beschriebenen Mittel zum Kontaktieren werden daher eingesetzt, um die Verdrahtungsdichte zu erhöhen.

Eine weitere Elektrode des Kondensators C_B11 besteht aus einer invertierten Schicht, die auf der Oberfläche des Halbleitersubstrates 1 ausgebildet ist. Die invertierte Schicht entsteht durch Anlegen einer Spannung an die viel­ schichtige Elektrode, die aus einer zweiten polykristallinen Schicht 25, einer Molybdänsilizidschicht 33 und einer Molybdän­ schicht 40 besteht. Obwohl dies in Fig. 6 nicht dargestellt ist, ist die invertierte Schicht eng benachbart zu dem Halbleitergebiet vom n⁺-Typ, das in dem Halbleitersubstrat 1 ausgebildet ist und das mit dem Steuersignal Φ_rs der Fig. 2 zur aktiven Rückspeicherung versorgt wird. Als Elektrode für den Kondensator C_B11 kann eine Molybdänsilizidschicht und eine Molybdänschicht auf der polykristallinen Silizium­ schicht vorhanden sein.

Eine mehrschichtige Elektrode, die aus einer zweiten polykristallinen Siliziumschicht 26, einer Molybdänsilizid­ schicht 34 und einer Molybdänschicht 41 besteht, dient als eine Elektrode des Kondensators C_B12 der in Fig. 2 gezeigt ist, und ein Teil hiervon ist in gleicher Weise wie der Kon­ densator C_B11 mit dem Sourcegebiet eines MISFET Q_S5 der Fig. 2 verbunden, ein anderer Anteil ist mit der Gateelektrode des MISFET Q_S7 verbunden.

Lay-Out-Muster des Speicherfeldes M-ART und des Blindfeldes D-ARY

Die Lay-Out-Muster für das vorgenannte Speicherfeld M-ARY und das Blindfeld D-ARY werden nachfolgend unter Bezugnahme auf die Fig. 7 beschrieben.

Das Speicherfeld M-ARY in der Fig. 7 besitzt eine Viel­ zahl von in Fig. 4 dargestellten Speicherzellen M-CEL, die auf dem Halbleitersubstrat 1 angeordnet sind. Andererseits hat das Blindfeld (dummy array) in Fig. 7 eine Mehrzahl von Blindzellen (dummy cells) nach Fig. 5, die auf dem Halb­ leitersubstrat 1 angeordnet sind.

Das in Fig. 7 dargestellte Speicherfeld M-ARY ist wie unten beschrieben aufgebaut.

Der Feldisolationsfilm 2 ist entsprechend dem in Fig. 8 dargestellten Muster ausgebildet um eine Mehrzahl von Speicher­ zellen M-CEL zu trennen, die aus MIS-Feldeffekttransistoren Q_M und aus Speicherkondensatoren C_s auf der Oberfläche des Halbleitersubstrats 1 aufgebaut sind.

Gemäß der vorliegenden Erfindung ist jedoch ein Feld­ isolationsfilm 2a ausnahmsweise unter den Kontaktlöchern CH_O ausgebildet, durch die die Versorgungsspannunq V_CC an die erste polykristalline Siliziumschicht 6 angelegt wird, was von der Regel des Fundamentalmusters abweicht. Eine Aluminium- Siliziumlegierung, die durch eine Reaktion zwischen der Aluminiumschicht und der polykristallinen Siliziumschicht in der Nachbarschaft der Kontaktlöcher CH_O gebildet wird, kann deshalb nicht den Isolationsfilm unter den Kontakt­ löchern CH_O durchdringen und wird damit daran gehindert, die Oberfläche des Halbleitersubstrates 1 zu erreichen.

Die erste polykristalline Siliziumschicht 6, die als eine der Elektroden des Speicherkondensators C_s in der Speicherzelle M-CEL dient, wird auf dem Feldisolationsfilm 2 und auf dem Gateisolationsfilm 3 unter Bildung eines Musters entsprechend der Fig. 9 ausgebildet.

Die Wortleitungen WL_1-1, die aus mehrschichtig aufge­ bauten Leiterbahnen aus der zweiten polykristallinen Silizium­ schicht 8, der Molybdänsilizidschicht 29 und der Molybdän­ schicht 36 nach Fig. 4 bestehen, erstrecken sich über die erste polykristalline Siliziumschicht 6 in Fig. 7 in verti­ kaler Richtung.

Eine Spannungsversorgungsleitung V_CC-L läuft in Fig. 7 in lateraler Richtung, um die Versorgungsspannung V_CC durch das Kontaktloch CH_O an die polykristalline Siliziumschicht 6 anzulegen, die als eine Elektrode des Speicherkondensators C_s dient.

Datenleitungen DL_1-1, die aus der Aluminiumschicht 10 der Fig. 4 bestehen, laufen nahezu parallel zu der Spannungs­ versorgungsleitung V_CC-L, wie in Fig. 7 dargestellt ist. Die Datenleitung DL_1-1 ist mit dem Drain-Gebiet des MISFET Q_M in der Speicherzelle M-CEL über das Kontaktloch CH₁ ver­ bunden, die Datenleitung _1-1 ist mit dem Draingebiet eines MISFET Q_M in einer anderen Speicherzelle M-CEL über ein Kontaktloch CH₂ verbunden. Weiterhin verlaufen Datenleitungen DL_1-2, _1-2 in Fig. 7 in lateraler Richtung wie die Daten­ leitungen DL_1-1 und _1-1, und sie sind mit den Draingebieten von MIS-Feldeffekttransistoren Q_M in Speicherzellen M-CEL an vorgegebenen Teilen über Kontaktlöcher verbunden.

Die Blindzellen (dummy cells) D-CEL in Fig. 7 sind wie nachfolgend aufgebaut.

Der Feldisolationsfilm 2 ist auf einem Teil der Ober­ fläche des Halbleitersubstrats 1 ausgebildet, der Gateisola­ tionsfilm 3 ist auf einem anderen Teil dieser Oberfläche des Halbleitersubstrats 1 ausgebildet.

Die ersten polykristallinen Siliziumschichten 15a, 15b verlaufen auf dem Feldisolationsfilm 2 und dem Gateisolations­ film 3 in Fig. 7 in senkrechter Richtung und sind voneinan­ der getrennt. Die Breiten der ersten polykristallinen Silizium­ schichten 15a, 15b sind aus dem Gesichtspunkt der Bestimmung der Kapazität des Kondensators Cds in der Blindzelle D-CEL sehr wichtig. Das Halbleitergebiet 14 vom n⁺-Typ ist zwischen der ersten polykristallinen Siliziumschicht 15a und der ersten polykristallinen Siliziumschicht 15b angeordnet. Das Halb­ leitergebiet 14 vom n⁺-Typ wird als gemeinsame Erdleitung für eine Vielzahl von Blindzellen D-CEL verwendet.

Auf der ersten polykristallinen Siliziumschicht 15a verläuft weiter eine Blindwortleitung (dummy word line) DWL_1-1, die einen mehrschichtigen Leiterbahnaufbau aus einer zweiten polykristallinen Siliziumschicht 17, einer Molybdänsilizid­ schicht 30 und einer Molbydänschicht 37 nach Fig. 5 auf­ weist. Die Blindwortleitung DWL_1-1 bildet die Gateelektrode des MISFET Q_D1 in der Blindzelle D-CEL. Andererseits verläuft eine Steuersignalleitung M_dc-L₁ einer mehrschichtigen, aus einer zweiten polykristallinen Siliziumschicht 18, einer Molybdänsilizidschicht 31 und einer Molybdänschicht 38 nach Fig. 5 aufgebauten Leiterbahn parallel zu der Blindwort­ leitung DWL_1-1 und liegt von ihr getrennt, so daß das in Fig. 5A dargestellte Entladungs-Steuersignal Φ_dc angelegt werden kann. Die Steuersignalleitung Φ_d-L₂ bildet die Gateelektrode des MISFET Q_D2 in der Blindzelle D-CEL.

In ähnlicher Weise verlaufen eine Blindwortleitung DWL_1-2 und eine Steuersignalleitung Φ_dc-L₂ parallel zu der Blind­ wortleitung DWL_1-1 und der Steuersignalleitung Φ_dc-L₁.

Weiterhin gehen entsprechend der Fig. 7 von dem Spei­ cherfeld M-ARY Datenleitungen DL_1-1, _1-1, DL_1-2, _1-2 aus, die aus einer Aluminiumschicht aufgebaut sind. Die Daten­ leitung _1-1 ist mit dem Draingebiet des MISFET Q_D1 in der Speicherzelle D-CEL über ein Kontaktloch CH₃ verbunden, die Datenleitung _1-2 ist mit dem Draingebiet des MISFET Q_D1 einer anderen Blindzelle D-CEL über ein Kontaktloch CH₄ verbunden.

Lay-Out-Muster von peripheren Schaltkreise

Fig. 10 zeigt ein Lay-Out-Muster eines Teils eines peripheren Schaltkreises, beispielsweise eines Teils eines Leseverstärkers SA₁ nach Fig. 2.

In Fig. 10 bezeichnet AR einen aktiven Rückspeicher­ teil, PC bezeichnet einen Schaltkreis zum Vorladen der Daten­ leitungen. Zwei in Fig. 2 dargestellte Rückspeichereinheiten AR₁ sind in dem aktiven Rückspeicherteil AR vorhanden. Der eine dieser aktiven Rückspeicher ist auf der Seite des Teiles A in Fig. 10, der andere aktive Rückspeicher auf der Seite des Teiles B ausgebildet. Eine Steuersignalleitung Φ_rg-L für die aktive Rückspeicherung, die aus einer polykristallinen Siliziumschicht, einer Molybdänsilizidschicht und einer Schicht aus reinem Molybdän besteht sowie eine Leitung Φ_rs-L, die aus einer Aluminiumschicht besteht, und eine Spannungs­ versorgungsleitung V_CC-L, die aus einer Aluminiumschicht be­ steht, sind für die aktiven Rückspeicher zusammen in dem aktiven Rückspeicherteil AR in der Fig. 10 angeordnet.

Der Vorladungskreis PC enthält einen Schaltkreis zum Vorladen der beiden Datenleitungen, die den beiden aktiven Rückspeichereinheiten entsprechen. In dem Vorladungsschalt­ kreis PC sind eine potentiale Leitung V_DP-L aus Aluminium, eine Vorladungs-Steuersignalleitung Φ_PC-L und Datenlei­ tungen DL_1-1, _1-1, DL_1-2, _1-2 aus einer Aluminiumschicht angeordnet, die entsprechend der Fig. 10 zu dem Speicher­ feld M-ARY nach Fig. 2 laufen.

Die MIS-Feldeffekttransistoren Q_S1 bis Q_S7 und die Kon­ densatoren C_B11, C_B12 der Fig. 2 sind entsprechend der Fig. 10 angeordnet.

Unter Bezugnahme auf die Fig. 11A bis 11S wird nach­ folgend ein Verfahren zur Herstellung eines n-Kanal D-RAM beschrieben.

In jeder dieser Figuren symbolisiert X₁ einen Quer­ schnitt entlang der Linie X₁-X₁ durch das Speicherfeld M-ARY in Fig. 7, X₂ symbolisiert einen entsprechenden Schnitt durch die aktive Rückspeichereinheit AR entlang der Linie X₂-X₂ in Fig. 10, und X₃ bezeichnet einen Schnitt entlang der Linie X₃-X₃ durch die aktive Rückspeichereinheit AR in Fig. 10.

Schritt zur Ausbildung eines Oxidfilms und eines oxidations­ festen Films

Wie in Fig. 11A gezeigt ist, werden auf der Oberfläche des Halbleitersubstrates 101 ein Oxidfilm 102 und ein Isola­ tionsfilm, d. h. ein oxidationsbeständiger Film 103 ausge­ bildet, der Sauerstoff nicht hindurchläßt.

Ein einkristallines Silizium-(Si)-Substrat vom p-Typ, das eine (100)-Kristallebene besitzt, ein Siliziumdioxid (SiO₂)-Film und ein Siliziumnitrid (Si₃N₄)-Film werden vor­ zugsweise für die Bildung des Halbleitersubstrats 101 bzw. für den Oxidfilm 102 und den oxidationsbeständigen Film 103 verwendet.

Der SiO₂-Film 102 wird entsprechend den nachfolgenden Gründen durch Oberflächenoxidation des Siliziumsubstrats 101 bis zu einer Dicke von 50 nm ausgebildet. Wenn der Si₃N₄-Film 103 direkt auf der Oberfläche des Siliziumsubstrats 101 ausgebildet wird, so neigt die Oberfläche des Silizium­ substrats 101 dazu, thermisch verspannt zu werden aufgrund der Differenz in dem thermischen Ausdehnungskoeffizienten zwischen dem Siliziumsubstrat 101 und dem Si₃N₄-Film 103. Dies führt folglich zu Kristalldeffekten in der Oberfläche des Siliziumsubstrats 101. Um solche Deffekte zu vermeiden, wird der SiO₂-Film 102 auf der Oberfläche des Siliziumsub­ strates 101 vor der Ausbildung des Si₃N₄-Films 103 gebildet.

Andererseits wird der Si₃N₄-Film 103, der als Maske für selektive Oxidation des Siliziumsubstrats 101 verwendet wird, bis zu einer Dicke von ungefähr 140 nm durch chemisches Abscheiden aus der Gasphase (CVD-Prozeß) in der weiter unten genauer beschriebenen Weise gebildet.

Schritt zur selektiven Entfernung des oxidationsbeständigen Films und zur Injektion von Ionen

Ein Fotolackfilm (photoresist) 104, der als Ätzmaske dient, wird selektiv auf der Oberfläche des Si₃N₄-Films 103 ausgebildet, der selbst selektiv von der Oberfläche des Siliziumsubstrates entfernt werden soll, wobei auf dem Sub­ strat ein relativ dicker Isolationsfilm, d. h. ein Feld­ isolationsfilm ausgebildet werden soll. Unter diesen Be­ dingungen werden die nicht bedeckten Teile des Si₃N₄-Films 103 mit Hilfe einer Plasmaätzmethode entfernt, die ein präzises Ätzen mit sich bringt.

Darauffolgend werden Störstellen vom gleichen Leit­ fähigkeitstyp wie das Substrat 101, d. h. p-Störstellen in das Siliziumsubstrat 101 durch den SiO₂-Film 102 einge­ bracht an denjenigen Stellen, die entsprechend der Fig. 11B nicht mit dem Fotolackfilm 104 bedeckt sind, so daß eine invertierte Schicht mit einem dem Substrat entgegengesetzten Leitfähigkeitstyp nicht an der Oberfläche des Substrates 101 ausgebildet werden wird, auf der der Feldisolationsfilm ge­ bildet ist. Die p-Störstellen werden vorzugsweise durch Ioneninjektion eingebracht. Beispielsweise können Borionen, die p-Störstellen sind, in das Siliziumsubstrat 101 mit einer Injektionsenergie von 75 KeV injiziert werden. In die­ diesem Fall beträgt die Dosis der Ionen etwa 3 × 10¹² Atome/cm².

Schritt zur Ausbildung des Feldisolationsfilms

Ein Feldisolationsfilm 105 wird auf der Oberfläche des Siliziumsubstrats 101 selektiv ausgebildet. Nachdem der Foto­ lackfilm 104 entfernt worden ist, wird die Oberfläche des Siliziumsubstrats 101 selektiv mit thermischer Oxidation oxidiert, wobei der Si₃N₄-Film 103 als Maske dient; dabei wird ein SiO₂-Film 105 (nachfolgend als Feld-SiO₂-Film be­ zeichnet) mit einer Dicke von etwa 950 nm entsprechend der Fig. 11C gebildet. Bei der Bildung des Feld-SiO₂-Films 105 diffundieren die injizierten Borionen in das Silizium­ substrat 101 und bilden dabei eine (nicht dargestellte) p-leitende, inversionsverhindernde Schicht mit einer vorge­ gegebenen Tiefe unterhalb des Feld-SiO₂-Films 105.

Schritt zum Entfernen des oxidationsbeständigen Films und des Oxidfilms

Der Si₃N₄-Film 103 wird beispielsweise unter Verwendung einer heißen Lösung von Phosphorsäure (H₃PO₄) entfernt um die Teile der Oberfläche des Siliziumsubstrats 101, an denen der Feld-SiO₂-Film 105 nicht ausgebildet ist, freilegen zu können. Sodann wird der SiO₂-Film 102 durch Ätzen mit Fluorwasserstoffsäure (HF) entfernt, so daß die Oberfläche des Siliziumsubstrats 101 selektiv entsprechend der Fig. 11D freigelegt ist.

Schritt zum Ausbilden eines ersten Gateisolationsfilms

Ein erster Gateisolationsfilm 106 wird auf den frei­ gelegten Oberflächen des Siliziumsubstrats 101 entsprechend der Fig. 11E ausgebildet um die dielektrische Schicht für die Kondensatoren C_s, C_ds in den Speicherzellen M-CEL und in den Blindzellen D-CEL zu bilden. Hierzu wird die Oberfläche des freigelegten Siliziumsubstrats 101 thermisch oxidiert, um den ersten Gateisolationsfilm 106 mit einer Dicke von etwa 43 nm auf der Oberfläche des Siliziumsubstrats 101 zu bilden. Der erste Gateisolationsfilm 106 besteht dementsprechend aus SiO₂.

Schritt zum Anhaften einer ersten Leiterschicht

Eine erste Schicht 107 aus leitfähigem Material wird auf der gesamten Oberfläche des Siliziumsubstrats ent­ sprechend der Fig. 11F so ausgebildet, daß sie als die eine Elektrode von Kondensatoren in den Speicherzellen und in den Blindzellen verwendet werden kann. Eine polykristalli­ ne Siliziumschicht 107, die als die erste Leiterschicht dient, wird auf der gesamten Oberfläche des Siliziumsubstrats 101 mit einer CVD-Methode abgeschieden. Die polykristalline Siliziumschicht 107 hat eine Dicke von etwa 400 nm. Um den Widerstand der polykristallinen Siliziumschicht 107 herab­ zusetzen, werden sodann n-Störstellen, wie z. B. Phosphorionen, in die polykristalline Siliziumschicht 107 durch Diffusion eingebracht. Die polykristalline Siliziumschicht 107 be­ sitzt damit einen Widerstand von etwa 16 Ohm/cm².

Schritt zum selektiven Entfernen der ersten Leiterschicht

Um die erste Leiterschicht, d. h. die erste polykristalli­ ne Siliziumschicht 107, in die Form von Elektroden vorge­ gebener Gestalt zu bringen, wird die erste polykristalline Siliziumschicht 107 selektiv mit einer Fotoätzmethode ent­ sprechend der Fig. 11G entfernt, so daß Elektrode 108 entstehen. Die erste polykristalline Siliziumschicht 107 kann selektiv durch Plasmaätzung entfernt werden, die eine gute Präzision der Ätzung aufweist. Daher wird der freige­ legte erste SiO₂-Gatefilm 106 der Ätzung unterworfen, so daß die Oberflächen des Siliziumsubstrates teilweise freigelegt werden.

Schritt zum Ausbilden eines zweiten Gateisolationsfilms

Ein zweiter Gateisolationsfilm 109 wird auf der frei­ gelegten Oberfläche des Siliziumsubstrats 101 entsprechend Fig. 11H ausgebildet um einen Gateisolationsfilm für die MIS-Feldeffekttransistoren in den Speicherzellen M-CEL, den Blindzellen D-CEL und in den peripheren Schaltkreisen zu erhalten. Im einzelnen wird die freigelegte Oberfläche des Siliziumsubstrats 101 thermisch oxidiert, so daß sich ein zweiter Gateisolationsfilm 109 mit einer Dicke von etwa 53 nm auf der Oberfläche des Siliziumsubstrats 101 ausbildet. Der zweite Gateisolationsfilm 109 besteht damit aus SiO₂. Die Oberfläche der Elektroden 108, die aus polykristallinem Silizium bestehen, werden gleichzeitig mit der Bildung des zweiten Gateisolationsfilms oxidiert, d. h. zugleich mit der Ausbildung des zweiten SiO₂-Gatefilms 109; auf der Ober­ fläche der Elektroden 108 bildet sich ein SiO₂-Film 110 mit einer Dicke von etwa 220 nm. Der SiO₂-Film 110 dient als Isolationsschicht zwischen den Elektroden 108 und den Elektro­ den, die aus der zweiten polykristallinen Siliziumschicht bestehen, wie weiter unten ausgeführt werden wird.

Schritt zum Injizieren von Ionen zum Einstellen einer kleinen Schwellspannung

Störstellen vom P-Typ werden in die Oberfläche des Substrats durch einen zweite SiO₂-Gatefilm 109 mit der Ioneninjektionsmethode eingebracht, entsprechend der Fig. 11I, um die Schwellspannung der MIS-Feldeffekttransistoren Q_S1 bis Q_S3, Q_S6 und Q_S7 einzustellen, welche in der Fig. 2 dargestellt ist und die eine kleine Schwellspannung haben. Borionen werden als p-Störstoff eingesetzt. Die Injektions­ energie ist etwa 75 KeV, die Dosierung der Ionen ist vorzugs­ weise etwa 2,4×10¹¹ Atome/cm².

In diesem Fall werden die Ionen ohne Verwendung einer Trennmaske injiziert. Aus diesem Grunde werden Borionen ebenfalls in die Oberflächen des Substrates eingebracht, wo andere MIS-Feldeffekttransistoren ausgebildet werden sollen, z. B. die Transistoren Q_M, Q_D1, Q_D2, Q_D4, Q_D5.

Schritt zum Injizieren von Ionen zum Einstellen einer hohen Schwellspannung

Eine Ioneninjektionsmaske, insbesondere ein Fotolack­ film 111 wird auf dem zweiten SiO₂-Gatefilm 109 über den Kanalgebieten der MIS-Feldeffekttransistoren Q_S1 bis Q_S3, Q_S6 und Q_S7 entsprechen der Fig. 11J aufgebracht, sodann werden Borionen bei diesen Bedingungen injiziert, um die Schwellspannung der MIS-Feldeffekttransistoren auf einen Wert einzustellen, der größer ist als die Schwellspannung der in Fig. 2 dargestellten MIS-Feldeffekttransistoren Q_S1 bis Q_S3, Q_S6 und Q_S7, also um die Schwellspannung von MIS- Feldeffekttransistoren Q_M in den Speicherzellen, von MIS- Feldeffekttransistoren Q_D1, Q_D2 in den Blindzellen und von MIS-Feldeffekttransistoren Q_S4, Q_S5 in den aktiven Rück­ speichereinheiten einzustellen. Die Injektionsenergie ist etwa 75 KeV, die bevorzugte Ionendosis ist etwa 1,0 × 10¹¹ Atome/cm².

Dementsprechend wird die Störstellenkonzentration in der Oberfläche derjenigen Teile des Substrates, wo die MIS- Feldeffekttransistoren Q_M, Q_D1, Q_D2, Q_S1 und Q_S5 ausgebildet werden sollen, weiter erhöht.

Schritt zum Ausbilden von Löchern für direkten Kontakt

Löcher zum direkten Kontaktieren einer Elektrode 25 des Kondensators C_B11 mit dem Halbleitergebiet 22 vom n⁺-Typ des MIS-Feldeffekttransistors Q_S4, der im Zusammenhang mit Fig. 6 erwähnt ist, werden sodann ausgebildet, im einzelnen werden also sogenannte direkte Kontaktlöcher CH₁₀₀ durch selektives Ätzen des zweiten SiO₂-Gatefilms ausgebildet, wobei entsprechend Fig. 11K ein Fotolackfilm 112 als Maske verwendet wird.

Schritt zum Anhaften einer zweiten leitfähigen Schicht

Auf der gesamten Oberfläche des Siliziumsubstrats 101 wird eine zweite leitfähige Schicht ausgebildet, derart, daß sie als Gateelektrode und als Verdrahtungsschicht für alle MIS-Feldeffekttransistoren verwendet werden kann. Eine polykristalline Siliziumschicht, eine Silizidschicht aus Silizium und einem schwerschmelzenden Metall sowie eine Schicht aus einem reinen schwerschmelzenden Metall werden als zweite Leiterbahnschicht entsprechend der Fig. 11L gebildet. Zuerst wird auf der gesamten Oberfläche des Si­ liziumsubstrats 101 mit der CVD-Methode (chemisches Ab­ scheiden aus der Gasphase) eine polykristalline Silizium- Schicht 113 aufgebracht. Die polykristalline Siliziumschicht 113 hat eine Dicke von etwa 150 bis 250 nm. Sodann werden Störstellen vom n-Typ wie beispielsweise Phosphorionen in die polykristalline Siliziumschicht 113 mittels Diffusion eingebracht um den Widerstand zu verringern. Einige der Phosphorionen werden in das Siliziumsubstrat 101 durch die direkten Kontaktlöcher CH₁₀₀ eingeführt. Daher ist es nicht notwendig, hochdotierte Gebiete für Ohm′schen Kontakt vorzu­ sehen.

Sodann wird eine Silizidschicht 128 aus Silizium und einem schwerschmelzenden Metall auf der gesamten Oberfläche der polykristallinen Siliziumschicht 113 abgeschieden. Als schwerschmelzendes Metall wird Molybdän eingesetzt. Molybdän und Silizium werden auf der polykristallinen Siliziumschicht durch eine Co-Sputtermethode aufgebracht, um eine aus Silizium und Molybdän gemischte Schicht zu erhalten. Der Siliziumgehält beträgt beispielsweise 10 Gew.-%. Die Sputterbedingungen sind ein Vakuum von weniger als 40 µPa bevor Argongas eingeführt wird; bei der Aus­ führung des Sputterns beträgt der Argondruck etwa 4,0 Pa, die Molybdänabscheiderate etwa 0,1 bis 0,8 nm/sec., die Siliziumabscheiderate etwa 0,1 nm/sec. oder weniger. Die aus Silizium und Molybdän bestehende Molybdänsilizidschicht 128 hat eine Dicke von etwa 100 nm.

Sodann wird auf der gesamten Oberfläche der Molybdän­ silizidschicht 128 eine Schicht aus reinem schwerschmel­ zenden Metall 130 abgeschieden. Als schwerschmelzendes Metall wird Molybdän verwendet. Zur Bildung der Schicht aus schwer­ schmelzendem Metall wird die Sputtermethode eingesetzt. In diesem Fall werden die gleichen Sputterbedingungen eingehal­ ten wie oben. Die Molybdänschicht hat eine Dicke von etwa 150 nm.

Schritt zum selektiven Entfernen der zweiten leitfähigen Schicht

Die zweite leitfähige Schicht, die aus der zweiten poly­ kristallinen Siliziumschicht 113, der Molybdänsilizidschicht 128 und der Molybdänschicht 130 besteht, wird selektiv ent­ fernt, um vorgegebene Elektroden oder Leiterbahnen auszu­ bilden, wobei unter Verwendung von Fotollack eine Trockenätz­ methode eingesetzt wird. Ein Gas, das beispielsweise aus CF₄ + O₂ besteht, wird als Ätzgas verwendet. Die oben er­ wähnten drei Schichten der Leitfähigkeitsschicht werden durch Ätzen (Plasmaätzen) oder durch eine Plasmaentladung in der Gegenwart von dem Gas entfernt. Zuerst wird die Molybdänschicht dem Ätzen ausgesetzt, die Molybdänsilizid­ schicht ist als nächste dem Ätzen ausgesetzt und die poly­ kristalline Siliziumschicht wird unter Aufrechterhaltung der gleichen Gestalt in der Gegenwart des gleichen Gases dem Ätzen ausgesetzt. Sodann wird in einer Stickstoff­ atmosphäre ein Glühprozeß durchgeführt. Aufgrund des Glühens dispergieren Molybdän und Silizium gleichmäßig in der Molybdänsilizidschicht 129. Die polykristalline Silizium­ schicht 114, die Molybdänsilizidschicht 129 und die Molybdän­ schicht 131, die durch Plasmaätzung in die in Fig. 11M gezeigten Gestaltungen gebracht werden, bilden Wortleitungen WL_1-1 bis WL_1-6, Blind-Wortleitungen DWL_1-1 DWL_1-2, und Steuersignalleitungen Φ_dc-L₁, Φ_dc-L₂, die in Fig. 7 darge­ stellt sind und sie bilden weiterhin Steuersignalleitungen für aktives Rückspeichern Φ_rg-L, Elektroden 114 für die Kondensatoren C_B11, C_B12, sowie Gateelektroden für die MIS- Feldeffekttransistoren Q_S1 und Q_S2, welche in Fig. 10 darge­ stellt sind. Bei Fig. 11M ist darüber hinaus der freigelegte SiO₂-Film 109 entfernt, um die Oberfläche des Siliziumsubstra­ tes freizulegen.

Schritt zur Oxidation der Oberfläche

Auf der Oberfläche des freigelegten Siliziumsubstrats 101 wird entsprechend der Fig. 11N mit Hilfe des chemischen Abscheidens aus der Gasphase (CVD-Methode) ein SiO₂-Film 115 mit einer Dicke von etwa 10 nm abgeschieden, derart, daß die Oberflächengebiete, an denen Sourcegebiete und Draingebiete der MIS-Feldeffekttransistoren ausgebildet werden sollen, nicht kontaminiert werden. Zugleich mit der Bildung des SiO₂- Films 115 wird ebenfalls mit der CVD-Methode entsprechend der Fig. 11N ein SiO₂-Film 116 mit einer Dicke von etwa 10 nm auf der Oberfläche der Wortleitungen WL_1-1 bis WL_1-6′ der Blindwortleitungen DWL_1-1, DWL_1-2, der Steuersignallei­ tungen Φ_dc-L₁, Φ_dc-L₂, der Elektrode 114 der Kondensatoren C_B11, C_B12 und der Gateelektroden der MIS-Feldeffekttransisto­ ren Q_S1 bis Q_S2 abgeschieden, welche aus der zweiten poly­ kristallinen Siliziumschicht 113, der Molybdänsilizidschicht 118 und der Molybdänschicht 130 bestehen.

Um zu verhindern, daß bei der Bildung der SiO₂-Filme 115 und 116 die Molybdänschicht 114 oxidiert und sublimiert, wird die folgende Maßnahme getroffen.

Zunächst wird das Halbleitersubstrat 101 in ein Gerät zur Ausbildung des SiO₂-Films mittels einer CVD-Methode eingesetzt. In diesem Fall beträgt die Temperatur des Apparates weniger als 200°C. Danach läßt man soviel Stick­ stoff einfließen, daß kein Sauerstoff in dem Apparat vorhanden ist. Sodann wird der SiO₂-Film gebildet durch Temperaturer­ höhung in dem Apparat auf 400 bis 450°C. Man läßt insbe­ sondere SiH₄ + O₂ mit Stickstoffgas als Trägergas einfließen; das SiH₄ + O₂-Gas wird thermisch zersetzt und reagiert. Sauer­ stoff, der in diesem Augenblick eingeführt wird, reagiert nicht mit Molybdän sondern reagiert mit Silizium zur Bildung eines SiO₂-Filmes auf der Oberfläche des Substrates.

Schritt zum Ausbilden von Source- und Drain-Gebieten

Durch den SiO₂-Film 115 werden in das Siliziumsubstrat 101 Störstoffe vom N-Typ wie z. B. Arsenionen entsprechend der Fig. 110 eingebracht, um selektiv Source- und Drainge­ biete der MIS-Feldeffekttransistoren in dem Siliziumsubstrat 101 auszubilden. Die n-Störstellen werden vorzugsweise mit einem Ioneninjektionsverfahren eingebracht. Beispielsweise werden Arsenionen in das Siliziumsubstrat 101 mit einer Injektionsenergie von 80 KeV injiziert. In diesem Fall be­ trägt die Dosis der Ionen etwa 1 × 10¹⁶ Atome/cm².

Schritt zum Ausbilden der Kontaktlöcher

Um die Source- und Draingebiete mit der dritten Leiter­ schicht zu verbinden, werden in dem SiO₂-Film Kontaktlöcher ausgebildet. Die in Fig. 11P dargestellten Kontaktlöcher CH₁₀₁ bis CH₁₀₄ werden gebildet, indem der SiO₂-Film 115 unter Verwendung einer vorgegebenen Maske selektiv geätzt wird. Hierbei entspricht das Kontaktloch CH₁₀₂ dem Kontakt­ loch CH₁ der Fig. 7.

Schritt zum Ausbilden eines isolierenden Zwischenschicht- Films

Ein isolierender Zwischenschicht-Film wird auf der ge­ samten Oberfläche des Siliziumsubstrats 101 gebildet. Ins­ besondere wird als isolierender Zwischenschichtfilm 118 z. B. ein Phopsphorsilikatglas (PSG)-Film mit einer Dicke von 800 nm auf der gesamten Oberfläche des Siliziumsubstrats 101 entsprechend der Fig. 11Q gebildet. Der PSG-Film 118 dient ebenfalls als Getter für Natriumionen, die die Charakteristik von MIS-Feldeffekttransistoren beeinflussen.

Schritt zum Ausbilden der Kontaktlöcher

Um die zweite polykristalline Siliziumschicht mit der dritten Leitfähigkeitsschicht sowie die Source- und Draingebiete mit der dritten Leitfähigkeitsschicht zu ver­ binden, werden in dem PSG-Film 118 Kontaktlöcher gebildet. Zur Bildung von den in Fig. 11R dargestellten Kontaktlöchern CH₁₀₁ bis CH₁₀₄ wird der PSG-Film 118 selektiv geätzt. Die Maske, die zur Bildung der Kontaktlöcher CH₁₀₁ bis CH₁₀₄ verwendet wird, ist die gleiche Maske, die zur Bildung der Kontaktlöcher CH₁₀₁ bis CH₁₀₄ in dem voran beschrie­ benen Schritt zur Bildung der Kontaktlöcher verwendet wurde.

Hierzu wird der PSG-Film 118 thermisch bei einer Tempera­ tur von etwa 1000°C behandelt, um ihn zu glätten. Injizierte Arsenionen werden durch die Wärmebehandlung diffundiert, so daß sie Halbleitergebiete 119 und 126 vom n⁺-Typ mit einer vorgegebenen Tiefe bilden. Die Halbleitergebiete 119 und 126 vom n⁺-Typ dienen als Source- und Draingebiete.

Dabei können die in dem voran beschriebenen Schritt in dem SiO₂-Film 115 gebildeten Kontaktlöcher gleichzeitig mit der Bildung der Kontaktlöcher in dem PSG-Film 118 herge­ stellt werden. Der PSG-Film 118 wird dem Ätzen ausgesetzt bevor die Kontaktlöcher vollständig in dem SiO₂-Film 115 ausgebildet worden sind. Mit anderen Worten wird der PSG-Film 118 einer Über-Ätzung unterworfen. Um solches Über-Ätzen zu verindern, sollten die Löcher in dem PSG- Film 118 mit einem Schritt ausgebildet werden, der sich von dem Schritt zum Ausbilden der Kontaktlöcher in dem SiO₂- Film 115 unterscheidet.

Schritt zum Ausbilden einer dritten Leiterbahnschicht

Eine dritte Leiterbahnschicht, beispielsweise eine Aluminiumschicht mit einer Dicke von etwa 1200 nm wird auf der gesamten Oberfläche des Siliziumsubstrats 101 ausge­ bildet, um die Spannungsversorgungsleitung V_CC-L und die Datenleitungen DL_1-1, _1-1, DL_1-2 und _1-2 auszubilden, die in Fig. 7 dargestellt sind. Die Aluminiumschicht wird dann einem selektiven Ätzprozeß unterworfen, um die Spannungsversorgungsleitung V_CC-L, die Datenleitung DL_1-1 und die Verdrahtungsschicht 127 entsprechend der Fig. 11S auszubilden.

Gemäß dem oben beschriebenen Ausführungsbeispiel der vorliegenden Erfindung ist es möglich, ein D-RAM IC zu realisieren, also eine integrierte Halbleiterschaltungs­ anordnung mit einer Leiterbahnschicht von kleinem Wider­ stand und mit einer großen Signalübertragungsgeschwindigkeit. Weiter können die Effekte (1) bis (3), die bei der ersten Ausführungsform erreicht werden, ebenso mit dieser Aus­ führungsform erzielt werden. Gemäß dieser Ausführungsform besteht die erste Leiterbahnschicht aus polykristallinem Silizium. Da jedoch die erste Leiterbahnschicht immer mit einer vorgegebenen Spannung beaufschlagt wird oder an Masse gelegt ist, entstehen keine Schwierigkeiten, selbst wenn sie einen hohen Widerstand besitzt. Die aus polykristallinem Silizium zusammengesetzte erste Leiterbahnschicht macht es vielmehr möglich, einen dichten isolierenden Film (SiO₂- Film) durch thermische Oxidation auf seiner Oberfläche aus­ zubilden.

Gemäß dem Ausführungsbeispiel der vorliegenden Erfindung erhält man weiterhin eine integrierte Halbleiterschaltung mit den oben beschriebenen Eigenschaften, ohne daß man komplizierte Verfahrensschritte durchlaufen muß. Gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung dient nämlich die Leiterbahnschicht, die aus einer polykristalli­ nen Siliziumschicht 114, einer darauf gebildeten Molybdän­ silizidschicht 129 und einer auf dieser befindlichen Molybdän­ schicht 131 besteht, als eine Elektrode, die in direkten Kontakt mit dem Halbleitergebiet 22 vom n⁺-Typ kommt, sie dient ferner als Gateelektrode für MIS-Feldeffekttransistoren und weiterhin als Elektrode von MIS-Kondensatoren. Wenn die einzelnen Elektroden aus unterschiedlichen Materialien ge­ bildet werden müssen, d. h. wenn diejenige Elektrode, die in direkten Kontakt mit dem Halbleitergebiet kommt, die Gateelektrode von MIS-Feldeffekttransistoren und eine Elektrode von MIS-Kondensatoren unter Verwendung von verschiedenen Materialien gebildet werden müssen, so ist eine erhöhte Zahl von Verfahrensschritten notwendig.

Die simultane Bildung einer Elektrode der MIS-Kon­ densatoren und derjenigen Elektrode, die in direkten Kontakt mit dem Halbleitergebiet 22 kommt, trägt weiter dazu bei, den Integrationsgrad zu erhöhen. Würden diese Elektroden aus verschiedenen Materialien hergestellt, so müßte zwi­ schen diesen Elektroden eine Kontaktfläche vorgesehen werden. Die oben beschriebenen Herstellungsschritte tragen daher zur Vergrößerung der Dichte der Leiterbahnen bei. Die Molybdänsilizidschicht, die als eine Elektrode von MIS- Kondensatoren dient, bringt keine Schwierigkeiten.

Die vorliegende Erfindung ist keinesfalls auf die oben beschriebenen Ausführungsbeispiele beschränkt. Beispiels­ weise kann neben der Verwendung von Molbydänsilizid (MoSi) auch Titansilizid (TiSi₂), Tantalsilizid (TaSi) oder Wolframsilizid (WSi) als zweite leitende Schicht zur Bildung der mehrschichtigen Leiterbahn verwendet werden.

Neben Molybdän kann weiter Titan, Tantal oder Wolfram als schwerschmelzendes Metall gewählt werden.

Weiterhin können die in den Fig. 11L bis 11O bei dem oben beschriebenen Ausführungsbeispiel dargestellten Verfahrensschritte umgeordnet werden, wie nachfolgend be­ schrieben wird. Zuerst werden in der beschriebenen Anordnung die polykristalline Siliziumschicht 113, die Silizidschicht 128 aus Silizium und einem schwerschmelzenden Metall, und die Schicht 131 aus reinem, schwerschmelzenden Metall auf dem SiO₂-Gatefilm 109 und dem SiO₂-Feldfilm 105 entsprechend der Fig. 11L auflaminiert. Sodann werden die erwähnten drei Schichten selektiv durch trockenes Ätzen entfernt, um die Leiterbahnschicht oder die Gateelektrode auszubilden. Daran anschließend werden Source- und Draingebiete unter­ halb des SiO₂-Gatefilms 109 gebildet, wobei die Leiterbahn­ schicht als Maske dient. Diese Gebiete werden mit Hilfe von Ionenimplantation gebildet.

Gemäß der vorliegenden Erfindung ist es folglich möglich, eine integrierte Halbleiterschaltung zu erhalten, die, resultierend aus der selbstausrichtenden Eigenschaft, eine hohe Dichte aufweist und eine Leiterbahnschicht be­ sitzt, deren Widerstand klein und deren Signalübertragungs­ zeit kurz ist.

Claims (21)

1. Halbleiterschaltung mit einer Leiterbahn, die eine poly­ kristalline Siliziumschicht (541, 542, 17, 18, 24 bis 27, 113, 114) und darauf ausgebildet eine aus Silizium und einem hochschmelzenden Metall bestehende Silizidschicht (551, 552, 30, 31, 32 bis 35, 128, 129) aufweist, dadurch gekennzeichnet, daß die Leiterbahn eine auf der Silizidschicht (551, 552, 30, 31, 32 bis 35, 128, 129) ausge­ bildete Schicht aus einem hochschmelzenden Metall (561, 562, 37, 38, 39 bis 42, 130, 131) umfaßt.

2. Halbleiterschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß ein Teil der Leiterbahn als Gateelektrode dient und daß auf beiden Seiten der Gateelektrode in einem Halbleitersubstrat (1, 51) Source- und Draingebiete (572, 573, 4, 5, 11 bis 14, 119 bis 126) gebildet sind.

3. Halbleiterschaltung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß die Leiterbahn eine mit Speicherzellen verbundene Wortleitung (WL_1-1) bildet.

4. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß ein Teil der Leiterbahn mit einer Hauptoberfläche eines freigelegten Halbleitersubstrats (1) verbunden ist.

5. Halbleiterschaltung nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß zwischen einer Hauptoberfläche eines Halbleitersubstrats (1) und der Leiterbahn ein Isolationsfilm ausgebildet ist, der aus einem Feldisolationsfilm (2, 52, 105) mit einer relativ großen Dicke und einem Gateisolationsfilm (3, 53, 115) besteht, der dünner als der Feldisolationsfilm ist.

6. Halbleiterschaltung nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß zwischen einer Hauptoberfläche eines Halbleitersubstrats (1) und der Leiterbahn ein Isolationsfilm ausgebildet ist, der aus einem SiO₂-Film besteht und daß das Halbleitersubstrat aus einem Siliziumsubstrat besteht.

7. Halbleiterschaltung nach einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet, daß die Silizidschicht (551, 552, 30 bis 35, 128, 129) aus Silizium und Molybdän besteht und daß die Schicht aus schwerschmelzendem Metall (561, 562, 37 bis 42, 130, 131) eine Molybdänschicht ist.

8. Halbleiterschaltung nach einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet, daß die Silizidschicht aus Silizium und Titan besteht.

9. Halbleiterschaltung nach einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet, daß die Silizidschicht aus Silizium und Tantal besteht.

10. Halbleiterschaltung nach einem der Ansprüche 1 bis 9, gekennzeichnet durch einen MIS-Feldeffekttransistor mit einem Gateisolationsfilm (3, 53, 106), der auf einer Hauptoberfläche eines Halbleiter­ substrats (1, 51, 101) ausgebildet ist, mit einer Gateelektrode, die selektiv auf dem Gateisolationsfilm ausgebildet ist, und mit Source- und Draingebieten (571, 572, 11 bis 14, 119 bis 126), die in dem Halbleitersubstrat zu beiden Seiten der Gateelektrode ausgebildet sind, wobei die Gateelektrode von einem Teil der genannten Leiterbahn dreischichtig gebildet ist und wobei die Source- und die Draingebiete mittels der dreischichtigen Gateelektrode selbstausrichtend ausgebildet sind.

11. Halbleiterschaltung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß es sich um eine integrierte Halbleiterspeicherschaltung mit parallel zueinander verlaufenden Datenleitungen (DL), mit Wortleitungen (WL), die etwa senkrecht zu den Datenleitungen verlaufen, und mit Speicherzellen, die zwischen den Datenleitungen und den Wortleitungen verbunden sind, handelt, wobei die Wortleitungen jeweils durch die Leiterbahn gebildet sind.

12. Halbleiterschaltung nach einem der Ansprüche 1 bis 11, gekennzeichnet durch ein eine Hauptoberfläche aufweisendes Halbleitersubstrat (1), einen auf der Hauptoberfläche des Halbleitersubstrats gebildeten Isolationsfilm, der die Hauptoberfläche teilweise freiliegend läßt, wobei die Leiterbahn mit der freiliegenden Hauptoberfläche verbunden ist und sich auf dem Isolationsfilm erstreckt.

13. Verfahren zur Herstellung einer Halbleiterschaltung mit folgenden Verfahrensschritten:
Ausbilden eines Isolationsfilms (102, 103, 105, 106, 109) auf der Oberfläche eines Halbleitersubstrats (101),
Ausbilden einer ersten Schicht (113) aus polykristallinem Silizium auf dem Isolationsfilm,
Abscheiden einer aus Silizium und einem schwer schmelzenden Metall bestehenden zweiten Schicht (128) auf der polykristallinen Sili­ ziumschicht,
Ausbilden einer dritten Schicht (130) aus schwer schmelzendem Metall auf der abgeschiedenen zweiten Schicht aus Silizium und einem schwer schmelzenden Metall und
Strukturieren der ersten Schicht aus polykristallinem Silizium, der darauf abgeschiedenen zweiten Schicht und der dritten Schicht aus schwer schmelzendem Metall unter Bildung einer Leiterbahn.

14. Verfahren nach Anspruch 13, wobei die erste Schicht (113) aus polykristallinem Silizium, die ab­ geschiedene zweite Schicht (128) und die dritte Schicht (130) aus schwer schmelzendem Metall nach ihrer Ausbildung einem selektiven Ätzprozeß und einem Glühprozeß unterworfen werden.

15. Verfahren nach Anspruch 13 oder 14, wobei auf dem Isolationsfilm (109) eine Gateelektrode gebildet wird, indem
die erste Schicht (113) aus polykristallinem Silizium nach einem CVD- Verfahren auf dem Isolationsfilm (109) abgeschieden wird,
Silizium und ein schwer schmelzendes Metall auf der ersten Schicht (113) aus poly­ kristallinem Silizium durch ein Co-Sputterverfahren zur Bildung der zweiten Schicht (128) abgeschieden werden,
die dritte Schicht (130) aus schwer schmelzendem Metall auf der ab­ geschiedenen zweiten Schicht (128) durch Sputtern gebildet wird und
die erste Schicht aus polykristallinem Silizium, die abgeschiedene zweite Schicht und die dritte Schicht aus schwer schmelzendem Metall selektiv entfernt und geglüht werden.

16. Verfahren nach Anspruch 15, wobei nach der Bildung der Gateelektrode zu beiden Seiten der Gateelektrode ein Sourcegebiet und ein Draingebiet in dem Halbleitersubstrat gebildet werden.

17. Verfahren nach Anspruch 16, wobei die Source- und die Draingebiete durch Ionenimplantation hergestellt werden.

18. Verfahren nach Anspruch 13, wobei die Halbleiterschaltung einen Halbleiterspeicher darstellt,
mit einem auf einem Halbleitersubstrat (101) hergestellten Speicherfeld mit einer Vielzahl von Speicherzellen (M-CEL), deren jede einen Kondensator und einen MIS-Feldeffekt-Transistor (QM) enthält und mit jeweils mindestens einer von einer Vielzahl von Wortleitungen (WL) und einer Vielzahl von Datenleitungen (DL) verbunden ist und
mit einem auf dem Halbleitersubstrat (101) hergestellten, dem Speicherfeld zugeordneten peripheren Schaltkreis, der aus einer Vielzahl von MIS-Feldeffekttransistoren (QS) und mit jeweils einem Halbleitergebiet der MIS-Feldeffekttransistoren (Qs) in Kontakt stehenden Verbindungsleitungen besteht,
wobei das Verfahren folgende Schritte umfaßt:
Bildung einer weiteren Lage (107) aus polykristallinem Silizium im wesentlichen auf der ganzen Hauptoberfläche des Halbleitersubstrats (101), wobei die weitere Lage (107) Ab­ schnitte aufweist, die erste Isolationsfilme (106) überlappen, die auf ausgewählten ersten Gebieten der Hauptoberfläche dort, wo die Kondensatoren erzeugt werden sollen, ausgebildet sind,
Strukturieren der weiteren Lage (107), um jeweils eine Elektrode eines jeden Kondensators in jedem der ersten Gebiete zu bilden;
Bildung der genannten ersten Schicht (113) aus polykristallinem Silizium im wesentlichen auf der ganzen Hauptoberfläche, wobei sich die erste Schicht (113) über einen Isolationsfilm, der auf der strukturierten weiteren polykristallinen Siliziumlage (107) ausgebildet ist, und über Gate-Isolationsfilme (109) erstreckt, die auf ausgewählten zweiten Gebieten, in denen die MIS-Feldeffekttransistoren (QM, QS) der Speicherzellen und des peri­ pheren Schaltkreises erzeugt werden sollen, ausgebildet sind, wobei die erste Schicht (113) Abschnitte hat, die jeweils mit einem Abschnitt der zweiten Gebiete in Kontakt stehen;
Bildung der genannten zweiten Schicht (128) und der genannten dritten Schicht (130);
Strukturieren der aufeinanderfolgenden ersten, zweiten und dritten Schichten, um Gateelektroden der MIS-Feldeffekttransistoren der Speicherzellen und des peripheren Schaltkreises sowie die Wortleitungen und die Verbindungsleitungen zu bilden, die jeweils mit den Abschnitten der zweiten Gebiete, die als Halb­ leitergebiete der MIS-Feldeffekttransistoren dienen, verbunden sind.

19. Verfahren nach Anspruch 18, wobei die Gate-Elektroden der MIS-Feldeffekt-Transistoren (QM, QS) der Speicherzellen (M-CEL) und des peripheren Schaltkreises im Schritt des Strukturierens der aufeinanderfolgenden ersten, zweiten und dritten Schicht gemeinsam gebildet werden.

20. Verfahren nach Anspruch 18, wobei der Schritt zum Strukturieren der ersten, zweiten und dritten Schicht eine Verbindungsleitung bildet, die eine Elektrode, die mit dem als Halbleitergebiet der genannten MIS-Feldeffekt-Transis­ toren (QM, QS) dienenden Bereich des zweiten Gebiets ver­ bunden ist, eine Gate-Elektrode mindestens eines MIS-Feld­ effekt-Transistors und eine Elektrode eines Kondensators aufweist.

21. Verfahren nach Anspruch 20, wobei der Schritt des Strukturierens die Elektrode, die mit dem genannten Bereich des zweiten Gebiets verbunden ist, und die genannte Elektrode des Kondensators gleichzeitig bildet.