JPS59501845A - 集積回路のためのアルミニウム−金属シリサイドの相互接続構造及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ■」ｌ この発明は、集積回路デバイスのための相互接続構造に関し、より特定的には、 集積回路内の素子を接続するための、低抵抗値のアルミニウムー金属シリサイド の相互接続構造およびその相互接続構造を製造する方法に関するものである。

１立上」Ｑコロ１ はとんどの集積回路は、典型的には、単結晶シリコン上の半導体サブストレート の表面上の活性領域によって形成される。これらの活性領域は、サブストレート の表面上に形成された導電性領域によって一部分相互接続されている。

伯の相互接続ラインは、サブストレートの表面を覆う絶縁層上に、導Ｎ層を析出 することによって形成される。導電層は、予め選ばれた位置において、絶縁層の 孔を通ってサブストレートの活性領域を接続する相互接続ラインを描くように形 成される。いくつかの集積回路は、相互接続ラインを覆う他の絶縁層を有してお り、その上に相互接続ラインの第２の組が形成される。第２の相互接続層は、第 ２の絶縁層における孔を通って下の相互接続層と接触し、または、第１および第 ２の絶縁層の孔を通ってサブストレート自体と接触する。

さらに複雑な集積回路は、絶縁性および導電性材料からなる交互に重ねられたよ り多くの１を有し、より多くの相互接続ラインの組を形成している。しかしなが ら、一般に複雑な集積回路のほとんどは、２組の相互接続ライン、すなわち、最 上部層および中間層を有している。

これらの相互接続ラインは、相互接続構造を形成し、それによって集積回路の素 子（よ、能動であると受動であるとを問わず、電気的に結合され、回路として機 能する。

現在の集積回路において、最上部導電層は通常、アルミニウムで形成される。中 間導電＠ずなわち最上部導電層の下の層は、アルミニウムまたはポリシリコンで 形成される。

中間導電層として使用可能な候補として試験されている他の材料は、いくつかの 高融点金属シリサイドである。これらの材料のすべてには種々の欠点がある。

高融点金属シリサイドおよびポリシリコンは、中間導電層として、いくつかの共 通の欠点を有している。これらの材料は、たとえばアルミニウムと比べて、高い 面積抵抗値を有している。ポリシリコンの面積抵抗値は、通常単位面積あたり１ ５Ωに等しいかあるいはそれ以上であり、ざらにシリサイドは通常、単位面積あ たり３Ωに等しいかあるいはそれ以上の面積抵抗値を有している。そのような高 い面積抵抗値は、集積回路の速度を遅くする。次に、これらの材料は、典型的に は、半導体サブストレートのサブストレートにおけるＮ＋もしくはＰ＋領域のい ずれか、またはその双方と、高抵抗値の接触または非オーミツクコンタクトを形 成する。０ＭＯ８技術においては、Ｎ＋およびＰ＋領域は双方とも、導電性ライ ンと接触しなければならない。

相互接続ラインのＰまたはＮドーピングは、通常ＣＭ９Ｓの設Ｒ１において見ら れる、逆にドープされた接触サブストレート領域とのＰ−Ｎ接合を作り出すので 、ポリシリコンおよび高融点金属シリサイドの相互接続ラインは特に厄介である 。

金属シリサイドまたはポリシリコンの相互接続ラインは、サブストレート・への 接触領域を完全に覆わなければならず、しばしば″ドッグホーニング（ｄｏｇ　 ｂｏｎｉｎｇ）　”と呼ばれている。ポリシリコンおよびシリサイドのためのエ ツチング液はまた、典型的にはシリコンをもエツチングするため、シリサイドま たはポリシリコンの相互接続ラインによって接触領域を完全に重ね覆うことは、 シリコンサブストレートの表面がえぐり取られることを防いでいる。サブストレ ートのシリコンをえぐり出すことは、相互結合層を″′ドッグボーニング（ｄｏ （ｌ　ｂｏｎｉｎＱ）　”　シ、接触領域を完全に覆うことによって、たとえマ スキングのずれが生じた場合でも避けられる。しかしながら、これは集積回路の 密度を減少することになる。第２図を参照すると、それは、“′ドツグボーン″ ′接触を有する相互接続ライン２０およびそれを有していないライン２１を示し ている。パトッグボーン″接触を有する１絹の相互接続ラインは、同じ幅Ｗの相 互接続ラインに比較してより集積密度が低いことが容易にわ力λる。

高融点金属シリサイドおよびポリシリコンの相互接続ラインに対する他の不利な 要求は、高温での焼きなましである。どのような高温での焼きなましのステップ も、通常９００℃またはそれ以上で行なわれるが、これはシ５ノコンサブスート レートのドープされた領域の接合の深さをより深く拡散させる。これは、集積回 路における寄生容置を増大し、結果的にその遠吠を減少さす。

上述の問題点を避けるために中間相互接続層として先１テ技術において使用され てきた他の材料は、アルミニウムである。アルミニウムには、アルミニウム上に 配置された絶縁層に小山を作らせる突出物をその表面上に有しているという欠点 がある。これらの小さな山、すなわち不規ＩＩＪさＧよ、中間導電層およびその 上の導電層との間の絶縁体中に短絡回路を形成する。

アルミニウムはまた、多くの応用例において適用できるだけの充分なステップを もたらしてはいな６ｓ、たとえば、アルミニウムが、サブストレートを覆ってい る絶縁層上に析出されるときに、それは、サブストレートに対して開（Ｘたコン タクトの側面には等しく析出されない。むしろ、アルミニウムは、一定の場所に 蓄積され、さらに他の場所を避ける傾向があり、それによって、形成された相互 接続ラインにおける断線の可能性を増大させる。

さらに、今日の製造技術は、アルミニウムに対する総合的に満足できるプラズマ エツチングをまだ製造していないので、ウェットエツチングがまだ広く用いられ ている。ウェットエツチングは、隣接するアルミニウムの相互接続ライン間の大 きなマスキングピッチをもたらす。これは、集積回路の全体的な密度を減少させ る。

アルミニウムの他の欠点は、この材料は、シリコンと接触したときに、容易にシ リコンを吸収してアルミニウムーシリコン化合物を形成するということである。

これは、今日のＭＯＳ　ＶＬＳＩ集積回路において用いられる浅いＰ−Ｎ接合を 介してアルミニウムがサブストレートに入ってきて短絡回路を形成する可能性を 増大させる。

中間アルミニウム相互接続層の他の欠点は、フォトリソグラフィに誤りが生じた ときに、最上部アルミニウム層を再度動作させないということである。双方の材 料がアルミニウムであるので、中間相互接続１に影響を与えることなく最上部層 を取除く作業は、たとえ不可能ではないとしても、非常に困難なものとなる。最 上部層のエツチングは、常に中間層の一部分を取去り、そこで２つの層の間の接 触が形成される。

最後に、相互接続層の双方はアルミニウムであるので、最上部層は、より下側の アルミニウム層への゛ドツグボーン”接触を持つことが要求される。さもなけれ ば、より下側のアルミニウム層の露出されたオープンコンタクト領域は、最上部 層が相互接続ラインになるように規定されるときに、エツチングされる。上述の ように、これは、最上部アルミニウム層のマスキングピッチを増大し、かつ集積 回路の全体的な密度を減少さす。

この発明は、これらの半導体の工程上の、構造上のおよび電気的な欠点を克服し 、あるいは実質的に軽減するものである。

発明の１を要 この発明は、アルミニウムの層と、このアルミニウム層上の高融点金属シリサイ ドの層とを有し、アルミニウムーシリサイドの複合層を形成する、集積回路のた めの相互接続構造を提供するものである。適切な範囲の厚みを有するアルミニウ ムおよび金属シリサイドの層がまた設けられている。モリブデンおよびタンタル が金属シリサイド層において高融点金属として使用される。

この発明はまた、集積回路における相互接続構造を製造する方法を提供し、これ は、半導体サブストレートの表面上に複数の活性領域を有する半導体サブストレ ート上にわたって第１の絶縁層を設け、この第１の絶縁層上にわたって第１のア ルミニウム層を形成し、このアルミニウム層上にわたって金属シリサイド層を形 成し、さらに、前記第１のアルミニウム層および前記金属シリサイド層の一部分 を所定のパターンで選択的に取去り、これによって、アルミニウムー金属シリサ イド相互接続構造が少なくとも前記活性領域のいくつかを結合することによって 形成されるようにしたものである。

１血豆１」口」Ｌ吐 以下の詳細な説明を熟読し、かつ以下の図面を参照することによって、この発明 をより詳細に理解すること力くできるであろう。

第１八図ないし第１Ｅ図は、ポリシリコン、アルミニウムー高融点金属シリサイ ド、およびアルミニウムｆ）Ｘらなる３晧の相互接続ラインを有する、新規な集 積回路デ／＜イスの構造を形成する際に用いられる工程のステップを詳細に示す 図である。

第２図は、２つの゛ドツグボーン“コンタクトを有する相互接続ラインおよびそ のようなコンタクトを持たな０相互接続ラインの平面図である。

１１虹Ｌ１ 新規な相互接続構造を製造するための一実施例が、第１八図ないし第１Ｅ図にお いて描かれている。

第１Ａ図は、中間アルミニウムー金属シリサイド相互接続特が析出される直前の 、半導体ウェハ１０の状態を示している。サブストレート１０は、活性、すなわ ち拡散された領域１１を有しており、それらはＮまたはＰ型の不純物によって高 濃度にドープされた領域であり、サブストレート１０の表面上に形成される。こ れらの領域１１を隔てているのは、絶縁フィールド酸化領域１２である。活性領 域１１をさらに絶縁するために、フィールド注入領域、またはチャネルストップ が、フィールド酸化層１２の下に配置される。これらは第１へ図には示されてい ない。ポリシリコンの任意の導電層１３が、フィールド酸化層１２上に析出され 、完全な集積回路への他の相互接続ラインの組を付加する。処理されたサブスト レートの表面全体にわたって、二酸化珪素の層１５が析出される。析出の典型的 な手法は、気相成長である。ホール１４は、酸化層１５に形成され、活性領域１ １およびポリシリコン層１３を露出する。

第１Ｂ図は、析出されたアルミニウムー金属シリサイド複合層を示している。複 合層は、薄いアルミニウム層１６と、その上に設けられた高融点金属シリサイド の層１７とから形成されている。アルミニウム層１６は、スバッタリができる。

純粋なアルミニウム、または少量のシリコンもしくは銅を含むアルミニウムが、 層１６としての条件を満たしていることが見い出されている。

アルミニウムの成長の次には、高融点金属シリサイド層１７のスパッタ成長が続 いている。モリブデンシリサイドおよびタンタルシリサイドが、高融点金属シリ サイド材料として良好に使用される。他の高融点金属シリサイドもまた適してい る。

アルミニウム上の酸化層の形成を避けるために、高融点金属シリサイド層１７は 、アルミニウム層１６を成長する際に使用されたシステムの真空状態を中断する ことなく、スパッタリングによって成長される。これは、アルミニウム１６およ びシリサイド層１７の間の良好な電気的接触を保証する。他の成長方法もまた使 用され得るが、しかし金属シリサイド層１７が成長されたときに、酸化層がアル ミニウム＠１６上に形成されないことを保証するように各ステップは実行−され なければならない。

アルミニウム層１６およびシリサイド、欝１７の厚みについての制約は、わりあ いに融通がきく。現在の典型的な工程において、アルミニウム１６に対しては、 ５００ないし３０００オングストロームの厚さの範囲が、およびシリサイド１７ に対しては、１０００ないし２５０’Ｏオングストロームの範囲が極めて良好で ある。アルミニウムーシリサイド複合層はそれから、第１Ｃ図に示されるように 、所望の相互接続構造を得るように規定され、エツチングされる。

所望のアルミニウムーシリサイドのパターンは、従来のフォトレジストおよび露 出手法を用いて規定される。金属シリサイド層１７は、適当なウェットまたはプ ラズマエツチングによってエツチングされる。ＣＣ見。Ｆｚ＋ＳＦｓのプラズマ が、良好に使用されている。層１７はその後、アルミニウム層１６を規定するた めに、マスクとして使用される。アルミニウム層１６は薄いので、アルミニウム に対する解像度の良好なパターンを得ることが可能である。

リン処理されたアルミニウムエツチングは、工程における好ましいウェットエツ チングであることが判明している。

さらに、規定されたシリサイド層１７がアルミニウム層１６に対するマスクとし て使用され得るので、アルミニウム層１６のウェットエツチングは、シリサイド 層１７を決定するために使用されるフォトレジストの除去の前あるいは後のいず れかにおいて実行され得るということが知られている。

アルミニウム層１６は、順番に、金属シリサイドのプラズマエツチングに対する ほぼ完全なエツチングストップを設け、このため、コンタクトホール１４．１６ （第１Ａ図）は、露出されたシリコン゛サブストレート１０またはポリシリコン 層１３のエツチングを防ぐために、アルミニウムーシリサイドパターンによって 完全に覆われなければならないということはない。層１６に対するアルミニウム エツチング液は、シリコンまたはポリシリコン材料を侵すことはない。これは、 半導体デバイスのより高度な集積化をもたらす。

アルミニウムー金属シリサイド層（第１Ｂ図）が成長されかつ形成された後に、 中間絶縁体層１８が成長される（第１Ｄ図）。低圧気相成長技術によって成長さ れた、７００ｏないし８０００オングストロームの厚さの二酸化珪素の層が用い られている。他の厚みの層もまた使用され得る。層１８は、ドープされていない 状態およびドープされた状態で形成され、４％および８％の濃度のリンを含む層 １８が良好に用いられている。

他の材料もまた、層１８として使用されるが、しかし、その材料は、集積回路の 動作および技術に対して順応し、さらに適合するものでなければならない。成長 の１つの制約は、過度のアルミニウムーシリコンの共融形成を排除し、これによ って活性領域１１の浅い接合が、アルミニウム層１６からサブストレート１０の 中へのアルミニウムのスパイクによって短絡されないように１温痕が４５０℃以 下でなければならないということである。

周知のりソグラフィ技術を用いることによって、層１８を介してアルミニウムー 金属シリサイド複合腎に至るコンタクト１９を開くために層１８はマスクされ、 かつエツチングされる。第１Ｄ図は、アルミニウムーシリサイドパターン上の領 域のみにおけるコンタクト開口１９を描いている。コンタクトはまた、拡散され た領域、すなわち活性領域１１、サブストレート自体およびポリシリコン層１３ まで開かれる。

第１Ｅ図は、アルミニウムの最上部層１９が成長され、かつ標準的な半導体り１ ノグラフイ技術を用いて決定された後の集積回路の状態を示している。アルミニ ウムー金属シリサイドからなるより多くの交互に重ねられた層および絶縁層が、 中間絶縁層１８上に配置され、最上部アルミニウム層２０が成長される前に付加 的な相互接続層が設けられるということが理解される。

アルミニウムー金属シリサイドの中間相互接続層を有する集積回路の構造は、前 述の先行技術に比較して多くの長所を有している。もたらされた集積回路の構造 の詳細が第１Ｅ図を参照して説明される一方で、その構造はそのように制限され るものとは考えるべきではない。

ポリシリコン層とは異なり、アルミニウム層１６および金属シリサイド、＠１７ から形成される複合層は、単位面積あたり０．１ないし０．５Ωの範囲内か、ま たはそれ以下の、低い面積抵抗値を有している。？！！合層は、より下に位置す るアルミニウム層１６を介して、サブストレート１０の活性領域１１への所望の 低抵抗値のオーミックコンタクトを形成する。複合層は、Ｎドープされた、およ びＰドープされたシリコン、ポリシリコン、シリサイドおよび他のアルミニウム 材料とさえ、所望のコンタクトを形成することができる。この発明は、０ＭＯ８ 技術に非常に適している。

底部層１６は、アルミニウムであるので、“ドツグボーン″コンタクトは必要で はない。たとえ、層１６がサブストレート１０の接触領域を完全には覆わなくて も、ｍ１６を相互接続ラインに形作るために典型的に用いられるアルミニウムの エツチング液は、サブストレート１０をえぐり取ることはない。このように、こ の構造は、より高度の集積化をもたらす。

この複合層のためには、どのような高温の焼きなましも必要とはされない。これ は、活性領域の接合の深さを浅く保ち、かつ奇生容量が増大することを避けるこ とによって、集積回路の速度を維持するのに有用である。

この複合層は、アルミニウム中間相互接続層に関して長所を有している。最上部 層１７は金属シリサイドであり、絶縁層１８はその上を滑かに覆うことができる 。これは、絶縁層１８上の最上部導電層における断線の可能性を減少させる。

階段状部のカバーの問題点もまた、この発明によって減少される。アルミニウム 層１６によって覆われる部分の不一致は、金属シリサイド層１７によって補われ る。

さらに、層１７は、下のアルミニウム層１６に対するシリコンのソースである。

これは、サブストレートにおける浅いＰ　−Ｎ接合を介するアルミニウムのスパ イクの可能性を減少させる。アルミニウム層１６の薄さはまた、サブストレート の接触領域からのシリコンの吸収量を減少する。

金属シリサイド層１７は、層２０を取去るためにエツチング液にさらされるので 、複合層によって最上部アルミニウム層２０は、再度使用され得る。層１７は、 その下に位置する層１６に到達するアルミニウムエッチ液に対する効果的なバリ アである。さらに、層１７は、最上部層２０へのエツチング液に対するバリアと して機船するので、最上部層接触領域は、″ドツグボーン”である必要はなく、 これは、最上部アルミニウム層をフォトリソグラフィ技術により高密度に規定さ れたものとする。

最後に、相互接続構造は、アルミニウム＠１６と電気的に並列なシリサイド層１ ７を有しているので、開路を形成させるかもしれない、主流密度により誘起され るアルミニウムの電子の移動の可能性が減少するものと信じられている。

この発明は、特定の実施例について説明されたが、この発明は、それに限定され るものではな（、上述の教示された内容を考慮して、多くの変更および修正が、 当業者にとって容易に明らかなものとなるであろう。それゆえに、説明された特 定の実施例よりもむしろ、添付された請求の範囲内においてこの発明は、実施さ れるであろうと（１うことＦＩＧ、／Ａ ＦＩＧ、ＩＢ ＦＩＧ、／Ｃ ＦＩＧ、１Ｄ ＦＩＧ、／Ｅ ＦＩＧ、２Ａ ＦＩＧ、２１３ ＦＩＧ、２１り ＦＩＧ、２０ 国際調査報告

Claims (1)

【特許請求の範囲】
1. １．　アルミニウムの層と、 前記アルミニウム層上の高融点金属シリサイドの層とを含む、集積回路デバイス における相互接続構造。 ２、　前記金属シリサイド層は、モリブデンおよびタンタルからなるグループの 中から１つの高融点金属を含む、請求の範囲第１項記載のデバイス。 ３、　前記アルミニウム層は、５００ないし３０００オン１項記載のデバイス。 オンゲストロームの範囲内の厚さを有している、請求の範囲第２項記載のデバイ ス。 ５、−サブストレートと、前記サブストレートの表面内における複数の活性領域 と、前記サブストレート表面上の第１の絶縁層と、予め選択された活性領域を結 合する、前記第１の絶縁層上の第１の相互接続構造とを有する、集積回路デバイ スであって。 前記相互接続層は、 前記第１の絶縁世上の第１のアルミニウム層と、前記第１のアルミニウム層上の 高融点金属シリサイドの層とを含む、集積回路デバイス。 ６、　前記第１の絶縁層および前記相互接続構造上の第２の絶縁層と、 前記活性領域および前記第１の相互接続構造を結合する、前記第２の絶縁層上の アルミニウムからなる第２の相互接続構造とを含む、請求の範囲第５項記載のデ バイス、。 ７、　前記金属シリサイド層は、モリブデンおよびタンタルからなるグループか ら１つの高融点金属を食む、請求の範囲第６項記載のデバイス。 ８、　前記第１のアルミニウム層は、５００ないし３０００オングストロームの 範囲内の厚さを有し、前記金属シリサイド層は、１０００ないし２５００オング ストロームの範囲内の厚さを有する、請求の範囲第７項記載のデバイス。 ９、　シリコンサブス下レートと、前記サブストレートの表面内の複数の活性領 域と、前記サブストレート表面上の第１の二酸化珪素層とを有し、予め選択され た活性領域と、前記第１の二酸化珪素層上の第１の導電層を所定のパターンで露 出し、これによって前記第１の導電層が前記予め選択された活性領域と接触する ようにした少なくとも１つの間口を有する集積回路であって、 前記第１の導電層は、 前記第１の二酸化珪素層上のアルミニウムの第１の層と、前記第１のアルミニウ ム層上の高融点金属シリサイド層とを含む１乗積回路。 １０、前記第１の二酸化珪素層および前記第１の導電層上の第２の二酸化珪素層 を備え、前記第２の二酸化珪素層は、前記第１の導電層の予め選択された部分を 露出するための少なくとも１つの開口を有し、かつ前記第２の二酸化珪素層上に 第２の所定のパターンで形成されたアルミニウムの第２の層をさらに備え、これ によって第２のアルミニウム層は、前記第１の導電層に接触し、これによって多 層相互接続導電構造が形成される、請求の範囲第９項記載のデバイス。 １１、　前記第１の二酸化珪素層および前記サブストレートの間に第３の所定の パターンで形成されたポリシリコン層と、 前記ポリシリコン層および前記サブストレートの間の第３の二酸化珪素層とを含 み、これ（よって、第３の導電層が前記多層Ｓ重構造に付加される、請求の範囲 第１０項記載のデバイス。 １２、　集積回路における相互接続構造を製造する方法であって、 表面上に複数の活性領域を有する半導体サブストレート上に第１の絶縁層を設け るステップと、前記第１の絶縁層上に第１のアルミニウム層を形成するステップ と、 前記アルミニウム層上に金属シリサイド層を形成するステップと、 前記第１のアルミニウム層および前記金属シリサイド層の一部を所定のパターン で選択的に取除くステップとを含み、 これによって、前記活性領域の少なくともいくつかを結合するアルミニウムーシ リサイド相互接続構造が形成される、集積回路デバイスにおける相互接続構造の 製造方法。 １３、　前記金属シソサイド層は、前記金属シリサイドが前記アルミニウム層に 直接接触するように、前記アルミニウム層上に形成される、請求の範囲第１２項 記載の方法。 １４、　前記アルミニウム層および金属シリサイド層除去ステップは、 前記金属シリサイド層を前記所定のパターンに選択的にエツチングするステップ と、 前記エツチングされた金属シリサイド層をマスクとして使用することによって、 前記アルミニウム層を所定のパターンになるように選択的にエツチングするステ ップとを含む、請求の範囲第１３項記載の方法。 １５、　前記金属シリサイド層エツチングステップは、アルミニウムをエツチン グしないエッチ液を使用するステップを含み、前記アルミニウム層エツチングス テップは、前記第１の絶縁層または前記金属シリサイド層のいずれをもエツチン グしないエツチング液を使用するステップを含む、請求の範囲第１４項記載の方 法。 １６、　前記金属シリサイド層は、モリブデンおよびタンタルからなるグループ から選択された１つの高融点金属を含む、請求の範囲第１５項記載の方法。 １７、　前記アルミニウム層は、５００ないし３０００オングストロームの範囲 内の厚さになるように形成される、請求の範囲第１６項記載の方法。 １８、　前記金属シリサイド層は、１０００ないし２５００オングストロームの 範囲内の厚さになるように形成される、請求の範囲第１７項記載の方法。 １９、　半導体デバイスを製造する方法であって、シリコンサブストレートの表 面上に複数の活性領域を形成するステップと、 前記サブストレート上に二酸化珪素の第１の層を形成するステップとを含み、前 記絶縁層は、１つの予め選択された活性領域を露出する少なくとも１つの開口を 有し、前記第１の二酸化珪素層上に第１のアルミニウム層を成長するステップと 、 前記シソサイド層および前記第１のアルミニウム層が直接接触するように、前記 第１のアルミニウム層上に高融点金属シリサイド層を成長するステップと、前記 シリサイド層を前記開口上にわたって所定のパターンになるように選択的にエツ チングするステップと、第１のアルミニウム層が前記開口を介して前記予め選択 された活性領域に接触するように、前記第１のアルミニウム層を前記所定のパタ ーンになるように選択的にエツチングするステップと、 前記選択的にエツチングされた第１のアルミニウムおよびシリサイド層上にわた って、二酸化珪素の第２の層を成長するステップとをさらに含み、前記第２の二 酸化珪素層は、前記シリサイド層を所定の位置で露出する少なくとも１つの開口 を有し、 前記第２の二酸化珪素層上にわたってアルミニウムの第２の層を成長するステッ プと、 前記第２のアルミニウム層が前記第２の二酸化珪素の開口を介して前記シリサイ ド層に接触するように、前記第２のアルミニウム層を第２の所定のパターンにな るように選択的にエツチングするステップとをさらに含み、これによって、アル ミニウムおよび金属シリサイドの中間導電層を有する半導体が形成される、半導 体デバイスの製造方法。 ２０、前記アルミニウムスパッタリンクステップは、真空中において実行され、 さらに、前記金属シリサイド成長ステップは、前記金属シソサイドのスパッタリ ング前に前記アルミニウム上に絶縁酸化層を形成することを防ぐために、前記真 空状態を中断することなく、前記アルミニウムスパッタリング後に高融点金属シ リサイドをスパッタリングすることによって実行される、請求の範囲第１９項記 載の方法。 ２１、　前記選択的ｔこエツチングされた金属シリサイド層は、前記第１のアル ミニウム層エツチングステップのためのマスクとして使用される、請求の範囲第 ２０項記載の方法。 ２２、　第１のアルミニウム層蒸肴ステツ゛ブは、５００ないし３０００オング ストロームの範囲内の厚さにアルミニウムをスパッタリングすることによって実 行される、請求の範囲第２１項記載の方法。 ２３、　前記金属シリサイド蒸着ステップは、１０００ないし２５００オングス トロームの範囲内の高融点金属シリサイド層上でスパッタリングによって実行さ れる、請求の範囲第２２項記載の方法。 ２４、　前記シリサイド層エツチングステップは、前記シリサイド層上にフォト レジスト層を設けるステップと、 前記フォトレジスト層を前記所定のパターンに規定するステップと、 前記フォトレジスト層をマスクとして使用して前記シリサイド層をエツチングす るステップとを含み、かつ、前記アルミニウム層エツチングステップは、前記フ ォトレジスト層をマスクとして使用して前記アルミニウム層をエツチングするス テップを含む、請求の範囲第１９項記載の方法。 ２５、　前記エツチングされたシリサイド層はまた、前記アルミニウム層エツチ ングステップにおいてマスクとして使用される、請求の範囲第２４項記載の方法 。