JPS62283643A - シリコンベースの半導体装置のためのコンタクト構造 - Google Patents

シリコンベースの半導体装置のためのコンタクト構造

Info

Publication number
JPS62283643A
JPS62283643A JP62106193A JP10619387A JPS62283643A JP S62283643 A JPS62283643 A JP S62283643A JP 62106193 A JP62106193 A JP 62106193A JP 10619387 A JP10619387 A JP 10619387A JP S62283643 A JPS62283643 A JP S62283643A
Authority
JP
Japan
Prior art keywords
refractory metal
layer
aluminum
silicide
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62106193A
Other languages
English (en)
Other versions
JP2569327B2 (ja
Inventor
ロビン・ダヴリュ・チュン
バーナード・ダヴリュ・ケイ・ホー
シャーン・ウェン・チェン
ヒューゴウ・ダヴリュ・ケイ・チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPS62283643A publication Critical patent/JPS62283643A/ja
Application granted granted Critical
Publication of JP2569327B2 publication Critical patent/JP2569327B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Contacts (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体に関するものであり、かつ特に、シリ
コンベースのデバイスのための低い抵抗金属コンタクト
に関するものである。
、　゛　　−の説明 シリコン／アルミニウム金属システムは何年もの間シリ
コンベースの半導体デバイスに金属コンタクトを提供す
るための上質の金属システムである。それは低い接触抵
抗を提供しかつ後方端部のＩｆｔ処Ｉ１１！（たとえば
、焼結、サーディツプ（ｃａｒｄｉｐ）パッケージの組
み入れなど）に対して比較的安定している。
シリコン析出物はいつもシリコンをドープしたアルミニ
ウムに関連している。しかしながら、過去にＪ３けるコ
ンタクト開口は比較的大きく、接触抵抗は問題ではなか
った。
最近になると、コンタクト間口はＶＬＳＩ（超人規！Ｊ
集積）技術が進歩するにつれて一層小さくされている。
したがって、シリコン析出物は回路の性能にとってｆ′
ＩＢとなっている。
もしシリコン析出物がコンタクト区域で生じるならば、
接触抵抗は実効コンタクト区域の減少のために増加する
であろう。ＲＲの場合、開放されたコンタクトがつくり
出されるであろう。
種々の層の形成および処理の間に作り出されるするため
に、「高温の」金薦処理が先に用いられた［低温の」金
属処理に対するものとしで用いられる。模者の処理では
、金属は包囲一度で生成される。一方、より最近のｔｓ
温金金属処理は、金属は高温で、負型的にはおよそ１０
０″Ｃないし３００℃で維持されるり°ブスト・レート
で生成される。
それによりコンタクト形態論が改良される一方で、高唱
金属処理に関連する温度はシリコンがアルミニウム内で
析出する傾向を増大している。
金属珪化物の群部層はＬにあるアルミニウムコンタクト
〜と接して用いられている。しかしながら、大抵の珪化
物はｐｌおよびｎ＋領領域双方でもって安定したオーム
コンタク［・を形成し得す、したがってそれらの用途を
制限する。
ヒルロック（ｈｉｌｌｏｃｋ　）の抑圧は多重層金属コ
ンタクト・システムには非常に壬反である。金属珪化物
の上部腑はヒルロック形成の抑圧を助けることがわかっ
ている。しかしながら、珪化物からの過剰なシリコンは
アルミニウム層でのシリコン析出物に付加的な電位ソー
スを作り出す。
シリコン／アルミニウム技術に関するまた別な問題はス
タティックランダムアクセスメモリ（ＲＡＭ）の区域に
ある。ここでは、ポリシリコン抵抗器が用いられ、イし
てそれは１０９オームパースクエアのオーダで抵抗を有
する。しかしながら、ポリシリコン抵抗器に対するアル
ミニウムコンタクトは低温焼ぎ戻しに対してすら非常に
敏感である。９０分間の４００℃での焼き戻しは１０４
ないし１０７オームに抵抗を減少するのに十分であり、
かつそれにより、シリコンとアルミニウムの相互拡散の
せいで、ポリシリコン負荷抵抗器を介した非常に高い漏
洩を引き起こす。抵抗におけるそのような猛烈な変化は
歩留り／ｌ！！品の信頼性の問題を提示しかつ軽度にド
ープしたポリシリコン抵抗器負荷に対する直接のコンタ
クトを有するＶｃｃラインとして金属を用いることの潜
在的なレイアウトの利点を限定する。
改良された金属コンタクト形状はシリコン／アルミニウ
ム金属コンタク１−でのシリコン析出物の形成の効果を
減少するために所望されることが明らかである。
３鉱 したがって、この発明の目的はいずれのシリコン析出物
の効果も最小限にされるシリコンベースの゛１体デバイ
スのための金属コンタクト形状を１！￥！１共すること
である。
この発明のまた別４１問題は現在の金属コンタクト形態
論ムより後方端部の温度に対しより一層安定している金
属コンタクトシステムを提供することである。
この発明のざらなる目的はシリコンおよびアルミニウム
の相互拡散を除去するかまたは少なくとも減少すること
によりポリロードモジュールがドープされないポリロー
ドに対するｎｍのコンタクトでもって、Ｖ（（、ライン
としてアルミニウムを用いることによりスタティックラ
ンダムアクセスメモリレルのために形成され１ａるよう
に、アルミニウムと下にあるドープされないポリシリコ
ン抵抗器負荷との間にバリア／バッファ層を提供するこ
とである。
この発明のなおさらなる目的は低漏洩接合コンタクトを
提供することである。
この発明のまた別な目的は高い電気移動抵抗（コンタク
トおよびライン）金属システムを提供することである。
この発明のさらに別な目的は金属コンタクト層の形成お
よびパターン化の方法を簡略化することである。
簡潔には、この発明に従えば、改良されたコンタクトの
メタライぜ−ジョンが提供される。コンタクトのメタラ
イピージョンはシリコンナプストレ−１・に形成される
３つの層、すなわち耐火金属珪化物の第１の層、アルミ
ニウムの中間層および耐火金屑珪化物の上部層を含む。
この発明のコンタクト構造はシャント導電経路を提供し
、このようにアルミニウム層でのいずれのシリコン析出
物の効果も最小限にしかつ電気移動抵抗を高める。
この発明の金属コンタク］・は容易に形成されかつパタ
ーン化され、かつｐｌおよび゛ｎ４領域の双方にオーム
コンタクトを牟る。金属コンタクトは現在のアルミニウ
ムコンタクトよりも後方端部の処理状態に対しより一層
安定しておりかつスタブＣツクＲＡＭでポリシリコン抵
抗器漏洩を妨げる。
この発明の他の目的、特徴および利点は次の詳ｍな説明
および添付の図面を／を慮することで明瞭となり、そし
てそこでは類似の参照Ｐｔ１号は図を通して類似の特性
を示す。
この説明で参照されている図面は特に記されている場合
を除いて同−比では描かれでいないものと理解されるべ
きである。さらに、図面はこの発明に従って製作される
集積回路の一部のみを例示することが意図されている。
発明の詳細な説明 この発明の特定の実施例に対し詳細に参照がなされ、そ
してそれはこの発明を実ｔＭするために発明者により目
下熟考されている最良のモードを例示する。代置実施例
はまた適用可能なように簡略に説明される。
第１図およびｙ、　２図はシリコンウェーハ上での半導
体デバイスの処理における２つの段階、すなわちここで
は、０ＭＯ３（相補的金属酸化物半導体）デバイス、こ
の発明のコンタクトメタライゼーションの前漫の形成を
それぞれ描いている。ＣＭＯＳデバイスがこの発明を例
示するために用いられる一方、ここに開示されるコンタ
クトメタライゼーションはシリコン／アルミニウムメタ
ライピージョンが習慣的に用いられているシリコンを用
いるいずれの半導体デバイス技術でも用いられても構わ
ないということが認められるであろう。
ＣＭＯＳデバイスは好ましくはシリコンである半導体サ
ブストレート１０上で形成される。しかしながら、シリ
コンのエピタキシャル層がデバイスを形成するために用
いられるということが意図されるならば、サブストレー
トの性質は重要ではない。いずれにせよ、デバイスが形
成されるシリコンサブストレートはおよそ５ｘｌ　Ｏ”
　ｃｎ＋−’のｎ型原子で軽度にドープされ、そしてそ
の上には好ましくはシリコン酸化物である誘電体層が形
成される１、誘電体層１２は誘過フィールド酸化物と呼
ばれかつ典型的にはおよそ４０００ないし９０００オン
グストローム（Ａ）の厚さまで形成される。もちろん、
ｐ型材料はサブストレート１０として代わりに用いられ
得る。
従来のように、間口はその各々にそれぞれＮＭ○Ｓ　Ｊ
５　Ｊ：びｒ’ＭＯｓデバイスのソース、ドレインおよ
びチャネル領域が形成されるｎブづＩネルおよびｐチャ
ネル領域を規定するためにマスクすることおよびエツチ
ングすることにより層１２に形成される。これらの領域
にドーピングが行なわれて、ｐウェル１４にその関連の
ソース（ｎＭ１６およびドレイン（ｎ”）１８領域を設
け、ぞしてｎつｊル２ｏにその関連のソース＜１）”）
２２＃よびドレイン（Ｄ　”　”）２４領域を設ける。
ゲート酸化物２６はソース１６領域とドレイン１８ｆｒ
４域の間のｎチャネル領域１４上に形成され、一方ゲー
ト酸化物２８はソース２２領域とドレイン２４領域との
間のｏ′ｆ−ｔ？、ネル領域２０上に形成される。
この実施例では、３４で相互に自己整列したチャネルス
トップ領域３０および３２が提供される。
ＣＶＤ二酸化シリコンのように、誘電体層３６はゲート
の分離を提供するためにかつソースおよびドレイン領域
に対し、かつもし必要ならばゲートに対しコンタクト開
口を規定するために形成され、かつパターン化される。
そのようなデバイスの処理は当該技術では公知でありか
つこの発明のいがなる部分も形成しない。
この発明に従って、金属コンタクト４０が提供される。
簡略には、第３図に示されるように、金属コンタクトは
３つの層、すなわち耐火金属珪化物の第１の層４２、ア
ルミニウムの中＠ＦＦＪ４４および耐火金属珪化物の上
部層４６を含む。
シリコンへのコンタクトがなされることになるこの発明
の金属コンタクト４０が有利に用いられる。したがって
、ソース領域１６ｔ３よび２２およびドレイン領域１８
および２４は誘電体ＦＷ３６での開口を介し金属コンタ
クト４ｏにより接触される。＆ｆｌコンタクト４０がそ
のようなこと°は必要ではないがゲーＩ−電極領域２６
および２８を接触するために用いられ得る一方、（れぞ
れポリシリコンコンタクト５０および５２が従来通り用
いられても構わない。
層４２および４６のためのこの発明の実施において適切
に用いられる耐火金属珪化物の実例はモリブデン、タン
ゲスアン、チタンｉＪ３よσタンタルを含む。好ましく
は、耐火金属珪化物はモリブデン珪化物、Ｍｏ３ｉ、を
含む。
各耐火金属珪化物層４２および４６の厚さはおよそ５０
０から２０００Ａの範囲にわたり、かつ好ましくは、１
３よそ１０００ないし１１００Δの範囲にわたる。下部
層４２の最小限の厚さは特に重要であり、およぞ５００
△より少ないのはあまりにも薄くかつシリコンおよびア
ルミニウムの相互拡散を許してしまう。移＠されるアル
ミニウムはそれによりシリコンサブストレート１０へ拡
散しその結果漏洩接合および、または接合尖頭を形成し
てしまう。その結果この発明の目的、すなわら低い抵抗
、低い漏洩コンタクトを提供するということは失敗して
しまう。
それは厚みが増加されると減少する。
中間アルミニウム暦４４は好ましくはその点でサブス］
〜レートからのシリコンの溶解能力を限定するためにシ
リコンでかつそこの電気移動の特性を改良するために銅
でドーピングされる。
従来のように、シリコンドープ剤はおよそ１％ま′Ｃ″
存在する。
また従来通り、銅ドープ剤はおよそ４％まで存在する。
、およそ４％よりも多いとアルミニウムがエツチング液
（すなわち、プラズマエツチング液）を乾燥するのを困
難にしかつ腐蝕を容易に引き起こす。好ましくは、およ
そ０．５％の銅が用いられる。
中間アルミニウム層４４の厚さはおよそ４００の多ｍ層
構造の全体の厚みという結果になり、そしてそれはある
軍用明ＩＩＩ準には十分である。
３つの層４２．４４および４６を生成する方法は各層を
順にスパッタリングすること、コンタク１へパターンお
よび焼結を規定するために複合構造４０をエツチングす
ることを含む。用いられる特定のパラメータは金属コン
タクトを形成する際に凸通用いられるものである。。
（の層はり°ブス１〜レートが７３温で、ＩＪ１！型的
には約１００℃イ！いし３００℃で維持されたままスパ
ッタリングされる。この高温金属生成方法は公知ステツ
プη）ぐしヅシ のにうに改良された伴赤棲Ｉ蟻を提供する。
３つの層はコンタクトのメタライゼーシヨンを規定する
ために従来のレジストおよびエツチング液術を用いてパ
ターン化される。レジスト・は上部層４６の頂部で生成
されかつ除去されるべき下にある複合構造４０の部分を
露出するためにパターン化されても構わない。露出され
た部分は次いで湿式ｆヒ学エツチングによるかまたは、
より好ましくは、乾式プラズマエツチングによるかのい
ずれかで、塩素化学を用いてエツチングにより取除かれ
る。
パターン化された金属コンタクト４０は次いで水素また
は成形ガスのような無Ｍ素雰囲気で焼結される。典型的
には、用いられる温度はおよそ４５分から２時間の範囲
にわたる時間でおよそ４００℃から４５０℃の範囲にわ
たる。
第４図は抵抗器負荷を有しているが従来のポリシリコン
Ｖｃｃコンタクト・の代わりにこの発明の金属コンタク
ト４０を用いている従来のスタティックＲＡＭセルの断
面図を描いている。
ｐ型サブストレート１０′にはそれぞれソース領域およ
びドレインｆｒＪｔｊｌ！、　６０および６２が提供さ
れている。ポリシリコンゲート５０′はｎチＶネル上に
形成される。ポリシリコン抵抗器６４はドレイン領域６
２と直列に接続される。ポリシリコン抵抗器は公知のよ
うにシート抵抗制御のために全くドーピングされないか
またはわずかくおよそ４ないし８Ｘ１０′３（Ｊ）だけ
ドーピングされても構わない。
この発明の金属コンタクト４０はポリシリコン抵抗器に
直角に形成される。この発明の金属コンタクト・の１重
用はポリシリコン抵抗器とアルミニウムｈ′りとの間に
相互作用を与え、それにより抵抗器の高い抵抗を保存す
る。
金属コンタクト４０を用いるいずれのデバイスに対する
後方端部の温度もおよぞ１４時間より多い間Ｌ１３よぞ
４５０℃を越えない限り、シリコン／アルミニウムの相
互拡散の効果は最小限であることがわかる。より高い温
度はより短い時間を必要とし、より良い時間は低温で用
いられても構わない。この発明の金属コンタクト４０で
のシリコン析出物を最小限にする際の適１ｙな９）　Ｔ
５端部処理時間および温度の決定は過度の実験を必要と
しない。
後方端部処理条件を先に言及された強制内に留めること
により、先に説明されたように、形成するための付加的
な処Ｉ１１！段階を必要としかつ取除くのが一般に困難
であるバリア層は除去される。このよ・うに、この発明
の金属コンタクト・の（重用は処理を簡略化する。さ、
らに、耐火全屈珪化物の使用はｐ′およびｎ１領域を用
いてオームコンタクトを形成する゛ことを許し、それに
よりこの発明の金属コンタクトを多くの別なコンタクト
システムよりもより多目的にする。
ｍ　１９に、ここに開示されるように上部および基部双
方の耐火全屈珪化物の使用により、アルミニウム層で形
成するいずれのシリコン析出物もわずかである。３つの
層の組合わせはコンタクトでそのような析出物を迂回す
るシャント導電経路および高い電気移ａＪ抵抗導電層を
提供する。
この発明の好ましい実施例の先の説明は例示および説明
のために与えられている。余すところがないということ
またはこの発明を開示された厳密な形式に限定すること
は意図されていない。明らかに、多くの謀正および変化
が当業者には明白である。この発明がＭＯＳまたはバイ
ポーラ方法の別な製作技術で実施されるかもしれないこ
ともあり得る。同様に、説明されたいずれの処理段階も
同じ結果を達成するために他の段階と交換可能であるか
もしれない。この実施例はこの発明の原理およびその実
際の適用を最もよく説明するために選択されかつ説明さ
れており、それにより当業者が帰々の実施例のためにか
つ熟考される特定の使用に適当るような種々の修正とＪ
（にこの発明を理解することを可能にしでいる１、この
発明の範囲が前掲の特許請求の範囲おにびそれらの同等
物により規定されることが意図されている。
【図面の簡単な説明】
第１図はメタライピージョンにより接触さ１するべき活
竹区ｌ或をその上に形成した半導体ウェーハの一部を断
面図で示す。 第２図はそこに形成されるこの発明のコンタクトメタラ
イぜ−ジョンを有する第１図のデバイスを示す。 第３図は第２図の一部を詳細に示す。 第４図ｔよこの発明のコンタクｌ−メタライゼーション
を用いるスタティックＲＡＭセルを断面図で示す。 図において、１０はシリコンサブストレー１〜．１４ハ
０チヤネルｆｒＪ１ｉｉｌ！、１６は’／−、ｄｉ域、
１８はドレイン領域、２０はｐヂトネル領域、２２はソ
ースＥｉ　１ｉＩ３ｉ、２４はドレイン領域、２６おＪ
：び２８はゲート酸化物またはゲート電極領域、３０Ｊ
５よび３２はチャネルストップ領域、３６は誘電体層、
４０は金属コンタクト、４２は耐火金属珪化物、４４は
アルミニウム層、４６は耐火金属珪化物、５０および５
２はポリシリコンコンタクトである。 特許出願人　アドバンスト・マイクロ・ディバイシズ・
インコーホレーテッド 一　　　　　　　　　　　へ

Claims (26)

    【特許請求の範囲】
  1. （１）耐火金属珪化物の第１の層、アルミニウムの中間
    層および耐火金属珪化物の上部層を含むシリコンベース
    の半導体デバイスのための金属コンタクトシステム。
  2. （２）前記耐火金属珪化物がモリブデン、タングステン
    、チタンおよびタンタルからなるグループから選択され
    る耐火金属を含む、特許請求の範囲第１項に記載の金属
    コンタクトシステム。
  3. （３）前記耐火金属がモリブデンを含む、特許請求の範
    囲第２項に記載の金属コンタクトシステム。
  4. （４）前記耐火金属珪化物が厚さがおよそ５００から２
    ０００Åの範囲にわたる、特許請求の範囲第１項に記載
    の金属コンタクトシステム。
  5. （５）前記耐火金属珪化物の前記厚さがおよそ１０００
    ないし１１００Åである、特許請求の範囲第４項に記載
    の金属コンタクトシステム。
  6. （６）モリブデン珪化物の第１の層、アルミニウムの中
    間前およびモリブデン珪化物の上部層を含むシリコンベ
    ースの半導体デバイスのための金属コンタクトシステム
    。
  7. （７）前記モリブデン珪化物が厚さがおよそ５００から
    ２０００Åの範囲にわたる、特許請求の範囲第６項に記
    載の金属コンタクトシステム。
  8. （８）前記モリブデン金属珪化物の前記厚さがおよそ１
    ０００ないし１１００Åである、特許請求の範囲第７項
    に記載の金属コンタクトシステム。
  9. （９）およそ５００ないし２０００Åの範囲にわたる厚
    さを有するモリブデン珪化物の第１の層、少なくともお
    よそ４０００Åの厚さのアルミニウムの中間層およびお
    よそ５００から２０００Åの範囲にわたる厚さを有する
    モリブデン珪化物の上部層を含むシリコンベースの半導
    体デバイスのための金属コンタクトシステム。
  10. （１０）シリコンサブストレートに形成されるシリコン
    ベースの半導体デバイスに対し改良された金属コンタク
    トを形成するための方法であって、前記サブストレート
    上に耐火金属珪化物の第１の層を形成する段階と、前記
    耐火金属珪化物上にアルミニウムの第２の層を形成する
    段階と、前記アルミニウムの層上に耐火金属珪化物の上
    部層を形成する段階とを含む、方法。
  11. （１１）前記耐火金属珪化物がモリブデン、タングステ
    ン、チタンおよびタンタルからなるグループから選択さ
    れる耐火金属を含む、特許請求の範囲第１０項に記載の
    方法。
  12. （１２）前記耐火金属がモリブデンを含む、特許請求の
    範囲第１１項に記載の方法。
  13. （１３）前記耐火金属珪化物が厚さがおよそ５００から
    ２０００Åの範囲にわたる、特許請求の範囲第１０項に
    記載の方法。
  14. （１４）前記耐火金属珪化物の前記厚さがおよそ１００
    ０ないし１１００Åである、特許請求の範囲第１３項に
    記載の方法。
  15. （１５）前記耐火金属珪化物および前記アルミニウムが
    高温で前記サブストレート上に生成される、特許請求の
    範囲第１０項に記載の方法。
  16. （１６）前記耐火金属珪化物および前記アルミニウムが
    およそ１００℃から３００℃の範囲にわたる温度で維持
    されるサブストレート上で適当な材料をスパッタリング
    することにより生成される、特許請求の範囲第１５項に
    記載の方法。
  17. （１７）前記コンタクトがおよそ２時間より短い時間の
    間およそ４５０℃より低い温度で無酸素雰囲気で続いて
    焼結される、特許請求の範囲第１５項に記載の方法。
  18. （１８）耐火金属珪化物の第１の層、アルミニウムの第
    ２の層および耐火金属珪化物の第３の層を含む３層のメ
    タライゼーションコンタクトを提供することを含むシリ
    コンサブストレート上で形成されるシリコンベースのデ
    バイスに対しアルミニウムコンタクトでシリコン析出物
    の効果を最小限にする方法。
  19. （１９）前記耐火金属珪化物がモリブデン、タングステ
    ン、チタンおよびタンタルからなるグループから選択さ
    れる耐火金属を含む、特許請求の範囲第１８項に記載の
    方法。
  20. （２０）前記耐火金属がモリブデンを含む、特許請求の
    範囲第１９項に記載の方法。
  21. （２１）ポリシリコン負荷抵抗器がドーピングされない
    またはわずかにドーピングされる領域を有し、前記ポリ
    シリコン負荷抵抗器は少なくとも１つのシリコンベース
    の半導体デバイスと協調的な関連を持ちかつ前記領域に
    対する金属コンタクトが設けられ、前記金属コンタクト
    は耐火金属珪化物の第１の層、アルミニウムの中間層お
    よび耐火金属珪化物の上部層を含む、組合わせ。
  22. （２２）前記耐火金属珪化物がモリブデン、タングステ
    ン、チタンおよびタンタルからなるグループから選択さ
    れる耐火金属を含む、特許請求の範囲第２１項に記載の
    組合わせ。
  23. （２３）前記耐火金属がモリブデンを含む、特許請求の
    範囲第２２項に記載の組合わせ。
  24. （２４）ゲート、ソースおよびドレイン領域および前記
    領域のうち１つと動作の上で関連があるポリシリコン負
    荷抵抗器を有するスタティックランダムアクセスメモリ
    セルであって、前記ポリシリコン負荷抵抗器がドーピン
    グされないまたはわずかにドーピングされる領域を有し
    かつそこに金属コンタクトが提供され、前記金属コンタ
    クトが耐火金属珪化物の第１の層、アルミニウムの中間
    層および耐火金属珪化物の上部層を含む、メモリセル。
  25. （２５）前記耐火金属珪化物がモリブデン、タングステ
    ン、チタンおよびタンタルからなるグループから選択さ
    れる耐火金属を含む、特許請求の範囲第２４項に記載の
    メモリセル。
  26. （２６）前記耐火金属がモリブデンを含む、特許請求の
    範囲第２５項に記載のメモリセル。
JP62106193A 1986-05-02 1987-04-28 シリコンベースの半導体装置のためのコンタクト構造 Expired - Lifetime JP2569327B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/858,994 US4796081A (en) 1986-05-02 1986-05-02 Low resistance metal contact for silicon devices
US858994 1986-05-02

Publications (2)

Publication Number Publication Date
JPS62283643A true JPS62283643A (ja) 1987-12-09
JP2569327B2 JP2569327B2 (ja) 1997-01-08

Family

ID=25329704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62106193A Expired - Lifetime JP2569327B2 (ja) 1986-05-02 1987-04-28 シリコンベースの半導体装置のためのコンタクト構造

Country Status (5)

Country Link
US (2) US4796081A (ja)
EP (1) EP0244995B1 (ja)
JP (1) JP2569327B2 (ja)
AT (1) ATE79201T1 (ja)
DE (1) DE3780856T2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796081A (en) 1986-05-02 1989-01-03 Advanced Micro Devices, Inc. Low resistance metal contact for silicon devices
JP2695185B2 (ja) * 1988-05-02 1997-12-24 株式会社日立製作所 半導体集積回路装置及びその製造方法
US4985371A (en) * 1988-12-09 1991-01-15 At&T Bell Laboratories Process for making integrated-circuit device metallization
NL8900010A (nl) * 1989-01-04 1990-08-01 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US5196233A (en) * 1989-01-18 1993-03-23 Sgs-Thomson Microelectronics, Inc. Method for fabricating semiconductor circuits
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5658828A (en) 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
DE69031903T2 (de) * 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US4975386A (en) * 1989-12-22 1990-12-04 Micro Power Systems, Inc. Process enhancement using molybdenum plugs in fabricating integrated circuits
US5172211A (en) * 1990-01-12 1992-12-15 Paradigm Technology, Inc. High resistance polysilicon load resistor
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
EP0583876B1 (en) * 1992-07-27 1999-02-17 STMicroelectronics, Inc. Planar contact with a void
EP0594300B1 (en) * 1992-09-22 1998-07-29 STMicroelectronics, Inc. Method for forming a metal contact
KR960008558B1 (en) * 1993-03-02 1996-06-28 Samsung Electronics Co Ltd Low resistance contact structure and manufacturing method of high integrated semiconductor device
US5416034A (en) * 1993-06-30 1995-05-16 Sgs-Thomson Microelectronics, Inc. Method of making resistor with silicon-rich silicide contacts for an integrated circuit
US6696351B1 (en) * 1995-08-15 2004-02-24 Sony Corporation Semiconductor device having a selectively deposited conductive layer
US5665644A (en) * 1995-11-03 1997-09-09 Micron Technology, Inc. Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US6091150A (en) * 1996-09-03 2000-07-18 Micron Technology, Inc. Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms
EP0890979A1 (fr) * 1997-07-11 1999-01-13 EM Microelectronic-Marin SA Méthode d'optimisation de procédés de dépÔt et de gravure, en fonction de la structure d'une couche polycristalline à déposer et à graver
US5985759A (en) 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
US6117793A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Using silicide cap as an etch stop for multilayer metal process and structures so formed
JP3534626B2 (ja) * 1998-11-09 2004-06-07 株式会社リコー 半導体装置とその製造方法
US6239018B1 (en) * 1999-02-01 2001-05-29 United Microelectronics Corp. Method for forming dielectric layers
US6399447B1 (en) * 2000-07-19 2002-06-04 International Business Machines Corporation Method of producing dynamic random access memory (DRAM) cell with folded bitline vertical transistor
AU2003213844B2 (en) * 2002-03-11 2008-10-02 Dow Global Technologies Inc. Reversible, heat-set, elastic fibers, and method of making and articles made from same
US7498188B2 (en) * 2004-09-02 2009-03-03 Aptina Imaging Corporation Contacts for CMOS imagers and method of formation

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52155986A (en) * 1976-06-22 1977-12-24 Nec Corp Semiconductor device
JPS54123883A (en) * 1978-02-27 1979-09-26 Rca Corp Complementary mos device
JPS5696850A (en) * 1979-12-30 1981-08-05 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS5739568A (en) * 1981-06-22 1982-03-04 Hitachi Ltd Semiconductor integrated circuit memory
JPS5745228A (en) * 1980-08-29 1982-03-15 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS58202551A (ja) * 1982-05-21 1983-11-25 Hitachi Ltd 耐エレクトロマイグレ−シヨン性配線材料
JPS5961147A (ja) * 1982-09-30 1984-04-07 Toshiba Corp 半導体装置の製造方法
JPS59125621A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体製造装置
JPS59501845A (ja) * 1982-09-30 1984-11-01 アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド 集積回路のためのアルミニウム−金属シリサイドの相互接続構造及びその製造方法
JPS59231836A (ja) * 1983-06-14 1984-12-26 Toshiba Corp 多層構造アルミニウム層の形成方法
JPS6039866A (ja) * 1983-07-20 1985-03-01 シーメンス、アクチエンゲゼルシヤフト 集積半導体回路
JPS60130155A (ja) * 1983-12-17 1985-07-11 Toshiba Corp 半導体装置
JPS60201655A (ja) * 1984-03-27 1985-10-12 Seiko Epson Corp 半導体装置
JPS60245255A (ja) * 1984-05-21 1985-12-05 Hitachi Ltd 半導体装置の配線構造
JPS6221214A (ja) * 1985-07-19 1987-01-29 Fujitsu Ltd スパツタ装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4333099A (en) * 1978-02-27 1982-06-01 Rca Corporation Use of silicide to bridge unwanted polycrystalline silicon P-N junction
JPS58103168A (ja) * 1981-12-16 1983-06-20 Fujitsu Ltd 半導体装置
US4531144A (en) * 1982-05-14 1985-07-23 Burroughs Corporation Aluminum-refractory metal interconnect with anodized periphery
JPS5913345A (ja) * 1982-07-14 1984-01-24 Fujitsu Ltd 半導体装置
DE3304588A1 (de) * 1983-02-10 1984-08-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von mos-transistoren mit flachen source/drain-gebieten, kurzen kanallaengen und einer selbstjustierten, aus einem metallsilizid bestehenden kontaktierungsebene
JPS609167A (ja) * 1983-06-28 1985-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US4507852A (en) * 1983-09-12 1985-04-02 Rockwell International Corporation Method for making a reliable ohmic contact between two layers of integrated circuit metallizations
JPS61208869A (ja) * 1985-03-14 1986-09-17 Nec Corp 半導体装置及びその製造方法
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
JPS62111432A (ja) * 1985-11-08 1987-05-22 Fujitsu Ltd 半導体装置の製造方法
JPS62163342A (ja) * 1986-01-14 1987-07-20 Fujitsu Ltd 半導体装置
US4796081A (en) 1986-05-02 1989-01-03 Advanced Micro Devices, Inc. Low resistance metal contact for silicon devices
US4824803A (en) * 1987-06-22 1989-04-25 Standard Microsystems Corporation Multilayer metallization method for integrated circuits

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52155986A (en) * 1976-06-22 1977-12-24 Nec Corp Semiconductor device
JPS54123883A (en) * 1978-02-27 1979-09-26 Rca Corp Complementary mos device
JPS5696850A (en) * 1979-12-30 1981-08-05 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS5745228A (en) * 1980-08-29 1982-03-15 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5739568A (en) * 1981-06-22 1982-03-04 Hitachi Ltd Semiconductor integrated circuit memory
JPS58202551A (ja) * 1982-05-21 1983-11-25 Hitachi Ltd 耐エレクトロマイグレ−シヨン性配線材料
JPS5961147A (ja) * 1982-09-30 1984-04-07 Toshiba Corp 半導体装置の製造方法
JPS59501845A (ja) * 1982-09-30 1984-11-01 アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド 集積回路のためのアルミニウム−金属シリサイドの相互接続構造及びその製造方法
JPS59125621A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体製造装置
JPS59231836A (ja) * 1983-06-14 1984-12-26 Toshiba Corp 多層構造アルミニウム層の形成方法
JPS6039866A (ja) * 1983-07-20 1985-03-01 シーメンス、アクチエンゲゼルシヤフト 集積半導体回路
JPS60130155A (ja) * 1983-12-17 1985-07-11 Toshiba Corp 半導体装置
JPS60201655A (ja) * 1984-03-27 1985-10-12 Seiko Epson Corp 半導体装置
JPS60245255A (ja) * 1984-05-21 1985-12-05 Hitachi Ltd 半導体装置の配線構造
JPS6221214A (ja) * 1985-07-19 1987-01-29 Fujitsu Ltd スパツタ装置

Also Published As

Publication number Publication date
ATE79201T1 (de) 1992-08-15
DE3780856T2 (de) 1993-01-07
DE3780856D1 (de) 1992-09-10
EP0244995A3 (en) 1988-05-04
JP2569327B2 (ja) 1997-01-08
US4796081A (en) 1989-01-03
US4892844A (en) 1990-01-09
EP0244995A2 (en) 1987-11-11
EP0244995B1 (en) 1992-08-05

Similar Documents

Publication Publication Date Title
JPS62283643A (ja) シリコンベースの半導体装置のためのコンタクト構造
US5869396A (en) Method for forming a polycide gate electrode
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
US5391520A (en) Method for forming local interconnect for integrated circuits
JPH0613403A (ja) Ｍｏｓ集積回路上の自己整列珪化コバルト
JPH0523055B2 (ja)
US5086006A (en) Semiconductor device and method of production
EP0128385A2 (en) Method of producing a semiconductor device having electrodes and wirings
JPH07120653B2 (ja) モノリシック集積回路の製造方法
US5102827A (en) Contact metallization of semiconductor integrated-circuit devices
JPS5941870A (ja) 半導体装置の製造方法
JPH11261063A (ja) 半導体装置の製造方法
US5624871A (en) Method for making electrical local interconnects
CA1238429A (en) Low resistivity hillock free conductors in vlsi devices
JPH0237093B2 (ja) Handotaisochinoseizohoho
US5840618A (en) Method of manufacturing semiconductor device using an amorphous material
EP0497596B1 (en) Method for fabricating integrated circuit structures
GB2247349A (en) Method for fabricating MOS transistors
JPH0831931A (ja) 半導体装置およびその製造方法
JPH0454393B2 (ja)
JPS61267365A (ja) 半導体装置
JPS5950214B2 (ja) 半導体装置の製造方法
JPH06267959A (ja) 半導体装置の製造方法
JPS59208772A (ja) 半導体装置の製造方法
JPH0578181B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 11