JPS609167A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS609167A
JPS609167A JP58117610A JP11761083A JPS609167A JP S609167 A JPS609167 A JP S609167A JP 58117610 A JP58117610 A JP 58117610A JP 11761083 A JP11761083 A JP 11761083A JP S609167 A JPS609167 A JP S609167A
Authority
JP
Japan
Prior art keywords
layer
metal
transparent
aluminum
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58117610A
Other languages
English (en)
Other versions
JPH0376589B2 (ja
Inventor
Kiyohiro Kawasaki
清弘 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58117610A priority Critical patent/JPS609167A/ja
Publication of JPS609167A publication Critical patent/JPS609167A/ja
Publication of JPH0376589B2 publication Critical patent/JPH0376589B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶と組み合わせて画像表示装置を構成する半
導体装置に関するものである。
従来例の構成とその問題点 第1図はスイッチングMIS)ランジスタ1と液晶セル
2よりなる単位絵素を走査線4と信号線5で相互接続し
て2次元のマトリクスを構成した画像表示装置の等価回
路である。走査線4に走査パルスを印加して横方向にM
OSトランジスタ1をonさせ信号端子群Yj+?、+
1+・・・・・)より映像信号電圧を液晶セル2に書き
込ませる。ついで縦方向(Xi、X□ ・・・)に走査
パルスを順次走+1+ 査して画像表示機能が与えられる。映像信号に対応して
液晶セル2に書き適寸れた電荷は次なる書込み時1でM
IS)ランジスタ1のoff抵抗と液晶セルの抵抗を通
して放電していくが、その放電の時定数が書き込み速度
(1/60秒)よシ十分長ければテレビ画像を表示でき
る。液晶セル2よりも十分大きな容量を有する補助容量
3をMISトランジスタ1の負荷として接地線6との間
に伺加することが多いのは上述の理由による。なお、共
通電極7を例えば6vに固定し、映像信号電圧を書き込
みの毎度にQ〜6■と6〜12Vで切換えることにより
液晶セル2は交流駆動となる。
さて第2図はアモルファスシリコン(以下a−3iと略
す)を半導体材料とするMISトランジスタをスイッチ
ング素子として集積化した場合の単位絵素の平面図を示
し、第3図は第2図のA−A’線上の要部断面図を示す
。その製造方法は以下に述べる通シである。
透明性絶縁基板例えばガラス板8の一生面−にに第1の
透明導電層9を全面に寸たけ選択的に形成し、ついで全
面に透明性絶縁層例えば酸化シリコン10を被着する。
そしてMIS)ランジスタのゲートを構成するとともに
走査線をも構成し例えばモリブデンよシなる第1の金属
層4と、透明導電層よシなる絵素電極11を酸化シリコ
ン層10上に選択的に形成する。つぎにS I H4系
ガスを主成分とするグロー放電分解によって例えばS 
l、N。
よりなるゲート絶縁層12と不純物をほとんど含まない
a−3i層を全面に堆積し、島状のa−3i層13を形
成し、絵素電極11上のS 1 se4層12に開口部
14を形成する。そして図示はしないが同時に絵素部よ
シ遠く離れだ領域で走査線4上のS i3N4層にも開
口部を形成する。その後、島状のa−8i層13上でゲ
ート金属層4と一部重なりあう一対の金属層を例えばア
ルミニウムで選択的に形成する。その一方は映像信号線
5を構成し、もう一方は前記開口部14を含んで形成さ
れ、MISトランジスタ1と絵素電極11との接1続線
15を構成する。図示はしないが第2の金属層5,15
の形成時に先述したように走査線4への取出し電極も形
成される。
画像表示装置を得るためには上記した半導体装置の表面
に例えばポリイミド薄膜を塗布し、キュアした後に配向
処理を行ない、−主面上に透明導電層7を被着されたガ
ラス板16と」二記半導体装置との間に液晶17を充填
し、さらに上下に偏光板18を配置すればよい。
a−3i層13とソース・ドレイン配線6.15との間
のオーミック性を改善するためにはドナ捷たはアクセプ
タとなる例えば燐あるいは硼素を含んだa−3iNをそ
れらの間に介在させれば十分である。
さて」二連した半導体装置においてゲート金層層4とし
てモリブデンを取上げたが、この他にもクロム、ニクロ
ムなどを用いた例が公知である。ゲート金属層4は走査
線をも兼用するので抵抗値は低い程」:<、1500人
の膜厚では被着方法にもよるが上述した金属では1〜1
0Ω/口の抵抗値が得られ実用上支障ない。しかしなが
らモリブデンは酸化性の酸1例えば硝酸には極めて溶は
易く、モリブデンを導入した以降の工程ではレジスト除
去や洗浄工程には発煙硝酸が使えない制約が生じる。た
とえモリブデンが露出していない工程でもゲート絶縁層
12のピンホールを通してモリブデンが局所的に消失す
るので画像表示装置としては致命的な線欠陥の原因とな
る欠点がある。まだクロムやニクロムは表面に薄い酸化
膜が生じ易く不働態として作用するので化学的に安定で
ある。しかしこの安定な酸化膜の存在が外部への取シ出
し配線形成時に大きな支障をきたす。
先述したように絵素部より遠く離れた領域で走査線4上
の513N4Nに開口部を形成する工程で走査線4の表
面は、5i3N40食刻液あるいは食亥1ガスおよびレ
ジストを除去するだめの発煙硝酸もしくは02プラズマ
にさらされる結果、不働態としての薄い酸化膜が形成さ
れる。したがって取シ出し電極を構成する金属は、この
薄い酸化膜を経由してクロム、ニクロムなどの走査線に
接触することになる。そのため400〜500°C以上
の加熱処理を施さない限り接触抵抗は不安定でがっ高ぐ
なり1V11Sトランジスタの動作が不確実となり画像
表示装置としての機能が得られない。一方、グロー放電
堆積によるa−8iは作製条件にもよるが概ね300”
C以上の加熱を行なうとダングリングボンドを補償する
水素が離脱して半導体材料としての膜厚が大幅に低下す
る。
発明の目的 本発明は上記問題点に鑑みなされたもので、走査腺゛−
取シ出し配線との接触抵抗を加熱処理なしで低く確実な
ものとすることを目的とする。また本発明の別の目的は
走査線の抵抗を低くならしめることにある。
発明の構成 本発明の要点は、半導体素子の特性を決定するゲート電
極材としての金属シリサイドと、低抵抗化のだめの走査
線材としてのアルミニウムの導入にあり、第4図ととも
に本発明の実施例について説明する。
実施例の説明 第4図は本発明にかかる画像表示装置の要部断面図を示
し、従来例である第3図との違いはMISトランジスタ
のゲート電極を構成するとともに走査線をも構成する金
属層がアルミニウム19とモリブデンシリサイド200
2層で置き換えられていることであυ、その他の構造な
らびに製造法は第3図で述べたとおシである。耐酸性、
耐弗酸性を有する金属シリサイド、例えばモリブデン、
タンタルあるいはタングステンシリサイドは主としてス
パッタ蒸着で形成されるが1000°C程度の熱処理を
与えなければ膜厚500人で100〜200Ω/口のシ
ート抵抗値を有する。しかしながら1000への膜厚を
有するアルミニウム19上に600人の膜厚を有するモ
リブデンシリサイド20を被着するとシート抵抗値は0
.3〜0.50膜口と2桁以上低下するので、走査線の
抵抗値は従来の単層金属の場合よりもさらに低くなる。
なおアルミニウムもクロムと同様に不働態を生じ易いの
でアルミニウムの被着後ただちに、好ましくは連続蒸着
で金属シリサイドを被着すべきである。
またa−3i 層13とソース、ドレイン配線5゜15
との間にシリコンを主成分としドナまたはアクセプタと
なる不純物を含む非晶質半導体層を介在させオーミック
性を改善してもよい。さらに透明導電層9と絵素電極1
1とが全面に形成された透明絶縁層10を介して補助容
量3を形成することもできる。走査線あるいは信号線6
との間で形成される付遊容量を減少すしめるためには透
明導電層9は全面ではなく選択的にパターン出しするの
が1い。なおこの場合、透明導電層9は第1図の接地線
6に対応する。
発明の効果 以上の説明からも明らかなように本発明では、走査線の
抵抗値は従来の単層金属の場合よりも約1桁小さい。し
だがって高密度化、大画面化すなわち走査線のパターン
幅が小さくなるほど、丑だパターン長が長くなるほどそ
の効果は大である。
まだ、金属シリサイドは弗酸系の食刻液にも耐え、また
酸素プラズマや発煙硝酸などを用いたレジスト除去工程
において薄いS z 02膜が形成されても稀釈弗酸で
除去が容易である。したがって走査線への取シ出し電極
形成時に、走査線すなわち金属シリサイドと取り出し電
極材との間に障壁ができる恐れは皆無で低い接触抵抗が
得られる。また加熱処理も不用となるなど本発明はa−
9iに適した製造方法である。
【図面の簡単な説明】
第1図はMIS)ランジスタと液晶セルの組合せよりな
る画像表示装置の等価回路図春木牛、第2図は同装置の
単位絵素の平面図、第3図は単位絵素の要部断面図、第
4図は本発明の一実施例にかかる単位絵素の要部断面図
である。 1・・・・・・hi I S )ランジス′り、2・・
・液晶セル、3・・・・補助容量、4・・・・・・走査
線、5・・・・・信号線、19・・・・・アルミニウム
、2o・−・・金属シリサイド。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図 8

Claims (1)

  1. 【特許請求の範囲】 (1)絶縁性透明基板上に透明導電層と、アルミニウム
    と金属シリサイドの2層よシなる第1の金属層が選択的
    に形成され、前記第1の金属層上には第1の透明絶縁層
    を介してシリコンを主成分とする島状の非単結晶半導体
    層が形成され、前記透明導電層上に形成された第1の透
    明絶縁層には開口部が形成され、前記島状の非単結晶半
    導体層上で前記第1の金属層と一部上なり合うように選
    択的に形成された一対の第2の金属層の一方が前記開口
    部を介して前記透明導電層と電気的接触をしてなること
    を特徴とする半導体装置。 ?)金属シリサイドを構成する金属がタンタル。 タングステン、モリブデンの少なくとも1つを含むこと
    を特徴とする特許請求の範囲第1項に記載の半導体装置
    。 (3)島状の非単結晶半導体層と第2の金属層との間に
    シリコンを主成分としドナまたはアクセプタとなる不純
    物を含む非単結晶半導体層が介在することを特徴とする
    特許請求の範囲第1項に記載の半導体装置。 (4)絶縁性透明基板として透明導電層が全面まだは選
    択的に形成され、第2の透明絶縁層が全面に被着された
    ものを用いることを特徴とする特許請求の範囲第1項に
    記載の半導体装置。 (5)絶縁性透明基板上に透明導電層を選択的に形成す
    る工程と、アルミニウムと金属シリサイドの2層よシな
    る第1の金属層を選択的に形成する工程と、全面に透明
    絶縁層を形成後前記第1の金属層の一部上にシリコンを
    主成分とする島状の非単結晶半導体層を選択的に形成す
    る工程と、前記透明導電層上の前記透明絶縁層に開口部
    を形成する工程と、前記島状の非単結晶半導体層上で前
    記第1の金属層の一部と重なりあうとともにその一方が
    前記開口部を介して前記透明導電層と接触する第2の金
    属層を選択的に形成する工程を有し、前記金属シリサイ
    ド層の被着が前記アルεニウム層の被着後ただちになさ
    れることを特徴とする半導体装置の製造方法。
JP58117610A 1983-06-28 1983-06-28 半導体装置およびその製造方法 Granted JPS609167A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58117610A JPS609167A (ja) 1983-06-28 1983-06-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58117610A JPS609167A (ja) 1983-06-28 1983-06-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS609167A true JPS609167A (ja) 1985-01-18
JPH0376589B2 JPH0376589B2 (ja) 1991-12-05

Family

ID=14716018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58117610A Granted JPS609167A (ja) 1983-06-28 1983-06-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS609167A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60110165A (ja) * 1983-11-21 1985-06-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS6435421A (en) * 1987-07-30 1989-02-06 Sharp Kk Thin film transistor array
JPS6484668A (en) * 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JPH01155023U (ja) * 1988-04-12 1989-10-25
US4892844A (en) * 1986-05-02 1990-01-09 Advanced Micro Devices, Inc. Making a low resistance three layered contact for silicon devices
JPH02151835A (ja) * 1988-12-05 1990-06-11 Toshiba Corp 薄膜トランジスタアレイ
US5210045A (en) * 1987-10-06 1993-05-11 General Electric Company Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays
US5686326A (en) * 1985-08-05 1997-11-11 Canon Kabushiki Kaisha Method of making thin film transistor
WO2000054339A1 (fr) * 1999-03-10 2000-09-14 Matsushita Electric Industrial Co., Ltd. Transistors a couches minces, flan, et procedes de production de ceux-ci

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0673379B2 (ja) * 1983-11-21 1994-09-14 松下電器産業株式会社 半導体装置およびその製造方法
JPS60110165A (ja) * 1983-11-21 1985-06-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US5686326A (en) * 1985-08-05 1997-11-11 Canon Kabushiki Kaisha Method of making thin film transistor
US4892844A (en) * 1986-05-02 1990-01-09 Advanced Micro Devices, Inc. Making a low resistance three layered contact for silicon devices
JPH061314B2 (ja) * 1987-07-30 1994-01-05 シャープ株式会社 薄膜トランジスタアレイ
JPS6435421A (en) * 1987-07-30 1989-02-06 Sharp Kk Thin film transistor array
JPS6484668A (en) * 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
US5210045A (en) * 1987-10-06 1993-05-11 General Electric Company Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays
JPH01155023U (ja) * 1988-04-12 1989-10-25
JPH02151835A (ja) * 1988-12-05 1990-06-11 Toshiba Corp 薄膜トランジスタアレイ
WO2000054339A1 (fr) * 1999-03-10 2000-09-14 Matsushita Electric Industrial Co., Ltd. Transistors a couches minces, flan, et procedes de production de ceux-ci
GB2354882A (en) * 1999-03-10 2001-04-04 Matsushita Electric Ind Co Ltd Thin-film transistor,panel and methods for producing them
GB2354882B (en) * 1999-03-10 2004-06-02 Matsushita Electric Ind Co Ltd Thin film transistor panel and their manufacturing method

Also Published As

Publication number Publication date
JPH0376589B2 (ja) 1991-12-05

Similar Documents

Publication Publication Date Title
EP0372821B1 (en) Liquid crystal display panel with reduced pixel defects
JPH04163528A (ja) アクティブマトリクス表示装置
JP2625268B2 (ja) アクティブマトリクス基板
JP3053848B2 (ja) アクティブマトリクス基板
JPH01217325A (ja) 液晶表示装置
JP3454340B2 (ja) 液晶表示装置
JP2900662B2 (ja) 薄膜トランジスタアレイ
JPS609167A (ja) 半導体装置およびその製造方法
JPH06188265A (ja) 半導体装置およびその製造方法
JPS6129820A (ja) アクテイプマトリクス表示装置用基板
JPH04313729A (ja) 液晶表示装置
JP2906470B2 (ja) アクティブマトリックス基板
JP2690067B2 (ja) アクティブマトリクス基板
JPS61183622A (ja) 薄膜トランジスタ装置とその製造方法
JPH08213626A (ja) 薄膜半導体装置及びその製造方法
JP2573558B2 (ja) 半導体装置およびその製造方法
JPS60110165A (ja) 半導体装置およびその製造方法
JP2639980B2 (ja) 液晶表示装置
JPH06101478B2 (ja) 薄膜トランジスタとその製造方法
JPH01101668A (ja) 薄膜トランジスタアレーの製造方法
JPH0682834A (ja) アクティブマトリクスパネル
JPH07122718B2 (ja) 液晶表示装置
JP2687967B2 (ja) 液晶表示装置
JPH05323378A (ja) 液晶表示装置用アレイ基板
JPH0812357B2 (ja) Tft基板の製造方法