JPH02151835A - 薄膜トランジスタアレイ - Google Patents
薄膜トランジスタアレイInfo
- Publication number
- JPH02151835A JPH02151835A JP63306032A JP30603288A JPH02151835A JP H02151835 A JPH02151835 A JP H02151835A JP 63306032 A JP63306032 A JP 63306032A JP 30603288 A JP30603288 A JP 30603288A JP H02151835 A JPH02151835 A JP H02151835A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bus line
- film transistor
- thin film
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 39
- 238000007743 anodising Methods 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000010407 anodic oxide Substances 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、液晶表示装置の各画素部に薄膜トランジスタ
を有して成るアクデイプマトリックス型液晶表示装置に
係り、特にアクティブマトリックス型液晶表示装置の薄
膜トランジスタアレイに関する。
を有して成るアクデイプマトリックス型液晶表示装置に
係り、特にアクティブマトリックス型液晶表示装置の薄
膜トランジスタアレイに関する。
(従来の技術)
各画素部に薄膜1ヘランジスタを設けて各画素を独立に
駆動制御するアクティブマトリックス型液晶表示装置は
、液晶にスタティックな電圧が印加されるためコントラ
ストを低下させずに大表示容量が可能であるという特徴
を有しており、単純マトリックス型液晶表示装置に代わ
る液晶表示装置として注目を集めている。
駆動制御するアクティブマトリックス型液晶表示装置は
、液晶にスタティックな電圧が印加されるためコントラ
ストを低下させずに大表示容量が可能であるという特徴
を有しており、単純マトリックス型液晶表示装置に代わ
る液晶表示装置として注目を集めている。
一般にアクイブマトリックス型液晶表示装置では薄膜ト
ランジスタ等を使用していることから、画素部の開口率
の向上は重要な課題であり、開口率を向上させることに
よってバックライトの小型化等を可能にできる。
ランジスタ等を使用していることから、画素部の開口率
の向上は重要な課題であり、開口率を向上させることに
よってバックライトの小型化等を可能にできる。
このように画素部の開口率を向上させるためには、アク
ティブマトリックス型液晶表示装置を構成するバス線に
使用される導電体の抵抗値を下げ、バス線のパターン幅
を細かくすることが有効である。このバス線に使用され
る導電体に要求されることは、350’C程度の耐熱性
、成膜性、あるいはパターニングの容易さ等であり、実
際にはTa。
ティブマトリックス型液晶表示装置を構成するバス線に
使用される導電体の抵抗値を下げ、バス線のパターン幅
を細かくすることが有効である。このバス線に使用され
る導電体に要求されることは、350’C程度の耐熱性
、成膜性、あるいはパターニングの容易さ等であり、実
際にはTa。
Mo−Ta合金等が使用されている。
一方、バス線上に設けられる絶縁層は一般に大面積イン
ライン型P−CVD装置によって5iOX膜やSiN膜
が着膜されるが、このP−CVD装置ではゴミの発生が
避けられない。このため膜中に入ったゴミはピンホール
等を引き起こし、絶縁膜のリーク電流を増加させる原因
となっていた。
ライン型P−CVD装置によって5iOX膜やSiN膜
が着膜されるが、このP−CVD装置ではゴミの発生が
避けられない。このため膜中に入ったゴミはピンホール
等を引き起こし、絶縁膜のリーク電流を増加させる原因
となっていた。
そこでバス線を陽極酸化することによってピンホール等
のない絶縁膜を形成することが考えられた。このように
陽極酸化することによ絶縁膜を形成するためにバス線に
l−aを使用していた。しかしこのTaはMO−Taに
比べて抵抗値が4〜5倍程度高く、開口率を低下させる
原因となっていた。
のない絶縁膜を形成することが考えられた。このように
陽極酸化することによ絶縁膜を形成するためにバス線に
l−aを使用していた。しかしこのTaはMO−Taに
比べて抵抗値が4〜5倍程度高く、開口率を低下させる
原因となっていた。
(発明が解決しようとする課題)
上述のようにバス線にl’−aを使用すると、陽極酸化
により良好な絶縁膜を有するバス線が得られるが、抵抗
値が高いため画素部の開口率を向上させることは困難で
ある。またバス線にA1.Cu等の低抵抗金属を使用す
ることも考えられるが良好な陽極酸化膜が形成できず、
リーク電流の発生の原因となる。またMO−1’−aで
は陽極酸化膜は形成できるが、陽極酸化膜中に良導体で
あるMOの酸化物を含むため絶縁性には優れない陽極酸
化膜となってしまう。
により良好な絶縁膜を有するバス線が得られるが、抵抗
値が高いため画素部の開口率を向上させることは困難で
ある。またバス線にA1.Cu等の低抵抗金属を使用す
ることも考えられるが良好な陽極酸化膜が形成できず、
リーク電流の発生の原因となる。またMO−1’−aで
は陽極酸化膜は形成できるが、陽極酸化膜中に良導体で
あるMOの酸化物を含むため絶縁性には優れない陽極酸
化膜となってしまう。
本発明は上記の課題に鑑みなされたもので、バス線の抵
抗値が低く、良好な絶縁膜を有ザる構成とすることによ
って、高い開口率を有する薄膜トランジスタアレイを提
供することを目的とする。
抗値が低く、良好な絶縁膜を有ザる構成とすることによ
って、高い開口率を有する薄膜トランジスタアレイを提
供することを目的とする。
[発明の構成]
(課題を解決するための手段)
本発明の薄膜トランジスタアレイは透明絶縁基板上に形
成される金属体から成る複数本の第1のバス線と、バス
線上に形成された絶縁層と、絶縁層上に選択的に形成さ
れた半導体層と、この絶縁層上に選択的に形成され第1
のバス線とコンデンサを形成する透明導電膜と、絶縁層
上に形成される金属体から成る複数本の第2のバス線と
を有する薄膜トランジスタアレイであって、第1のバス
線はTaよりも抵抗値の低い第1の層と、この第1の層
上に形成された丁aから成る第2の層と、この第2の層
を陽極酸化して得られる第3の層とを具備していること
を特徴としたものである。
成される金属体から成る複数本の第1のバス線と、バス
線上に形成された絶縁層と、絶縁層上に選択的に形成さ
れた半導体層と、この絶縁層上に選択的に形成され第1
のバス線とコンデンサを形成する透明導電膜と、絶縁層
上に形成される金属体から成る複数本の第2のバス線と
を有する薄膜トランジスタアレイであって、第1のバス
線はTaよりも抵抗値の低い第1の層と、この第1の層
上に形成された丁aから成る第2の層と、この第2の層
を陽極酸化して得られる第3の層とを具備していること
を特徴としたものである。
また上記した薄・膜トランジスタアレイに、更に第1の
バス線と同様の構成を有し、画素部とコンデンサを形成
して設・置されるコンデンサ専用線を設置することによ
り、−層高精細な画像が得られる薄膜1〜ランジスタア
レイとすることができる。
バス線と同様の構成を有し、画素部とコンデンサを形成
して設・置されるコンデンサ専用線を設置することによ
り、−層高精細な画像が得られる薄膜1〜ランジスタア
レイとすることができる。
(作 用)
本発明者は種々の実験の結果から次のようなことを見出
した。薄膜トランジスタアレイで、通常104(JJI
II)2の面積を有する透明電極から成る画素部とコン
デンサ専用線間に10Vの電圧を印加した場合、10−
9八以上のリーク電流があると点欠陥となってしまうが
、Taを陽極酸化することによって得られる陽極酸化膜
は単体であってもリーク電流が10−10A以下であっ
た。この他にTaは成膜性にも優れており、抵抗値がM
O−Ta等に比べて高いことを除くとバス線として利用
するには好適である。
した。薄膜トランジスタアレイで、通常104(JJI
II)2の面積を有する透明電極から成る画素部とコン
デンサ専用線間に10Vの電圧を印加した場合、10−
9八以上のリーク電流があると点欠陥となってしまうが
、Taを陽極酸化することによって得られる陽極酸化膜
は単体であってもリーク電流が10−10A以下であっ
た。この他にTaは成膜性にも優れており、抵抗値がM
O−Ta等に比べて高いことを除くとバス線として利用
するには好適である。
そこでバス線の構造を3層の構造とすることによって上
記した課題は全て解消される。つまりTaよりも抵抗値
の低いMO−TaあるいはCu等をバス線の第1の層と
して形成し、この第1の層上にTaによる第2の層を形
成する。更にこの第2の層上にTaを陽極酸化すること
によって得られる第3の層を形成する。このようにする
ことによってバス線の抵抗値は低く、また良質の陽極酸
化膜である第3の層が得られるため、リーク電流のない
薄膜トランジスタアレイとすることがで5〜 きる。
記した課題は全て解消される。つまりTaよりも抵抗値
の低いMO−TaあるいはCu等をバス線の第1の層と
して形成し、この第1の層上にTaによる第2の層を形
成する。更にこの第2の層上にTaを陽極酸化すること
によって得られる第3の層を形成する。このようにする
ことによってバス線の抵抗値は低く、また良質の陽極酸
化膜である第3の層が得られるため、リーク電流のない
薄膜トランジスタアレイとすることがで5〜 きる。
(第1の実施例)
以下、本発明の第1の実施例に係る薄膜トランジスタア
レイを第1図及び第2図を参照して説明−する。第1図
は薄膜1〜ランジスタアレイ(1)の獣略正面図を示す
ものであり、この薄膜トランジスタ(1)は透明絶縁基
板(11)上に複数本の第1のバス線(21)と第2の
バス線(61)形成されてあり、この第1のバス線(2
1)と第2のバス線(61)の交叉する部分に薄膜1〜
ランジスタか形成されている。またこの薄膜1〜ランジ
スタのソース電極(71)と一体の画素部を形成する透
明導電膜(81)が設置されでいる。
レイを第1図及び第2図を参照して説明−する。第1図
は薄膜1〜ランジスタアレイ(1)の獣略正面図を示す
ものであり、この薄膜トランジスタ(1)は透明絶縁基
板(11)上に複数本の第1のバス線(21)と第2の
バス線(61)形成されてあり、この第1のバス線(2
1)と第2のバス線(61)の交叉する部分に薄膜1〜
ランジスタか形成されている。またこの薄膜1〜ランジ
スタのソース電極(71)と一体の画素部を形成する透
明導電膜(81)が設置されでいる。
この第1のバス線(21)から送信されてくる駆動パル
スにより薄膜トランジスタが導通し、第2のバス線(6
1)からの情報信号電圧をソース電極(71)を経て透
明導電膜(81)に伝達することにより、透明導電膜(
81)にはスタティックな情報信号電圧が印加される。
スにより薄膜トランジスタが導通し、第2のバス線(6
1)からの情報信号電圧をソース電極(71)を経て透
明導電膜(81)に伝達することにより、透明導電膜(
81)にはスタティックな情報信号電圧が印加される。
第2図は第1図における薄膜トランジスタアレイ(1)
のA〜A′に沿って切断した断面図を示すもので、絶縁
基板(11)上に設置された第1のバス線(21)は3
層の積層構造から成っており、絶縁基板(11)上に低
抵抗合金でおるMO−Taがスパッタリングによって1
00OAの厚み−C′着膜され、この上に丁aか連続的
にスパッタリングされ、フォトエツチングによってMO
−TaIfflとTa層か同時にパターニングされて第
1の層(21a)及び第2の層(21b)が形成されて
いる。なお、この場合トライエツチングを使用するとM
O−7a及びlaはテーパエツチングか可能である。そ
して第2の層(21b)であるTaが陽極酸化されて第
3の層(21C)が形成されている。この場合、パター
ンの端部でMo−Taが露出し陽極酸化されるか、全体
の面積に比べてわずかであるので特に問題とならない。
のA〜A′に沿って切断した断面図を示すもので、絶縁
基板(11)上に設置された第1のバス線(21)は3
層の積層構造から成っており、絶縁基板(11)上に低
抵抗合金でおるMO−Taがスパッタリングによって1
00OAの厚み−C′着膜され、この上に丁aか連続的
にスパッタリングされ、フォトエツチングによってMO
−TaIfflとTa層か同時にパターニングされて第
1の層(21a)及び第2の層(21b)が形成されて
いる。なお、この場合トライエツチングを使用するとM
O−7a及びlaはテーパエツチングか可能である。そ
して第2の層(21b)であるTaが陽極酸化されて第
3の層(21C)が形成されている。この場合、パター
ンの端部でMo−Taが露出し陽極酸化されるか、全体
の面積に比べてわずかであるので特に問題とならない。
更に第1のバス線(21)の上に3 i QxかP−C
VD装置によって着膜され絶縁層(31)を形成し、連
続して薄膜トランジスタを形成するためにa−3+、n
a−3iがP−CVD装置によって着膜され、この
a−3+、n a−8itをパターニングしてa−3
i層(41)、 n” a−3層(51)を形成してい
る。このn+a−sr層(51)上にA1がスパッタリ
ングされて複数本の第2のバス線(61)とソース電極
(71)が形成され、このソース電極(71)に接続し
画素部を形成する透明導電膜(81)が1.T、O,に
より形成されている。
VD装置によって着膜され絶縁層(31)を形成し、連
続して薄膜トランジスタを形成するためにa−3+、n
a−3iがP−CVD装置によって着膜され、この
a−3+、n a−8itをパターニングしてa−3
i層(41)、 n” a−3層(51)を形成してい
る。このn+a−sr層(51)上にA1がスパッタリ
ングされて複数本の第2のバス線(61)とソース電極
(71)が形成され、このソース電極(71)に接続し
画素部を形成する透明導電膜(81)が1.T、O,に
より形成されている。
上述したように第1のバス線(21)をMO−丁aによ
る第1の層(21a)と、この第1の層(21a)上の
Taから成る第2の層(21b)と、第2の層(21b
)で必る丁aか陽極酸化されて第3の層(21c)によ
る構成とすることにより、従来の第1のバス線(21)
に比べて低抵抗とすることができるめ、開口率を50〜
60%程度大きくすることができ、液晶表示装置として
の性能を大幅に向上させることかできた。特にMo−T
a上に丁aを着膜させた場合、この丁aの結晶構造が立
方晶であるαTaとなり、通常に用いられるβ−Taに
比べて抵抗値か低くなる。またこのように第1の層(2
1a)にMO−Ta、第2の層(21b)にTaとする
ことにより連続スパッタか可能てり、また抵抗値が低い
ことがら膜厚を従来に比べて薄くできスパッタリングに
有する製造時間を削減することができる。更に丁a、M
O−下aは成膜性に優れているため容易に製造でき、丁
aは容易に陽極酸化可能であるため第3の層(21c)
はゴミ等によるピンホールかなく絶縁性に優れたものと
することができ、絶縁層(31)と併用することにより
、薄膜トランジスタアレイ(1)の不良率を大幅に減少
させることか可能となった。
る第1の層(21a)と、この第1の層(21a)上の
Taから成る第2の層(21b)と、第2の層(21b
)で必る丁aか陽極酸化されて第3の層(21c)によ
る構成とすることにより、従来の第1のバス線(21)
に比べて低抵抗とすることができるめ、開口率を50〜
60%程度大きくすることができ、液晶表示装置として
の性能を大幅に向上させることかできた。特にMo−T
a上に丁aを着膜させた場合、この丁aの結晶構造が立
方晶であるαTaとなり、通常に用いられるβ−Taに
比べて抵抗値か低くなる。またこのように第1の層(2
1a)にMO−Ta、第2の層(21b)にTaとする
ことにより連続スパッタか可能てり、また抵抗値が低い
ことがら膜厚を従来に比べて薄くできスパッタリングに
有する製造時間を削減することができる。更に丁a、M
O−下aは成膜性に優れているため容易に製造でき、丁
aは容易に陽極酸化可能であるため第3の層(21c)
はゴミ等によるピンホールかなく絶縁性に優れたものと
することができ、絶縁層(31)と併用することにより
、薄膜トランジスタアレイ(1)の不良率を大幅に減少
させることか可能となった。
(第2の実施例〉
本発明の第2の実施例に係る薄膜トランジスタアレイを
第3図及び第4図を参照し、第1の実施例と同様の箇所
については同一の符号を付して説明する。
第3図及び第4図を参照し、第1の実施例と同様の箇所
については同一の符号を付して説明する。
なお第4図は第3図に示す薄膜1〜ランジスタアレイ(
1)のB−B−における断面図であり、第1の実施例と
同様に絶縁基板(11)上に3層の構造から成る第1の
バス線(21)と共に、この第1のバス線(21)と同
様の構造のコンデンサ専用線(91)か設置されている
。
1)のB−B−における断面図であり、第1の実施例と
同様に絶縁基板(11)上に3層の構造から成る第1の
バス線(21)と共に、この第1のバス線(21)と同
様の構造のコンデンサ専用線(91)か設置されている
。
第1の実施例と同様に第1のバス線(21)及び第2の
バス線(61)の交叉する部分に第1のバス線(21)
及び第2のバス線(61)と一体形成されたグ1〜電極
及びドレイン電極を有する薄膜トランジスタが設置され
、この薄膜トランジスタのソース電極(71)が画素部
を形成する透明導電膜(81)に接続されている。また
この透明導電膜(81)の下部側縁にはグー1〜電極と
同様の構成から成るコンデンサ専用線(91)が設置さ
れている。
バス線(61)の交叉する部分に第1のバス線(21)
及び第2のバス線(61)と一体形成されたグ1〜電極
及びドレイン電極を有する薄膜トランジスタが設置され
、この薄膜トランジスタのソース電極(71)が画素部
を形成する透明導電膜(81)に接続されている。また
この透明導電膜(81)の下部側縁にはグー1〜電極と
同様の構成から成るコンデンサ専用線(91)が設置さ
れている。
この第1のバス線(21)及びコンデンサ専用線(91
)の構成はスパッタリングによって1oooAの膜厚に
成膜されたCuから成る第1の層(21a)と、第1の
層(21a)上にスパッタリングによって1000への
膜厚に成膜されたTaから成る第2の層(21a)と、
第2の層(21a)を陽極酸化することによって得られ
る第3の層(21c)とから成っている。
)の構成はスパッタリングによって1oooAの膜厚に
成膜されたCuから成る第1の層(21a)と、第1の
層(21a)上にスパッタリングによって1000への
膜厚に成膜されたTaから成る第2の層(21a)と、
第2の層(21a)を陽極酸化することによって得られ
る第3の層(21c)とから成っている。
そして第3の層(21c)上に3iQxの絶縁層(31
)が形成され、更に薄膜トランジスタと、この薄膜トラ
ンジスタとソース電極(71)によって接続された画素
部を形成する透明導電膜(81)が形成されて本実施例
の薄膜トランジスタアレイ(11)は成っている。
)が形成され、更に薄膜トランジスタと、この薄膜トラ
ンジスタとソース電極(71)によって接続された画素
部を形成する透明導電膜(81)が形成されて本実施例
の薄膜トランジスタアレイ(11)は成っている。
Cuは非常に電気抵抗か低い金属であるため第1のバス
線(21)の電気抵抗を従来と同様にすると、パターン
幅は従来の半分となり、画素部の間口率を大幅に向上さ
せることができた。
線(21)の電気抵抗を従来と同様にすると、パターン
幅は従来の半分となり、画素部の間口率を大幅に向上さ
せることができた。
また第1のバス線(71)及びコンデンサ専用線(91
)を3@の構成とすることによってピンホールによるシ
ョートあるいは断線のない薄膜トランジスタアレイ(1
)とすることができる。
)を3@の構成とすることによってピンホールによるシ
ョートあるいは断線のない薄膜トランジスタアレイ(1
)とすることができる。
更にこのような構成のコンデンサ専用線(91)を設け
ることにより、陽極酸化膜と絶縁層(31)によってコ
ンデンサ専用線(91)と画素部を形成する透明導電膜
間に1PF程度のコンデンサか付加されるため残像のな
い鮮明な画像が得られる。
ることにより、陽極酸化膜と絶縁層(31)によってコ
ンデンサ専用線(91)と画素部を形成する透明導電膜
間に1PF程度のコンデンサか付加されるため残像のな
い鮮明な画像が得られる。
この薄膜トランジスタアレイ(1)の製造において画素
部の開口率を従来と同じにするならば、第1のバス線(
21)及びコンデンサ専用線(91)の膜厚製品のコス
]〜ダウンも可能となる。
部の開口率を従来と同じにするならば、第1のバス線(
21)及びコンデンサ専用線(91)の膜厚製品のコス
]〜ダウンも可能となる。
本実施例では逆スタッカー型薄膜トランジスタアレイを
例にとって説明したか、ノーマルスタッガー型であって
も良い。またコンデンサ専用線を第1のバス線で代用す
るゲートオーバラップであっても良い。
例にとって説明したか、ノーマルスタッガー型であって
も良い。またコンデンサ専用線を第1のバス線で代用す
るゲートオーバラップであっても良い。
[発明の効果]
以上詳述してきたように、本発明の薄膜トランジスタア
レイはバス線のパターン幅を細かくすることか可能とな
り、これにより開口率を従来より約10%向上させるこ
とかでき、液晶表示装置の性能を向上させることかでき
る。また絶縁膜と陽極酸化膜の併用によって十分な絶縁
効果が得られるため薄膜トランジスタアレイの不良率は
大幅に低減できた。
レイはバス線のパターン幅を細かくすることか可能とな
り、これにより開口率を従来より約10%向上させるこ
とかでき、液晶表示装置の性能を向上させることかでき
る。また絶縁膜と陽極酸化膜の併用によって十分な絶縁
効果が得られるため薄膜トランジスタアレイの不良率は
大幅に低減できた。
第1図は本発明の第1の実施例に係る薄膜トランジスタ
アレイの概略正面図、第2図は第1図における薄膜1〜
ランジスタアレイのA−A−断面図、第3図は本発明の
第2の実施例に係る薄膜トランジスタアレイの概略正面
図、第4図は第3図における薄膜トランジスタアレイの
B−B−断面図である。 1)・・・薄膜トランジスタアレイ 21a)・・・第1の層 21b)・・・第2の層 21C)・・・第3の層 61)・・・第2のバス線 81)・・・透明導電膜 91)・・・コンデンサ専用線 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 ]3
アレイの概略正面図、第2図は第1図における薄膜1〜
ランジスタアレイのA−A−断面図、第3図は本発明の
第2の実施例に係る薄膜トランジスタアレイの概略正面
図、第4図は第3図における薄膜トランジスタアレイの
B−B−断面図である。 1)・・・薄膜トランジスタアレイ 21a)・・・第1の層 21b)・・・第2の層 21C)・・・第3の層 61)・・・第2のバス線 81)・・・透明導電膜 91)・・・コンデンサ専用線 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 ]3
Claims (2)
- (1)絶縁基板上に形成される金属体から成る複数本の
第1のバス線と、このバス線上に形成された絶縁層と、
この絶縁層上に選択的に形成された半導体層と、前記絶
縁層上に選択的に形成され、前記第1のバス線とコンデ
ンサを形成する透明導電膜と、前記絶縁層上に形成され
る金属体から成る複数本の第2のバス線とを有する薄膜
トランジスタアレイにおいて、 前記第1のバス線はTaよりも抵抗値の低い第1の層と
、この第1の層上に形成されたTaから成る第2の層と
、この第2の層を陽極酸化して得られた第3の層とを具
備していることを特徴とした薄膜トランジスタアレイ。 - (2)請求項1記載の薄膜トランジスタアレイにおいて
、第1のバス線と同様の構成を有し、画素部とコンデン
サを形成して設置されるコンデンサ専用線を具備するこ
とを特徴とした薄膜トランジスタアレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30603288A JP2778712B2 (ja) | 1988-12-05 | 1988-12-05 | 薄膜トランジスタアレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30603288A JP2778712B2 (ja) | 1988-12-05 | 1988-12-05 | 薄膜トランジスタアレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02151835A true JPH02151835A (ja) | 1990-06-11 |
JP2778712B2 JP2778712B2 (ja) | 1998-07-23 |
Family
ID=17952250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30603288A Expired - Fee Related JP2778712B2 (ja) | 1988-12-05 | 1988-12-05 | 薄膜トランジスタアレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2778712B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04194823A (ja) * | 1990-11-22 | 1992-07-14 | Hitachi Ltd | 液晶表示装置 |
JPH04265945A (ja) * | 1991-02-21 | 1992-09-22 | Sharp Corp | アクティブマトリクス基板 |
JPH04350825A (ja) * | 1991-05-29 | 1992-12-04 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH0643489A (ja) * | 1992-07-24 | 1994-02-18 | Hitachi Ltd | アクティブマトリックス液晶表示装置 |
US5589962A (en) * | 1992-06-08 | 1996-12-31 | Hitachi, Ltd. | Active matrix display device using aluminum alloy in scanning signal line or video signal line |
US5646756A (en) * | 1994-09-16 | 1997-07-08 | Kabushiki Kaisha Toshiba | Liquid crystal display device with a protecting film that partially overlaps a display pixel electrode |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS609167A (ja) * | 1983-06-28 | 1985-01-18 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPS62265689A (ja) * | 1986-05-13 | 1987-11-18 | 松下電器産業株式会社 | アクテイブマトリツクス駆動形装置の製造方法 |
JPS62297892A (ja) * | 1986-06-18 | 1987-12-25 | 株式会社東芝 | 表示装置用駆動回路基板 |
JPS6435421A (en) * | 1987-07-30 | 1989-02-06 | Sharp Kk | Thin film transistor array |
JPH01231024A (ja) * | 1988-03-11 | 1989-09-14 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
JPH02106723A (ja) * | 1988-10-17 | 1990-04-18 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ |
-
1988
- 1988-12-05 JP JP30603288A patent/JP2778712B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS609167A (ja) * | 1983-06-28 | 1985-01-18 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JPS62265689A (ja) * | 1986-05-13 | 1987-11-18 | 松下電器産業株式会社 | アクテイブマトリツクス駆動形装置の製造方法 |
JPS62297892A (ja) * | 1986-06-18 | 1987-12-25 | 株式会社東芝 | 表示装置用駆動回路基板 |
JPS6435421A (en) * | 1987-07-30 | 1989-02-06 | Sharp Kk | Thin film transistor array |
JPH01231024A (ja) * | 1988-03-11 | 1989-09-14 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
JPH02106723A (ja) * | 1988-10-17 | 1990-04-18 | Toppan Printing Co Ltd | 薄膜トランジスタアレイ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04194823A (ja) * | 1990-11-22 | 1992-07-14 | Hitachi Ltd | 液晶表示装置 |
JPH04265945A (ja) * | 1991-02-21 | 1992-09-22 | Sharp Corp | アクティブマトリクス基板 |
JPH04350825A (ja) * | 1991-05-29 | 1992-12-04 | Sanyo Electric Co Ltd | 液晶表示装置 |
US5589962A (en) * | 1992-06-08 | 1996-12-31 | Hitachi, Ltd. | Active matrix display device using aluminum alloy in scanning signal line or video signal line |
JPH0643489A (ja) * | 1992-07-24 | 1994-02-18 | Hitachi Ltd | アクティブマトリックス液晶表示装置 |
US5646756A (en) * | 1994-09-16 | 1997-07-08 | Kabushiki Kaisha Toshiba | Liquid crystal display device with a protecting film that partially overlaps a display pixel electrode |
Also Published As
Publication number | Publication date |
---|---|
JP2778712B2 (ja) | 1998-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3226223B2 (ja) | 薄膜トランジスタアレイ装置および液晶表示装置 | |
JP3267011B2 (ja) | 液晶表示装置 | |
JPH0816756B2 (ja) | 透過型アクティブマトリクス液晶表示装置 | |
JPH0456828A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
JPH09269509A (ja) | 液晶表示素子及びその製造方法 | |
US5352907A (en) | Thin-film transistor | |
CN102191467B (zh) | 金属布线、薄膜制造方法、tft阵列面板及其制造方法 | |
JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
KR20070109192A (ko) | 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치 | |
JPH02151835A (ja) | 薄膜トランジスタアレイ | |
JPH0358019A (ja) | 液晶表示装置 | |
JP3423380B2 (ja) | 液晶表示装置 | |
JPH03149884A (ja) | 薄膜トランジスタ | |
JPH01274116A (ja) | 液晶ディスプレイパネルの製造方法 | |
KR101226444B1 (ko) | 표시 기판의 제조 방법 및 표시 기판 | |
JPH05216067A (ja) | 薄膜トランジスタアレイ | |
JP2914336B2 (ja) | 液晶表示装置 | |
JPH08179362A (ja) | 薄膜トランジスタアレイ基板 | |
JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
JP3085305B2 (ja) | 液晶表示装置の製造方法 | |
JP3250005B2 (ja) | 薄膜トランジスタアレイ基板 | |
JPH0478826A (ja) | 液晶表示装置 | |
JPH06130412A (ja) | アクティブマトリクス基板 | |
KR960001616B1 (ko) | 박막 트랜지스터 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |