JPH03149884A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH03149884A JPH03149884A JP28918789A JP28918789A JPH03149884A JP H03149884 A JPH03149884 A JP H03149884A JP 28918789 A JP28918789 A JP 28918789A JP 28918789 A JP28918789 A JP 28918789A JP H03149884 A JPH03149884 A JP H03149884A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor layer
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 53
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910001362 Ta alloys Inorganic materials 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 3
- 229910004205 SiNX Inorganic materials 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910003070 TaOx Inorganic materials 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- NCGICGYLBXGBGN-UHFFFAOYSA-N 3-morpholin-4-yl-1-oxa-3-azonia-2-azanidacyclopent-3-en-5-imine;hydrochloride Chemical compound Cl.[N-]1OC(=N)C=[N+]1N1CCOCC1 NCGICGYLBXGBGN-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば液晶表示装置のスイッチング素子、フ
ォトセンサー素子等に用いられる薄膜トランジスタに係
わり、特に欠陥の少ないｆ！膜トランジスタに関するも
のである。
ォトセンサー素子等に用いられる薄膜トランジスタに係
わり、特に欠陥の少ないｆ！膜トランジスタに関するも
のである。
液晶表示素子等の駆動に用いられるｉｌ膜トランジスタ
は、ラップトップパソコン、ワードプロセッサ等の液晶
表示のＯＡＩＩ器、液晶テレビの普及に伴い、低コスト
化、低欠陥化、大面積化、高密度化へ向けて、活発な開
発が行われている。
は、ラップトップパソコン、ワードプロセッサ等の液晶
表示のＯＡＩＩ器、液晶テレビの普及に伴い、低コスト
化、低欠陥化、大面積化、高密度化へ向けて、活発な開
発が行われている。
′ｐＩＩ！トランジスタアレイは、十数万個の画素を駆
動する為に、ゲート電極配線及びソース電極配線をＸ−
Ｙマトリクス状に配線する。この為、ゲート電極配線と
ソース電極配線での交差部でのショートが大きな問題と
なり、交差部の絶縁膜を二重構造とする構成が開発され
ている。例えば、ゲ−ト電極をＴａあるいはＴａ合金と
して、ゲート電極上を陽極酸化したＴａＯｘを第一絶縁
膜とし、第二絶縁膜をＳｉＮ、あるいはＳｉＯｘとして
、耐圧を向上させる構造である（第２図参照）。
動する為に、ゲート電極配線及びソース電極配線をＸ−
Ｙマトリクス状に配線する。この為、ゲート電極配線と
ソース電極配線での交差部でのショートが大きな問題と
なり、交差部の絶縁膜を二重構造とする構成が開発され
ている。例えば、ゲ−ト電極をＴａあるいはＴａ合金と
して、ゲート電極上を陽極酸化したＴａＯｘを第一絶縁
膜とし、第二絶縁膜をＳｉＮ、あるいはＳｉＯｘとして
、耐圧を向上させる構造である（第２図参照）。
しかし、薄膜トランジスタによる液晶表示装置の駆動に
余裕を与える付加容量用の電極と配線電極、画素用電極
との交差部は、一般的にはプラズマ−化学的気相成長法
（以下Ｐ−ＣＶＤ法と言う。
余裕を与える付加容量用の電極と配線電極、画素用電極
との交差部は、一般的にはプラズマ−化学的気相成長法
（以下Ｐ−ＣＶＤ法と言う。
）によるＳｉＮ１膜あるいはＳ ｉ Ｏ，膜−層のみで
ある。この場合、Ｐ−ＣＶＤ法による子＋ンバー内のゴ
ミや、異常成長によるピンホールが、ショートの原因と
なり、欠陥を引き起こす。
ある。この場合、Ｐ−ＣＶＤ法による子＋ンバー内のゴ
ミや、異常成長によるピンホールが、ショートの原因と
なり、欠陥を引き起こす。
本発明は、上記の問題点に鑑み、欠陥の少ない逆スタガ
ード型構造の薄膜トランジスタを提供する目的でなされ
たものである。
ード型構造の薄膜トランジスタを提供する目的でなされ
たものである。
すなわち、本発明は、付加容量用透明電極を有する逆ス
タガード型薄膜トランジスタに於て、付加容量用透明電
極と画素用透明電極間にＰ−ＣＶＤ法により成膜したＳ
ｉＮ１膜あるいはＳｉＯｘ膜による第一絶縁膜、該絶縁
股上に成膜したＴａＯ□膜による第二絶縁膜、Ｐ−ＣＶ
Ｄ法により成膜したＳｉＮ＊ｌｉあるいはＳｉＯｘ膜に
よる第三絶縁膜の合計三層の絶縁膜を介し、且つ、ゲー
ト電極と半導体層間には上記の第二絶縁膜及び第二絶縁
膜を介すことにより各電極間のショート等による欠陥の
非常に少なく、且つ、耐電圧特性の高い薄膜トランジス
タアレイを得るものである。
タガード型薄膜トランジスタに於て、付加容量用透明電
極と画素用透明電極間にＰ−ＣＶＤ法により成膜したＳ
ｉＮ１膜あるいはＳｉＯｘ膜による第一絶縁膜、該絶縁
股上に成膜したＴａＯ□膜による第二絶縁膜、Ｐ−ＣＶ
Ｄ法により成膜したＳｉＮ＊ｌｉあるいはＳｉＯｘ膜に
よる第三絶縁膜の合計三層の絶縁膜を介し、且つ、ゲー
ト電極と半導体層間には上記の第二絶縁膜及び第二絶縁
膜を介すことにより各電極間のショート等による欠陥の
非常に少なく、且つ、耐電圧特性の高い薄膜トランジス
タアレイを得るものである。
また、第二絶縁膜が、タンタルを成膜後、陽極酸化した
Ｔａｇ、であるこ七も含まれる。
Ｔａｇ、であるこ七も含まれる。
本発明の様な構造のｆｌＦ！）ランジスタは、付加容量
用電極と画素用電極間に三層の絶縁膜を介し、且つ、ゲ
ート絶縁膜と半導体層の間には二層の絶縁膜を介する。
用電極と画素用電極間に三層の絶縁膜を介し、且つ、ゲ
ート絶縁膜と半導体層の間には二層の絶縁膜を介する。
また第二絶縁膜が、例えばタンタルを陽極酸化したＴａ
ｇ、であれば、ピンホールが少なく、各電極間のショー
ト等による欠陥が非常に少なくなり、叉、耐電圧特性も
向上する。
ｇ、であれば、ピンホールが少なく、各電極間のショー
ト等による欠陥が非常に少なくなり、叉、耐電圧特性も
向上する。
本発明の実施例を図面を用いて詳述する。第１図は本発
明による薄膜トランジスタを示す断面図である。ガラス
基板ｌ上にＩＴＯｊ、：よる付加容量用透明電極２（厚
さ１５００人）をパターニングした後、Ｐ−ＣＶＤ法に
より第一絶縁膜３であるＳ−ｉＮヨ膜を５０００人成膜
した。次に、スパッタ法によりＴａを２０００人成膜し
ゲート電極４に加工する。
明による薄膜トランジスタを示す断面図である。ガラス
基板ｌ上にＩＴＯｊ、：よる付加容量用透明電極２（厚
さ１５００人）をパターニングした後、Ｐ−ＣＶＤ法に
より第一絶縁膜３であるＳ−ｉＮヨ膜を５０００人成膜
した。次に、スパッタ法によりＴａを２０００人成膜し
ゲート電極４に加工する。
次に同様の方法にてＴａをｔｏｏｏ人成膜し、この膜を
０．１１１１１％クエン酸溶液中で１８０Ｖまで化成し
全面透明な陽極酸化タンタルである第二絶縁膜５を形成
した。次にＰ−ＣＶＤ法により第三絶縁膜６であるＳｉ
Ｎｘを３０００人、アモルファスシリコン膜による半導
体層７を２０００人、リンドープアモルファスシリコン
によるオーミック接触用半導体層８を５００人連続的に
成膜した。次に半導体層７及びオーミック接触用半導体
層８を島状に加工し、さらに、ＩＴＯを１５００人積層
し、画素用透明電極９を形成し、Ｃｒを２００ＯＡＪＩ
層し、ドレイン電極１０及びソース電極１１を作製した
。最後に、Ｐ−ＣＶＤ法によりパフシベーシッンｍ１２
であるＳｉＮｘを３０ａ０人成膜して、薄膜トランジス
タを完成した。
０．１１１１１％クエン酸溶液中で１８０Ｖまで化成し
全面透明な陽極酸化タンタルである第二絶縁膜５を形成
した。次にＰ−ＣＶＤ法により第三絶縁膜６であるＳｉ
Ｎｘを３０００人、アモルファスシリコン膜による半導
体層７を２０００人、リンドープアモルファスシリコン
によるオーミック接触用半導体層８を５００人連続的に
成膜した。次に半導体層７及びオーミック接触用半導体
層８を島状に加工し、さらに、ＩＴＯを１５００人積層
し、画素用透明電極９を形成し、Ｃｒを２００ＯＡＪＩ
層し、ドレイン電極１０及びソース電極１１を作製した
。最後に、Ｐ−ＣＶＤ法によりパフシベーシッンｍ１２
であるＳｉＮｘを３０ａ０人成膜して、薄膜トランジス
タを完成した。
本発明の構造の薄膜トランジスタは、付加容量用電極と
画素用電極間に三層の絶縁膜を介し、且つ、ゲート絶縁
膜と半導体層の間には二層の絶縁膜を介する。また第二
絶縁膜は、ピンホールが少ないＴａＯｘである。よって
、従来の物に比べ、各電極間のシタート等−による欠陥
が非常に少なくなり、歩留まりが飛躍的に向上した。又
、耐電圧特性も、従来は１００−１３０Ｖであったが、
本発明の１１１５１）ランジスタにおいては２００ Ｖ
以上と向上した。
画素用電極間に三層の絶縁膜を介し、且つ、ゲート絶縁
膜と半導体層の間には二層の絶縁膜を介する。また第二
絶縁膜は、ピンホールが少ないＴａＯｘである。よって
、従来の物に比べ、各電極間のシタート等−による欠陥
が非常に少なくなり、歩留まりが飛躍的に向上した。又
、耐電圧特性も、従来は１００−１３０Ｖであったが、
本発明の１１１５１）ランジスタにおいては２００ Ｖ
以上と向上した。
第１図は、本発明の薄膜トランジスタの一実施例を示す
断面図であり、第２図は、従来の薄膜トランジスタの−
例を示す断面図である。 １・・・ガラス基板 ２・・・付加容量用透明電極 ３・・・第一絶縁膜 ４・・・ゲート電極 ５・・・第二絶縁膜 ロー・・第二絶縁膜 ７・一半導体層 ８・・・オーミック接触用半導体層 ９−・一画素用透明電極 １０・・・ドレイン電極 １１・・・ソース電極 １２・・・パフシペ−シヨン膜 １３・−・第一絶縁膜 １４・・・第二絶縁膜
断面図であり、第２図は、従来の薄膜トランジスタの−
例を示す断面図である。 １・・・ガラス基板 ２・・・付加容量用透明電極 ３・・・第一絶縁膜 ４・・・ゲート電極 ５・・・第二絶縁膜 ロー・・第二絶縁膜 ７・一半導体層 ８・・・オーミック接触用半導体層 ９−・一画素用透明電極 １０・・・ドレイン電極 １１・・・ソース電極 １２・・・パフシペ−シヨン膜 １３・−・第一絶縁膜 １４・・・第二絶縁膜
Claims (5)
- （１）付加容量用透明電極を有する逆スタガート型薄膜
トランジスタに於て、付加容量用透明電極と画素用透明
電極間に、第一絶縁膜、第二絶縁膜、第三絶縁膜を介し
、且つ、ゲート電極と半導体層間には第二絶縁膜、第三
絶縁膜を介し、且つ、第二絶縁膜がＴａＯ＿ｘ膜である
薄膜トランジスタ。 - （２）第二絶縁膜が、タンタルを陽極酸化したＴａＯ＿
ｘ膜である請求項（１）に記載の薄膜トランジスタ。 - （３）第一絶縁膜、第三絶縁膜がＰ−ＣＶＤ法を用いた
ＳｉＮ＿ｘ膜あるいはＳｉＯ＿ｘ膜である請求項（１）
に記載の薄膜トランジスタ。 - （４）半導体層がアモルファスシリコン膜である請求項
（１）に記載の薄膜トランジスタ。 - （５）ゲート電極金属がＴａあるいはＭｏ−Ｔａ、Ｗ−
ＴａのＴａ合金である請求項（１）に記載の薄膜トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28918789A JPH03149884A (ja) | 1989-11-07 | 1989-11-07 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28918789A JPH03149884A (ja) | 1989-11-07 | 1989-11-07 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03149884A true JPH03149884A (ja) | 1991-06-26 |
Family
ID=17739902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28918789A Pending JPH03149884A (ja) | 1989-11-07 | 1989-11-07 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03149884A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335336A (ja) * | 1992-06-02 | 1993-12-17 | Nec Corp | 薄膜トランジスタの製造方法 |
| US5435608A (en) * | 1994-06-17 | 1995-07-25 | General Electric Company | Radiation imager with common passivation dielectric for gate electrode and photosensor |
| KR100338009B1 (ko) * | 1999-04-08 | 2002-05-24 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 |
| KR100341129B1 (ko) * | 1999-07-30 | 2002-06-20 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터-액정 표시 장치의 제조방법 |
| US6490019B2 (en) * | 2000-02-10 | 2002-12-03 | Lg. Philips Lcd Co., Ltd | Reflective liquid crystal display device and the fabricating method thereof |
| KR100379566B1 (ko) * | 2000-08-30 | 2003-04-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
| WO2003036376A1 (en) * | 2001-09-28 | 2003-05-01 | Samsung Electronics Co., Ltd. | A thin film transistor substrate of using insulating layers having low dielectric constant and a method of manufacturing the same |
| KR100336882B1 (ko) * | 1998-06-30 | 2003-06-09 | 주식회사 현대 디스플레이 테크놀로지 | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 |
| KR100336892B1 (ko) * | 1998-12-17 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | Tft-lcd |
| US7615783B2 (en) | 2001-02-26 | 2009-11-10 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
-
1989
- 1989-11-07 JP JP28918789A patent/JPH03149884A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335336A (ja) * | 1992-06-02 | 1993-12-17 | Nec Corp | 薄膜トランジスタの製造方法 |
| US5435608A (en) * | 1994-06-17 | 1995-07-25 | General Electric Company | Radiation imager with common passivation dielectric for gate electrode and photosensor |
| US5480810A (en) * | 1994-06-17 | 1996-01-02 | General Electric Company | Method of fabricating a radiation imager with common passivation dielectric for gate electrode and photosensor |
| KR100336882B1 (ko) * | 1998-06-30 | 2003-06-09 | 주식회사 현대 디스플레이 테크놀로지 | 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법 |
| KR100336892B1 (ko) * | 1998-12-17 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | Tft-lcd |
| KR100338009B1 (ko) * | 1999-04-08 | 2002-05-24 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 |
| KR100341129B1 (ko) * | 1999-07-30 | 2002-06-20 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터-액정 표시 장치의 제조방법 |
| US6490019B2 (en) * | 2000-02-10 | 2002-12-03 | Lg. Philips Lcd Co., Ltd | Reflective liquid crystal display device and the fabricating method thereof |
| KR100379566B1 (ko) * | 2000-08-30 | 2003-04-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
| US7615783B2 (en) | 2001-02-26 | 2009-11-10 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| WO2003036376A1 (en) * | 2001-09-28 | 2003-05-01 | Samsung Electronics Co., Ltd. | A thin film transistor substrate of using insulating layers having low dielectric constant and a method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0816756B2 (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| JPH01291467A (ja) | 薄膜トランジスタ | |
| JPH03149884A (ja) | 薄膜トランジスタ | |
| JPH0285826A (ja) | 表示パネル | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| KR0161325B1 (ko) | 박막트랜지스터 어레이 및 액정표시장치 | |
| JPH01185522A (ja) | 表示装置駆動用基板 | |
| JPH11119240A (ja) | アクティブマトリクス基板とこれを用いた液晶表示装置 | |
| JPH02170135A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP2711020B2 (ja) | 液晶表示装置 | |
| JP3139764B2 (ja) | 配線材料及び液晶表示装置 | |
| JP4427842B2 (ja) | 半導体装置及び表示装置 | |
| JP3547063B2 (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| JPS6269670A (ja) | 表示装置用基板の製造方法 | |
| JPH02198430A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP3370463B2 (ja) | マトリックス型表示装置 | |
| JPH0340511B2 (ja) | ||
| JPH07104315A (ja) | 液晶表示装置 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| JPH03153217A (ja) | Ｔｆｔパネルおよびその製造方法 | |
| JPH03149883A (ja) | 薄膜トランジスタ | |
| JPH03188422A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH09325364A (ja) | アクティブマトリクス基板 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| KR940006918Y1 (ko) | 표시패널 |