JPH03149883A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH03149883A JPH03149883A JP28918689A JP28918689A JPH03149883A JP H03149883 A JPH03149883 A JP H03149883A JP 28918689 A JP28918689 A JP 28918689A JP 28918689 A JP28918689 A JP 28918689A JP H03149883 A JPH03149883 A JP H03149883A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- insulating film
- film transistor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 13
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000004544 sputter deposition Methods 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 229910001362 Ta alloys Inorganic materials 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 238000007743 anodising Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 16
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 21
- 239000000428 dust Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000010422 painting Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910003070 TaOx Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野〕
本発明紘、例えば液晶表示装置のスイッチング素子、フ
ォトセンサー素子等に用いられるＭＩｌ！Ｊ）ランジス
タに係わり、特に欠陥の少ないＢｉｌ！）ランジスタに
関するものである。
ォトセンサー素子等に用いられるＭＩｌ！Ｊ）ランジス
タに係わり、特に欠陥の少ないＢｉｌ！）ランジスタに
関するものである。
液晶表示素子等の駆動に用いられるｌＩＩｌ！トランジ
スタは、ラップトップパソコン、ワードプロセッサ等の
液晶表示のＯＡ機器、液晶テレビの普及に伴い、低コス
ト化、低欠陥化、大面積化、高密度化へ向けて、活発な
開発が行われている。
スタは、ラップトップパソコン、ワードプロセッサ等の
液晶表示のＯＡ機器、液晶テレビの普及に伴い、低コス
ト化、低欠陥化、大面積化、高密度化へ向けて、活発な
開発が行われている。
薄膜トランジスタアレイは、数十万個の画素を駆動する
為に、ゲート電極配線およびソース電極線をＸ−Ｙ状に
配線する。この為、ゲート電極配線とソース電極配線で
の交差部でのシッートが大きな間Ｍ−となり、交差部め
絶縁膜を二重構造とする構成が開発されている。例えば
、ゲート電極を、ＴａあるいはＴａ合金として、ゲート
電極上を陽極酸化したＴａＯｘを第一絶縁層とし、第二
絶縁層をＳｉＮｘ膜あるいはＳｉＯｘ膜として−耐圧を
向上させる構造である（第２図参照）。
為に、ゲート電極配線およびソース電極線をＸ−Ｙ状に
配線する。この為、ゲート電極配線とソース電極配線で
の交差部でのシッートが大きな間Ｍ−となり、交差部め
絶縁膜を二重構造とする構成が開発されている。例えば
、ゲート電極を、ＴａあるいはＴａ合金として、ゲート
電極上を陽極酸化したＴａＯｘを第一絶縁層とし、第二
絶縁層をＳｉＮｘ膜あるいはＳｉＯｘ膜として−耐圧を
向上させる構造である（第２図参照）。
しかし、薄膜トランジスタによる液晶表示装置の駆動に
余裕を与える、付加容量用の電極とソース配線電極、画
素用電極との交差部は、一般的にはプラズマ−化学的気
相成長法（以下Ｐ−ＣＶＤ法と言う、）による、ＳｉＮ
ｘｌｌあるいはＳｉＯｘ膜と一層のみである。この場合
Ｐ−ＣＶＤ法によるチ中ンバー内のゴミや異常成長によ
るピンホールがシ５−トの原因となり欠陥を引き起こす
。
余裕を与える、付加容量用の電極とソース配線電極、画
素用電極との交差部は、一般的にはプラズマ−化学的気
相成長法（以下Ｐ−ＣＶＤ法と言う、）による、ＳｉＮ
ｘｌｌあるいはＳｉＯｘ膜と一層のみである。この場合
Ｐ−ＣＶＤ法によるチ中ンバー内のゴミや異常成長によ
るピンホールがシ５−トの原因となり欠陥を引き起こす
。
又、このシ式−トを防ぐ為に、比較的ピンホールの少な
い、低圧−化学的気相成長法により画素川電極上のみに
Ｓｉｎ、膜を力バーする構造なども取られているが、工
程が増えてコスト高となる。
い、低圧−化学的気相成長法により画素川電極上のみに
Ｓｉｎ、膜を力バーする構造なども取られているが、工
程が増えてコスト高となる。
本発明は、上記の問題点に鑑み、工程が容易で、欠陥の
少ない逆スタガード構造のｆａｌｌ）ランジスタを、提
供する目的でなされたものである。
少ない逆スタガード構造のｆａｌｌ）ランジスタを、提
供する目的でなされたものである。
本発明は透明基板上で、付加容量用透明電極、ゲート電
極が同一平面上にあり、第一絶縁膜、第二絶ｍ膜を介し
て、半導体層、ソース電極、ドレイン電極、画素川透明
電極を積層パターニングした逆スタガード型薄膜トラン
ジスタであって、第−絶ｌ！膜が陽極酸化したあるいは
、スパッタリング法で積層した酸化タンタルである薄膜
トランジスタである。
極が同一平面上にあり、第一絶縁膜、第二絶ｍ膜を介し
て、半導体層、ソース電極、ドレイン電極、画素川透明
電極を積層パターニングした逆スタガード型薄膜トラン
ジスタであって、第−絶ｌ！膜が陽極酸化したあるいは
、スパッタリング法で積層した酸化タンタルである薄膜
トランジスタである。
本発明の薄膜トランジスタを、第１図および第２図を用
−いて詳細に説明する。
−いて詳細に説明する。
構造は、第１図に示したような逆スタガード型薄膜トラ
ンジスタであり、透明基板仕にゲート電極２、及び付加
容量用透明電極３を積層バターニングする。
ンジスタであり、透明基板仕にゲート電極２、及び付加
容量用透明電極３を積層バターニングする。
次に金属Ｔａをスパッタリング法、あるいはＥＢ蒸着法
により全面に積層する。その後クエン酸水溶液中で、Ｔ
ａを全面陽極酸化し酸化タンタルとし、第一絶縁膜４と
する。陽極酸化膜である酸化タンタルば、ピンホールの
少ない良好な絶縁膜である。次にＰ−ＣＶＤ法等を用い
て第二絶縁膜５、半導体層６を積層し、半導体層６を島
状にパターニングした後、第二絶縁１１１５上に画業用
透明電極７を積層パターニングする。その後、ソース・
ドレイン電極８．９を形成バターニングし、ドレイン電
極８と画業用透明電極７を接続させる。最後にＰ−ＣＶ
Ｄ法等によりパフシペ−シタン１９１０を形成し、！膜
）ランジスタとする。この薄膜・トランジスタは、付加
容量用透明電極３１−Ｎ業用透明電極７０間にピンホー
ルの少ない陽極酸化Ｍｌ−もう一層の絶縁膜の２層が介
在し良好な耐電圧特性を示し、又薄膜トランジスタの特
性も良好である。
により全面に積層する。その後クエン酸水溶液中で、Ｔ
ａを全面陽極酸化し酸化タンタルとし、第一絶縁膜４と
する。陽極酸化膜である酸化タンタルば、ピンホールの
少ない良好な絶縁膜である。次にＰ−ＣＶＤ法等を用い
て第二絶縁膜５、半導体層６を積層し、半導体層６を島
状にパターニングした後、第二絶縁１１１５上に画業用
透明電極７を積層パターニングする。その後、ソース・
ドレイン電極８．９を形成バターニングし、ドレイン電
極８と画業用透明電極７を接続させる。最後にＰ−ＣＶ
Ｄ法等によりパフシペ−シタン１９１０を形成し、！膜
）ランジスタとする。この薄膜・トランジスタは、付加
容量用透明電極３１−Ｎ業用透明電極７０間にピンホー
ルの少ない陽極酸化Ｍｌ−もう一層の絶縁膜の２層が介
在し良好な耐電圧特性を示し、又薄膜トランジスタの特
性も良好である。
従来の第２図の様に絶縁ＩＩ１層だと、例えば第二絶縁
ｆｆ１５作製時の粉塵や、リソグラフィー不良等による
ピンホールを防ぐこｔはできない、＃化タンタルとする
と又同様に第−絶Ｉ！膜をスパッタリング法で用いた付
加容量用透明電極３と画業用透明電１ｊ７の間にスパッ
タリング法による酸化タンタルともう一層のＰ−ＣＶＤ
法により作製した絶縁膜の２層が介在し、良好な耐電圧
特性を示し、又薄膜トランジスタの特性も良好である。
ｆｆ１５作製時の粉塵や、リソグラフィー不良等による
ピンホールを防ぐこｔはできない、＃化タンタルとする
と又同様に第−絶Ｉ！膜をスパッタリング法で用いた付
加容量用透明電極３と画業用透明電１ｊ７の間にスパッ
タリング法による酸化タンタルともう一層のＰ−ＣＶＤ
法により作製した絶縁膜の２層が介在し、良好な耐電圧
特性を示し、又薄膜トランジスタの特性も良好である。
従来の第２図の様にＰ−ＣＶＤ法等による絶縁１１１１
層のみだと、作製時の粉塵や、リソグラフィー不良等に
よるピンホールを防ぐことは難しい。
層のみだと、作製時の粉塵や、リソグラフィー不良等に
よるピンホールを防ぐことは難しい。
以上の様な構造でｌｌｌｌａ）ランジスタを作製すると
、付加容量用電極と画素用電極間に２層の絶縁層が介在
し、耐圧が格段に向上し、粉塵やゴミによるピンホール
も保護可能となる。又、この２層の絶縁膜は、同時に薄
膜トランジスタ素子も二重絶縁層構造とし、素子の絶縁
破壊も防止する。又Ｉ１ｍｌトランジスタの特性も劣化
させない。
、付加容量用電極と画素用電極間に２層の絶縁層が介在
し、耐圧が格段に向上し、粉塵やゴミによるピンホール
も保護可能となる。又、この２層の絶縁膜は、同時に薄
膜トランジスタ素子も二重絶縁層構造とし、素子の絶縁
破壊も防止する。又Ｉ１ｍｌトランジスタの特性も劣化
させない。
以下に実施例を述べる。
〔実施例１〕
低膨張ガラスからなる透明基板ｌ（旭ガラスＡＮ）上に
、Ｔａを用いたゲート電極２及びＩＴＯを用いた付加容
量用透明電極３をパターニングした後、スパッタリング
法を用いて１０００人のＴａを形成した。そ、の後、ク
エン［０，１％水溶液中で１８０ｖで化成し全面陽極酸
化して２２００人の酸化タンタルである第−絶＆ｉｌｌ
ｉ４を形成した。
、Ｔａを用いたゲート電極２及びＩＴＯを用いた付加容
量用透明電極３をパターニングした後、スパッタリング
法を用いて１０００人のＴａを形成した。そ、の後、ク
エン［０，１％水溶液中で１８０ｖで化成し全面陽極酸
化して２２００人の酸化タンタルである第−絶＆ｉｌｌ
ｉ４を形成した。
次にＰ−ＣＶＤ法を用いて第二絶縁膜５である、窒化シ
リコン膜および半導体層６であるアモルファスシリコン
膜を連続堆積し、アモルファスシリコン膜を島状にパタ
ーニングした。そしてＩＴＯを積層パターニングして、
画素様透明電極７を形成し、ＡＩを４ｎＮパターニング
して、ドレイン電極８、ソース電極９を作製した。
リコン膜および半導体層６であるアモルファスシリコン
膜を連続堆積し、アモルファスシリコン膜を島状にパタ
ーニングした。そしてＩＴＯを積層パターニングして、
画素様透明電極７を形成し、ＡＩを４ｎＮパターニング
して、ドレイン電極８、ソース電極９を作製した。
１７ｔ ｆ＆にＰ−ＣＶＤ法を用いて、パフシベーシツ
ン膜１０である、窒化シリコン膜を成膜して薄膜トラン
ジスタを作製した。この薄膜トランジスタは絶ｌ！膜が
一層である、従来のｆ＆股）ランジスタと同等の特性を
示し、特に付加容量用透明電極３と画素用透明電極７０
間の耐電圧特性が従来が１００〜１３０Ｖであったもの
が２００ｖ以上に向上した。又、絶縁膜が２種構造であ
る為、ＰーＣＶＤ法によって作製した窒化シリコン膜の
反応室内の粉塵によるピンホールが原因の短絡を防止可
能となった。
ン膜１０である、窒化シリコン膜を成膜して薄膜トラン
ジスタを作製した。この薄膜トランジスタは絶ｌ！膜が
一層である、従来のｆ＆股）ランジスタと同等の特性を
示し、特に付加容量用透明電極３と画素用透明電極７０
間の耐電圧特性が従来が１００〜１３０Ｖであったもの
が２００ｖ以上に向上した。又、絶縁膜が２種構造であ
る為、ＰーＣＶＤ法によって作製した窒化シリコン膜の
反応室内の粉塵によるピンホールが原因の短絡を防止可
能となった。
〔実施例２〕
低膨張ガラスからなる透明基板ｌ（旭ガラスＡＮ）上に
、Ｗ−Ｔａを用いたゲート電極２及びＩＴＯを用いた付
加容量用透明電極３をパターニングした後に、スパッタ
リング法を用いて、１０００人のＴａを形成し、後は実
施例１と同様に作製した薄膜トランジスタは、実施例１
と同様に良好な静特性を示し、又耐電圧特性も良好であ
った。
、Ｗ−Ｔａを用いたゲート電極２及びＩＴＯを用いた付
加容量用透明電極３をパターニングした後に、スパッタ
リング法を用いて、１０００人のＴａを形成し、後は実
施例１と同様に作製した薄膜トランジスタは、実施例１
と同様に良好な静特性を示し、又耐電圧特性も良好であ
った。
〔実施例３〕
低膨張ガラスからなる透明基板ｌ（旭ガラスＡＮ）上に
、Ｔａを用いたゲート電極２及びＩＴＯを用いた付加容
量透明電極３をパターニングした後、スパッタリング法
・を用いて酸化タンタルを２０００人、ガラス基板全面
に成膜し、第一絶縁膜４を形成した。
、Ｔａを用いたゲート電極２及びＩＴＯを用いた付加容
量透明電極３をパターニングした後、スパッタリング法
・を用いて酸化タンタルを２０００人、ガラス基板全面
に成膜し、第一絶縁膜４を形成した。
次にＰ−ＣＶＤ法を用いて第二絶縁ＨＦ−である窒化シ
リコン膜および半導体Ｎ６であるアモルファスシリコン
膜を連続堆積し、その後アモルファスシリコン膜を島状
にバターニングした。そしてＩＴＯを積層パターニング
して画素用透明電極７を形成しＡＩを積層パターニング
して、ドレイン電極８、ソース電極９を作製した。
リコン膜および半導体Ｎ６であるアモルファスシリコン
膜を連続堆積し、その後アモルファスシリコン膜を島状
にバターニングした。そしてＩＴＯを積層パターニング
して画素用透明電極７を形成しＡＩを積層パターニング
して、ドレイン電極８、ソース電極９を作製した。
最後にＰ−ＣＶＤ法を用いて、パフシベーシッン膜ｌＯ
である窒化シリコン膜を成膜して薄膜トランジスタを作
製した。このｆｌＦ！）ランジスタは、絶縁膜が一層で
ある従来のｇＪＷｉトランジスタと同等の特性を示し、
特に付加容置透明電極３と画素用透明電極７の間の耐電
圧特性が従来が１００〜１３０Ｖであったが、本発明の
薄膜トランジスタにおいては、２００Ｖ以上と向上した
。又、絶縁膜が二重構造である為、Ｐ−ＣＶＤ法によっ
て作製した、窒化シリコン膜の反応室内の粉塵によるピ
ンホールが原因の短絡を防止可能となった。
である窒化シリコン膜を成膜して薄膜トランジスタを作
製した。このｆｌＦ！）ランジスタは、絶縁膜が一層で
ある従来のｇＪＷｉトランジスタと同等の特性を示し、
特に付加容置透明電極３と画素用透明電極７の間の耐電
圧特性が従来が１００〜１３０Ｖであったが、本発明の
薄膜トランジスタにおいては、２００Ｖ以上と向上した
。又、絶縁膜が二重構造である為、Ｐ−ＣＶＤ法によっ
て作製した、窒化シリコン膜の反応室内の粉塵によるピ
ンホールが原因の短絡を防止可能となった。
〔実施例４〕
低膨張ガラスからなる透明基板ｌ（コーニング７０５９
）上に、Ｍｏ−Ｔａを用いたゲート電極２及びＩＴＯを
用いた付加容量用透明電極３をバターニングした後に、
スパッタリング法を用いて酸化タンタルを２０００人ガ
ラス基板全面に成膜し、第一絶縁膜４を形成した。後は
実施例３と同様に作製した薄膜トランジスタは、良好な
静特性を示し、又耐電圧特性も良好てあった。
）上に、Ｍｏ−Ｔａを用いたゲート電極２及びＩＴＯを
用いた付加容量用透明電極３をバターニングした後に、
スパッタリング法を用いて酸化タンタルを２０００人ガ
ラス基板全面に成膜し、第一絶縁膜４を形成した。後は
実施例３と同様に作製した薄膜トランジスタは、良好な
静特性を示し、又耐電圧特性も良好てあった。
このように良好な耐電圧特性及びピンホール耐性を持つ
薄膜トランジスタは、例えば大面積の液晶表示装置を作
製する場合に起きる、静電気による絶縁破壊や、粉塵に
よって生じるピンホールが原因の短絡の防止に非常に有
効であり、歩留まりが飛躍的に向上した。又、耐電圧特
性も、従来は１００〜１３０Ｖであったが、本発明の薄
膜トランジスタにおいては２００ Ｖ以上と向上した。
薄膜トランジスタは、例えば大面積の液晶表示装置を作
製する場合に起きる、静電気による絶縁破壊や、粉塵に
よって生じるピンホールが原因の短絡の防止に非常に有
効であり、歩留まりが飛躍的に向上した。又、耐電圧特
性も、従来は１００〜１３０Ｖであったが、本発明の薄
膜トランジスタにおいては２００ Ｖ以上と向上した。
第１図は本発明によるｉｌｌ！）ランジスタの断面図の
一例てあり、第２図は従来のｉｌｌｌ！）ランジスタの
断面図の一例である。 ｌ・・・透明基板 ２・・・ゲート電極 ３・・・付加容量用透明電極 ４・・・第一絶縁膜 ５・・−第二絶縁膜 ６・−・半導体層 ７・・・画素用透明電極 ８・−・ドレイン電極 ９・・・ソース電極 １０・・￥パフシペ−シタン股 １１−・・透明基板 １２・・・ゲート電極 １３・・・付加容量川透明電極 １４・・・第一絶縁膜 ！５・・・第二絶縁膜 １口−・・半導体層 １７・・・画素用透明電極 １８・・−ドレイン電極 １９・・・ソース電極 ２０・・・パフシベーシッン膜 特 許 出 願 人 、（（／、１
一例てあり、第２図は従来のｉｌｌｌ！）ランジスタの
断面図の一例である。 ｌ・・・透明基板 ２・・・ゲート電極 ３・・・付加容量用透明電極 ４・・・第一絶縁膜 ５・・−第二絶縁膜 ６・−・半導体層 ７・・・画素用透明電極 ８・−・ドレイン電極 ９・・・ソース電極 １０・・￥パフシペ−シタン股 １１−・・透明基板 １２・・・ゲート電極 １３・・・付加容量川透明電極 １４・・・第一絶縁膜 ！５・・・第二絶縁膜 １口−・・半導体層 １７・・・画素用透明電極 １８・・−ドレイン電極 １９・・・ソース電極 ２０・・・パフシベーシッン膜 特 許 出 願 人 、（（／、１
Claims (6)
- （１）透明基板上で、付加容量用透明電極、ゲート電極
が同一平面上にあり、第一絶縁膜、第二絶縁膜を介して
、半導体層、ソース電極、ドレイン電極、画素用透明電
極を積層パターニングした逆スタガート型薄膜トランジ
スタであって、第一絶縁膜が酸化タンタルである薄膜ト
ランジスタ。 - （２）第一絶縁膜がＴａを陽極酸化した酸化タンタルで
ある請求項（１）に記載の薄膜トランジスタ。 - （３）第一絶縁膜がスパッタリング法で積層した酸化タ
ンタルである請求項（１）に記載の薄膜トランジスタ。 - （４）第二絶縁膜が窒化シリコン膜である請求項（１）
に記載の薄膜トランジスタ。 - （５）半導体層がアモルファスシリコン膜である請求項
（１）に記載の薄膜トランジスタ。 - （６）ゲート電極金属が、Ｔａあるいは、Ｍｏ−Ｔａ、
Ｗ−ＴａのＴａ合金である請求項（１）に記載の薄膜ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28918689A JPH03149883A (ja) | 1989-11-07 | 1989-11-07 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28918689A JPH03149883A (ja) | 1989-11-07 | 1989-11-07 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03149883A true JPH03149883A (ja) | 1991-06-26 |
Family
ID=17739887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28918689A Pending JPH03149883A (ja) | 1989-11-07 | 1989-11-07 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03149883A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610082A (en) * | 1992-12-29 | 1997-03-11 | Lg Electronics Inc. | Method for fabricating thin film transistor using back light exposure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61116872A (ja) * | 1984-11-13 | 1986-06-04 | Sharp Corp | 薄膜トランジスタ |
| JPH01217325A (ja) * | 1988-02-25 | 1989-08-30 | Sharp Corp | 液晶表示装置 |
-
1989
- 1989-11-07 JP JP28918689A patent/JPH03149883A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61116872A (ja) * | 1984-11-13 | 1986-06-04 | Sharp Corp | 薄膜トランジスタ |
| JPH01217325A (ja) * | 1988-02-25 | 1989-08-30 | Sharp Corp | 液晶表示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610082A (en) * | 1992-12-29 | 1997-03-11 | Lg Electronics Inc. | Method for fabricating thin film transistor using back light exposure |
| DE4344897B4 (de) * | 1992-12-29 | 2005-11-17 | Lg. Philips Lcd Co., Ltd. | Verfahren zur Herstellung von Dünnfilmtransistoren |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950006028B1 (ko) | 액정표시장치 | |
| EP0376437B1 (en) | An active matrix type liquid crystal display | |
| JPH06138484A (ja) | アクティブマトリックス型液晶表示装置の画素構造 | |
| US5818549A (en) | Active matrix substrate and manufacturing method of the same | |
| JPH02830A (ja) | 薄膜トランジスタおよびそれを用いた液晶デイスプレイ装置 | |
| JPH021821A (ja) | アクティブマトリクス表示装置 | |
| JPH0285826A (ja) | 表示パネル | |
| JPH03161938A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03149884A (ja) | 薄膜トランジスタ | |
| JP3139764B2 (ja) | 配線材料及び液晶表示装置 | |
| JPH02170135A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH03149883A (ja) | 薄膜トランジスタ | |
| JPS61188967A (ja) | 薄膜トランジスタ | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH01274116A (ja) | 液晶ディスプレイパネルの製造方法 | |
| JP4427842B2 (ja) | 半導体装置及び表示装置 | |
| JPH0210333A (ja) | アクティブ型液晶表示素子 | |
| JPH02198430A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH02151835A (ja) | 薄膜トランジスタアレイ | |
| KR100333270B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH0690373B2 (ja) | アクティブマトリクス基板 | |
| JPS6269670A (ja) | 表示装置用基板の製造方法 | |
| JPH03105325A (ja) | アクティブマトリクス表示装置 | |
| KR910008117B1 (ko) | 저소비 전력형 박막 트랜지스터 | |
| KR19980015860A (ko) | 액정 표시장치 및 이의 제조방법 |