JPS61116872A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS61116872A JPS61116872A JP23965484A JP23965484A JPS61116872A JP S61116872 A JPS61116872 A JP S61116872A JP 23965484 A JP23965484 A JP 23965484A JP 23965484 A JP23965484 A JP 23965484A JP S61116872 A JPS61116872 A JP S61116872A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- source
- electrode
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 9
- 239000010408 film Substances 0.000 claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 229910052715 tantalum Inorganic materials 0.000 claims description 14
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910004205 SiNX Inorganic materials 0.000 abstract description 11
- 238000005530 etching Methods 0.000 abstract description 2
- 230000003628 erosive effect Effects 0.000 abstract 1
- 239000010407 anodic oxide Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、製造の歩留りの向上を図った構造を有する薄
膜トランジスタ（以下ＴＰＴと略す）に関する。
膜トランジスタ（以下ＴＰＴと略す）に関する。
（従来技術）
近年、液晶のアクティブマトリクス表示において、絶縁
性基板上にＴＰＴをマトリクス状に形成したアクティブ
・マトリクス基板の研究が活発に行なわれている。半導
体材料として、ポリＳ１、ａ Ｓｉ 、Ｔｅ 、Ｃｄ
Ｓｅ等がある。ａ−３ｉ を用いたＴＰＴの構造の一例
を第３図の部分断面図及び第４図の部分平面図に示す。
性基板上にＴＰＴをマトリクス状に形成したアクティブ
・マトリクス基板の研究が活発に行なわれている。半導
体材料として、ポリＳ１、ａ Ｓｉ 、Ｔｅ 、Ｃｄ
Ｓｅ等がある。ａ−３ｉ を用いたＴＰＴの構造の一例
を第３図の部分断面図及び第４図の部分平面図に示す。
第３図は、第４図のＡ−Ａ線での断面を示す。ガラス基
板の上に、゛ゲート電極２，２．・・・を連結するゲー
ト配線３を膜厚２０００−３００ＯＡのＴａ、Ｍｏ、Ｔ
ｉ、Ａ Ｑ等の金属により形成する。ゲート配置３には
枝分れ部３ａが設けられ、ＴＦＴは枝分れ部３ａを中心
に形成される。ゲート絶縁膜４は、プラズマＣ■Ｄによ
って形成した膜厚１１） ００〜２０００人の窒化シリ
コン（以下ＳｉＮｘと略す）膜である。（第４図におい
ては、図示しない。）ａ Ｓｉ層５は、プラズマＣＶ
Ｄによ＋）膜厚１ （１（’ｌ Ｏ〜３０ ｆｌ ｔ
ｌ人に形成Ｆ７＋、 ソース電ｆｆ１ｂ ＋ ｂ 、
・・を連結するソース配ｆｉｔ７をゲート配線３に直ズ
して形成する。
板の上に、゛ゲート電極２，２．・・・を連結するゲー
ト配線３を膜厚２０００−３００ＯＡのＴａ、Ｍｏ、Ｔ
ｉ、Ａ Ｑ等の金属により形成する。ゲート配置３には
枝分れ部３ａが設けられ、ＴＦＴは枝分れ部３ａを中心
に形成される。ゲート絶縁膜４は、プラズマＣ■Ｄによ
って形成した膜厚１１） ００〜２０００人の窒化シリ
コン（以下ＳｉＮｘと略す）膜である。（第４図におい
ては、図示しない。）ａ Ｓｉ層５は、プラズマＣＶ
Ｄによ＋）膜厚１ （１（’ｌ Ｏ〜３０ ｆｌ ｔ
ｌ人に形成Ｆ７＋、 ソース電ｆｆ１ｂ ＋ ｂ 、
・・を連結するソース配ｆｉｔ７をゲート配線３に直ズ
して形成する。
ソース電極６とドレイン電極８とは、ともに膜厚２ ｔ
ｌ １１ ｆｌ −１ｆ） ｌ） １１ （ｌ入のＴａ
、 Ｍｏ＋ Ｔｉ、 Ａ ／’等の金属により形成す
る。なお、ソース１１歳６及びドレイン電極８とａ−８
ｉ膜５の間に、リンをドープした膜厚５００−２１１
＋）０人のａ−６ｉ膜９を介在させると、ソース電極６
、ドレイン電極８とａ Ｓｉ層５とのオーミックコン
タクトがとれ、好ましい。こうして、ゲート配線３とソ
ース配線７との又点毎にＴＦＴが７レイ状に形成される
６さらに、図示しないが、各ＴＰＴに対応する絵素電極
が、ドレイン電極８に接して形成される。
ｌ １１ ｆｌ −１ｆ） ｌ） １１ （ｌ入のＴａ
、 Ｍｏ＋ Ｔｉ、 Ａ ／’等の金属により形成す
る。なお、ソース１１歳６及びドレイン電極８とａ−８
ｉ膜５の間に、リンをドープした膜厚５００−２１１
＋）０人のａ−６ｉ膜９を介在させると、ソース電極６
、ドレイン電極８とａ Ｓｉ層５とのオーミックコン
タクトがとれ、好ましい。こうして、ゲート配線３とソ
ース配線７との又点毎にＴＦＴが７レイ状に形成される
６さらに、図示しないが、各ＴＰＴに対応する絵素電極
が、ドレイン電極８に接して形成される。
（発明の解決すべき問題点）
Ｔ Ｐ Ｔを用いたアクティブ・マトリクス基板におい
ては、各２点は線順次方式で駆動される。すな澹〕も、
走査される一本のゲート配線から走査信、
；ｅ″ｈｌ−・８′−″配置゛′
″ｓｆ’ ＦＩＮ号８１”）［する。ゲート配線とソ
ース配線とのＺ点は多数存在する１例えば２５０Ｘ２Ｓ
Ｕマトリクスにおいては、６２５１） １１ケ所存在す
る。二の多数のＺ、ｒ、■：のうち１ケ所でもＹ−ト・
ソース間にリークが生じると必然的に該当するゲート配
線と・ノース配線での十字型のライン欠陥が発生し、実
用に耐えない表示となり、アクティブ・マトリクス基板
の歩留りはゼロとなる。ゲート配線とソース配線の数が
増すにつれ、ゲート・ソース間の絶縁の確実性が一層要
求される。
ては、各２点は線順次方式で駆動される。すな澹〕も、
走査される一本のゲート配線から走査信、
；ｅ″ｈｌ−・８′−″配置゛′
″ｓｆ’ ＦＩＮ号８１”）［する。ゲート配線とソ
ース配線とのＺ点は多数存在する１例えば２５０Ｘ２Ｓ
Ｕマトリクスにおいては、６２５１） １１ケ所存在す
る。二の多数のＺ、ｒ、■：のうち１ケ所でもＹ−ト・
ソース間にリークが生じると必然的に該当するゲート配
線と・ノース配線での十字型のライン欠陥が発生し、実
用に耐えない表示となり、アクティブ・マトリクス基板
の歩留りはゼロとなる。ゲート配線とソース配線の数が
増すにつれ、ゲート・ソース間の絶縁の確実性が一層要
求される。
第３図と第４図とに示したＴＰＴのようにゲート絶縁膜
を一層のみの薄Ｈ４によって形成した場合には、異物、
ピンホール等の原因によって発生するゲート・ソース間
のリークをゼロ（こすることは極めて困難である。この
対策として、ゲート絶縁膜としてデーＹ金属の陽極酸化
膜とプラズマＣＶＤによる５ｉＮｘｌｌｌとの二層膜を
用いる方法がある。タンタルを陽極酸化して得られる五
酸化タンタル膜は、化学的、物理的にきわめて安定であ
り、かつ、誘電率がシリコン系のものに比べて大きいこ
とが特徴である。また、陽極酸化膜は溶液中の反応によ
って生成するので、ゲート金属にピンホール、クラック
、異物などがある場合でも、その品分が陽極酸化されて
絶縁物に覆われるという利点がある。
を一層のみの薄Ｈ４によって形成した場合には、異物、
ピンホール等の原因によって発生するゲート・ソース間
のリークをゼロ（こすることは極めて困難である。この
対策として、ゲート絶縁膜としてデーＹ金属の陽極酸化
膜とプラズマＣＶＤによる５ｉＮｘｌｌｌとの二層膜を
用いる方法がある。タンタルを陽極酸化して得られる五
酸化タンタル膜は、化学的、物理的にきわめて安定であ
り、かつ、誘電率がシリコン系のものに比べて大きいこ
とが特徴である。また、陽極酸化膜は溶液中の反応によ
って生成するので、ゲート金属にピンホール、クラック
、異物などがある場合でも、その品分が陽極酸化されて
絶縁物に覆われるという利点がある。
第５図に、ゲート金属にタンタルを用い、ゲート絶縁膜
として陽極酸化によって形成した五酸化タンタル膜とプ
ラズマＣＶＤにより形成した５ＩＮｘＪｌｌとの二ＭＭ
４を用いたＴＰＴの一例を示す。
として陽極酸化によって形成した五酸化タンタル膜とプ
ラズマＣＶＤにより形成した５ＩＮｘＪｌｌとの二ＭＭ
４を用いたＴＰＴの一例を示す。
ここで、１１はタンタルによるゲート電極、１２は陽極
酸化タンタル膜、１３はプラズマＣＶＤによるＳｉＮｘ
膜、１４は半導体膜、１５はソース配線、１６はドレイ
ン電極である。この構造のＴＰＴにおいて、ゲート・ソ
ース間のリークは、第３図の構造のＴＰＴに比べて大幅
に減少している。
酸化タンタル膜、１３はプラズマＣＶＤによるＳｉＮｘ
膜、１４は半導体膜、１５はソース配線、１６はドレイ
ン電極である。この構造のＴＰＴにおいて、ゲート・ソ
ース間のリークは、第３図の構造のＴＰＴに比べて大幅
に減少している。
しかし、この構造のＴＰＴにおいても生産レベルの歩留
りはよくない０本発明者らは、この原因をカッパー・テ
゛コレーシａン法によって調べた結果、ゲート・ソース
間のリークはゲート電極２のニックとソース電極とが文
トる部分（第４図における斜線部分）に多発する二と、
及び、ゲート電極とソース電極の開に半導体膜が介在す
る箇所ではリーク発生の程度が半導体膜が介在しない箇
所上りらはるかに少ないことを見い出した。これは、第
６図に示すように、タンタル膜２Ｉの陽極酸化膜２２が
等方的に１＆長するので、ゲート電極２１の二フッがか
なり急峻な角度を有し、この上に積層する５ｉＮｘｌｉ
２３がこの二ツノ部分で極めて薄くなっているためと思
われる。
りはよくない０本発明者らは、この原因をカッパー・テ
゛コレーシａン法によって調べた結果、ゲート・ソース
間のリークはゲート電極２のニックとソース電極とが文
トる部分（第４図における斜線部分）に多発する二と、
及び、ゲート電極とソース電極の開に半導体膜が介在す
る箇所ではリーク発生の程度が半導体膜が介在しない箇
所上りらはるかに少ないことを見い出した。これは、第
６図に示すように、タンタル膜２Ｉの陽極酸化膜２２が
等方的に１＆長するので、ゲート電極２１の二フッがか
なり急峻な角度を有し、この上に積層する５ｉＮｘｌｉ
２３がこの二ツノ部分で極めて薄くなっているためと思
われる。
本発明の目的は、製造の歩留りの向上を図れる構造を有
するＴＰＴを提供することである。
するＴＰＴを提供することである。
（問題点を解決するための手段）
本発明に係る薄膜トランジスタは、絶縁性基板上にゲー
ト電極、ゲート絶縁膜、半導体膜、ソース電極・ドレイ
ン電極の順に積層して７レイ状に形ＩＩＬ８れる薄膜ト
ランジスタにおいて、上記のゲート電極がタンタルがら
なり、上記のゲート絶縁膜が陽極酸化タンタル膜とＳｉ
Ｎｘ膜との二層構造がちなり、がっ、上記のデー）？！
［とソース電極との交差部分にはすべて上記の半導体膜
を介在させたことを特徴とする特 ｆｉＶ用及び発明の効果） 本発明は、ゲートｔｉのニックとソース電極とが２ａす
る部分（上記のエッソ部分りに半導体膜を介在させるこ
とによりエツノ部分における１圧を高めるとともに、こ
の部分のＳｉＮｘ膜が半導体膜をエツチングするエッチ
ャ／トによって浸食されることを防ぐことによってゲー
ト・ソース間のり−クの発生が抑１１ｒされ、ＴＰＴの
歩留りを向上させる。
ト電極、ゲート絶縁膜、半導体膜、ソース電極・ドレイ
ン電極の順に積層して７レイ状に形ＩＩＬ８れる薄膜ト
ランジスタにおいて、上記のゲート電極がタンタルがら
なり、上記のゲート絶縁膜が陽極酸化タンタル膜とＳｉ
Ｎｘ膜との二層構造がちなり、がっ、上記のデー）？！
［とソース電極との交差部分にはすべて上記の半導体膜
を介在させたことを特徴とする特 ｆｉＶ用及び発明の効果） 本発明は、ゲートｔｉのニックとソース電極とが２ａす
る部分（上記のエッソ部分りに半導体膜を介在させるこ
とによりエツノ部分における１圧を高めるとともに、こ
の部分のＳｉＮｘ膜が半導体膜をエツチングするエッチ
ャ／トによって浸食されることを防ぐことによってゲー
ト・ソース間のり−クの発生が抑１１ｒされ、ＴＰＴの
歩留りを向上させる。
（実施例）
本発明の詳細を第１図のＴＰＴの平面図によって′説明
する。ゲート配線３２には、枝分れ部３２ａが設けられ
、ＴＰＴは、この枝分れ部３２ａを中心に形成される。
する。ゲート配線３２には、枝分れ部３２ａが設けられ
、ＴＰＴは、この枝分れ部３２ａを中心に形成される。
第１図に示すように、ゲート配線３２とソース配線３９
の２差部分にはすべて半導体膜３５を介在させる。この
ため、デーＦとソースとの開にゲート絶縁膜しか存在し
ないという領域はない。なお４０はドレイン電極である
。
の２差部分にはすべて半導体膜３５を介在させる。この
ため、デーＦとソースとの開にゲート絶縁膜しか存在し
ないという領域はない。なお４０はドレイン電極である
。
概 尚、陽極酸化膜
を用いず、ゲート絶縁膜としてＳｉＮｘ膜のみを用い、
ゲート配線とソース配線との交差部分すべてに半導体膜
を介在させる措逍のＴＰＴは、すでに報告されている（
池田、武自、波圧、ｍｍ、電気通信学会予稿集４３ （
１９８３） ）。
を用いず、ゲート絶縁膜としてＳｉＮｘ膜のみを用い、
ゲート配線とソース配線との交差部分すべてに半導体膜
を介在させる措逍のＴＰＴは、すでに報告されている（
池田、武自、波圧、ｍｍ、電気通信学会予稿集４３ （
１９８３） ）。
しかし、本発明のごとくゲート絶縁膜として陽極酸化膜
とＳｉＮｘ膜とを組み合せた二層膜を用いない場合には
、ゲート・ソース間のリークは十分には少なくならない
ことを本発明者らは実験的に見い出している。このこと
は、？８？Ｉｌ中の反応によって形成する陽極酸化膜が
ゲート金属上の異物、ピンホール、クラック等によって
生じるゲート・ソース間のリークの抑止に対して有効で
あることを示している。
とＳｉＮｘ膜とを組み合せた二層膜を用いない場合には
、ゲート・ソース間のリークは十分には少なくならない
ことを本発明者らは実験的に見い出している。このこと
は、？８？Ｉｌ中の反応によって形成する陽極酸化膜が
ゲート金属上の異物、ピンホール、クラック等によって
生じるゲート・ソース間のリークの抑止に対して有効で
あることを示している。
次に、第１図に示した実権例の製造を、第２図（、）〜
（ｃ）の断面図及び第１図の平面Ｍを用いて説明する。
（ｃ）の断面図及び第１図の平面Ｍを用いて説明する。
（ａ） ｆラス基板３１上にスバ７夕によりタンタル
層２０００人を全面ｔ：彼被着、ホトエツチングにより
第２図（、）のようにパターン化してゲート電極３２と
する。（ｂ）次に、タンタル層を陽極酸化して酸化タン
タルＭ３３を形成する。ブラズｖＣＶＤによりＳｉＮｘ
膜３４を１ｓ ｔ＋ １） Ａ、ひきつづきａ Ｓｉ
層を１５００人全面に被着する。ホトエツチングによっ
てａｓｉｌを第２図（ｂ）のように島状３５にパターン
１ヒする。（Ｃ）次に、プラズマＣＶＤによりリンをド
ープしたａ−８１層３６を１０００人、ひ軽つづき真空
蒸着１こよりＴｉ層３７を１０００人、へρ層３８を２
０００人被着する。次：こ、ホトエツチングｌこより第
２図（Ｃ）のようにパターン化して、ソース電極３９お
よびドレイン電極４０とする。
層２０００人を全面ｔ：彼被着、ホトエツチングにより
第２図（、）のようにパターン化してゲート電極３２と
する。（ｂ）次に、タンタル層を陽極酸化して酸化タン
タルＭ３３を形成する。ブラズｖＣＶＤによりＳｉＮｘ
膜３４を１ｓ ｔ＋ １） Ａ、ひきつづきａ Ｓｉ
層を１５００人全面に被着する。ホトエツチングによっ
てａｓｉｌを第２図（ｂ）のように島状３５にパターン
１ヒする。（Ｃ）次に、プラズマＣＶＤによりリンをド
ープしたａ−８１層３６を１０００人、ひ軽つづき真空
蒸着１こよりＴｉ層３７を１０００人、へρ層３８を２
０００人被着する。次：こ、ホトエツチングｌこより第
２図（Ｃ）のようにパターン化して、ソース電極３９お
よびドレイン電極４０とする。
本実施例においては、ゲート電極３２とソース電極３９
の交差部分には常にａ−３ｉ層３５が介在しておりゲー
ト・ソース間のリークを防いでいる。’ｒＦＴをこの構
造にすることによりデーＦ・ソース間のリークを大幅に
減少させる二とができた。
の交差部分には常にａ−３ｉ層３５が介在しておりゲー
ト・ソース間のリークを防いでいる。’ｒＦＴをこの構
造にすることによりデーＦ・ソース間のリークを大幅に
減少させる二とができた。
ｆ５１図は、本発明の実施例の図式的な部分平面し１で
ある６ 第２し１（ａ）〜（ｃ）は、本発明の実施例の製造にお
ける各工程を説明するための図式的な部分断面図である
。 第３図と第４図は、それぞれ、従来のａ ５ｉＴＦＴ
の図式的な部分断面図と部分平面図である。 第５図は、二層構造のゲート絶縁膜を有する従来のａＳ
ｉＴＦＴの図式的な部分断面図である、：Ｂ６図は、陽
極酸化膜の形状とＳｉＮｘ膜の被覆性を説明するための
部分断面図である６■・・・絶縁性基板、 ２
・・・ゲート電極、３・・・ゲート配線、 ４・
・・ゲート絶縁膜、５・・・半導体膜、 ６
・・・ソース電極、７・・・ソース配線、 ８
・・・ドレイン電極、１１・・・タンタル膜、 １２
・・五酸化タンタル膜、１３・・・ＳｉＮｘ膜、
１４・・半導体膜、１５・・・ソース電極、 １
６・・・ドレイン電極、２１・・タンタル膜、 ２２
・・・五酸化タンタル膜、２３・・・ＳｉＮｘ膜、
３１・・・絶縁性基板、３２・・・ゲート配線、 ３
３・・・五酸化タンタル層、３４“＝ＳｉＮｘ層、
３５・・・半導体膜、３９・・・ソース電極、 ４
０・・ドレイン電隊。 第１ 図 第３図
ある６ 第２し１（ａ）〜（ｃ）は、本発明の実施例の製造にお
ける各工程を説明するための図式的な部分断面図である
。 第３図と第４図は、それぞれ、従来のａ ５ｉＴＦＴ
の図式的な部分断面図と部分平面図である。 第５図は、二層構造のゲート絶縁膜を有する従来のａＳ
ｉＴＦＴの図式的な部分断面図である、：Ｂ６図は、陽
極酸化膜の形状とＳｉＮｘ膜の被覆性を説明するための
部分断面図である６■・・・絶縁性基板、 ２
・・・ゲート電極、３・・・ゲート配線、 ４・
・・ゲート絶縁膜、５・・・半導体膜、 ６
・・・ソース電極、７・・・ソース配線、 ８
・・・ドレイン電極、１１・・・タンタル膜、 １２
・・五酸化タンタル膜、１３・・・ＳｉＮｘ膜、
１４・・半導体膜、１５・・・ソース電極、 １
６・・・ドレイン電極、２１・・タンタル膜、 ２２
・・・五酸化タンタル膜、２３・・・ＳｉＮｘ膜、
３１・・・絶縁性基板、３２・・・ゲート配線、 ３
３・・・五酸化タンタル層、３４“＝ＳｉＮｘ層、
３５・・・半導体膜、３９・・・ソース電極、 ４
０・・ドレイン電隊。 第１ 図 第３図
Claims (2)
- （１）絶縁性基板上にゲート電極、ゲート絶縁膜、半導
体膜、ソース電極・ドレイン電極の順に積層してアレイ
状に形成される薄膜トランジスタにおいて、 上記のゲート電極がタンタルからなり、上記のゲート絶
縁膜が陽極酸化タンタル膜と窒化シリコン膜との二層構
造からなり、かつ、上記のゲート電極とソース電極との
交差部分にはすべて上記の半導体膜を介在させたことを
特徴とする薄膜トランジスタ。 - （２）特許請求の範囲第１項に記載された薄膜トランジ
スタにおいて、 上記の半導体膜がアモルファスシリコン薄膜であること
を特徴とする薄膜トランジスタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23965484A JPS61116872A (ja) | 1984-11-13 | 1984-11-13 | 薄膜トランジスタ |
| GB08527474A GB2169746B (en) | 1984-11-13 | 1985-11-07 | Thin film transistor |
| DE19853539794 DE3539794A1 (de) | 1984-11-13 | 1985-11-09 | Duennfilm-transistor |
| US07/235,728 US4843438A (en) | 1984-11-13 | 1988-08-19 | Thin film transistor |
| US07/304,278 US4918494A (en) | 1984-11-13 | 1989-01-31 | Thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23965484A JPS61116872A (ja) | 1984-11-13 | 1984-11-13 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61116872A true JPS61116872A (ja) | 1986-06-04 |
Family
ID=17047915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23965484A Pending JPS61116872A (ja) | 1984-11-13 | 1984-11-13 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61116872A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03149883A (ja) * | 1989-11-07 | 1991-06-26 | Toppan Printing Co Ltd | 薄膜トランジスタ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58190042A (ja) * | 1982-04-28 | 1983-11-05 | Toshiba Corp | 薄膜半導体装置 |
| JPS596578A (ja) * | 1982-07-02 | 1984-01-13 | Sanyo Electric Co Ltd | 電界効果型トランジスタアレイ |
| JPS599941A (ja) * | 1982-07-08 | 1984-01-19 | Matsushita Electric Ind Co Ltd | 薄膜半導体装置の製造方法 |
-
1984
- 1984-11-13 JP JP23965484A patent/JPS61116872A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58190042A (ja) * | 1982-04-28 | 1983-11-05 | Toshiba Corp | 薄膜半導体装置 |
| JPS596578A (ja) * | 1982-07-02 | 1984-01-13 | Sanyo Electric Co Ltd | 電界効果型トランジスタアレイ |
| JPS599941A (ja) * | 1982-07-08 | 1984-01-19 | Matsushita Electric Ind Co Ltd | 薄膜半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03149883A (ja) * | 1989-11-07 | 1991-06-26 | Toppan Printing Co Ltd | 薄膜トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| US4935792A (en) | Thin film transistor array | |
| US5060036A (en) | Thin film transistor of active matrix liquid crystal display | |
| JP3410656B2 (ja) | 液晶表示装置及びその製造方法 | |
| US4918494A (en) | Thin film transistor | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| JPH03161938A (ja) | 薄膜トランジスタの製造方法 | |
| KR20000022736A (ko) | 박막 트랜지스터 및 액정 표시 장치 | |
| US6806933B2 (en) | Array substrate with multi-layer electrode line | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11119240A (ja) | アクティブマトリクス基板とこれを用いた液晶表示装置 | |
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS61116872A (ja) | 薄膜トランジスタ | |
| JPS62226668A (ja) | 薄膜トランジスタ | |
| JPH0546990B2 (ja) | ||
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| JPH0697197A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH06332008A (ja) | アクティブマトリクス基板とその製造方法 | |
| US8647980B2 (en) | Method of forming wiring and method of manufacturing semiconductor substrates | |
| JP2980803B2 (ja) | 金属配線の形成方法 | |
| JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0728087A (ja) | 液晶表示装置およびその製造方法 | |
| JPH02137826A (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| JPH06163586A (ja) | 薄膜トランジスタマトリックス及びその製造方法 |