JPH06332008A - アクティブマトリクス基板とその製造方法 - Google Patents

アクティブマトリクス基板とその製造方法

Info

Publication number
JPH06332008A
JPH06332008A JP12259093A JP12259093A JPH06332008A JP H06332008 A JPH06332008 A JP H06332008A JP 12259093 A JP12259093 A JP 12259093A JP 12259093 A JP12259093 A JP 12259093A JP H06332008 A JPH06332008 A JP H06332008A
Authority
JP
Japan
Prior art keywords
gate wiring
substrate
active matrix
matrix substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12259093A
Other languages
English (en)
Other versions
JP3116295B2 (ja
Inventor
Mitsuhiro Uno
光宏 宇野
Hidetsugu Yamamoto
英嗣 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14839695&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH06332008(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12259093A priority Critical patent/JP3116295B2/ja
Publication of JPH06332008A publication Critical patent/JPH06332008A/ja
Application granted granted Critical
Publication of JP3116295B2 publication Critical patent/JP3116295B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 液晶と組み合わせて表示デバイスを構成する
配線群上に陽極酸化膜を有するアクティブマトリクス基
板の液晶表示デバイス完成後、基板端より浸入する水分
によって配線を形成する金属が腐食が進行しない、また
基板割断時に発生する静電気がアクティブ素子に侵入し
ないようにする。 【構成】 陽極酸化をするために短絡された構成の配線
群において、基板割断の予定切断線16より内側にゲート
配線分離部分12を有し、陽極酸化以降のエッチング工程
で該配線を形成する金属を除去することによって配線群
を分離する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば液晶等と組み合
わせて表示デバイスを構成するアクティブマトリクス基
板とその製造方法に関する。
【0002】
【従来の技術】ここでは、液晶表示デバイスに用いるア
クティブマトリクス基板の代表的な薄膜トランジスタ
(以下、TFTと略記)アレイ基板を例に説明する。近
年、TFTのゲ−ト絶縁膜を形成する材料として、ゲ−
ト配線を形成する導電膜を陽極酸化して得られる絶縁膜
が注目されている。陽極酸化膜は、従来の化学気相成長
(CVD)法,スパッタ法等で作製される絶縁膜に比べ、
欠陥が少なく、しかも安価に作製できるという特長を有
している。
【0003】以下、図5ないし図8を用いて、従来の陽
極酸化膜を用いたTFTアレイ基板の作製工程を説明す
る。図5ないし図7は、従来のTFTアレイ基板のゲ−
ト配線端に位置する基板切断部および駆動IC実装部の
平面工程図である。また、図8は、TFTおよび画素部
分の断面完成図である。
【0004】まず、図8に示すガラス基板1上に、図5
(a)に示すように、アルミニウム,タンタル、またはモ
リブデン−タンタル合金等の陽極酸化可能な金属で、ゲ
−ト配線2を形成する。このとき、図に示すように陽極
酸化を行うすべてのゲ−ト配線を、その一方の端部2a
で短絡させた構成とする。そして、図5(a)に示すよう
に、他の導電膜との接続部に、フォトレジスト3等の有
機膜パタ−ンを配設する。この状態で、電解液(しゅう
酸等)に浸し、本基板の短絡したゲ−ト配線2の一部を
クリップで掴み陽極に設置する。そして、白金電極を、
本基板と液中で対向する形で陰極に設置する。そして約
100Vの電圧を印加し電気分解を行い、陽極に酸素を発
生させ、図5(b)に示すように、フォトレジスト3の有
機膜パターン以外のゲ−ト配線上に陽極酸化膜4を形成
する。このとき、フォトレジスト3の有機膜パターンの
部分が非陽極酸化膜領域5を形成する。
【0005】この後、CVD法で図8に示すように第1
のシリコン窒化膜6を形成する。そして、図8に示すよ
うに、TFT21を構成するi型半導体膜7、第2のシリ
コン窒化膜8、n+型半導体膜9を形成する。次に、透
明導電膜であるITO膜10によって画素電極22を形成す
る。このとき、図6(a)に示すように、ITO膜10によ
って、ゲ−トパルス信号を供給するための駆動ICを実
装するための、駆動IC実装電極23も同時に形成する。
ITO膜10は、他の導電膜に比べて表面状態が安定なた
め、駆動ICと良好な接続が得られることから駆動IC
実装電極23に用いられる。
【0006】次に、図6(b)に示すように、先の非陽極
酸化膜領域5上の第1のシリコン窒化膜6に開口部11を
設ける。そして、図7(a)に示すように、アルミニウ
ム,チタン,モリブデン等の導電膜を用い、導電膜パタ
−ン13を形成する。そして、駆動IC実装電極23とゲ−
ト配線2を接続する。このとき、図8に示すように、こ
の導電膜パタ−ン13で、TFT21のソ−ス電極24および
ドレイン電極25も同時に形成する。最後に、図7(b)に
示すように、第3のシリコン窒化膜14を全体に堆積させ
た後、駆動IC実装電極23上の第3のシリコン窒化膜14
を除去し、開口部15を形成する。
【0007】以上、TFTアレイ基板が完成した後、図
7(b)に示すように、切断線16で基板を切断し、端部2a
で短絡されていたゲ−ト配線2群を分離する。
【0008】この後、対向基板との張り合わせ、2枚の
基板の間に液晶を注入する等の一連の液晶表示パネル組
立工程を行う。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来のTFTアレイ基板の作製工程において、まず第1
に、切断線16で切断時に発生する静電気が、ゲ−ト配線
2を通って切断線より内側に位置するTFT21に侵入
し、TFT特性を劣化させる。
【0010】第2に、切断線16で切断した後、切断端面
においてゲ−ト配線2を形成する金属が露出する。この
端面のゲ−ト配線金属は、水分等が吸着して腐食が発生
しやすい。しかも、この腐食がゲ−ト配線を伝って内部
まで進行していく。そして、液晶表示パネル内部まで進
行したとき、線欠陥等の液晶表示デバイスの性能の劣化
をもたらす。
【0011】本発明は上記従来の第1および第2の課題
を解決し、特に高湿での高信頼を有するアクティブマト
リクス基板とその製造方法の提供を目的とする。
【0012】
【課題を解決するための手段】本発明は、上記目的を達
成するため、陽極酸化をするために短絡された構成のゲ
−ト配線群を、基板割断の予定線より内側において、陽
極酸化後のエッチング工程においてゲ−ト配線を形成す
る金属を除去することによって、短絡されていたゲ−ト
配線群を分離したアクティブマトリクス基板を得る。
【0013】
【作用】本発明によれば、基板切断時に発生する静電気
が、ゲ−ト配線が分離されているため、ゲ−ト配線分離
部分より内部に位置するTFTに侵入しないため、液晶
表示パネル作製工程時の不良が低減される。また、切断
端面において露出状態のゲ−ト配線が腐食されても、ゲ
−ト配線が途中で分離されているため、内部までその腐
食が進行しない。これによって、アクティブマトリクス
基板を用いる液晶表示パネルとして、特に高湿での信頼
性が向上する。
【0014】
【実施例】図1ないし図3は本発明の第1の実施例のT
FTアレイ基板の作製工程の平面図(1)と、その要部断
面図(2)を示す。まず、図1(a)に示すように、ガラス基
板1上に有するアルミニウムでゲ−ト配線2の端部2a
を短絡状態で形成する。そして、フォトレジスト3を陽
極酸化しない領域に形成する。つまり、ゲ−ト配線2を
他の導電膜と接続する部分および短絡したゲ−ト配線2
群を分離する部分に設置する。短絡したゲ−ト配線2群
を分離する部分においては、フォトレジスト3はゲ−ト
配線2群と交差する構成で帯状に形成する。この状態
で、電解液(しゅう酸等)に浸し、本基板の短絡したゲ−
ト配線2の一部をクリップで掴み陽極に設置する。そし
て、本基板と液中で対向する形で陰極の白金電極を設置
する。そして約100Vの電圧を印加し電気分解を行い、
陽極に酸素を発生させ、図1(b)に示すように、フォト
レジスト3以外のゲ−ト配線2上に陽極酸化膜4を形成
する。このときのフォトレジスト3の部分が非陽極酸化
膜領域5を形成する。
【0015】この後、CVD法で、図8に示すように第
1のシリコン窒化膜6を形成し、i型半導体膜7,第2
のシリコン窒化膜8,n+型半導体膜9といったTFT
21を構成する薄膜パタ−ンを形成する。このとき、n+
型半導体膜9は、第2のシリコン窒化膜8のパタ−ンを
被覆する構成で形成する。次に、図2(a)に示すよう
に、透明導電膜であるITO膜10によって、画素電極22
を形成するとともに、駆動IC実装電極23を形成する。
【0016】次に、図2(b)に示すように、先のゲ−ト
配線2上の非陽極酸化膜領域5上の第1のシリコン窒化
膜6に開口部11を形成する。このとき、第1のシリコン
窒化膜6の開口部11は、ゲ−ト配線2を他の導電膜に変
換する部分およびゲ−ト配線分離部分12(図3(a)参照)
を形成する。このゲ−ト配線分離部分12においては、第
1のシリコン窒化膜6の開口部11は、ゲ−ト配線群と交
差する構成で、帯状に形成する。第1のシリコン窒化膜
6を開口することによって、ゲ−ト配線を形成するアル
ミニウムが露出されることになる。
【0017】次に、チタンを下層、アルミニウムを上層
とした2層の導電膜パタ−ン13によって、TFT21のソ
−ス電極24,ドレイン電極25を形成するとともに、図3
(a)に示すように、IC実装電極23のITO膜10とゲ−
ト配線2を接続する導電膜パタ−ン13も形成する。本導
電膜パタ−ン13は、塩素系ガスによるドライエッチング
によって形成される。ドライエッチング工程で、まず図
8のTFT21の部分では、アルミニウム、次にチタンを
エッチングした後、ソ−ス電極24とドレイン電極25間の
n+型半導体膜9を除去する。n+型半導体膜9が除去
された後、第2のシリコン窒化膜8が露出する。この第
2のシリコン窒化膜8は、アルミニウム,チタン,n+
型半導体膜9に比べて、エッチング速度が非常に遅いた
め、TFT21部においては、それ以上エッチングは進行
しない。
【0018】一方、ゲ−ト配線分離部分12においては、
アルミニウム,チタンが除去された後、ゲ−ト配線を形
成するアルミニウムが露出する。アルミニウムは、塩素
系のガスに対して非常にエッチング速度が速いため、T
FT21部におけるn+型半導体膜9を除去している時間
と若干のオ−バ−エッチング時間で露出されたアルミニ
ウムは除去が可能である。以上、アルミニウムが除去さ
れた後、短絡されていたゲ−ト配線群は分離される。
【0019】次に、図3(b)に示すように、第3のシリ
コン窒化膜14を堆積させた後、駆動IC実装電極23上の
第3のシリコン窒化膜14に開口部15を形成する。次に、
TFTアレイ基板が完成した後、基板の切断線16で基板
を切断した後、対向基板と張り合わせ、2枚の基板の間
への液晶注入等の一連の液晶表示パネルの組立工程を行
う。
【0020】このように、ゲ−ト配線が基板割断前にそ
の予定線より内側のゲート配線分離部分12で分離されて
いるため、基板切断時に発生する静電気が内部のTFT
に侵入しない。これによって、液晶表示パネル作製工程
時の不良が低減される効果がある。また、切断端面にお
いて露出状態となるゲ−ト配線金属が腐食されても、ゲ
−ト配線が途中で分離されているため、内部までその腐
食が進行しない。また、ゲ−ト配線分離部分において
は、第3のシリコン窒化膜14によってその端面が被覆さ
れるため、この部分からの腐食は発生しにくい。これに
よって、液晶表示パネルとしての特に高湿での信頼性が
向上する効果がある。また、TFTアレイ基板の作製工
程は、従来の工程と全く同じである。つまり、以上の構
成には、新たな工程を増やすことなくできるという効果
がある。
【0021】なお、上層の導電膜パタ−ン13を形成する
エッチング工程は、導電膜パタ−ンとゲ−ト配線を構成
する材料が異なっても、同一の塩素系のガスでエッチン
グできる可能性が高いため、ドライエッチングは有効で
ある。
【0022】ただし、ゲ−ト配線がタンタルで形成さ
れ、導電膜パタ−ン13がチタンによって形成されれば、
両者とも弗硝酸によってエッチングされるため、ウエッ
トエッチングでも新たな工程を増やすことなく以上の構
成を作製することが可能である。
【0023】次に本発明の第2の実施例を、図4および
図8を用いて説明する。図4は本実施例のTFTアレイ
基板の平面工程図(1)と、その要部断面図(2)である。前
記図1,図2に示す各工程は第1の実施例と同様であ
る。ただし、ゲ−ト配線2は、タンタルで形成される。
図1,図2の工程を行い、第1のシリコン窒化膜6を開
口する工程を行なった後、図4(a)に示すゲ−ト配線分
離部分12において、ゲ−ト配線2を形成するタンタルが
露出される。
【0024】次に、クロムの導電膜パタ−ン13によっ
て、図8に示すTFT21のソ−ス電極24,ドレイン電極
25を形成するとともに、図4(a)に示すように、IC実
装電極23のITO膜10とゲ−ト配線2を接続する導電膜
パタ−ン13を形成する。本導電膜パタ−ン13は、硝酸セ
リウムアンモニウム水溶液を用いて、ウエットエッチン
グによって形成される。このとき、ゲ−ト配線を形成す
るタンタルは除去されない。
【0025】次に、図4(b)に示すように、第3のシリ
コン窒化膜14を堆積させた後、駆動IC実装電極23上の
第3のシリコン窒化膜14の開口部15を形成する。このと
き、同時にゲ−ト配線分離部上においても、第3のシリ
コン窒化膜14を帯状に開口する。本第3のシリコン窒化
膜14の開口は、最初弗素系ガスによるドライエッチング
によってシリコン窒化膜を除去し、駆動IC実装電極23
のITO膜10およびゲ−ト配線分離部分12におけるタン
タルを露出させる。
【0026】次に、エッチングガスを塩素系ガスに切り
換えて、先に露出されたゲ−ト配線分離部分の露出され
たタンタルをエッチングして除去し、ゲ−ト配線群を分
離する。以上、TFTアレイ基板が完成した後、基板の
切断線16で基板を切断した後、対向基板と張り合わせ、
2枚の基板の間への液晶注入等の一連の液晶表示パネル
の組立工程を行う。
【0027】このように、ゲ−ト配線が基板割断前にそ
の予定線より内側で分離されているため、基板切断時に
発生する静電気が内部のTFTに侵入しない。これによ
って、液晶表示パネル作製工程時の不良が低減される効
果がある。また、切断端面において露出状態となるゲ−
ト配線金属が腐食されても、ゲ−ト配線が途中で分離さ
れているため、内部までその腐食が進行しない。また、
ゲ−ト配線分離部分においては、このゲ−ト配線分離部
分を液晶表示パネルの液晶注入内部に形成すれば腐食は
発生しにくい。これによって、液晶表示パネルとしての
特に高湿での信頼性が向上する効果がある。また、以上
のTFTアレイ基板の作製工程は、従来の工程と第3の
窒化膜のエッチング工程における塩素系のエッチング工
程が増加するのみで、ほぼ同じである。つまり、以上の
構成が、従来とほぼ同じ工程で作製できるという効果が
ある。
【0028】
【発明の効果】以上説明したように、本発明によれば、
基板切断時に発生する静電気が、ゲ−ト配線が分離され
ているため、ゲ−ト配線分離部分より内部に位置するT
FTに侵入しないので、液晶表示パネル作製工程時の不
良が低減される。また、切断端面において露出状態のゲ
−ト配線が腐食されても、ゲ−ト配線が途中で分離され
ているため、内部までその腐食が進行しない。これによ
って、液晶表示パネルとして、特に高湿での信頼性が向
上する。
【図面の簡単な説明】
【図1】本発明の第1の実施例のTFTアレイ基板のゲ
−ト配線両端の作製工程の平面図およびその要部断面図
である。
【図2】本発明の第1の実施例のTFTアレイ基板のゲ
−ト配線両端の作製工程の平面図およびその要部断面図
である。
【図3】本発明の第1の実施例のTFTアレイ基板のゲ
−ト配線両端の作製工程の平面図およびその要部断面図
である。
【図4】本発明の第2の実施例のTFTアレイ基板のゲ
−ト配線両端の作製工程の平面図およびその要部断面図
である。
【図5】従来のTFTアレイ基板のゲ−ト配線両端の作
製工程の平面図である。
【図6】従来のTFTアレイ基板のゲ−ト配線両端の作
製工程の平面図である。
【図7】従来のTFTアレイ基板のゲ−ト配線両端の作
製工程の平面図である。
【図8】TFTアレイ基板におけるTFTと絵素電極の
断面完成図である。
【符号の説明】
1…ガラス基板、 2…ゲ−ト配線、 3…フォトレジ
スト、 4…陽極酸化膜、 5…非陽極酸化膜領域、
6…第1のシリコン窒化膜、 7…i型半導体膜、 8
…第2のシリコン窒化膜、 9…n+型半導体膜、 10
…ITO膜、 11…第1のシリコン窒化膜の開口部、
12…ゲ−ト配線分離部分、 13…導電膜パタ−ン、 14
…第3のシリコン窒化膜、 15…第3のシリコン窒化膜
の開口部、16…ガラス基板の割断線、 21…薄膜トラン
ジスタ、 22…画素電極、 23…駆動IC実装電極、
24…ソ−ス電極、 25…ドレイン電極。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板の一主面上に短絡状態で形成された
    配線群の一部を陽極酸化して形成された絶縁膜を有する
    アクティブマトリクス基板を割断する予定線より内側に
    おいて、前記短絡状態の配線群が分離されていることを
    特徴とするアクティブマトリクス基板。
  2. 【請求項2】 基板の一主面上に短絡状態で形成された
    配線群の一部を陽極酸化して形成された絶縁膜を有する
    アクティブマトリクス基板における前記短絡状態の配線
    群が、アクティブマトリクス基板の作製工程の中のエッ
    チング工程において分離されることを特徴とするアクテ
    ィブマトリクス基板の製造方法。
  3. 【請求項3】 前記エッチング工程におけるエッチング
    が、ドライエッチングであることを特徴とする請求項2
    記載のアクティブマトリクス基板の製造方法。
  4. 【請求項4】 前記アクティブマトリクス基板が、薄膜
    トランジスタマトリクス基板であることを特徴とする請
    求項2記載のアクティブマトリクス基板の製造方法。
  5. 【請求項5】 前記エッチング工程におけるエッチング
    が、前記薄膜トランジスタを構成する信号配線を形成す
    るエッチングであることを特徴とする請求項4記載のア
    クティブマトリクス基板の製造方法。
  6. 【請求項6】 前記エッチング工程におけるエッチング
    が、前記薄膜トランジスタ上に形成されたパッシベ−シ
    ョン絶縁膜の一部を開口するエッチングであることを特
    徴とする請求項4記載のアクティブマトリクス基板の製
    造方法。
JP12259093A 1993-05-25 1993-05-25 アクティブマトリクス基板の製造方法 Expired - Fee Related JP3116295B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12259093A JP3116295B2 (ja) 1993-05-25 1993-05-25 アクティブマトリクス基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12259093A JP3116295B2 (ja) 1993-05-25 1993-05-25 アクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
JPH06332008A true JPH06332008A (ja) 1994-12-02
JP3116295B2 JP3116295B2 (ja) 2000-12-11

Family

ID=14839695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12259093A Expired - Fee Related JP3116295B2 (ja) 1993-05-25 1993-05-25 アクティブマトリクス基板の製造方法

Country Status (1)

Country Link
JP (1) JP3116295B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391156B1 (ko) * 2001-09-07 2003-07-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 패널 및 그 제조방법
KR100729046B1 (ko) * 2005-12-09 2007-06-14 삼성에스디아이 주식회사 유기 발광 표시장치의 정전기 방지 구조 및 그 제조 방법
KR100777850B1 (ko) * 2003-10-28 2007-11-21 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 어레이 기판 및 평면 표시 장치
US7324171B2 (en) 1996-10-22 2008-01-29 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7324171B2 (en) 1996-10-22 2008-01-29 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
CN100399135C (zh) * 1996-10-22 2008-07-02 精工爱普生株式会社 液晶用基板和液晶面板
US7532292B2 (en) 1996-10-22 2009-05-12 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
US7868961B2 (en) 1996-10-22 2011-01-11 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
KR100391156B1 (ko) * 2001-09-07 2003-07-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 패널 및 그 제조방법
KR100777850B1 (ko) * 2003-10-28 2007-11-21 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 어레이 기판 및 평면 표시 장치
KR100729046B1 (ko) * 2005-12-09 2007-06-14 삼성에스디아이 주식회사 유기 발광 표시장치의 정전기 방지 구조 및 그 제조 방법

Also Published As

Publication number Publication date
JP3116295B2 (ja) 2000-12-11

Similar Documents

Publication Publication Date Title
KR950010661B1 (ko) 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조
US6190951B1 (en) Method for manufacturing a liquid crystal display apparatus
KR950008931B1 (ko) 표시패널의 제조방법
JPH0862628A (ja) 液晶表示素子およびその製造方法
JP3116295B2 (ja) アクティブマトリクス基板の製造方法
JP3094610B2 (ja) 薄膜トランジスタの製造方法
KR100242498B1 (ko) 액정표시장치와 이에 사용되는 박막트랜지스터의 제조방법
JPH06102528A (ja) 薄膜トランジスタマトリックスの製造方法
JPH06160905A (ja) 液晶表示装置およびその製造方法
JP3175225B2 (ja) 薄膜トランジスタの製造方法
JPH0815733A (ja) 薄膜トランジスタパネルとその製造方法
JPH04365016A (ja) アクティブマトリクス基板
JP3087408B2 (ja) 薄膜トランジスタパネルの製造方法
JPH05150268A (ja) 薄膜トランジスタパネルの製造方法
JPH07325321A (ja) 液晶表示装置の製造方法
JPH09232585A (ja) 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法
JP3131853B2 (ja) 薄膜トランジスタの製造方法
JP3149034B2 (ja) 薄膜トランジスタ
JPH056845A (ja) 薄膜トランジスタ形成パネル
JP3104356B2 (ja) 薄膜トランジスタパネルおよびその製造方法
JP2001033826A (ja) 薄膜トランジスタパネル及びその製造方法
JPS63126277A (ja) 電界効果型薄膜トランジスタ
JPH0548101A (ja) 薄膜トランジスタの製造方法
JPH05315329A (ja) アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法
JPH0682823A (ja) 論理・駆動回路およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees