JPH04365016A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH04365016A JPH04365016A JP3139922A JP13992291A JPH04365016A JP H04365016 A JPH04365016 A JP H04365016A JP 3139922 A JP3139922 A JP 3139922A JP 13992291 A JP13992291 A JP 13992291A JP H04365016 A JPH04365016 A JP H04365016A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- conductive film
- gate wire
- gate wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000011651 chromium Substances 0.000 claims abstract description 13
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 36
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 239000002356 single layer Substances 0.000 claims description 12
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 238000002048 anodisation reaction Methods 0.000 claims 1
- 238000007743 anodising Methods 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 75
- 238000005520 cutting process Methods 0.000 abstract description 17
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 abstract description 10
- 229910021344 molybdenum silicide Inorganic materials 0.000 abstract description 10
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 8
- 230000005611 electricity Effects 0.000 abstract description 7
- 230000003068 static effect Effects 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 239000007788 liquid Substances 0.000 abstract 1
- 230000013011 mating Effects 0.000 abstract 1
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000010407 anodic oxide Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910021357 chromium silicide Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- OKJMLYFJRFYBPS-UHFFFAOYSA-J tetraazanium;cerium(4+);tetrasulfate Chemical compound [NH4+].[NH4+].[NH4+].[NH4+].[Ce+4].[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O OKJMLYFJRFYBPS-UHFFFAOYSA-J 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、例えば液晶等と組み合
わせて表示デバイスを構成するアクティブマトリクス基
板に関する。
わせて表示デバイスを構成するアクティブマトリクス基
板に関する。
【0002】
【従来の技術】ここでは、液晶表示デバイスに用いるア
クティブマトリクス基板の代表的な薄膜トランジスタ(
以下TFTと略記)アレイ基板を例にとって説明する。 近年、TFTのゲート絶縁膜を形成する材料として、ゲ
ート配線を形成する導電膜を陽極酸化して得られる絶縁
膜が注目されている。陽極酸化膜は、従来の化学気相成
長(CVD)法、スパッタ法等で作製される絶縁膜に比
べ、欠陥の少ない、しかも安価に作製できるという特長
を有している。
クティブマトリクス基板の代表的な薄膜トランジスタ(
以下TFTと略記)アレイ基板を例にとって説明する。 近年、TFTのゲート絶縁膜を形成する材料として、ゲ
ート配線を形成する導電膜を陽極酸化して得られる絶縁
膜が注目されている。陽極酸化膜は、従来の化学気相成
長(CVD)法、スパッタ法等で作製される絶縁膜に比
べ、欠陥の少ない、しかも安価に作製できるという特長
を有している。
【0003】以下、図4,図5,図6,図7を用いなが
ら、従来の陽極酸化膜を用いたTFTアレイ基板の作製
工程を示す。図4は、TFTアレイ基板のゲート配線両
端に位置する基板切断部、IC実装部付近の作製工程を
示した断面図、また、図5は、同一部分の平面完成図で
ある。また、図6は、TFT,画素部分の断面完成図、
図7は、TFT,画素部分の平面完成図である。
ら、従来の陽極酸化膜を用いたTFTアレイ基板の作製
工程を示す。図4は、TFTアレイ基板のゲート配線両
端に位置する基板切断部、IC実装部付近の作製工程を
示した断面図、また、図5は、同一部分の平面完成図で
ある。また、図6は、TFT,画素部分の断面完成図、
図7は、TFT,画素部分の平面完成図である。
【0004】まず、図4(a)に示すように、アルミニ
ュウム、または、タンタルで、ゲート配線2を形成する
。この時、図5に示す様に、図面上ゲート配線2の左端
を接続した状態にして陽極酸化を行う全てのゲート配線
を短絡させた構成とする必要がある。次に、図4(b)
に示す様に、他の導電膜との接続部に、レジスト等の有
機膜パターン5を配設する。この状態で、電解液(しゅ
う酸等)に浸し、本基板の短絡したゲート配線を陽極に
、白金電極を陰極に設置する。そして約100Vの電圧
を印加し、電気分解を行い酸素を発生させ、レジストパ
ターン以外のゲート配線上に陽極酸化膜6を形成する。 この後、レジストパターンを除去し、CVD法でシリコ
ン窒化膜7を形成する。そして、TFT構成するi型半
導体膜12、第2のシリコン窒化膜13、n+型半導体
膜14を形成する。次に、透明導電膜であるITO膜8
によって、画素電極を形成する。
ュウム、または、タンタルで、ゲート配線2を形成する
。この時、図5に示す様に、図面上ゲート配線2の左端
を接続した状態にして陽極酸化を行う全てのゲート配線
を短絡させた構成とする必要がある。次に、図4(b)
に示す様に、他の導電膜との接続部に、レジスト等の有
機膜パターン5を配設する。この状態で、電解液(しゅ
う酸等)に浸し、本基板の短絡したゲート配線を陽極に
、白金電極を陰極に設置する。そして約100Vの電圧
を印加し、電気分解を行い酸素を発生させ、レジストパ
ターン以外のゲート配線上に陽極酸化膜6を形成する。 この後、レジストパターンを除去し、CVD法でシリコ
ン窒化膜7を形成する。そして、TFT構成するi型半
導体膜12、第2のシリコン窒化膜13、n+型半導体
膜14を形成する。次に、透明導電膜であるITO膜8
によって、画素電極を形成する。
【0005】この時、ゲートパルス信号を供給するため
の駆動ICの実装部も同時に形成する。ITO膜は、他
の導電膜に比べて表面状態が安定なため、駆動ICと良
好な接続が得られる事からIC実装部に用いられる。
の駆動ICの実装部も同時に形成する。ITO膜は、他
の導電膜に比べて表面状態が安定なため、駆動ICと良
好な接続が得られる事からIC実装部に用いられる。
【0006】次に、レジストパターン下にあった非陽極
酸化領域11上のシリコン窒化膜に穴10を開ける。そ
して、第2のアルミニュウム膜9によって、TFTのソ
ース・ドレイン電極を形成するとともに、IC実装部の
ITO膜8とゲート配線を接続する。アルミニュウム膜
は、応力が小さいため、段差部での段切れが生じにくい
事から、信号配線材料としてよく用いられる。
酸化領域11上のシリコン窒化膜に穴10を開ける。そ
して、第2のアルミニュウム膜9によって、TFTのソ
ース・ドレイン電極を形成するとともに、IC実装部の
ITO膜8とゲート配線を接続する。アルミニュウム膜
は、応力が小さいため、段差部での段切れが生じにくい
事から、信号配線材料としてよく用いられる。
【0007】以上、TFTアレイ基板が完成した後、図
5に示すように第1の切断線で基板を切断した後、対向
基板と張り合わせ、2枚の基板の間に液晶を注入する等
の一連の液晶パネル組立工程を行う。この時、ゲート配
線は、液晶パネル組立工程中に一部に発生した静電気を
全ゲート配線に緩和する事によって、局所的なTFT特
性変化、つまり線欠陥の発生を抑制する目的で、短絡状
態のまま保持される。そして、液晶パネル完成後、基板
を第2の切断線上で切断することによって、短絡されて
いたゲート配線を分離する。
5に示すように第1の切断線で基板を切断した後、対向
基板と張り合わせ、2枚の基板の間に液晶を注入する等
の一連の液晶パネル組立工程を行う。この時、ゲート配
線は、液晶パネル組立工程中に一部に発生した静電気を
全ゲート配線に緩和する事によって、局所的なTFT特
性変化、つまり線欠陥の発生を抑制する目的で、短絡状
態のまま保持される。そして、液晶パネル完成後、基板
を第2の切断線上で切断することによって、短絡されて
いたゲート配線を分離する。
【0008】
【発明が解決しようとする課題】従来のこの陽極酸化膜
を有するTFTアレイ基板の作製方法においては、以下
の2つの課題を有していた。 (イ)液晶パネル完成後、ゲート配線を分離するための
基板切断の工程に於いて、静電気が大量に発生し、これ
がゲート配線に入り、TFT特性を変化させ、液晶表示
素子の画像を劣化させる不良となる。 (ロ)ゲート配線と他の導電膜との接続部となる非陽極
酸化領域は、表面状態が安定であることが必要である。 しかしながら、実際には、ドライエッチングによって絶
縁膜にこの非陽極酸化領域に穴を開けた後、変質したフ
ォトレジスト除去するため酸素プラズマ処理を行うこと
によって、ゲート配線表面に高抵抗の酸化膜が形成され
る。また、ゲート配線にアルミニュウムを用いた場合、
アルミニュウムの上に直接シリコン窒化膜を形成すると
、シリコン窒化膜の内部応力によって、アルミニュウム
が局所的に結晶成長し、膜に突起ができる現象(ヒロッ
ク)が大量に発生する。以上、ゲート配線と他の導電膜
と良好な接続が困難である。
を有するTFTアレイ基板の作製方法においては、以下
の2つの課題を有していた。 (イ)液晶パネル完成後、ゲート配線を分離するための
基板切断の工程に於いて、静電気が大量に発生し、これ
がゲート配線に入り、TFT特性を変化させ、液晶表示
素子の画像を劣化させる不良となる。 (ロ)ゲート配線と他の導電膜との接続部となる非陽極
酸化領域は、表面状態が安定であることが必要である。 しかしながら、実際には、ドライエッチングによって絶
縁膜にこの非陽極酸化領域に穴を開けた後、変質したフ
ォトレジスト除去するため酸素プラズマ処理を行うこと
によって、ゲート配線表面に高抵抗の酸化膜が形成され
る。また、ゲート配線にアルミニュウムを用いた場合、
アルミニュウムの上に直接シリコン窒化膜を形成すると
、シリコン窒化膜の内部応力によって、アルミニュウム
が局所的に結晶成長し、膜に突起ができる現象(ヒロッ
ク)が大量に発生する。以上、ゲート配線と他の導電膜
と良好な接続が困難である。
【0009】本発明はかかる点に鑑み、静電気の入らな
いゲート配線の分離を行い、また、ゲート配線と他の導
電膜との良好な接続を行うアクティブマトリクス基板を
提供することを目的とする。
いゲート配線の分離を行い、また、ゲート配線と他の導
電膜との良好な接続を行うアクティブマトリクス基板を
提供することを目的とする。
【0010】
【課題を解決するための手段】本発明は上記目的を達す
るため、ゲート配線の陽極酸化工程前に、ソース配線と
絵素電極を構成するいずれの導電材料とも、少なくとも
構成する1つの材料が異なる単層または多層の導電膜で
、ゲート配線を短絡した構成とする。
るため、ゲート配線の陽極酸化工程前に、ソース配線と
絵素電極を構成するいずれの導電材料とも、少なくとも
構成する1つの材料が異なる単層または多層の導電膜で
、ゲート配線を短絡した構成とする。
【0011】また、第2の発明は、ゲート配線と他の導
電膜との接続部である非陽極酸化領域に、本単層または
多層の導電膜を介在させるものである。
電膜との接続部である非陽極酸化領域に、本単層または
多層の導電膜を介在させるものである。
【0012】
【作用】本発明は上記した構成により、陽極酸化の工程
が行え、基板切断時に発生する静電気によってTFTの
特性が劣化することを防ぎ、しかもソース配線、IC実
装部を溶質させず、ゲート配線を分離することが可能と
なる。
が行え、基板切断時に発生する静電気によってTFTの
特性が劣化することを防ぎ、しかもソース配線、IC実
装部を溶質させず、ゲート配線を分離することが可能と
なる。
【0013】しかも、第1,第2の発明は、同一工程で
行うことが可能であり、1つの工程で2つの作用をもた
らす。
行うことが可能であり、1つの工程で2つの作用をもた
らす。
【0014】
【実施例】第1の実施例を図1,図2と共に説明する。
図1は、本発明の第1の実施例のTFTアレイの作製工
程の断面図を示す。図2は、同一TFTアレイの完成平
面図を示す。まず、図1(a)に示すようにアルミニュ
ウムでゲート配線2を形成する。次に、クロム膜3とモ
リブデンシリサイド膜4の2層の導電膜で、ゲート配線
を短絡するとともに、ゲート配線と他の導電膜との接続
部にパターンを形成する。ここで、クロム膜またはモリ
ブデンシリサイド膜が、露出しているとそれらの導電膜
と陽極酸化を行うための電解液との間で化学反応が生じ
、アルミニュウムの陽極酸化が進行しないため、クロム
とモリブデンシリサイドのパターンを形成するために、
エッチング液のマスクとして用いたレジスト材料5を、
約160℃の高温で熱処理することによって、横方向に
広げ、クロムとモリブデンシリサイドのパターンを覆う
形にする。この状態で、ゲート配線2上に陽極酸化膜6
を形成する。
程の断面図を示す。図2は、同一TFTアレイの完成平
面図を示す。まず、図1(a)に示すようにアルミニュ
ウムでゲート配線2を形成する。次に、クロム膜3とモ
リブデンシリサイド膜4の2層の導電膜で、ゲート配線
を短絡するとともに、ゲート配線と他の導電膜との接続
部にパターンを形成する。ここで、クロム膜またはモリ
ブデンシリサイド膜が、露出しているとそれらの導電膜
と陽極酸化を行うための電解液との間で化学反応が生じ
、アルミニュウムの陽極酸化が進行しないため、クロム
とモリブデンシリサイドのパターンを形成するために、
エッチング液のマスクとして用いたレジスト材料5を、
約160℃の高温で熱処理することによって、横方向に
広げ、クロムとモリブデンシリサイドのパターンを覆う
形にする。この状態で、ゲート配線2上に陽極酸化膜6
を形成する。
【0015】この後、レジスト材料を除去し、CVD法
でシリコン窒化膜7を形成する。そして、i型半導体膜
、第2のシリコン窒化膜、n+型半導体膜といったTF
Tを構成する薄膜を形成する。次に、透明導電膜である
ITO膜8によって、画素電極、駆動IC実装部を形成
する。
でシリコン窒化膜7を形成する。そして、i型半導体膜
、第2のシリコン窒化膜、n+型半導体膜といったTF
Tを構成する薄膜を形成する。次に、透明導電膜である
ITO膜8によって、画素電極、駆動IC実装部を形成
する。
【0016】次にゲート配線上の他の導電膜との接続部
のシリコン窒化膜上、及び、ゲート配線を短絡したクロ
ム、モリブデンシリサイドのパターン上にも同時に穴1
0を開ける。次に、モリブデンシリサイド膜4と第2の
アルミニュウム9の2層によって、TFTのソース・ド
レイン電極を形成するとともに、IC実装部のITO膜
8とゲート配線を接続する。そして、このソース・ドレ
イン電極形成のため、モリブデンシリサイド膜4のエッ
チング液に浸すことによって、ゲート配線を短絡してい
た1つの材料であるモリブデンシリサイド膜4が、先の
シリコン窒化膜に穴を開ける工程で露出された本工程で
除去される。
のシリコン窒化膜上、及び、ゲート配線を短絡したクロ
ム、モリブデンシリサイドのパターン上にも同時に穴1
0を開ける。次に、モリブデンシリサイド膜4と第2の
アルミニュウム9の2層によって、TFTのソース・ド
レイン電極を形成するとともに、IC実装部のITO膜
8とゲート配線を接続する。そして、このソース・ドレ
イン電極形成のため、モリブデンシリサイド膜4のエッ
チング液に浸すことによって、ゲート配線を短絡してい
た1つの材料であるモリブデンシリサイド膜4が、先の
シリコン窒化膜に穴を開ける工程で露出された本工程で
除去される。
【0017】以上、TFTアレイ基板が完成した後、第
1の切断線で基板を切断した後、対向基板と張り合わせ
、2枚の基板の間への液晶注入等の一連の液晶パネル組
立工程を行う。そして、液晶パネル完成後、クロムのエ
ッチング液である硫酸セリウムアンモニュム液に浸し、
ゲート配線を分離する。この硫酸セリウムアンモニュウ
ム液は、配線材料に用いたアルミニュウム、またはIT
O膜を浸すことがないため、切断、駆動ICの実装不良
が発生する心配はない。
1の切断線で基板を切断した後、対向基板と張り合わせ
、2枚の基板の間への液晶注入等の一連の液晶パネル組
立工程を行う。そして、液晶パネル完成後、クロムのエ
ッチング液である硫酸セリウムアンモニュム液に浸し、
ゲート配線を分離する。この硫酸セリウムアンモニュウ
ム液は、配線材料に用いたアルミニュウム、またはIT
O膜を浸すことがないため、切断、駆動ICの実装不良
が発生する心配はない。
【0018】以上の実施例によって、良好な陽極酸化膜
が得られると共に、静電気を発生する基板切断を行わず
にゲート配線を分離することができる効果を有する。ま
た、ゲート配線は、表面状態の安定なモリブデンシリサ
イドをゲート配線上に配設することによって、ソース配
線と良好な接続が得られる効果も有する。さらには、従
来の2度の基板切断工程が1度に減少するため、ガラス
基板の有効活用面積が増加するという効果も有する。
が得られると共に、静電気を発生する基板切断を行わず
にゲート配線を分離することができる効果を有する。ま
た、ゲート配線は、表面状態の安定なモリブデンシリサ
イドをゲート配線上に配設することによって、ソース配
線と良好な接続が得られる効果も有する。さらには、従
来の2度の基板切断工程が1度に減少するため、ガラス
基板の有効活用面積が増加するという効果も有する。
【0019】第2の実施例を、図3と共に説明する。図
3は、第2の実施例のTFTアレイ基板の完成平面図で
ある。本実施例の作製工程は、第1の実施例と同一であ
る。TFTアレイの集積度が上がるにつれて、ゲート配
線のピッチも向上し、1方向のみからの信号供給は困難
である。よって、図3に示すように、両方向から互い違
いに信号を供給する構成が採用されている。
3は、第2の実施例のTFTアレイ基板の完成平面図で
ある。本実施例の作製工程は、第1の実施例と同一であ
る。TFTアレイの集積度が上がるにつれて、ゲート配
線のピッチも向上し、1方向のみからの信号供給は困難
である。よって、図3に示すように、両方向から互い違
いに信号を供給する構成が採用されている。
【0020】この様な構成の場合、ゲート配線終端を基
板切断線まで引き延ばすことは困難であるため、従来の
作製工程を採ることはできない。よって、本実施例は、
ゲート配線終端を基板切断線まで引き延ばす必要がない
ため、高密度のアクティブマトリクス基板においては、
本発明は、非常に有効である。本実施例においても、第
1の実施例と同一の効果を有する。
板切断線まで引き延ばすことは困難であるため、従来の
作製工程を採ることはできない。よって、本実施例は、
ゲート配線終端を基板切断線まで引き延ばす必要がない
ため、高密度のアクティブマトリクス基板においては、
本発明は、非常に有効である。本実施例においても、第
1の実施例と同一の効果を有する。
【0021】尚、ゲート配線2は、アルミニュウムのみ
ならず、アルミニュウムを主成分とする合金膜、タンタ
ル、または、タンタルを主成分とする合金膜を含むもの
で良い。
ならず、アルミニュウムを主成分とする合金膜、タンタ
ル、または、タンタルを主成分とする合金膜を含むもの
で良い。
【0022】また、クロム膜3は、クロムのみならず、
クロムを主成分とする合金、チタン、またはチタンを主
成分とする合金を含むものでも良い。
クロムを主成分とする合金、チタン、またはチタンを主
成分とする合金を含むものでも良い。
【0023】
【発明の効果】本発明を行うことによって、基板切断時
に発生する静電気によって、TFTの特性が劣化する不
良を発生せずゲート配線が分離でき、ゲート配線に安定
に信号が供給できる。しかも2つの違った効果を、同一
工程で行うことが可能である。さらには、従来の2度の
基板切断から1度に減少したため、ガラス基板の有効活
用面積が増加するという効果も有する。さらには、ゲー
ト配線終端から基板端までの間に配線等のパターンを形
成することが可能となる。
に発生する静電気によって、TFTの特性が劣化する不
良を発生せずゲート配線が分離でき、ゲート配線に安定
に信号が供給できる。しかも2つの違った効果を、同一
工程で行うことが可能である。さらには、従来の2度の
基板切断から1度に減少したため、ガラス基板の有効活
用面積が増加するという効果も有する。さらには、ゲー
ト配線終端から基板端までの間に配線等のパターンを形
成することが可能となる。
【図1】本発明の第1の実施例のTFTアレイの作製工
程を示す断面図
程を示す断面図
【図2】同TFTアレイの完成平面図
【図3】本発明の第2の実施例のTFTアレイの完成平
面図
面図
【図4】TFTアレイ基板のゲート配線両端に位置する
基板切断部、IC実装部付近の作製工程を示した断面図
基板切断部、IC実装部付近の作製工程を示した断面図
【図5】同一部分の平面完成図
【図6】TFT、画素部分の断面完成図
【図7】TFT
、画素部分の平面完成図
、画素部分の平面完成図
1 ガラス基板
2 ゲート配線
3 クロム膜
4 モリブデンシリサイド膜
5 レジスト材料
6 陽極酸化膜
7 シリコン窒化膜
8 ITO膜
9 アルミニュウム膜
10 シリコン窒化膜上のコンタクトホール11
非陽極酸化領域
非陽極酸化領域
Claims (4)
- 【請求項1】 基板の一主面上に、第1の単層または
多層の導電膜で形成された複数のゲート配線と、前記複
数のゲート配線を陽極酸化して得られる絶縁膜と、第2
の単層または多層の導電膜で形成されたソース配線と、
第3の単層または多層の導電膜で形成された駆動ICを
実装するための電極とを有するアクティブマトリクス基
板において、前記陽極酸化前の前記複数のゲート配線を
、第2の単層または多層の導電膜及び第3の単層または
多層の導電膜と、少なくとも1つの材料が異なる第4の
単層または多層の導電膜で短絡されている事を特徴とす
るアクティブマトリクス基板。 - 【請求項2】 第4の単層または多層の導電膜が、第
1の単層または多層の導電膜と他の導電膜との接続部に
介在する事を特徴とする請求項1記載のアクティブマト
リクス基板。 - 【請求項3】 第1の単層または多層の導電膜が、ア
ルミニュウム、またはアルミニュウムを主成分とする合
金膜、タンタル、またはタンタルを主成分とする合金膜
を含むことを特徴とする請求項1記載のアクティブマト
リクス基板。 - 【請求項4】 第4の単層または多層の導電膜が、ク
ロム、またはクロムを主成分とする合金、チタン、また
はチタンを主成分とする合金を含む事を特徴とする請求
項1記載のアクティブマトリクス基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3139922A JPH04365016A (ja) | 1991-06-12 | 1991-06-12 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3139922A JPH04365016A (ja) | 1991-06-12 | 1991-06-12 | アクティブマトリクス基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04365016A true JPH04365016A (ja) | 1992-12-17 |
Family
ID=15256785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3139922A Pending JPH04365016A (ja) | 1991-06-12 | 1991-06-12 | アクティブマトリクス基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04365016A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11354797A (ja) * | 1999-06-02 | 1999-12-24 | Semiconductor Energy Lab Co Ltd | Mis型半導体装置とその作製方法 |
US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
KR100391156B1 (ko) * | 2001-09-07 | 2003-07-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 패널 및 그 제조방법 |
KR100516579B1 (ko) * | 1998-01-30 | 2005-09-22 | 세이코 엡슨 가부시키가이샤 | 전기광학장치와 그 제조방법 및 전자기기 |
-
1991
- 1991-06-12 JP JP3139922A patent/JPH04365016A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
US6984551B2 (en) | 1993-01-18 | 2006-01-10 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
KR100516579B1 (ko) * | 1998-01-30 | 2005-09-22 | 세이코 엡슨 가부시키가이샤 | 전기광학장치와 그 제조방법 및 전자기기 |
JPH11354797A (ja) * | 1999-06-02 | 1999-12-24 | Semiconductor Energy Lab Co Ltd | Mis型半導体装置とその作製方法 |
KR100391156B1 (ko) * | 2001-09-07 | 2003-07-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 패널 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100375435B1 (ko) | 박막트랜지스터의제조방법및이것을이용한액정표시장치 | |
US6025892A (en) | Active matrix substrate with removal of portion of insulating film overlapping source line and pixel electrode and method for producing the same | |
US6500701B2 (en) | Method of manufacturing thin film transistor panel having protective film of channel region | |
KR950008931B1 (ko) | 표시패널의 제조방법 | |
JP2001094238A (ja) | 金属配線の製造方法およびその金属配線を備えた配線基板 | |
KR100377440B1 (ko) | 금속 배선, 그의 제조방법, 금속 배선을 이용한 박막트랜지스터 및 표시장치 | |
US5936698A (en) | Manufacturing a display device using anodization | |
KR100396830B1 (ko) | 금속 배선 및 금속 배선을 사용한 액티브 매트릭스 기판 | |
US5374837A (en) | Thin film transistor array substrate acting as an active matrix substrate | |
JP2741883B2 (ja) | 液晶パネルの製造方法 | |
JPH04365016A (ja) | アクティブマトリクス基板 | |
KR100241721B1 (ko) | 액정표시소자 및 그 제조방법 | |
JP3116295B2 (ja) | アクティブマトリクス基板の製造方法 | |
JPH06160905A (ja) | 液晶表示装置およびその製造方法 | |
JP3085305B2 (ja) | 液晶表示装置の製造方法 | |
JPH0334045B2 (ja) | ||
JPH07325321A (ja) | 液晶表示装置の製造方法 | |
JPH08110528A (ja) | アクティブマトリックスパネルおよびその製造方法 | |
JP2911347B2 (ja) | 液晶表示装置の製造方法 | |
JP3231395B2 (ja) | アクティブマトリクス基板の製造方法 | |
JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
JPS61100971A (ja) | 薄膜トランジスタの製造方法 | |
JPH0340511B2 (ja) | ||
KR100190496B1 (ko) | 박막트랜지스터어레이 | |
JPH0682823A (ja) | 論理・駆動回路およびその製造方法 |