KR100516579B1 - 전기광학장치와 그 제조방법 및 전자기기 - Google Patents
전기광학장치와 그 제조방법 및 전자기기 Download PDFInfo
- Publication number
- KR100516579B1 KR100516579B1 KR10-1999-0003047A KR19990003047A KR100516579B1 KR 100516579 B1 KR100516579 B1 KR 100516579B1 KR 19990003047 A KR19990003047 A KR 19990003047A KR 100516579 B1 KR100516579 B1 KR 100516579B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- conductive film
- wiring
- image signal
- line
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 50
- 239000010408 film Substances 0.000 claims abstract description 540
- 239000000758 substrate Substances 0.000 claims abstract description 126
- 239000010409 thin film Substances 0.000 claims abstract description 80
- 239000010410 layer Substances 0.000 claims abstract description 68
- 230000002093 peripheral effect Effects 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 44
- 238000005070 sampling Methods 0.000 claims description 92
- 239000011229 interlayer Substances 0.000 claims description 88
- 238000004519 manufacturing process Methods 0.000 claims description 35
- 238000007789 sealing Methods 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 21
- 239000003566 sealing material Substances 0.000 claims description 15
- 239000000382 optic material Substances 0.000 claims description 14
- 230000000903 blocking effect Effects 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 100
- 239000003990 capacitor Substances 0.000 abstract description 23
- 238000002844 melting Methods 0.000 abstract description 13
- 230000008018 melting Effects 0.000 abstract description 13
- 239000011159 matrix material Substances 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 42
- 108091006146 Channels Proteins 0.000 description 23
- 238000006243 chemical reaction Methods 0.000 description 23
- 238000003860 storage Methods 0.000 description 14
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000011651 chromium Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910001092 metal group alloy Inorganic materials 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000012071 phase Substances 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229910052745 lead Inorganic materials 0.000 description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- -1 NSG Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 238000005421 electrostatic potential Methods 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- KUGSJJNCCNSRMM-UHFFFAOYSA-N ethoxyboronic acid Chemical compound CCOB(O)O KUGSJJNCCNSRMM-UHFFFAOYSA-N 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
주변 회로 내장형의 액정 장치 등의 전기 광학 장치에 있어서, 화소부를 구성하는 박막의 유효 이용에 의해 주변 회로의 입출력 배선에 있어서의 전기저항을 낮추어 고품질의 화상 표시를 가능하게 한다.
액정 장치는 한 쌍의 기판 사이에 끼워진 액정층(50)과 TFT 어레이 기판(10)에 매트릭스 형상으로 설치된 화소전극(9a)을 구비한다. 고융점 금속으로 이루어지는 제1 차광막(11a)이 화소 스위칭용 TFT(30), 주사선(3a), 용량선(3b) 등의 아래쪽에 형성되어 있다. 화상 신호선(115) 등의 주변 배선은 데이터선(6a)과 같은 금속막으로 이루어지는 제2 배선부와 이것에 입체적으로 교차 가능한 주사선과 같은 폴리실리콘막 및 차광막으로 이루어지는 제1 배선부를 포함한다.
Description
본 발명은 박막 트랜지스터(이하, TFT라 칭한다)에 의한 액티브 매트릭스 구동 방식의 액정 장치 등의 전기 광학 장치 및 그 제조 방법의 기술 분야에 속하며, 특히, 데이터선 구동 회로나 주사선 구동 회로 등의 주변 회로를 내장하는 주변 회로내장형으로, TFT의 아래쪽에 차광막을 설치한 형식의 액정 장치 등의 전기 광학 장치 및 그 제조 방법의 기술 분야에 속하는 것이다.
종래에는 주변 회로 내장형 액정 장치에 있어서는 액정을 삽입하는 한쌍의 기판의 한쪽인 TFT 어레이 기판상에 데이터선 구동 회로, 주사선 구동 회로, 샘플링 회로 등의 주변 회로가 형성된다. 이들 주변 회로는 제조 효율 등의 관점에서 각 화소부에 설치되어 각 화소 전극에 인가되는 화상 신호의 스위칭 제어를 행하기 위한 TFT(이하, 화소 스위치용 TFT라 칭한다)와 동일한 구조를 사용한 제조 프로세스에 의해 형성되는 것이 일반적이다. 그리고, TFT 어레이 기판상에는 액정에 대향하는 화상 표시 영역내에 다수의 데이터선 및 주사선이 서로 교차하여 배선된다. 또한, 이 화상 표시 영역 외에 있는 액정을 봉입하기 위한 실링재(sealing material)에 대향하는 실링 영역(sealing area)이나 또한 그 외측에 위치하는 주변영역에는 주변 회로의 입출력 배선이 배선되어 있다. 보다 구체적으로는 주변 회로의 입출력 배선으로서 데이터선, 주사선 및 용량선으로부터 인출하는 배선 등이 실링 영역 아래에 설치되어 있고, 외부 회로 접속 단자에 접속된 화상 신호선, 제어 신호선, 전원 배선, 클록 신호선 등이 주변영역에 설치되어 있다.
특히 주변 회로로서 샘플링 회로를 구비한 액정 장치에서는 외부 회로 접속 단자를 통해 화상 신호가 화상 신호선에 공급되면, 데이터선 구동 회로로부터 소정 타이밍으로 출력되는 샘플링 회로 구동 신호에 의해 샘플링 회로의 각 샘플링 스위치가 화상 신호를 데이터선마다 샘플링하도록 구성되어 있다.
여기서, 화상 신호선은 액정 인가 전압을 규정하는 화상 신호 그자체를 공급하는 신호선이므로, 그 화상 신호의 지연이 낮은 것이 화질 열화를 막는 데에 있어서 대단히 중요하다. 따라서, 액정 장치를 구성하는 배선 재료 중, 가장 저저항이며, 통상은 데이터선을 형성하는 데 쓰이는 Al(알루미늄) 등의 금속막으로부터 화상 신호선이 형성된다.
이에 반해, 주사선을 금속막이나 금속 실리사이드막으로 형성하는 기술은 주사선 형성후의 고온 프로세스에 있어서, 주사선에서의 막의 박리가 일어나게 되는 등의 이유로 실용화되지 못하고, 주사선은 통상 폴리실리콘막으로 형성된다. 이 폴리실리콘막의 시트 저항은 예를 들면, A1 등의 금속막으로 구성된 시트 저항과 비교하여 배선 저항이 수십배로 커진다. 따라서, 가령 폴리실리콘막으로 화상 신호선을 형성하는 경우에는 상기 배선 저항이 커짐으로써 신호 지연이 발생되어 화질의 열화를 야기하게 된다. 그러므로 실제로는 화상 신호선은 상술된 바와 같이 금속막으로 형성된다.
이와 같이 구성된 주변 회로 내장형 액정 장치에서는 화상 신호선이 한개이면, 기판 단부에 설치된 외부 회로 접속 단자로부터 샘플링 회로의 각 샘플링 스위치에 이르기까지, 기판상의 동일 층에 있는(즉, 동일 공정으로 형성된다) 금속막으로 배선하는 것이 가능하다. 그러나, 예를 들면 액정 장치에 있어서의 고주파 구동에 대응하기 위해 직렬-병렬 변환된 화상 신호에 대하여 직렬-병렬 변환수에 따라 화상 신호선이 복수개 필요하게 되는 경우나, RGB의 컬러 화상 신호에 대하여 색깔별로 화상 신호선이 복수개 필요하게 되는 경우 등에는 각 샘플링 스위치에 이르는 동안에, 적어도 한개의 화상 신호선이 다른 화상 신호선과 어디에선가 교차되면 배선할 수 없게 된다. 즉, 동일층에 있는 금속막만을 이용하여 복수의 화상 신호선의 모두를 배선하는 것은 불가능하게 된다. 따라서, 상기 금속막에 대하여 층간 절연막을 통해 다른 층에 있는 폴리실리콘막을 중계 배선(제1 배선부)으로서 이용하여 대처하고 있다. 보다 구체적으로는 교차하는 곳에서는 한쪽의 배선을 저저항인 금속막으로 이루어진 제2 배선부로서 구성한다. 그리고, 또다른 배선을 층간 절연막을 통해 제2 배선부 아래 또는 위를 입체적으로 교차시키도록, 교차하는 곳의 전후에 개구된 콘택트 홀을 통해 금속막으로 이루어진 배선부분에 전기적 접속된 폴리실리콘막으로 이루어진 제1 배선부로서 구성한다.
이상과 같이 교차하는 곳만을 폴리실리콘막으로 이루어진 제1 배선부로 하며, 그 이외의 곳을 저저항인 금속막으로 이루어진 제2 배선부로 하면, 폴리실리콘막으로 이루어진 중계 배선의 길이는 대단히 짧아지므로, 상기 폴리실리콘막으로 구성된 중계 배선의 존재에 의한 화상 신호선 전체의 시정수의 상승이 실용상 거의 문제가 되지 않는다.
최근의 화질 향상이라고 하는 일반적인 요청하에, 소위 XGA방식, SXGA 방식등 액정 장치의 구동 주파수는 점점 높아지고 있고, 이에 따라서, 직렬-병렬 변환수도, 예를 들면 24상 등 상당수로 되고 있다.
그렇지만, 이와 같이 다수로 직렬-병렬 변환하면, 병렬 배치되는 화상 신호선의 수도 많아짐에 따라 당연히 상술의 폴리실리콘막을 사용한 중계 배선의 길이는 길어진다. 여기서, 배선 저항은 길이에 비례하여 커지기 때문에, 중계 배선의 배선 저항은 높아지고, 이에 기인하여 화상 신호선의 시정수는 커지게 되어 화질의 열화를 야기하게 된다. 예를 들면, 화상 신호선의 시정수가 커지면, 커플링 용량의 증대에 의해 화상 신호의 전위 흔들림이 야기되거나, 다음 단의 라인(열)에 자체단의 라인(열)용 화상 신호가 기록되어 비용이나 크로스토크가 생기기도 하는 문제가 있다.
또한 가령, 실링 영역이나 주변 영역에서의 중계 배선을 화소부에서는 사용되지 않는 금속막 등으로 별도로 형성한 것에서는 플레이너 기술을 사용한 제조 프로세스에 있어서의 제조 효율이 저하되어 비용 상승을 초래하게 되어 주변 회로 내장형 액정 장치의 기본적인 이점을 잃게 될 수도 있다.
본 발명은 상술된 문제점을 감안하여 이루어진 것으로, 주변 회로 내장형 액정 장치 등의 전기 광학 장치에 있어서, 화소부를 구성하는 박막의 유효 이용에 의해 주변 회로의 입출력 배선에 있어서의 전기 저항이 저하되어, 고품질의 화상표시가 가능한 전기 광학 장치 및 그 제조 방법을 제공하는 것을 과제로 한다.
본 발명의 제1 전기 광학 장치는 상기 과제를 해결하기 위해서 기판상에 복수의 주사선과, 복수의 데이터선과, 상기 각 주사선과 상기 각 데이터선에 접속된 박막 트랜지스터와, 상기 박막 트랜지스터에 접속된 화소 전극과, 상기 박막 트랜지스터의 적어도 채널 영역에 평면적으로 덮도록 배치된 도전성 차광막과, 상기 주사선과 상기 데이터선의 적어도 한쪽에 신호를 공급하기 위한 주변 회로와, 상기 주변 회로에 접속된 주변 배선을 구비하고 있고, 상기 주변 배선은 상기 차광막을 형성하는 제1 도전층을 포함하는 제1 배선부와, 상기 박막 트랜지스터, 상기 데이터선 및 상기 주사선을 구성하는 복수의 박막 중의 적어도 하나의 도전층을 포함하는 제2 배선부를 갖는 것을 특징으로 한다.
본 발명의 제1 전기 광학 장치에 의하면, 기판상에 차광막이 박막 트랜지스터의 적어도 채널 영역을 평면적으로 덮도록 설치되어 있다. 따라서, 박막 트랜지스터의 채널 영역은 차광막으로 차광되어 있고, 박막 트랜지스터로 빛의 침입 등에 의한 특성 열화를 방지할 수 있다. 본 발명에서는 특히, 주변 배선은 박막 트랜지스터, 데이터선 및 주사선을 구성하는 복수의 박막층 중의 하나인 도전막으로 이루어진 제2 배선부와, 차광막과 동일막으로 이루어진 제1 배선부를 갖는다. 예를 들면, 제1 도전막을 Ti(titanium), Cr(chrome), W(tungsten), Ta(Tantale), Mo(몰리브덴) 및 Pb(납) 등을 포함하는 도전성 고융점 금속막으로 형성하면 배선 저항을 현저히 낮추는 것이 가능해진다. 이 때, 차광막은 박막 트랜지스터에 대한 차광 기능과 주변 배선으로서의 기능의 양면을 겸비하므로, 구성의 간단화 및 제조의 단순화를 꾀하는 데에 있어서 유리하다.
이상의 결과, 저저항의 주변 배선에 의해, 주변 회로에서의 화상 신호 등의 각종 신호의 입출력이 행해지기 때문에, 전기 광학 장치의 구동 주파수를 높이거나, 또한 직렬-병렬 변환수나 병렬 입력되는 화상 신호수를 증가시키기도 하여, 상술된 종래 예와 같은 화상 신호선 등의 주변 배선에 있어서의 용량 커플링에 의한 전위 흔들림, 고스트, 크로스 토크 등은 저감되어, 고품질의 화상 표시를 행하는 것도 가능하다.
본 발명의 제1 전기 광학 장치의 하나의 양태로서는 상기 제1 배선부는 상기 박막 트랜지스터, 상기 데이터선 및 상기 주사선을 구성하는 복수의 박막 중의 적어도 하나의 제2 도전층과 상기 제1 도전층을 구비하며, 상기 제2 배선부는 상기 박막 트랜지스터, 상기 데이터선 및 상기 주사선을 구성하는 복수의 박막 중의 상기 제2 도전층과는 다른 제3 도전층을 포함하는 것을 특징으로 한다.
상기 양태에 의하면, 예를 들면, 제3 도전막이 예를 들면 금속막 등의 저저항인 금속막이고, 제2 도전막이 예를 들면 폴리실리콘막 등의 제3 도전막보다도 고저항인 박막층으로 형성하는 경우, 가능한 한 저저항인 금속막으로 이루어진 제3 도전막으로 배선을 형성하는 것이 바람직하지만, 배선끼리 교차하는 곳은 제2 도전막을 배선의 일부로서 사용되기도 한다. 이 경우, 제2 도전막은 제3 도전막에 비해 저항이 높기 때문에, 신호 지연 등의 문제가 발생하는 경우가 있다. 그래서, 제2 도전막으로 이루어진 배선 대신에 제1 및 제2 도전막을 전기 접속하여 2중 배선으로 함으로써, 주변 배선 자체의 저항도 낮출 수 있다. 예를 들면, 제2 도전막을 폴리실리콘막으로 형성하며, 또한 제1 도전막을 Ti, Cr, W, Ta, Mo 및 Pb 등을 포함하는 도전성 고융점 금속막으로 형성하면, 제1 배선부의 저항을 제1 도전막의 시트 저항에 의해 지배할 수 있다. 즉, 종래와 같이 폴리실리콘막 단독으로 이루어진 배선과 비교하여 제1 도전막을 전기 접속함으로써 대폭으로 저저항화가 가능해진다. 그리고, 본 발명의 제2 배선부에서의 저항에 관해서는 예를 들면 A1(알루미늄) 등의 제3 도전막을 사용함으로써 저저항으로 되므로, 제1 배선부와 제2 배선부를 직렬로 전기적 접속한 주변 배선을 저저항화할 수가 있다.
이에 부가하여, 이물질 등에 의해 제1 배선부에 있어서의 폴리실리콘막 등으로 이루어진 제2 도전막 또는 제1 도전막으로 이루어진 부분이 도중에서 단선되어도, 다른쪽 부분에서 도통되는 용장 구조를 실현할 수 있다.
또한, 본 발명의 주변 배선은 제1 배선부 및 제2 배선부를 갖지만, 상술과 같이 제3 도전막을 갖는 제2 배선부에 대하여 용장적인 배선을 가하여 2중, 3중 등의 다중 배선으로 하여도, 상기 한겹 배선부를 갖는 것은 변함이 없다. 또한, 상술과 같이 제1 도전막과 제2 도전막을 갖는 제1 배선부에 대하여 더욱 용장적인 배선을 가하여 3중, 4중 등의 다중 배선으로 하여도 상기 2중 배선부를 갖는 것은 변함이 없다.
본 발명의 제1 전기 광학 장치에 있어서의 상기 제2 도전막은 상기 제1 도전막보다도 고저항이라도 무방하다.
이와 같이 구성하면, 제3 도전막은 예를 들면 알루미늄막 등 박막 트랜지스터를 구성하는 박막층 중 가장 저저항이며, 한편, 제2 도전막은 예를 들면 폴리실리콘막 등 박막 트랜지스터를 구성하는 박막층 중 2번째로 저저항이다. 제1 배선부에 있어서 제1 도전막에 의해 저항이 낮춰지므로, 주변 배선 자체의 저항도 낮춰진다.
본 발명의 제1 전기 광학 장치에 있어서, 상기 차광막과 상기 박막 트랜지스터와의 사이에 개재하는 제1 층간 절연막과, 상기 제2 도전막과 상기 제3 도전막과의 사이에 개재하는 제2 층간 절연막을 또한 구비하며, 상기 제1 배선부는 상기 제2 배선부의 일부에 전기적 접속되는 동시에 상기 2중 배선부의 다른부에 대하여 상기 제1 및 제2 층간 절연막을 각각 통해 입체적으로 교차하는 중계 배선으로 이루어진다.
상기의 양태에 의하면, 중계 배선은 제2 배선부의 일부에 전기 접속되는 동시에 제2 배선부의 다른부에 대하여 제1 및 제2 층간 절연막을 각각 통해 입체적으로(즉, 위 또는 아래쪽을)교차한다. 따라서, 서로 교차하는 곳이 필요하고, 동일층에서는 배설 불가능한 주변 배선을 중계 배선을 통해 원하는 패턴으로 배선할 수 있다.
본 발명의 제1 전기 광학 장치에 있어서, 상기 주변 배선은 외부 회로 접속 단자로부터 상기 화상 신호를 공급하기 위한 화상 신호선을 포함하며, 상기 주변 회로는 상기 화상 신호를 샘플링하기 위한 샘플링 회로와, 상기 샘플링 회로를 소정 타이밍으로 구동하여 상기 화상 신호선 상의 상기 화상 신호를 상기 샘플링 회로를 통해 상기 복수의 데이터선에 공급되는 데이터선 구동회로와, 상기 주사선을 구동하는 주사선 구동 회로를 포함하도록 구성할 수도 있다.
이와 같이 구성하면, 서로 교차하는 곳이 필요하고, 동일층에서는 배설 불가능한 화상 신호선을 중계 배선을 통해 원하는 패턴으로 배선할 수 있다.
본 발명의 제1 전기 광학 장치에 있어서, 상기 화상 신호는 N(단지, N은 2이상의 자연수) 직렬-병렬 변환되어 있고, 상기 화상 신호선은 병렬로 N개 설치되어 있고, 상기 N개의 화상 신호선은 서로 교차하는 곳에서 상기 중계 배선을 포함하도록 구성할 수도 있다.
이와 같이 구성하면, 예를 들면, 직렬-병렬 변환수(N)가 크기 때문에 또는 RGB의 컬러 화상 신호 등의 경우와 같이 병렬 입력되는 화상 신호의 수가 많기 때문에 중계 배선을 길게 가질 필요가 있는 경우나, 상술된 종래 예와 같이 폴리실리콘막 단독으로 중계 배선을 형성하는 경우와 비교하여, 중계 배선의 저항이나 시정수의 증가를 억제할 수 있다.
본 발명의 제1 전기 광학 장치에 있어서, 상기 데이터선 구동 회로로부터 상기 샘플링 회로에 샘플링 회로 구동 신호를 공급하기 위한 복수의 샘플링 회로 구동 신호선을 또한 구비하며, 상기 샘플링 회로 구동 신호선은 적어도 상기 화상 신호선에 교차하는 곳이 상기 중계 배선이 되도록 구성할 수 있다.
이와 같이 구성하면, 데이터선 구동 회로에서 샘플링 회로에 이르는 샘플링 회로 구동 신호선을, 예를 들면 화상 신호선과 교차하는 중계 배선을 사용하여 배선하는 것이 가능해지며, 배선 레이아웃의 자유도가 증가하며, 또한 이 경우에도, 샘플링 회로 구동 신호선에 있어서의 중계 배선을 상술한 종래 예와 같이 폴리실리콘막 등의 제2 도전막 단독으로 형성하는 경우와 비교하여, 샘플링 회로 구동 신호선에 있어서의 시정수의 증가를 억제할 수 있다.
본 발명의 제1 전기 광학 장치에 있어서, 상기 제1 배선부를 구성하는 상기 제1 도전막 및 상기 제2 도전막은 상기 제1 층간 절연막에 설치된 콘택트 홀을 통해 서로 전기 접속되도록 구성할 수도 있다.
이와 같이 구성하면, 콘택트 홀을 통해 서로 전기 접속된 신뢰성이 높은 제1배선부를 얻을 수 있다. 또한, 이러한 콘택트 홀은 화소 TFT에서의 제조 프로세스를 이용하여 비교적 용이하게 형성하는 것이 가능하다.
본 발명의 제1 전기 광학 장치에 있어서, 상기 제3 도전막은 상기 데이터선을 형성하는 금속막으로 이루어지며, 상기 제2 도전막은 상기 주사선을 형성하는 폴리실리콘막으로 구성될 수 있다.
상기와 같이 구성하면, 제2 배선부는 예를 들면 알루미늄 등의 금속막으로 형성되므로, 저저항화할 수 있다. 또한, 폴리실리콘막으로 이루어진 부분은 금속막의 경우와 비교하여 약 200배 정도로 고저항이기는 하지만, 제1 도전막에 의해 2중으로 배선되면, 제1 배선부의 저항은 폴리실리콘막의 저항보다도 상당히 저저항화하는 것이 가능해진다. 예를 들면, 제1 도전막을, Ti, Cr, W, Ta, Mo 및 Pb 중의 적어도 하나를 포함하는 금속 또는 금속 실리사이드 박막으로 형성하면, 폴리실리콘막 단독의 경우와 비교하여, 시정수를 수분의 1(예를 들면, 약 1/2이나 1/3정도로)로 낮추는 것이 가능해진다.
본 발명의 제1 전기 광학 장치에 있어서, 상기 기판에 대향하는 대향 기판 사이에 전기 광학 물질이 삽입되며, 상기 기판과 전기 대향 기판은 실링재로 접착되며, 상기 실링재에 대향하는 상기 한쪽 기판상의 실링 영역에는 상기 전기 광학 물질의 주위에 걸쳐 적어도 상기 제1 도전막, 상기 제2 도전막 및 상기 차광막이 적층되어 있고, 상기 실링 영역을 통해 상기 데이터선 및 상기 주사선의 연설 방향으로 인출되는 인출 배선부는 각각, 상기 제1 도전막과 제2 도전막과 제3 도전막중의 적어도 1개로 구성될 수 있다.
이와 같이 구성하면, 실링재에 의해 한쌍의 기판 사이에서 전기 광학 물질이 밀봉되어, 소위 전기 광학 물질 셀이 구성된다. 여기서, 실링 영역에는 전기 광학 물질의 주위에 걸쳐 적어도 제1 도전막, 제2 도전막 및 제3 도전막이 적층되어 있기 때문에, 실링 영역에서의 각종 박막을 포함한 양 기판 사이의 갭의 전기 광학 물질의 주위에 걸쳐 불균일을 억제하는 것이 가능하게 된다. 따라서, 예를 들면, 실링재 중에 소정 외경을 갖는 갭재를 혼입하여 전기 광학 물질 셀의 갭을 제어하는 경우에, 갭 제어를 보다 정확하고 양호하게 행하는 것이 가능하게 된다. 그리고, 실링 영역을 통해 데이터선 및 주사선의 연설 방향으로 각각 인출되는 인출 배선부는 각각, 제1 도전막, 제2 도전막 및 제3 도전막 중의 적어도 1개로 구성되기 때문에, 화상 표시 영역내로 신호 공급을 문제없이 행하는 것이 가능하게 된다.
본 발명의 제1 전기 광학 장치에 있어서의 실링 영역에 제1 도전막, 제2 도전막 및 제3 도전막이 적층되는 양태에서는 상기 인출 배선부는 각각, 상기 제1 도전막, 제2 도전막 및 제3 도전막 중 적어도 2개가 서로 콘택트 홀을 통해 전기적 접속된 2중 또는 3중 배선부로 이루어지도록 구성할 수 있다. 이와 같이 구성하면, 인출 배선부에서의 저저항화를 꾀할 수 있다.
또한, 상기 인출 배선부는 각각, 상기 제1 도전막, 제2 도전막 및 제3 도전막 중 하나로 형성된 한겹 배선부로 구성되며, 상기 제1 도전막, 제2 도전막 및 제3 도전막 중 다른 2개는 상기 실링 영역에서 배선으로서 기능하지 않은 더미 배선으로 되도록 구성할 수 있다. 이와 같이 구성하면, 더미 배선의 막 두께에 의해 비교적 간단하게 실링 영역에서의 양 기판 사이의 갭의 불균일을 억제하는 것이 가능하게 된다.
본 발명의 제1 전기 광학 장치에 있어서, 상기 제1 도전막은 상기 제2 도전막으로 덮여지는 형상을 가질 수 있다.
상기 양태에 의하면, 제1 배선부 중 제1 도전막을 제2 도전막으로 평면적으로 덮음으로써, 상기 제1 도전막으로 이루어진 부분과 교차하는, 예를 들면 화상 신호선 등의 배선부에 있어서, 이 제1 도전막으로 구성된 부분의 용량 커플링의 증대를 억제할 수 있고, 따라서, 상기 용량 커플링에 의해 배선부에서의 시정수의 증대를 억제할 수 있다. 특히, 제1 도전막과 제2 도전막이 개재하는 구조를 채용하면, 차광막을 2중 배선부에 이용한 경우의 제1 도전막과 제2 도전막 사이의 용량 커플링의 증대를 억제할 수 있다. 이 결과, 화상 신호선 등의 배선에 있어서의 화상 신호 등의 열화를 효과적으로 방지할 수 있다.
본 발명의 제1 전기 광학 장치에 있어서, 상기 제1 도전막의 배선 폭은 상기 제2 도전막으로 이루어진 부분의 배선 폭 이하일 수 있다.
이와 같이 구성하면, 제1 도전막과 제2 도전막 사이의 용량 커플링의 증대를 확실히 억제할 수 있다.
본 발명의 제2 전기 광학 장치는 상기 과제를 해결하기 위해서, 기판상에는 복수의 주사선과, 복수의 데이터선과, 상기 각 주사선의 각각 및 상기 각 데이터선에 접속된 박막 트랜지스터와, 상기 박막 트랜지스터에 접속된 화소 전극과, 상기 박막 트랜지스터의 적어도 채널 영역을 평면적으로 덮도록 설치된 도전성 차광막과, 화상 신호를 공급하는 복수의 화상 신호선과, 상기 복수의 화상 신호선에 공급되는 상기 화상 신호를 샘플링하여 상기 복수의 데이터선의 각각에 공급하는 샘플링 회로를 구비하고 있고, 상기 화상 신호선과 상기 샘플링 회로를 접속하는 배선의 적어도 일부는 상기 차광막과 동일막인 제1 도전막으로 구성된다.
본 발명의 제2 전기 광학 장치에 의하면, 화상 신호선과 샘플링 회로를 접속하는 중계 배선의 적어도 일부는 도전성 차광막과 동일막인 제1 도전막으로 이루어지기 때문에, 배선에 있어서의 저저항화를 꾀할 수 있다. 예를 들면, 제1 도전막을 도전성 고융점 금속막으로 형성하면, 상기 중계 배선에 있어서의 배선 저항을 현저히 낮추는 것이 가능하게 된다. 이 때, 제1 도전막은 박막 트랜지스터에 대한 차광기능과 배선으로서의 기능의 양쪽을 겸비하므로, 구성이 간단화 및 제조의 단순화를 꾀하는 데에 있어서 유리하다.
이상의 결과, 저저항의 배선에 의해, 샘플링 회로에서의 화상 신호의 입력이 행해지기 때문에, 전기 광학 장치의 구동 주파수를 높이기도하고, 또한 직렬-병렬 변환수나 병렬 입력되는 화상 신호수를 증가시키거나 하여도, 상술된 종래 예와 같은 화상 신호선 등의 중계 배선에 있어서의 용량 커플링에 의한 전위 흔들림, 고스트, 크로스 토크 등은 저감되어, 고품질의 화상 표시를 행할 수 있다.
본 발명의 제2 전기 광학 장치의 하나의 양태로서는 상기 샘플링 회로에 샘플링 회로 구동 신호를 공급하는 샘플링 회로 구동 신호선의 적어도 일부는 상기 제1 도전막으로 구성된다.
상기 양태에 의하면, 샘플링 회로 구동 신호선의 적어도 일부는 제1 도전막으로 이루어지기 때문에, 샘플링 회로 구동 신호선에 있어서의 저저항화를 꾀할 수 있다. 이 결과, 저저항의 샘플링 회로 구동 신호선에 의해, 샘플링 회로에서의 샘플링 회로 구동 신호의 입력이 행해지기 때문에, 고품질의 화상표시를 행할 수 있다.
본 발명의 제1 전기 광학 장치의 제조 방법은 상기 과제를 해결하기 위해서, 한쌍의 기판 사이에 전기 광학 물질이 삽입되어 구성되며, 상기 한쌍의 기판의 한쪽 기판상에는 복수의 주사선과, 복수의 데이터선과, 상기 복수의 주사선의 각각 및 상기 복수의 데이터선의 각각에 접속된 박막 트랜지스터와, 상기 박막 트랜지스터에 접속된 화소 전극과, 상기 박막 트랜지스터의 적어도 채널 영역을 평면적으로 덮도록 설치된 도전성 차광막과, 화상 신호를 공급하는 복수의 화상 신호선과, 상기 복수의 화상 신호선에 공급되는 상기 화상 신호를 샘플링하여 상기 복수의 데이터선의 각각에 공급하는 샘플링 회로를 구비하는 전기 광학 장치의 제조 방법에 있어서, 상기 화상 신호선과 상기 샘플링 회로를 접속하는 배선의 일부로 구성된 제1 도전막을 동일 재료로 형성하는 공정과, 상기 제1 도전막 및 상기 차광막 상에 제1 층간 절연막을 형성하는 공정과, 상기 제1 층간 절연막 상에 상기 주사선을 형성하는 동시에 상기 제1 층간 절연막에 형성된 콘택트 홀을 통해 상기 제1 도전막에 접속하는 제2 도전막을 형성하는 공정과, 상기 주사선 및 상기 제2 도전막 상에 제2 층간 절연막을 형성하는 공정과, 상기 제2 층간 절연막의 콘택트 홀을 통해 상기 박막 트랜지스터에 접속되는 상기 데이터선 및 상기 제2 도전막에 접속되는 상기 화상 신호선을 형성하는 공정을 갖는다.
본 발명의 제1 전기 광학 장치의 제조 방법에 의하면, 화상 신호선과 샘플링 회로를 접속하는 제1 도전막과 차광막이 동일 재료에 의해 형성된다. 따라서, 제조 공정의 간략화를 도모할 수 있다. 다음에, 제1 도전막 및 차광막 상에 제1 층간 절연막이 형성되며, 이 제1 층간 절연막 상에 주사선이 형성되고, 제1 층간 절연막에 형성된 콘택트 홀을 통해 제1 도전막에 접속되는 제2 도전막이 형성된다. 다음에, 주사선 및 제2 도전막 상에 제2 층간 절연막이 형성되며, 제2 층간 절연막의 콘택트 홀을 통해 상기 트랜지스터에 접속되는 데이터선 및 제2 도전막에 접속되는 화상 신호선이 형성된다. 이상의 결과, 저저항의 중계 배선에 의해, 샘플링 회로에서의 화상 신호의 입력이 행해지기 때문에, 전기 광학 장치의 구동 주파수를 높이거나, 또한 직렬-병렬 변환수나 병렬 입력되는 화상 신호수를 증가시키기도 하여 고품질의 화상 표시가 가능한 전기 광학 장치를 제조할 수 있다.
본 발명의 제2 전기 광학 장치의 제조 방법은 상기 과제를 해결하기 위해서, 한쌍의 기판 사이에 전기 광학 물질이 삽입되며, 상기 한쌍의 기판의 한쪽 기판상에는 복수의 주사선과, 복수의 데이터선과, 상기 복수의 주사선의 각각 및 상기 복수의 데이터선 각각에 접속된 박막 트랜지스터와, 상기 박막 트랜지스터에 접속된 화소 전극과, 상기 박막 트랜지스터의 적어도 채널 영역을 평면적으로 덮도록 형성된 도전성 차광막과, 화상 신호를 공급하는 복수의 화상 신호선과, 상기 복수의 화상 신호선에 공급되는 상기 화상 신호를 샘플링하여 상기 복수의 데이터선 각각에 공급하는 샘플링 회로를 구비하는 전기 광학 장치의 제조 방법에 있어서, 상기 화상 신호선과 상기 샘플링 회로를 접속하는 중계 배선의 적어도 일부로 이루어진 제1 도전막과 상기 차광막을 동일 재료에 의해 형성하는 공정과, 상기 제1 도전막 및 상기 차광막 상에 제1 층간 절연막을 형성하는 공정과, 상기 제1 층간 절연막 상에 상기 박막 트랜지스터의 소스 및 드레인이 되는 반도체층, 게이트 절연막 및 게이트 전극을 순차 적층 형성하는 공정과, 상기 게이트 전극 상에 제2 층간 절연막을 형성하는 공정과, 상기 제2 층간 절연막의 콘택트 홀을 통해 상기 박막 트랜지스터에 접속되는 상기 데이터선을 형성하며, 상기 제1 및 제2 층간 절연막의 콘택트 홀을 통해 상기 제1 도전막에 접속되는 화상 신호선을 형성하는 공정을 갖는다.
본 발명의 제2 전기 광학 장치의 제조 방법에 의하면, 화상 신호선과 샘플링 회로를 접속하는 제1 도전막과 차광막이 동일한 재료에 의해 형성된다. 따라 제조공정의 간략화를 도모할 수 있다. 다음에, 제1 도전막 및 차광막 상에 제1 층간 절연막이 형성되며, 상기 제1 층간 절연막 상에, 박막 트랜지스터의 소스 및 드레인이 되는 반사체층, 게이트 절연막 및 게이트 전극이 순차 적층 형성되며, 또한 게이트 전극 상에 제2 층간 절연막이 형성된다. 다음에, 제2 층간 절연막의 콘택트 홀을 통해 박막 트랜지스터에 접속되는 데이터선이 형성된다. 다음에, 제1 및 제2 층간절연막의 콘택트 홀을 통해 제1 도전막에 접속되는 화상 신호선이 형성된다. 이상의 결과, 저저항의 중계 배선에 의해 화상 신호의 입력이 행해지기 때문에, 전기 광학 장치의 구동 주파수를 높이거나, 또한 직렬-병렬 변환수나 병렬 입력되는 화상 신호수를 증가시키기도 하여, 고품질의 화상 표시가 가능한 전기 광학 장치를 제조할 수 있다.
본 발명의 전자 기기는 상기의 전기 광학 장치를 구비하는 것을 특징으로 한다. 이러한 구성에 의하면, 신호 지연을 억제하여 고품질의 화상 표시 가능한 전자 기기를 제공할 수 있다.
본 발명의 이러한 작용 및 다른 이점은 다음에 설명하는 실시예에서 명확해진다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다. 또한, 본 발명의 실시예에서는 전기 광학 장치로서 액정 장치를 예로 들어 설명한다.
(액정 장치의 구성 및 동작)
본 발명에 의한 액정 장치의 실시예의 구성 및 동작에 관해서, 도 1 내지 도 10을 참조하여 설명한다.
우선, 액정 장치의 회로 구성에 관해서 도 1의 블록도를 참조하여 설명한다.
도 1은 액정 장치의 TFT 어레이 기판상에 있어서 화상 표시 영역을 구성하는 매트릭스 상에 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가회로 및 화상 표시 영역의 주변에 위치하는 주변 회로를 도시하고 있다.
도 1에 있어서, 본 실시예에 의한 액정 장치의 화상 표시 영역을 구성하는 매트릭스 상에 형성된 복수의 화소는 화소 전극(9a)과 화소 전극(9a)을 제어하기 위한 TFT(30)가 매트릭스 상에 복수개 형성되어 있고, 화상 신호가 공급되는 데이터선(6a)이 상기 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기록된 화상 신호(S1, S2…, Sn)는 이의 순서로 선순차로 공급하여도 관계없지만, 본 실시예에서는 특히, 화상 신호(S1, S2…, Sn)는 N(단지, N은 2이상의 자연수)상으로 직렬-병렬 변환되며, N개의 화상 신호선(115)으로부터 상 인접하는 N개의 데이터선(6a) 끼리에 대하여 그룹마다 공급하도록 구성되어 있다.
또한, TFT(30)의 게이트에 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로, 주사선(3a)에 펄스적으로 주사신호(G1, G2,…, Gm)를 이의 순서로 선순차로 인가하도록 구성되어 있다. 화소 전극(9a)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만큼 그 스위치를 오프함으로써, 데이터선(6a)에서 공급되는 화상 신호(S1, S2,…, Sn)를 소정의 타이밍으로 기록한다. 화소 전극(9a)을 통해 전기 광학 물질로서의 액정에 기록된 소정 레벨의 화상 신호(S1, S2…, Sn)는 대향기판(후술한다)에 형성된 대향전극(후술한다) 사이에서 일정기간 유지된다. 액정은 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화함으로써, 광을 변조하여 계조 표시를 가능하게 한다. 노멀리 화이트 모드(normally white mode)이면, 인가된 전압에 따라 입사광이 상기 액정 부분을 통과 불가능하게 되며, 노멀리 블랙 모드(normally black mode)이면, 인가된 전압에 따라 입사광이 이 액정 부분을 통과 가능하게 되어, 전체로서 액정 장치로부터는 화상 신호에 따른 콘트라스트를 갖는 광이 출사된다. 여기서, 유지되는 화상 신호가 누설(leakage)하는 것을 막기 위해서, 화소 전극(9a)과 대향 전극 사이에 형성되는 액정 용량과 병렬로 축적용량(70)을 부가한다. 예를 들면, 화소 전극(9a)의 전압은 소스 전압이 인가된 시간보다도 3자리수도 긴 시간만큼 축적용량(70)으로 유지된다. 이로 인해, 유지 특성은 더욱 개선되어, 콘트라스트비가 높은 액정 장치가 실현된다. 또한, 축적용량(70)을 형성하는 방법으로서는 용량을 형성하기 위한 배선인 용량배선(3b)을 설치할 수 있고, 전단계의 주사선(3a) 사이에서 용량을 형성할 수 있음은 말할 필요도 없다.
도 1에 있어서, 액정 장치는 상술과 같이 데이터선(6a), 주사선(3a) 등이 형성된 TFT 어레이 기판 상에 있어서의 화상 표시 영역 주위에 주변 회로의 예로서, 데이터선(6a)을 구동하는 데이터선 구동 회로(101), 주사선(3a)을 구동하는 주사선구동 회로(104) 및 화상 신호를 샘플링하는 샘플링 회로(103)를 구비하고 있다. 또한, 화상 표시 영역 주위에는 주변 배선의 일례로서, 외부 회로 접속 단자로부터 상술과 같이 N상으로 직렬-병렬 변환된 화상 신호(S1, S2,…, Sn)를 공급하기 위한 N개의 화상 신호선(115)이 배선되어 있다.
상기 직렬-병렬 변환수(N)로서는 예를 들면, 상기 샘플링 회로(103)에 있어서의 샘플링 능력이 상대적으로 높으면, 3상의 직렬-병렬 변환, 6상의 직렬-병렬 변환 등으로 충분하고, 샘플링 능력이 상대적으로 낮으면, 12상의 직렬-병렬 변환, 24상의 직렬-병렬 변환 등이 바람직하다.
여기서 특히 본 실시예에서는 이후에 상술되는 바와 같이 직렬-병렬 변환수(N)즉 화상 신호선(115)의 개수(N)에 따라 길어지는 중계 배선(116)을 2중 배선 구조로 함으로써 저저항화하고 있기 때문에, 화상 신호의 신호 지연을 효과적으로 억제하면서, 직렬-병렬 변환수(N) 및 화상 신호선(115)의 개수를 증가시킬 수 있고, 따라서 화질을 열화시키지 않고 액정 장치의 구동 주파수를 높이게된다. 또한, 이 직렬-병렬 변환수(N)로서는 컬러 화상 신호가 3개의 빛깔(적, 청, 녹)에 따른 신호로 구성된 것과의 관계로부터 3배수이면, NTSC 표시나 PAL 표시 등의 비디오 표시를 행할 때에 제어나 회로를 간이화하는 데에 있어서 바람직하다.
상술과 같이 직렬-병렬 변환을 행하지 않아도, RGB의 컬러 화상 신호의 경우 등과 같이 복수의 화상 신호선을 설치하는 경우에는 이하에 설명하는 본 실시예에 있어서의 저저항화된 중계 배선 등에 관계된 구조는 유효하다.
또한 본 실시예에서는 이후에 상술하는 바와 같이 데이터선 구동 회로(101)로부터 샘플링 회로(103)에 이르는 샘플링 회로 구동 신호선(114)의 저저항화도 이의 2중 배선 구조에 의해 꾀할 수 있다.
데이터선 구동 회로(101)는 주사선 구동 회로(104)가 펄스적으로 주사선(3a)에 순서대로 게이트 전압을 이송하는 것에 맞추어 샘플링 회로 구동 신호선(114)을 통해 상기 샘플링 회로 구동 신호를 샘플링 회로(103)를 구성하는 각 샘플링 스위치(103a)의 제어 단자에 공급한다. 샘플링 회로(103)는 이 샘플링 회로 구동 신호에 따라 외부 회로로부터 화상 신호선(115)에 공급되는 화상 신호를 샘플링하여, 데이터선(6a)에 공급한다.
또한, 샘플링 회로(103)를 구성하는 각 샘플링 스위치(103a)는 제조 효율 등의 관점에서 바람직하게는 화소부에서의 TFT(30)와 동일 제조 프로세스에 의해 제조 가능한 n 채널형, p 채널형, 상보형 등의 TFT로 구성된다. 다음에, 액정 장치의 화상 표시 영역내에서의 화소부의 구성에 관해서 도 2 및 도 3을 참조하여 설명한다. 도 2는 데이터선, 주사선, 화소 전극, 차광막 등이 형성된 TFT 어레이 기판의 상 인접하는 복수의 화소군의 평면도이고, 도 3은 도 2의 A-A' 단면도이다. 또한, 도 3에 있어서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 때문에, 각 층이나 각 부재마다 축척을 달리 하고 있다.
도 2에 있어서, 액정 장치의 TFT 어레이 기판상에는 매트릭스 상에 복수의 투명한 화소 전극(9a)(점선부(9a')에 의해 윤곽이 나타내어진다)이 설치되어 있고, 화소 전극(9a)의 종횡의 경계의 각각에 따라 데이터선(6a), 주사선(3a) 및 용량선(3b)이 설치되어 있다. 데이터선(6a)은 콘택트 홀(5)을 통해 폴리실리콘막 등의 반사체층(1a) 중, 후술의 소스 영역에 전기 접속되어 있고, 화소 전극(9a)은 콘택트 홀(8)을 통해 반도체층(1a) 중, 후술의 드레인 영역에 전기 접속되어 있다. 또한, 반도체층(1a) 중, 후술의 채널 영역에 대향하도록 주사선(3a)이 배치되어 있다. 그리고, 도면 중 오른쪽 위의 사선으로 나타낸 영역에 화소부에서의 제1 차광막(11a)이 설치되어 있다. 즉 제1 차광막(11a)은 화소부에서 반도체층(1a)의 채널 영역을 포함하는 TFT를 TFT 어레이 기판 측에서 보면 각각 평면적으로 덮는 위치에 설치되어 있다. 또한, 제1 차광막(11a)은 적어도 반도체층(1a)의 채널 영역 및 채널 영역과 소스·드레인 영역의 접합부를 덮으면, 화소 TFT에서의 광 누설의 방지 기능은 발휘되지만, 제1 차광막(11a)을 정전위로 하기 위한 배선 기능을 갖게 하기 위해서나 화소부의 개구영역(즉, 광이 투과하는 영역)을 규정하기 위해서 등의 이유로 인해, 본 실시예에서는 특히, 제1 차광막(11a)은 주사선(3a)을 따라 줄무늬형상에 설치되어 있다.
도 3에 도시된 바와 같이, 액정 장치는 투명한 한쪽 기판의 일례를 구성하는 TFT 어레이 기판(10)과, 이것에 대향 배치되는 투명한 다른쪽 기판의 일례를 구성하는 대향기판(20)을 구비하고 있다. TFT 어레이 기판(10)은 예를 들면 석영기판으로 이루어지며, 대향기판(20)은 예를 들면 유리 기판이나 석영 기판으로 이루어진다. TFT 어레이 기판(10)에는 화소 전극(9a)이 설치되어 있고, 그 위측에는 러빙 처리(rubbing process) 등의 소정의 배향 처리가 실시된 배향막(16)이 설치되어 있다. 화소 전극(9a)은 예를 들면, IT0(Indium Tin 0xide)막 등의 투명 도전성 박막으로 이루어진다. 또한 배향막(16)은 예를 들면, 폴리이미드 박막 등의 유기박막으로 이루어진다.
또한, TFT 어레이 기판(10)에는 각 화소 전극(9a)에 인접하는 위치에, 각 화소 전극(9a)을 스위칭 제어하는 화소 스위칭용 TFT(30)가 설치되어 있다.
한편, 대향기판(20)에는 그 전면에 걸쳐 대향전극(공통전극)(21)이 설치되어 있고, 그 아래쪽에는 러빙 처리 등의 소정의 배향 처리가 실시된 배향막(22)이 설치되어 있다. 대향전극(21)은 예를 들면, ITO 막 등의 투명 도전성 박막으로 이루어진다. 또한 배향막(22)은 폴리이미드 박막 등의 유기박막으로 구성된다.
대향기판(20)에는 또한 도 3에 도시된 바와 같이, 각 화소의 개구영역 이외의 영역에 제2 차광막(23)이 설치되어 있다. 이 때문에, 대향기판(20)의 측에서 입사광이 화소 스위칭용 TFT(30)의 반도체층(1a)의 채널 영역(1a')이나 소스측LDD(Lightly Doped drain)영역(1b) 및 드레인측 LDD 영역(1c)에 침입하지 않는다. 또한, 제2 차광막(23)은 콘트라스트의 향상, 색재의 혼색 방지 등의 기능을 갖는다.
이와 같이 구성되어 화소 전극(9a)과 대향전극(21)이 대면하도록 배치된 TFT 어레이 기판(10)과 대향기판(20) 사이에는 후술의 실링재로 둘러싸인 공간에 액정이 밀봉되어 액정층(50)이 형성된다. 액정층(50)은 화소 전극(9a)에서의 전계가 인가되지 않은 상태로 배향막(16 및 22)에 의해 소정의 배향 상태를 채용한다. 액정층(50)은 예를 들면 일종 또는 수종류의 네머틱 액정을 혼합한 액정으로 이루어진다. 실링재(52)는 TFT 어레이 기판(10) 및 대향기판(20)을 그들의 주변에서 접착하기 위한 예를 들면 광경화성 수지나 열 경화성 수지로 구성된 접착제이고, 양 기판간의 거리를 소정치로 하기 위한 유리 파이버들 혹은 유리 비드들(glas fibers or glass beads)등의 스페이서가 혼입되어 있다.
도 3에 도시된 바와 같이, 화소 스위칭용 TFT(30)에 각각 대향하는 위치에 있어서 TFT 어레이 기판(10)과 각 화소 스위칭용 TFT(30) 사이에는 제1 차광막(11a)이 각각 설치되어 있다. 제1 차광막(11a)은 바람직하게 불투명한 고융점 금속막인 Ti, Cr, W, Ta, Mo 및 Pb 중의 적어도 하나를 포함하는 금속단체, 합금, 금속 실리사이드 등으로 구성된다. 이러한 재료로 구성하면, TFT 어레이 기판(10)상의 제1 차광막(11a)의 형성 공정 이후에 행하여지는 화소 스위칭용 TFT(30)의 형성 공정에서의 고온 처리에 의해, 제1 차광막(11a)이 파괴되거나 용융하지 않도록 할 수 있다. 제1 차광막(11a)이 형성되어 있기 때문에, TFT 어레이 기판(10) 측에서의 복귀광 등이 화소 스위칭용 TFT(30)의 채널 영역(1a')이나 저농도 소스 영역(1b), 저농도 드레인 영역(1c)에 입사하는 사태를 미연에 막을 수 있고, 광전류의 발생에 의해 화소 스위칭용 TFT(30)의 특성이 열화하지 않는다.
또한, 제1 차광막(11a)과 복수의 화소 스위칭용 TFT(30) 사이에는 제1 층간 절연막(12)이 설치되어 있다. 제1 층간 절연막(12)은 화소 스위칭용 TFT(30)를 구성하는 반도체층(1a)을 제1 차광막(11a)에서 전기 절연하기 위해서 설치되는 것이다.
본 실시예에서는 주사선(3a)의 일부로 이루어진 게이트 전극과 반도체층(1a)사이에 설치하는 절연박막(2)을 주사선(3a)에 대향하는 위치로부터 연설하여 유전체막으로서 사용하고, 반도체층(1a)을 연설하여 제1 축적 용량 전극(1f)으로 하며, 또한 이들에 대향하는 용량선(3b)의 일부를 제2 축적 용량 전극으로 함으로써, 축적용량(70)이 구성되어 있다. 보다 상세하게는 반도체층(1a)의 고농도 드레인 영역(1e)이 데이터선(6a) 및 주사선(3a)의 아래에 연설되어 같은 데이터선(6a) 및 주사선(3a)을 따라 연설되는 용량선(3b) 부분에 절연박막(2)을 통해 대향 배치되어, 제1 축적 용량 전극(1f)으로 되어 있다. 특히 축적 용량(70)의 유기체로서의 절연박막(2)은 고온 산화에 의해 폴리실리콘막 상에 형성되는 TFT(30)의 게이트 절연막이 분명하므로, 엷게 또한 고내압의 절연막으로 할 수 있고, 축적 용량(70)은 비교적 소면적으로 대용량의 축적용량으로 구성할 수 있다.
도 3에 있어서, 화소 스위칭용 TFT(30)은 LDD 구조를 갖고 있고, 주사선(3a), 주사선(3a)으로부터의 전계에 의해 채널이 형성되는 반도체층(1a)의 채널 영역(1a'), 주사선(3a)과 반도체층(1a)을 절연하는 절연박막(2), 데이터선(6a), 반도체층(1a)의 저농도 소스 영역(소스측 LDD 영역)(1b) 및 저온도 드레인 영역(드레인측LDD 영역)(1c), 반도체층(1a)의 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 구비하고 있다. 고농도 드레인 영역(1e)에는 복수의 화소 전극(9a) 중의 대응하는 한개가 접속되어 있다. 저농도 소스 영역(1b)과 고농도 소스 영역(1d) 및 저농도 드레인 영역(1c) 및 고농도 드레인 영역(1e)은 후술되는 바와 같이, 반도체층(1a)에 대하여, n 형 또는 p 형의 채널을 형성하는가에 따라 소정 농도의 n 형용 또는 p 형용의 도펀트를 도프함으로써 형성된다. n 형 채널의 TFT는 동작 속도가 빠르다고 하는 이점이 있고, 화소의 스위칭 소자인 화소 스위칭용 TFT(30)로서 많이 사용된다. 본 실시예에서는 특히 데이터선(6a)은 Al 등의 금속막이나 금속 실리사이드 등의 합금막 등의 차광성 박막으로 구성되어 있다. 또한, 주사선(3a), 절연박막(2) 및 제1 층간 절연막(12) 상에는 고농도 소스영역(1d)으로 통하는 콘택트 홀(5) 및 고농도 드레인 영역(1e)으로 통하는 콘택트 홀(8)이 각각 형성된 제2 층간 절연막(4)이 형성되어 있다. 이 고농도 소스영역(1d)에의 콘택트 홀(5)을 통해, 데이터선(6a)은 고농도 소스 영역(1d)으로 전기 접속되어 있다. 또한, 데이터선(6a) 및 제2 층간 절연막(4) 상에는 고농도 드레인 영역(1e)으로 콘택트 홀(8)이 형성된 제3 층간 절연막(7)이 형성되어 있다. 이 고농도 드레인 영역(1e)으로 콘택트 홀(8)을 통해 화소 전극(9a)은 고농도 드레인 영역(1e)에 전기 접속되어 있다. 상술의 화소 전극(9a)은 이와 같이 구성된 제3 층간 절연막(7)의 표면에 설치되어 있다. 화소 스위칭용 TFT(30)는 바람직하게는 상술과 같이 LDD 구조를 가지지만, 저농도 소스영역(1b) 및 저농도 드레인 영역(1c)에 불순물 이온의 투입을 행하지 않은 옵셋 구조를 가질 수 있고, 주사선(3a)의 일부로 이루어진 게이트 전극을 마스크로서 고농도로 불순물 이온을 투입하여 자기 정합적으로 고농도 소스 영역 및 고농도 드레인 영역을 형성하는 셀프 얼라인형 TFT일 수 있다.
또한 본 실시예에서는 화소 스위칭용 TFT(30)의 주사선(3a)의 일부로 이루어진 게이트 전극을 고농도 소스영역(1d) 및 고농도 드레인 영역(1e) 사이에 1개만 배치하는 싱글 게이트 구조로 하였지만, 이들 사이에 2개 이상의 게이트 전극을 배치할 수 있다. 이 때, 각각의 게이트 전극에는 동일의 신호가 인가되도록 한다. 이와 같이 듀얼 게이트(더블 게이트) 혹은 트리플 게이트 이상으로 TFT를 구성하면, 채널과 소스·드레인 영역 접합부의 누설 전류를 방지할 수 있고, 오프시의 전류를 저감할 수 있다. 이들의 게이트 전극의 적어도 1개를 LDD 구조 또는 옵셋 구조로 하면, 또한 오프 전류를 저감할 수 있고, 안정된 스위칭 소자를 얻을 수 있다.
여기서, 일반적으로는 반도체층(1a)의 채널 영역(1a'), 저농도 소스영역(1b) 및 저농도 드레인 영역(1c) 등의 폴리실리콘층은 광이 입사하면 광전 변환 효과에 의해 광전류가 발생하게 되어 화소 스위칭용 TFT(30)의 트랜지스터 특성이 열화하지만, 본 실시예에서는 주사선(3a)을 위쪽에서 겹치도록 데이터선(6a)이 A1 등의 차광성 금속막으로 형성되어 있으므로, 적어도 반도체층(1a)의 채널 영역(1a') 및 저농도 소스영역(1b), 저농도 드레인 영역(1c)으로 입사광의 입사를 효과적으로 막을 수 있다. 또한, 상술된 바와 같이, 화소 스위칭용 TFT(30)의 아래쪽에는 제1 차광막(11a)이 설치되어 있으므로, 적어도 반도체층(1a)의 채널 영역(1a') 및 저농도 소스영역(1b), 저농도 드레인 영역(1c)으로 복귀광의 입사를 효과적으로 막을 수 있다.
또한, 본 실시예에서는 특히, 제1 차광막(11a)은 정전위원에 전기 접속되어 있고, 정전위로 된다. 따라서, 제1 차광막(11a)에 대향 배치되는 화소 스위칭용 TFT(30)에 대하여 제1 차광막(11a)의 전위 변동이 악영향을 미치지 않는다. 이 경우, 정전위원으로서는 상기 액정 장치를 구동하기 위한 주변 회로(예를 들면, 주사선 구동 회로, 데이터선 구동 회로 등)에 공급되는 부전원, 정전원 등의 정전위원, 접지전원, 대향전극(21)에 공급되는 정전위원 등을 들 수 있지만, 본 실시예에서는 제1 차광막(11a)은 주사선 구동 회로의 부전원에 접속되는 것으로 한다. 이와 같이 주변 회로 등의 전원을 이용하면, 전용 전위 배선이나 외부 회로 접속 단자를 설치할 필요 없이, 제1 차광막(11a)을 정전위로 할 수 있다.
다음에, 액정 장치의 주변 회로에서의 입출력 배선 또는 주변 배선에 관해서, 도 4 내지 도 7을 참조하여 설명한다.
도 4는 주변 배선이 설치된 TFT 어레이 기판의 부분 평면도이고, 도 5는 도 4의 중계 배선 및 인출 배선부를 확대하여 도시한 확대평면도이며, 도 6은 도 4 및 도 5의 B-B' 단면도이고, 도 7은 도 4 및 도 5의 C-C' 단면도이다.
도 4에 있어서, TFT 기판 어레이 기판(10)의 주변부에 설치된 외부 회로 접속 단자(102)로부터는 주사선 구동 회로(104)에 주사선 구동 신호선(105a)이 배선되어 있고, 데이터선 구동 회로(101)와 액정을 밀봉하는 실링재(52)가 배치된 실링 영역과의 사이의 영역에, 복수의 화상 신호선(115)이 배선되어 있다.
그리고, 도 4 및 도 5에 도시된 바와 같이, 샘플링 회로(103)는 실링 영역보다도 안쪽에 있어서, 화상 표시 영역과 해당 화상 표시 영역 외를 구분하기 위해서 대향기판(20)상에 설치된 가장자리로서의 제3 차광막(53, 도면 중, 우측 상승부의 사선 영역) 아래에 배치되어 있다. 또한, 데이터선(6a)의 연장선상에 있어서의 실링 영역하에는 데이터선 구동 회로(101)로부터의 샘플링 회로 구동 신호선(114)의 인출 배선(301a) 및 화상 신호선(115)으로부터의 인출 배선(301b)을 포함하는 데이터선 측의 인출 배선(301)이 설치되어 있다. 다른 한편, 주사선(3a)의 연장선상에 있어서의 실링 영역하에는 주사선(3a)의 인출 배선(401a)이 설치되어 있다. 또한, 용량선(3b)의 인출 배선(401b)을 설치해도 되는 것은 물론이다. 이들, 주사선측의 인출 배선(401)과 병렬로 대향전극 전위배선(112)을 설치해도 된다. 이 대향전극전위배선(112)은 상하 도통 단자(106a) 및 상하 도통재(106)를 개재시켜 대향기판(20)에 형성된 대향전극(21, 도 3 참조)에 접속되어, 공통전위를 공급한다. 또한, 데이터선 구동 회로(101)에 소정 검사용의 신호를 입력하기 위한 검사단자(111), 데이터선 구동 회로(101)에 인접하여 설치해도 된다.
도 6의 B-B' 단면도에 도시된 바와 같이, 주변 배선의 일례인 화상 신호선(115)은, 데이터선(6a)을 형성하는 것과 동일한 공정에서 형성되는 Al 등의 금속막(제3 도전막)으로 형성되어 있다. 다른 한편, 화상 신호선(115)으로부터 인출 배선(301b)에 이르는 중계 배선(116)은 주사선(3a)을 형성하는 폴리실리콘막과 동일막으로 형성되어 있고 콘택트 홀(305a)을 개재시켜 대응하는 화상 신호선(115)에 전기적으로 접속된 제2 도전막(116a), 및 제1 차광막(11a)과 동일막으로 형성되어 있고 콘택트 홀(305b)을 개재시켜 중계배선(116a)에 전기적 접속된 제1 도전막(116b)에 의해, TFT 어레이 기판의 두께 방향에 2중으로 배선된 2중 배선구조를 갖는다. 또한, 인출 배선(301b)을 더욱 저저항화하기 위해서 제2 도전막(116a’) 및 제1 도전막(116b’)을 형성해도 된다.
이 때문에, 종래와 같이 폴리실리콘막 단독으로 중계배선을 형성하는 경우와 비교하여, 중계 배선(116)에 있어서의 저항이 도전성인 제1 도전막(116b)에 의해 낮추어지고 있다. 보다 구체적으로는 제1 도전막(116b)은, W, Ti, Cr, Ta, Mo 및 Pb 등을 포함하는 도전성 고융점 금속막으로 형성되어 있기 때문에, 중계 배선(116)에 있어서의 배선을 따르는 방향의 저항을, 제3 도전막(116b)의 시트 저항에 의해 지배할 수 있다. 즉, 폴리실리콘막은 예를 들면 막 두께가 300 nm인 경우, 25Ω/□ 정도의 시트 저항치를 가지기 때문에, 대각 1.3 인치나 0.9 인치 정도의 소형의 액정 장치의 경우에는 100 내지 200 KΩ 정도의 저항을 가지며, 예를 들면, 수십μ초 정도의 배선 시정수를 갖지만, 제3 도전막(116b)은 시트저항이 막 두께 200 nm인 경우 10Ω/□ 정도까지 저감할 수 있기 때문에, 이 배선 시정수를 수μ 초 정도까지 작게 할 수 있게 된다. 따라서, 화상 신호선(115)의 아래를 교차하여 배선된 중계 배선(116)과 화상 신호선(115)과의 용량 커플링에 의한 화상 신호의 전위 흔들림으로 생기는, 크로스토크, 고스트 등의 발생을 저감할 수 있다. 그리고, 특히 상기 액정 장치를 상술한 바와 같이 XGA, SXGA 등의 구동 주파수가 높은 기종으로서 구성하는 것으로, 직렬-병렬 변환수(N)나 화상 신호선(115)의 개수(N)가 늘어나더라도, 화상 신호의 신호 지연을 억제할 수 있기 때문에, 고세밀로 높은 품질의 액정 장치를 실현할 수 있다.
이것에 더하여 도 6에서 알 수 있는 바와 같이, 이물 등으로 인해 제2 도전막(116a) 및 제1 도전막(116b)의 한쪽이 도중에서 단선 하더라도, 다른 쪽에서 도전이 얻어진다고 하는 용장 구조가 실현되어 있다. 더구나, 제2 도전막(116a) 및 제1 도전막(116b)이, 제1 층간 절연막(12)을 충돌하여 서로 쇼트하는 경우에도, 결함품이 되지 않게 된다. 따라서, 본 실시예에 의하면, 불량품율이 낮고, 신뢰성이 높은 고품질의 화상표시가 가능한 액정 장치를 실현할 수 있다. 더욱이, 상기 중계 배선(116)을 구축함에 있어서는, 화소 스위칭용 TFT를 차광하기 위한 제1 차광막(11a)을 형성하는 공정과 동일한 공정에서, 제1 도전막(116b)을 형성할 수 있기 때문에, 공정을 늘리지 않고, 중계 배선(116)의 저 저항을 실현할 수 있다.
또한, 도 4 및 도 5에 도시된 샘플링 회로 구동 신호선(114)은 도 6에 도시된 중계 배선(116)과 마찬가지로, 화상 신호선(115)의 아래 방향을 교차하는 2중 배선 구조를 갖는다. 이와 같이 구성하면, 종래 예와 같이 폴리실리콘막 단독으로 형성한 경우와 비교하여, 샘플링 회로 구동 신호선(114)의 저항이나 시정수의 증가를 억제할 수 있어, 고주파수 구동에 적용할 수 있다.
또한 도 6 및 도 7에 도시된 바와 같이, 실링 영역하에 있어서의 화상 신호선(115a)으로부터의 인출 배선(301b)은 제2 도전막(116a’) 및 제1 도전막(116b’)이 용장배선으로서 설치되어 있고, 3중 배선구조를 갖는다. 따라서, 지극히 저 저항의 배선으로 되어 있으며, 도 5에 도시된 바와 같이 콘택트 홀(305a) 및 콘택트 홀(305b)에 의해 실링 영역하에 있어서 복수 개소에서 서로 전기 접속되어 있어 용장도가 증가하고 있다. 이들의 결과, 인출 배선(301b)의 신뢰성은 대단히 높다. 또한, 제2 도전막(116a’) 및 제3 도전막(116b’)의 어느 한쪽을 인출하여 배선(301b)의 용장배선으로 하는 2중 배선구조를 채용하더라도, 동일한 효과가 얻어진다. 또한, 샘플링 회로 구동 신호선(114)의 인출 배선(301a)도 마찬가지로, 2중 또는 3중 이상의 배선구조를 갖도록 구성해도 된다.
다른 한편, 도 4에 도시된 주사선측의 인출 배선(401)은 각각, 주사선(3a)을 따른 방향으로 연장되어 있고, 서로 인접하는 배선끼리는 간격을 두고 배열되어 있다. 그리고, 인출 배선(401)은 주사선(3a)과 동일한 폴리실리콘막으로 구성되어 있고, 각 인출 배선(401)의 위에는 데이터선(6a)과 같은 Al막으로 구성된 더미 배선이 설치되어 있다. 또한, 주사선측의 인출 배선(401)에 대한 저항은 통상 문제되지 않지만, 상술한 데이터선 측의 인출 배선(301)의 경우와 마찬가지로, 주사선측의 인출 배선(401)을, 2중 또는 3중 이상의 배선구조를 갖도록 구성할 수도 있다.
따라서, 실링 영역에는 액정층(50)의 주위에 걸쳐 TFT 어레이 기판(10)상에 도전막(116b, 116b’), 제2 도전막(116a, 116a’), 제3 도전막(Al 막) 및 제1 층간 절연막(12), 제2 층간 절연막(4) 및 제3 층간 절연막(7)을 포함하는 적층체가 남김 없이 형성되어 있게 되고, 화상 표시 영역 상하의 주변에서의 실링 영역에 있어서의 제3 층간 절연막(7)의 표면의 높이와, 화상 표시 영역 좌우의 주변에서의 제3 층간 절연막(7)의 표면 높이와는 일치하기 때문에, 실링 영역 전체에 있어서의 양 기판간의 갭의 불균일을 억제할 수 있게 된다. 따라서, 예를 들면, 실링재 중에 소정 외경을 갖는 갭재를 혼입하여 액정 셀의 갭을 제어하는 경우에, 갭 제어를 보다 정확하고 또한 양호하게 행할 수 있게 된다. 특히 이와 같이 구성하면, 실링 영역하에 있어서 갭재에 의한 응력을 받아 인출 배선(301 또는 401)이 단선 하더라도, 다중 배선 구조 때문에, 치명적 결함으로는 되지 않는다.
또한, 이러한 갭 제어의 목적을 중시하는 것이라면(즉, 인출 배선의 301의 저항이 구동 주파수 등과의 관계로 충분히 낮은 경우에는), 도 6에 도시된 바와 같이 인출 배선(301b)에 대하여 제2 도전막(116a’) 및 제1 도전막(116b’)을 전기 접속하는 것을 멈추고, 이들의 제2 도전막(116a’) 및 제1 도전막(116b’)을 갭 제어용의 더미 배선으로서 구성해도 된다.
본 실시형태에서는 도 5에 도시된 바와 같이 실링 영역에 있어서, 인출 배선(301)은 스트라이프상의 평면 패턴을 구비하고 있으며, 각각 폭(L)을 갖고 서로 인접하는 배선간에 배선 간격(S)에 대응하는 광투과용 틈이 설정되어 있다. 따라서, 광경화성 수지로 구성되는 실링재(52)를 사용한 경우에 TFT 어레이 기판(10)을 통하여 광을 입사하면, 이 적층구조에 있어서의 광투과용 틈을 통하여 실링재(52)에 광을 충분히 조사할 수 있다. 따라서, 광경화성 수지로 구성되는 실링재(52)를, 양쪽 기판측으로부터의 빛에 의해 양호하게 광 경화시킬 수 있다. 특히, 이와 같이 광경화할 수 있다면, 열 경화의 경우와 비교하여 여분의 열을 액정 장치에 주지 않아도 되기 때문에, 액정 장치의 각 구성요소의 열 열화를 방지하거나, 열 왜곡으로 인한 장치 결함의 발생을 막을 수 있기 때문에 유리하다. 또한, 광 조사의 시간이 적어도 되기 때문에, 배향막(16 및 22, 도 3 참조)에 데미지를 주는 경우가 없다. 따라서, 액정의 틸트각이 높은 상태로 유지되기 때문에, 액정의 배향 불량(disclination)으로 인한 화질 열화를 방지할 수 있다.
또한, 도 4 및 도 5에 있어서, 가장자리로서의 제3 차광막(53)하에는 화상 표시 영역을 구성하는 화소와 동일한 구성을 갖는 더미 화소가 형성되어 있다. 액정의 배향 불량 영역 등을 숨기도록 설치된 제3 차광막(53)하에 표시용의 화소를 구성할 필요는 없지만, 화상 표시 영역의 가장자리 부근의 화소의 특성 안정화를 위해, 이와 같이 화상 표시 영역의 가장자리보다도 바깥에 소정 폭만큼 더미 화소를 형성하도록 해도 된다.
또 본 실시형태에서는 특히, 중계배선(116)은, 대향기판측에서 봐서, 차광막으로 구성되는 제2 도전막(116a)이 폴리실리콘막으로 구성되는 제3 도전막(116b)에 의해 덮여지는 형상을 갖는 것이 바람직하다. 보다 구체적으로는, 예를 들어 도 7에 있어서, 제2 도전막(116 a’)의 배선폭(W1)이, 제3 도전막(116b’)의 배선폭(W2)과 동일하거나 또는 그 이상인 것, 즉, W 1 ≥ W2가 되는 관계가, 도 6에 도시된 화상 신호선(115) 하 및 도 7에 도시된 실링 영역하에서 성립하는 것이 바람직하다. 이와 같이 구성하면, 도 6에 있어서, 제3 도전막(116b)과 화상 신호선(115)과의 사이에서의 용량 커플링의 증대를 억제할 수 있고, 이 용량 커플링에 의한 화상 신호선(115)이나 중계배선(116)에 있어서의 시정수의 증대를 억제할 수 있다. 특히, 교차하는 개소에서, 제2 도전막(116a)이 제3 도전막(116b)과 화상 신호선(115)의 사이에 개재되어, 제3 도전막(116b)과 화상 신호선(115)과는 비교적 거리를 두고 있기 때문에, 상술한 용량 커플링의 증대를 억제할 수 있다.
도 6 및 도 7에 도시된 중계배선(116)은, 제2 도전막(116a) 및 제1 도전막(116b)으로 구성된 2중 배선구조를 채용하고 있지만, 이들 도면에 도시된 2중 배선 구조에 있어서의 제2 도전막(116a 및 116a’)을 삭제하며, 도 8 및 도 9에 도시된 바와 같이, 차광막으로 구성되는 제1 도전막(116c 및 116c’)으로 구성된 1중 배선구조를 채용해도 된다. 이와 같이 구성하면, 용장 구조에 의한 이익은 얻어지지 않지만, 도 6에 도시된 화상 신호선(115)하에 있어서의 화상 신호선(115)과 제1 도전막(116c) 사이의 용량은, 제1 층간 절연막(12) 및 제2 층간 절연막(4)의 사이에 제2 도전막(116a)을 형성하여 중계배선(116)을 구성하는 경우와 비교하여, 제1 층간 절연막(12)이 존재하는 분만큼 작아지므로 유리하다.
다른 한편, 도 4 및 도 5에 있어서, 화상 신호선(115)은 제2 층간 절연막(4)상에 형성된 제1 도전막(Al막)으로 구성되어 있기 때문에, 이것과 교차하는 데이터선 구동 회로(101)로부터 인출배선(301a)에 이르는 샘플링 회로 구동 신호선(114)에 대해서도 도 6이나 도 8에 도시된 중계배선(116)의 경우와 마찬가지로, Al막으로 구성할 수는 없다. 이 때문에, 화상 신호선(115)의 하층 또는 상층 등을 통과하는 도 10과 같이 입체적인 중계배선이 샘플링 회로 구동 신호선(114)용으로 필요하게 된다. 또, 중계배선은 가능한 한 시정수를 낮추는 연구가 필요하다. 그래서 아래에 설명하는 바와 같은 방식이 고안된다.
도 10(1)에 있어서, 제1 도전막(116d)은 제1 차광막(11a)과 동일막인 W(텅스텐) 등의 고융점 금속막 또는 금속 합금막으로 구성되어 있고, 화상 신호선(115)과 교차하도록 제1 층간 절연막(12)의 아래를 통과하고 있다. 그리고, 도면에서 화상 신호선(115)의 양측에 있어서 제1 층간 절연막(12) 및 제2 층간 절연막(4)에 개공된 콘택트 홀을 개재시켜, 데이터선 구동 회로(101)측의 샘플링 회로 구동 신호선(114)과 실링 영역측의 인출배선(301a)을 각각 전기 접속하도록 구성되어 있다. 이러한 구성을 채용하면, 중계배선을 저 저항인 고융점 금속 등으로 형성할 수 있기 때문에, 배선 저항을 낮추는 것이 가능하며, 화상 신호의 지연을 초래하지 않는다.
도 10(2)에 있어서, 중계배선은 주사선(3a)과 동일한 폴리실리콘막으로 구성되는 제2 도전막(116e)과 제1 차광막(11a)과 동일한 W 등의 고융점 금속막 또는 금속 합금막으로 구성되는 제1 도전막(116d)으로 구성되어 있으며, 화상 신호선(115)과 교차하도록 제2 층간 절연막(4) 및 제1 층간 절연막(12)의 아래를 각각 통과하고 있다. 그리고, 도면에서 화상 신호선(115)의 양측에 있어서 제1 층간 절연막(12) 및 제2 층간 절연막(4)에 각각 개공된 콘택트 홀을 개재시켜, 데이터선 구동 회로(101)측의 샘플링 회로 구동 신호선(114)과 실링 영역측의 인출 배선(301a)을 각각 전기 접속하도록 구성되어 있다. 이러한 구성을 채용하면, 화상 신호선(115)의 하층에 제1 층간 절연막(12) 및 제2 층간 절연막(4)을 개재시켜 제1 도전막(116d) 및 제2 도전막(116e)을 형성하기 때문에, 용장구조를 실현할 수 있다. 또, 제1 도전막(116d)은 저 저항인 고융점 금속 또는 금속 합금막으로 이루어지기 때문에, 배선저항을 낮출 수 있게 되며, 화상 신호의 신호 지연을 초래하지 않는다. 또, 제1 도전막(116d)과 제2 도전막(116e)을 직접 전기 접속하도록 하였지만, 제1 도전막(116d)과 샘플링 회로 구동 신호선(114) 또는 실링 영역측의 인출선(301a)과 직접 접속하도록 해도 된다.
도 10(3)에 있어서, 중계 배선은 도 10(2)에 있어서의 용장구조를 이루는 중계 배선과 거의 같게 구성된 제1 도전막(116d) 및 제2 도전막(116e)에 가하여, 제3 층간절연막(7) 위에 또한, 적어도 화소 개구영역의 일부를 규정하기 위한 고융점 금속막 또는 금속 합금막 등으로 이루어지는 제4 도전막(116f)이 화상 신호선(115)과 교차하도록 통해져 있고, 그 위에 제4 층간절연막(117)이 형성되어 있다. 그리고, 도면에서 화상 신호선(115)의 양측에 있어서 제3 층간절연막(7)에 구멍이 뚫린 콘택트 홀을 통해 데이터선 구동 회로(101)측의 샘플링 회로 구동 신호선(114)과 실링 영역측의 인출 배선(301a)을 제4 도전막(116f)과 같이 각각 전기 접속하도록 구성되어 있다. 이러한 구성을 채용하면 화상 신호선(115)의 상하층에 제1 층간절연막(12), 제2 층간절연막(4) 및 제3 층간절연막(7)을 통하여 제1 도전막(116d), 제2 도전막(116e), 제4 도전막(116f)의 3층으로부터 중계 배선을 형성하기 때문에 또한 용장구조가 실현된다. 또한, 제1 도전막(116d) 및 제4 도전막(116f)은 저저항인 고융점 금속막 또는 금속 합금막으로 이루어지기 때문에 배선 저항을 더욱 더 내릴 수 있게 되어 화상 신호의 신호 지연을 초래하지 않는다.
상기의 설명한 바와 같이 본 실시예에서는 화상 신호선이나 샘플링 회로 구동 신호선용의 중계 배선을 제1 차광막(11a)과 동일 공정으로 형성되는 제1 도전막을 이용하여 저저항화하였지만 본 발명의 중계 배선의 적용되는 곳은 이들의 화상 신호선이나 샘플링 회로 구동 신호선에 한정되지 않는다. 예를 들면, 데이터선 구동 회로, 주사선 구동 회로, 샘플링 회로 등의 주변 회로 내에 있어서, A1 막으로 이루어지는 배선끼리가 교차하는 곳에 층간절연막을 통하여 형성되는 주사선과 동일 공정으로 형성되는 폴리실리콘막으로 이루어지는 중계 배선 등의 주변 회로 내의 임의의 중계 배선을 제1 도전막을 이용하여 저저항화된 단층 또는 다중 배선으로 교체하여 구성하는 것이, 상술한 실시예의 경우와 같이 가능하다. 특히, 데이터선 구동 회로나 주사선 구동 회로용의 중계 배선의 저저항화는 그들의 회로를 구성하는 시프트 레지스터의 지연을 방지함으로써 구동의 고속화를 꾀할 수 있다. 또한, 샘플링 회로나 프리차지 회로용의 중계 배선의 저저항화는 샘플링 회로 구동 신호나 프리차지 회로 구동 신호의 아둔함을 억제할 수 있으며, 화상 신호의 양호한 기록이 가능해지고, 최종적으로는 화질 향상을 꾀할 수 있다. 또한, 중계 배선은 2층 이상의 도전막으로부터 다중 배선을 구성하여도 아무런 문제는 없다.
(액정 장치의 제조 프로세스)
다음에, 상기한 바와 같은 구성을 가지는 액정 장치의 실시예의 제조 프로세스에 관해서, 도 11부터 도 14를 참조하여 설명한다. 도 11 및 도 12는 각 공정에 있어서의 TFT 어레이 기판측의 각 층을 도 6과 같이 도 4의 B-B' 단면에 대응시켜 나타내는 공정도이며, 도 13 및 도 14는 각 공정에 있어서의 TFT 어레이 기판측의 각 층을 도 3과 같이 도 2의 A-A' 단면에 대응시켜 나타내는 공정도이다. 또한, B-B 단면에 있어서의 제조 프로세스와 C-C' 단면에 있어서의 제조 프로세스는 기본적으로 동시에 병행하여 행하여지는 것이므로 이하의 설명도 양 프로세스에 관해서 병렬로 행한다.
도 11 및 도 13의 공정(1)에 나타내는 바와 같이 석영기판, 하드 유리 등의 TFT 어레이 기판(10)을 준비한다. 여기서, 바람직하게는 N2(질소) 등의 불활성 가스 분위기 또한 약 900 내지 1300℃의 고온으로 어닐링 처리하고, 다음에 실시되는 고온 프로세스에 있어서의 TFT 어레이 기판(10)에 생기는 변형이 적어지도록 전처리해 둔다. 즉, 제조 프로세스에 있어서의 최고온으로 고온 처리되는 온도에 맞추어 사전에 TFT 어레이 기판(10)을 같은 온도나 그 이상의 온도로 열처리해 두면 좋다.
이와 같이 처리된 TFT 어레이 기판(10)의 전면에, Ti, Cr, W, Ta, Mo 및 Pb 등의 금속이나 금속 실리사이드 등의 금속 합금막을 스패터링에 의해 100 내지 500nm 정도의 막 두께, 바람직하게는 약 200nm의 막 두께의 차광막(11)을 형성한다.
이어서, 도 13의 공정(2)에 나타내는 바와 같이, 상기 형성된 차광막(11)상에 포토 리소그래피에 의해 화소 TFT 차광용의 제1 차광막(11a)의 패턴(도 2참조)에 대응하는 레지스터 마스크를 형성하며, 상기 레지스터 마스크를 통하여 차광막(11)에 대해 에칭을 행함으로써 제1 차광막(11a)을 형성한다.
동시에, 도 11의 공정(2)에 나타내는 바와 같이, 상기 형성된 차광막(11)상에 포토 리소그래피에 의해 중계 배선(116)이나 인출 배선(301b)의 패턴에 대응하는 레지스터 마스크를 형성하며, 상기 레지스터 마스크를 통하여 차광막(11)에 대해 에칭을 행함으로써 제1 도전막(116b 및 116b')을 형성한다.
다음에 도 11 및 도 13의 공정(3)에 나타내는 바와 같이, 제1 차광막(11a) 및 제1 도전막(116b)상에 예를 들면, 상압(常壓) 또는 감압 CVD법 등에 의해 TEOS(테트라·에틸·올소·실리게이트(tetra·ethyl·ortho·silicate)) 가스, TEB(테트라·에틸·보레이트(tetra·ethyl·borate)) 가스, TMOP(테트라·메틸·옥시·포스레이트(tetra·methyl·oxy·phosrate)) 가스 등을 사용하여, NSG, PSG, BSG, BPSG 등의 실리게이트 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 이루어지는 제1 층간절연막(12)을 형성한다. 이 제1 층간절연막(12)의 막 두께는 예를 들면, 약 500 내지 2000nm으로 한다.
다음에 도 11 및 도 13의 공정(4)에 나타내는 바와 같이, 제1 층간절연막(12) 위에 약 450 내지 550℃, 바람직하게는 약 500℃의 비교적 저온 환경속에서 유량 약 400 내지 600cc／min의 모노실란 가스, 디실란 가스 등을 사용한 감압 CVD(예를 들면, 압력 약 20 내지 40Pa의 CVD)에 의해 어몰퍼스 실리콘막(amorphous silicon film)을 형성한다. 그 후, 질소 분위기속에서 약 600 내지 700℃에서 약 1 내지 10시간 바람직하게는, 4 내지 6시간의 어닐링 처리를 실시함으로써 폴리실리콘막(1)을 약 50 내지 200nm의 두께, 바람직하게는 약 100nm의 두께로 될 때까지 고상(固相)성장시킨다.
이 때, n 채널형의 화소 스위칭용 TFT(30)을 작성하는 경우에는 해당 채널 영역에 Sb(안티몬), As(비소), P(인) 등의 V족 원소의 불순물을 약간 이온 주입 등에 의해 도프하여도 된다. 또한, 화소 스위칭용 TFT(30)을 p채널형으로 하는 경우에는 B(붕소), Ga(갈륨), In(인듐) 등의 III족 원소의 불순물을 약간 이온 주입 등에 의해 도프하여도 된다. 또한, 어몰퍼스 실리콘막을 거치지 않고 감압 CVD법 등에 의해 폴리실리콘막(1)을 직접 형성하여도 된다. 또한, 감압 CVD법 등에 의해 퇴적한 폴리실리콘막에 실리콘 이온을 주입하여 일단 비정질화(어몰퍼스화)하고, 그 후 어닐링 처리 등에 의해 재결정화시켜 폴리실리콘막(1)을 형성하여도 된다.
다음에 도 13의 공정(5)에 나타내는 바와 같이, 포토리소그래피 공정, 에칭 공정 등에 의해, 도 2에 나타낸 바와 같은 소정 패턴의 반도체층(1a)을 형성한다. 즉, 특히 주사선(3a)에 따라 용량선(3b)이 형성되는 영역에는 화소 스위칭용 TFT(30)을 구성하는 반도체층(1a)으로부터 연설된 제1 축적 용량 전극(1f)을 형성한다.
다음에 도 13의 공정(6)에 나타내는 바와 같이, 화소 스위칭용 TFT(30)을 구성하는 반도체층(1a)과 같이 제1 축적 용량 전극(1f)을 약 900 내지 1300℃의 온도, 바람직하게는 약 1000℃의 온도에 의해 열산화함으로써 약 30nm의 비교적 엷은 두께의 열산화 실리콘막을 형성하며, 또한 감압 CVD법 등에 의해 고온 산화 실리콘막(HTO막)이나 질화 실리콘막을 약 50nm의 비교적 엷은 두께로 퇴적하고, 다층 구조를 가지는 화소 스위칭용 TFT(30)의 게이트 절연막이나 용량 형성용 유전체막으로 되는 절연박막(2)을 형성한다. 이 결과, 반도체층(1a)의 두께는 약 30 내지 150nm의 두께, 바람직하게는 약 35 내지 50nm의 두께로 되며, 절연박막(2)의 두께는 약 20 내지 150nm의 두께, 바람직하게는 약 30 내지 100nm의 두께로 된다. 이와 같이 고온열산화 시간을 짧게 함으로써 특히 8인치 정도의 대형 기판을 사용하는 경우에 열에 의한 휘어짐을 방지할 수 있다. 단지, 폴리실리콘막(1)을 열산화 하는 것만으로 절연박막(2)을 형성하여도 된다.
또한, 도 13의 공정(6)에 있어서 특히 한정되지 않지만 제1 축적 용량 전극(1f)의 부분에 예를 들면, P 이온을 도즈량 약 3 ×1012／cm2로 도프하여 저저항화시켜도 된다.
다음에, 도 11의 공정(7)에 있어서, 제1 층간절연막(12)에 제1 도전막(116b 및 116b')에 도달하는 콘택트 홀(305a)을 반응성 이온 에칭, 반응성 이온 빔 에칭 등의 드라이 에칭에 의해 또는 웨트 에칭에 의해 형성된다. 이 때, 반응성 이온 에칭, 반응성 이온 빔 에칭과 같은 이방성 에칭에 의해, 콘택트 홀(305a) 등을 구멍을 뚫는 쪽이, 뚫린 구멍 모양을 마스크형상과 거의 동일하게 할 수 있다는 이점이 있다. 단, 드라이 에칭과 웨트 에칭을 조합하여 구멍을 뚫으면, 이들의 콘택트 홀(305a) 등을 테이퍼 형상으로 할 수 있기 때문에 배선 접속시의 단선을 방지할 수 있다는 이점이 얻어진다.
다음에 도 11 및 도 13의 공정(8)에 나타내는 바와 같이, 감압 CVD법 등에 의해 폴리실리콘막(3)을 퇴적한 후, P를 열 확산하여 폴리실리콘막(3)을 도전화한다. 또는, P 이온을 폴리실리콘막(3)의 성막과 동시에 도입한 도프와 실리콘막을 사용하여도 된다.
다음에, 도 13의 공정(9)에 나타내는 바와 같이, 포토리소그래피 공정, 에칭 공정 등에 의해, 도 2에 나타낸 바와 같은 소정 패턴의 주사선(3a)과 같이 용량선(3b)을 형성한다.
동시에 도 11의 공정(9)에 나타내는 바와 같이, 도 4 및 도 5에 나타낸 바와 같은 소정 패턴의 중계 배선(116) 및 인출 배선(301b)을 구성하는 제2 도전막(116a 및 116a')을 형성한다.
다음에 도 13의 공정(10)에 나타내는 바와 같이, 도 3에 나타낸 화소 스위칭용 TFT(30)을 LDD 구조를 가지는 n 채널형의 TFT로 하는 경우, 반도체층(1a)에 우선 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)을 형성하기 때문에, 주사선(3a)을 확산 마스크로서 P 등의 V족 원소의 불순물(17)을 저농도로(예를 들면, P 이온을 1 내지 3 ×1013／cm2의 도즈량으로써) 도프한다. 이로 인해 주사선(3a) 아래의 반도체층(1a)은 채널 영역(1a')으로 된다.
계속해서, 도 13의 공정(11)에 나타내는 바와 같이, 화소 스위칭용 TFT(30)을 구성하는 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 형성하기 때문에, 주사선(3a)의 일부인 게이트 전극보다도 폭이 넓은 마스크로 레지스터층(18)을 주사선(3a) 위에 형성한 후, 동일한 P 등의 V족 원소의 불순물(l7')을 고농도로(예를 들면, P 이온을 1 내지 3 ×1015／Cm2의 도즈량으로써) 도프한다. 또한, 화소 스위칭용 TFT(30)을 p채널형으로 하는 경우, 반도체층(1a)에 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c) 및 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 형성하기 위해 B 등의 III족 원소의 불순물을 사용하여 도프한다. 또한, 예를 들면, 저농도의 도프를 하지 않고, 오프셋 구조의 TFT로서도 되며, 주사선(3a)을 마스크로서 P 이온, B 이온 등을 사용한 이온 주입 기술에 의해 셀프 얼라인형의 TFT로 하여도 된다.
이들의 공정과 병행하여, n 채널형 TFT 및 p 채널형 TFT로 구성되는 상보형 구조를 가지는 데이터선 구동 회로(101) 및 주사선 구동 회로(104) 등의 주변 회로를 TFT 어레이 기판(10)상의 주변부에 형성한다. 이와 같이, 본 실시예에 있어서 화소 스위칭용 TFT(30)은 폴리실리콘 TFT이므로 화소 스위칭용 TFT(30)의 형성시에 거의 동일 공정으로 데이터선 구동 회로(101) 및 주사선 구동 회로(104) 등의 주변 회로를 형성할 수 있으며 제조상 유리하다.
다음에 도 12 및 도 14의 공정(12)에 나타내는 바와 같이, 화소 스위칭용 TFT(30)에 있어서의 주사선(3a)과 같이 용량선(3b) 및 주사선(3a) 및 제2 도전막(116a 및 116a')을 평면적으로 덮도록 예를 들면, 상압 또는 감압 CVD법으로 TEOS 가스 등을 사용하며, NSG, PSG, BSG, BPSG 등의 실리게이트 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 이루어지는 제2 층간절연막(4)을 형성한다. 제2 층간절연막(4)의 막 두께는 약 500 내지 1500nm가 바람직하다.
다음에 도 12 및 도 14의 공정(13)의 단계에서 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 활성화하기 위해서 약 1000℃의 어닐링 처리를 20분 정도 행한 후, 데이터선(6a)에 대한 콘택트 홀(5)을 반응성 이온 에칭, 반응성 이온 빔 에칭 등의 드라이 에칭에 의해 또는 웨트 에칭에 의해 형성된다. 또한, 제2 도전막(116a)과 인출 배선(301b)을 전기 접속하기 위한 콘택트 홀(305b)도 콘택트 홀(5)과 동일한 공정에 의해 제2 층간절연막(4)에 구멍을 뚫는다.
다음에 도 12 및 도 14의 공정(14)에 나타내는 바와 같이, 제2 층간절연막(4) 위에 스패터링 처리 등에 의해 차광성의 A1 등의 저저항 금속이나 금속 실리사이드 등을 금속막(6)으로서 약 100 내지 500nm의 두께, 바람직하게는 약 300nm로 퇴적하고, 또한 공정(15)에 나타내는 바와 같이, 포토리소그래피 공정, 에칭 공정 등에 의해 데이터선(6a) 및 화상 신호선(115) 및 인출 배선(301b)을 형성한다.
다음에 도 12 및 도 14의 공정(16)에 나타내는 바와 같이 데이터선(6a) 위를 덮도록 예를 들면, 상압 또는 감압 CVD법으로 TEOS 가스 등을 사용하여 NSG, PSG, BSG, BPSG 등의 실리게이트 유리막, 실화 실리콘막이나 산화 실리콘막 등으로 이루어지는 제3 층간절연막(7)을 형성한다. 제3 층간절연막(7)의 막 두께는 약 500 내지 1500nm이 바람직하다.
이어서 도 14의 공정(17)의 단계에서 화소 스위칭용 TFT(30)에 있어서, 화소전극(9a)과 고농도 드레인 영역(1e)을 전기 접속하기 위한 콘택트 홀(8)을 반응성 이온 에칭, 반응성 이온 빔 에칭 등의 드라이 에칭에 의해 형성된다.
다음에 도 12 및 도 14의 공정(18)에 나타내는 바와 같이, 제3 층간절연막(7) 위에, 스패터링 등에 의해, ITO 막 등의 투명 도전성 박막(9)을 약 50 내지 200nm의 두께로 퇴적하며, 또한 도 12 및 도 14의 공정(19)에 나타내는 바와 같이, 포토 리소그래피공정, 에칭공정 등에 의해 화소 전극(9a)을 형성한다. 또한, 해당 액정 장치를 반사형의 액정 장치에 사용하는 경우에는 A1 등의 반사율이 높은 불투명한 재료로 화소전극(9a)을 형성하여도 된다.
계속해서, 화소전극(9a) 위에 폴리이미드계의 배향막의 도포액을 도포한 후, 소정의 프레틸트각(pre-tilt angle)을 가지도록 또한 소정 방향으로 러빙 처리를 실시하는 것 등에 의해, 배향막(16)이 형성된다.
다른쪽, 도 3에 나타낸 대향기판(20)에 관해서는 유리기판 등이 우선 준비되며, 제2 차광막(23) 및 제3 차광막(53)(도 4 및 도 5참조)이 예를 들면 금속 크롬을 스패터링한 후, 포토 리소그래피공정, 에칭공정을 거쳐서 형성된다. 또한, 제2 차광막(23) 및 제3 차광막(53)은 Cr, Ni, A1 등의 금속재료 외에, 카본이나 Ti를 포토 레지스트로 분산한 수지 블랙 등의 재료로 형성하여도 된다.
그 후, 대향기판(20)의 전면에 스패터링 처리 등에 의해, ITO 등의 투명 도전성 박막을 약 50 내지 200nm의 두께로 퇴적함으로써 대향전극(21)을 형성한다. 또한, 대향전극(21)의 전면에 폴리이미드계의 배향막의 도포액를 도포한 후, 소정의 프레틸트각을 가지도록 또한 소정 방향으로 러빙 처리를 실시하는 것 등에 의해 배향막(22)이 형성된다.
최후로, 상술한 바와 같이 각 층이 형성된 TFT 어레이 기판(10)과 대향기판(20)과는 배향막(16 및 22)이 대면하도록 실링재에 의해 접착되며, 진공 흡인 등에 의해 양 기판 사이의 공간에 예를 들면, 복수 종류의 네머틱 액정을 혼합하여 이루어지는 액정이 흡인되며, 소정의 막 두께의 액정층(50)이 형성된다.
(액정 장치의 전체 구성)
상기한 바와 같이 구성된 액정 장치의 각 실시예의 전체 구성을 도 15 및 도 16을 참조하여 설명한다. 또한, 도 15는 TFT 어레이 기판(10)을 그 위에 형성된 각 구성 요소와 같이 대향기판(20)의 측에서 본 평면도이고, 도 16은 대향기판(20)을 포함해서 나타내는 도 16의 H-H'의 단면도이다.
도 15에 있어서, TFT 어레이 기판(10) 위에는 실 재(52)가 그 가장자리를 따라 설치되어 있고, 그 안쪽에 병행하여 예를 들면, 제2 차광막(23)과 같은 또한 다른 재료로 이루어지는 테로서의 제3 차광막(53)이 설치되어 있다. 실 재(52)의 외측의 영역에는 데이터선 구동 회로(101) 및 외부 회로 접속 단자(102)가 TFT 어레이 기판(10)의 한 변을 따라 설치되어 있고, 주사선 구동 회로(104)가 이 한 변을 인접하는 2변을 따라 설치되어 있다. 주사선(3a)에 공급되는 주사 신호 지연이 문제로 되지 않는다면 주사선 구동 회로(104)는 한 쪽만으로도 좋은 것은 말할 필요도 없다. 또한, 데이터선 구동 회로(101)를 화상 표시 영역의 부근을 따라 양측에 배열하여도 된다. 예를 들면 홀수 열의 데이터선은 화상 표시 영역의 한쪽 부근에 따라 배열 설치된 데이터선 구동 회로에서 화상 신호를 공급하며, 짝수 열의 데이터선은 전기 화상 표시 영역의 반대측 부근을 따라 배열 설치된 데이터선 구동 회로에서 화상 신호를 공급하도록 하여도 된다. 이와 같이 데이터선(6a)을 빗살 모양으로 구동하도록 하면 데이터선 구동 회로(101)의 점유 면적을 확장할 수 있기 때문에, 복잡한 회로를 구성할 수 있게 된다. 또한 TFT 어레이 기판(10)이 남는 한 변에는 화상 표시 영역의 양측에 설치된 주사선 구동 회로(104) 사이를 연결하기 위한 복수의 배선(105)이 설치되고 있다. 또한, 대향기판(20)의 모서리부의 적어도 한 곳에 있어서는 TFT 어레이 기판(10)과 대향기판(20)의 사이에서 전기적 도통을 갖기 위한 상하 도통재(106)가 설치되어 있다. 그리고, 도 16에 나타내는 바와 같이, 도 15에 나타낸 실 재(52)와 거의 같은 윤곽을 가지는 대향기판(20)이 해당 실 재(52)에 의해 TFT 어레이 기판(10)에 고착되어 있다.
상기 도 1부터 도 16을 참조하여 설명한 실시예에 있어서의 액정 장치의 TFT 어레이 기판(10) 위에는 또한, 화상 신호의 데이터선(6a)에의 기록 부하 경감을 위해 각 데이터선(6a)에 관해서 화상 신호로 선행하는 타이밍으로 소정 전위의 프리차지 신호를 기록하는 프리차지 회로를 형성하여도 좋으며, 제조 도중이나 출하시의 해당 액정 장치의 품질, 결함 등을 검사하기 위한 검사 회로 등을 형성하여도 된다. 또한, 데이터선 구동 회로(101), 주사선 구동 회로(104) 등의 주변 회로의 일부를 TFT 어레이 기판(10) 위에 설치하는 대신에 예를 들면, TAB(Tape Automated Bonding) 기판상에 설치된 구동용 LSI에 TFT 어레이 기판(10)의 주변부에 설치된 이방성 도전 필름을 통하여 전기적 및 기계적으로 접속하도록 하여도 된다. 또한, 대향기판(20)의 투사광이 입사하는 측 및 TFT 어레이 기판(10)의 출사광이 출사하는 측에는 각각 예를 들면, TN(트위스트 네머틱(twisted nematic)) 모드 등의 동작 모드나, 노멀리 화이트 모드／노멀리 블랙 모드의 차이에 따라서 편광 필름, 위상차 필름, 편광판 등이 소정의 방향으로 배치된다.
상기한 바와 같이 설명한 본 실시예에 있어서의 액정 장치는 컬러 액정 프로젝터에 적용되기 때문에, 3장의 액정 장치가 RGB 용의 라이트 밸브로서 각각 사용되며, 각 패널에는 각각 RGB 색 분해용의 다이크로익 미러(dichroic mirror)를 통하여 분해된 각 색의 빛이 투사광으로서 각각 입사되게 된다. 따라서, 본 실시예에서는 대향기판(20)에 컬러 필터는 설치되어 있지 않다. 그러나, 제2 차광막(23)이 형성되어 있지 않은 화소전극(9a)에 대향하는 소정 영역에 RGB의 컬러 필터를 그 보호막과 같이 대향기판(20)상에 형성하여도 된다. 이와 같이 하면, 액정 프로젝터 이외의 직시형이나 반사형의 컬러 액정 텔레비전 등의 컬러 액정 장치로 실시예에 있어서의 액정 장치를 적용할 수 있다. 또한, 대향기판(20) 상에 1화소 1개 대응하도록 마이크로 렌즈를 형성하여도 된다. 이와 같이 하면, 입사광의 집광 효율을 향상하는 것으로 밝은 액정 장치가 실현된다. 또한, 대향기판(20) 상에 어느 층의 굴절율이 상위하는 간섭층을 퇴적하는 것으로, 빛의 간섭을 이용하여 RGB 색을 만들어 내는 다이크로익 필터를 형성하여도 된다. 이 다이크로익 필터 첨부 대향기판에 의하면 보다 밝은 컬러 액정 장치가 실현된다.
상기의 설명한 실시예에 있어서의 액정 장치에서는 종래와 같이 입사광을 대향기판(20)의 측으로부터 입사하는 것으로 하였지만, 제1 차광막(11a)을 설치하고 있기 때문에, TFT 어레이 기판(10)의 측으로부터 입사광을 입사하며, 대향기판(20)의 측으로부터 출사하도록 하여도 된다. 즉, 이와 같이 액정 장치를 액정 프로젝터에 부착하여도 반도체층(1a)의 채널 영역(1a') 및 저농도 소스 영역(1b), 저농도 드레인 영역(1c)에 빛이 입사하는 것을 방지할 수 있고, 고화질의 화상을 표시할 수 있다. 여기서, 종래는 TFT 어레이 기판(10)의 이면측에서의 반사를 방지하기 위해 반사 방지용의 AR(Anti Reflection) 피막된 편광판을 별도 배치하거나, AR 필름을 접착할 필요가 있다. 그러나, 본 실시예에서는 TFT 어레이 기판(10)의 표면과 반도체층(1a)의 적어도 채널 영역(1a') 및 저농도 소스 영역(1b), 저농도 드레인 영역(1c)의 사이에 제1 차광막(11a)이 형성되어 있기 때문에, 이러한 AR 피막된 편광판이나 AR 필름을 사용하거나, TFT 어레이 기판(10) 그 자체를 AR 처리한 기판을 사용할 필요가 없어진다. 따라서, 본 실시예에 의하면, 재료 비용을 삭감할 수 있으며, 또한 편광판 접착시에, 먼지, 흠 등에 의해 수율을 떨어뜨리지 않고 매우 유리하다. 또한, 내광성이 우수하기 때문에 밝은 광원을 사용하거나, 편광 빔 스플리터에 의해 편광 변환하여 광 이용 효율을 향상시켜도, 광에 의한 크로스 토크 등의 화질 열화를 발생하지 않는다.
또한, 각 화소에 설치되는 스위칭 소자로서는 플러스 스태거형 또는 플레이너형의 폴리실리콘 TFT로서 설명하였지만, 반대 스태거형의 TFT나 어몰퍼스 실리콘 TFT 등의 다른 형식의 TFT에 대해서도 실시예는 유효하다.
(전자 기기)
다음에, 상기한 바와 같이 상세히 설명한 전기 광학 장치를 구비한 전자 기기의 실시예에 관해서 도 17부터 도 19를 참조하여 설명한다.
우선 도 17에, 이와 같이 전기 광학 장치의 일례로서 액정 장치(100)를 구비한 전자 기기의 개략 구성을 나타낸다.
도 17에 있어서, 전자 기기는 표시 정보 출력원(1000), 표시 정보 처리 회로(1002), 구동 회로(1004), 액정 장치(100), 클록 발생 회로(1008) 및 전원 회로(1010)를 구비하고 구성되어 있다. 표시 정보 출력원(1000)은 ROM(Read On1y Memory), RAM(Random Access Memory), 광 디스크 장치 등의 메모리, 화상 신호를 동조하여 출력하는 동조 회로 등을 포함하며, 클록 발생 회로(1008)로부터의 클록 신호에 근거하여, 소정 포맷의 화상 신호 등의 표시 정보를 표시 정보 처리 회로(1002)에 출력한다. 표시 정보 처리 회로(1002)는 증폭·극성 반전 회로, 시리얼 패럴렐 변환 회로, 로테이션 회로, 감마 보정 회로, 클램프 회로 등의 주지의 각종 처리 회로를 포함하여 구성되어 있고, 클록 신호에 근거하여 입력된 표시 정보로부터 디지털 신호를 차례로 생성하며, 클록 신호 CLX와 같이 구동 회로(1004)에 출력한다. 구동 회로(1004)는 액정 장치(100)를 구동한다. 전원 회로(1010)는 상술한 각 회로에 소정 전원을 공급한다. 또한, 액정 장치(100)를 구성하는 TFT 어레이 기판 위에 구동 회로(1004)를 탑재하여도 되며, 이것에 가하여 표시 정보 처리 회로(1002)를 탑재하여도 좋다.
다음에 도 18부터 도 19에, 이와 같이 구성된 전자 기기의 구체예를 각각 나타낸다. 도 18은 전자 기기의 일례인 액정 프로젝터(1100)를 나타낸다. 이 액정 프로젝터(1100)에는 상술한 구동 회로(1004)가 TFT 어레이 기판상에 탑재된 액정 장치(100)를 포함하는 액정 표시 모듈을 3개 준비하여, 각각 RGB용의 라이트 밸브(100R, 100G 및 100B)로서 사용되고 있다. 액정 프로젝터(1100)에서는 메탈 할라이트 램프 등의 백색 광원의 램프 유닛(1102)으로부터 투사광이 발생시켜지면, 3장의 미러(1106) 및 2장의 다이크로익 미러(1108)에 의해서 ROB의 3원색에 대응하는 색 성분 R, G, B로 나누어지고, 각 색에 대응하는 라이트 밸브(100R, 100G 및 100B)에 각각 인도된다. 이 때 특히 B광은 긴 광로에 의한 광 손실을 막기 위해 입사 렌즈(1122), 릴레이 렌즈(1123) 및 출사 렌즈(1124)로 이루어지는 릴레이 렌즈계(1121)를 통해 인도된다. 그리고, 라이트 밸브(100R, 100G 및 100B)에 의해 각각 변조된 3원색에 대응하는 색 성분은 다이크로익 프리즘(11l2)에 의해 두 번째 합성된 후, 투사 렌즈(1114)를 통하여 스크린(1120)에 컬러 화상으로서 투사된다.
도 19는 전자 기기의 다른 예인 멀티미디어 대응의 랩톱형의 퍼스널 컴퓨터(PC)(1200)를 나타낸다. 상술한 액정 장치(100)가 톱 커버 케이스 내에 설치되어 있고, 또한 CPU, 메모리, 모뎀 등을 수용하는 동시에 키보드(1202)가 조립된 본체(1204)를 구비하고 있다.
상기한 도 18부터 도 19를 참조하여 설명한 전자 기기의 그 외에도 액정 텔레비전, 뷰파인더형 또는 모니터 직시형의 비디오 테이프 리코더, 카 네비게이션 장치, 전자수첩, 계산기, 워드 프로세서, 엔지니어링·워크 스테이션(EWS), 휴대 전화, 텔레비전 전화, POS 단말, 터치 패널을 구비한 장치 등이 도 17에 나타낸 전자 기기의 예로서 들 수 있다.
상기한 설명한 바와 같이, 본 실시예에 의하면 제조 효율이 높고 고품위의 화상 표시가 가능한 액정 장치를 구비한 각종의 전자기기가 실현된다.
본 발명의 전기 광학 장치에 의하면, 차광막을 이용하여 저저항한 중계 배선 등의 주변배선에 의해 화상 신호 등을 공급하도록 하였기 때문에, 전기 광학 장치의 구동 주파수를 높여도, 화상 신호선 등과 중계 배선 등과의 용량 커플링에 의한 용량선의 전위 요동, 크로스 토크, 비용 등은 저감되며, 고품위의 화상 표시를 행할 수 있다. 또한, 이들에 가하여, 이물 등에 의해 용량선이 도중에 단선하여도, 차광막이 용량선의 교체로 이루어지는 용장구조가 실현되며, 신뢰성이 높은 전기 광학 장치가 비교적 용이하게 얻어진다.
도 1은 액정 장치의 실시예에 있어서의 화상형성 영역을 구성하는 매트릭스 형상의 복수의 화소에 설치된 각종 소자, 배선 등의 등가 회로 및 주변 회로를 포함하는 액정 장치의 블록도.
도 2는 액정 장치의 실시예에 있어서의 데이터선, 주사선, 화소전극, 차광막 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도.
도 3은 도 2의 A-A' 단면도.
도 4는 주변 배선이 설치된 TFT 어레이 기판의 부분 평면도.
도 5는 도 4의 중계 배선 및 인출 배선부를 확대하여 나타내는 확대 평면도.
도 6은 도 4 및 도 5의 B-B' 단면도.
도 7은 도 4 및 도 5의 C-C' 단면도.
도 8은 도 4 및 도 5의 B-B' 단면에 있어서의 변형상태를 나타내는 단면도.
도 9는 도 4 및 도 5의 C-C' 단면도에 있어서의 변형상태를 나타내는 단면도.
도 10은 도 5의 B-B' 단면에 있어서의 샘플링 회로 구동 신호선용의 중계 배선의 각종 상태를 나타내는 단면도.
도 11은 액정 장치의 실시예의 제조 프로세스를 도 6에 대응하는 부분에 관해서 순서에 따라 나타내는 공정도(1).
도 12는 액정 장치의 실시예의 제조 프로세스를 도 6에 대응하는 부분에 관해서 순서에 따라 나타내는 공정도(2).
도 13은 액정 장치의 실시예의 제조 프로세스를 도 3에 대응하는 부분에 관해서 순서에 따라 나타내는 공정도(1).
도 14는 액정 장치의 실시예의 제조 프로세스를 도 3에 대응하는 부분에 관해서 순서에 따라 나타내는 공정도(2).
도 15는 액정 장치의 실시예에 있어서의 TFT 어레이 기판을 그 위에 형성된 각 구성 요소와 함께 대향기판의 측에서 본 평면도.
도 16은 도 15의 H-H' 단면도.
도 17은 본 발명에 의한 전자 기기의 실시예의 개략 구성을 나타내는 블록도.
도 18은 전자 기기의 일례로서 액정 프로젝터를 나타내는 단면도.
도 19는 전자 기기의 다른 예로서 퍼스널 컴퓨터를 나타내는 정면도.
*도면 부호의 주요부분에 대한 부호의 설명*
1a… 반도체층 1a'… 채널 영역
1b… 저농도 소스 영역(소스측 LDD 영역)
1c… 저농도 드레인 영역(드레인측 LDD 영역)
1d… 고농도 소스 영역 1e… 고농도 드레인 영역
1f… 제1 축적 용량 전극 2… 절연박막
3a… 주사선 3b… 용량선
4… 제2 층간절연막 5… 콘택트 홀
6a… 데이터선 7… 제3 층간절연막
8… 콘택트 홀 9a… 화소전극
10… TFT 어레이 기판 11a… 제1 차광막
12… 제1 층간절연막 20… 대향기판
21… 대향전극 23… 제2 차광막
30… TFT 50… 액정층
52… 실 재 53… 제3 차광막
70… 축적 용량 101… 데이터선 구동 회로
103… 샘플링 회로 104… 주사선 구동 회로
114… 샘플링 회로 구동 신호선 115… 화상 신호선
116… 중계 배선 30l, 401… 인출 배선
Claims (19)
- 기판상에 복수의 주사선과, 복수의 데이터선과, 상기 각 주사선과 상기 각 데이터선의 교차에 대응하여 설치된 박막 트랜지스터와, 상기 박막 트랜지스터에 대응하여 설치된 화소 전극과, 상기 박막 트랜지스터의 적어도 채널 영역에 평면적으로 덮도록 배치된 도전성차광막과, 상기 주사선과 상기 데이터선의 적어도 한쪽에 신호를 공급하기 위한 주변 회로와, 상기 주변 회로에 접속된 주변 배선을 구비하고 있고,상기 주변 배선은,상기 차광막을 형성하는 제1 도전막과, 상기 제1 도전막과 중첩되는 동시에 상기 박막 트랜지스터, 상기 데이터선 및 상기 주사선을 구성하는 복수의 박막 중의 적어도 하나인 제2 도전막을 포함하는 제1 배선부와,상기 박막 트랜지스터, 상기 데이터선 및 상기 주사선을 구성하는 복수의 박막 중의 적어도 하나의 도전막을 포함하는 제2 배선부를 가지며,상기 차광막과 상기 박막 트랜지스터의 사이에 개재하는 제1 층간절연막을 더 구비하며,상기 제1 도전막과 상기 제2 도전막은 상기 제1 층간절연막에 형성된 콘택트홀을 통해 서로 전기접속되는 것을 특징으로 하는 전기 광학 장치.
- 제1항에 있어서, 상기 제2 배선부는 상기 박막 트랜지스터, 상기 데이터선 및 상기 주사선을 구성하는 복수의 박막 중의 상기 제2 도전막과는 다른 제3 도전막을 포함하는 것을 특징으로 하는, 전기 광학 장치.
- 제2항에 있어서, 상기 제2 도전막은 상기 제1 도전막보다도 고저항인 것을 특징으로 하는, 전기 광학 장치.
- 제2항 또는 제3항에 있어서,상기 제2 도전막과 상기 제3 도전막과의 사이에 개재하는 제2 층간 절연막을 또한 구비하며,상기 제1 배선부는 상기 제2 배선부의 일부에 전기 접속되는 동시에 상기 제1 배선부의 다른부에 대하여 상기 제1 및 제2 층간 절연막을 각각 통하여 입체적으로 교차하는 중계 배선으로 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제4항에 있어서, 상기 주변 배선은 외부 회로 접속 단자로부터 상기 화상 신호를 공급하기 위한 화상 신호선을 포함하며,상기 주변 회로는 상기 화상 신호를 샘플링하기 위한 샘플링 회로와, 상기 샘플링 회로를 소정 타이밍으로 구동하여 상기 화상 신호선상의 상기 화상 신호를 상기 샘플링 회로를 통해 상기 복수의 데이터선에 공급되는 데이터선 구동 회로와, 상기 주사선을 구동하는 주사선 구동 회로를 포함하는 것을 특징으로 하는, 전기 광학 장치.
- 제5항에 있어서, 상기 화상 신호는 N(단, N은 2이상의 자연수) 직렬-병렬 변환되어 있고, 상기 화상 신호선은 병렬로 N개 설치되어 있으며,상기 N개의 화상 신호선은 서로 교차하는 곳에서 상기 중계 배선을 포함하는 것을 특징으로 하는, 전기 광학 장치.
- 제5항에 있어서, 상기 데이터선 구동 회로에서 상기 샘플링 회로에 샘플링 회로 구동 신호를 공급하기 위한 복수의 샘플링 회로 구동 신호선을 또한 구비하며,상기 샘플링 회로 구동 신호선은 적어도 상기 화상 신호선과 교차하는 곳이 상기 중계 배선으로 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 삭제
- 제2항 또는 제3항에 있어서, 상기 제3 도전막은 상기 데이터선을 형성하는 금속막으로 이루어지며,상기 제2 도전막은 상기 주사선을 형성하는 폴리실리콘막으로 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제2항 또는 제3항에 있어서, 상기 기판에 대향하는 대향 기판과의 사이에 상기 전기 광학 물질이 삽입되어 상기 기판과 대향 기판과는 실링재로 접착되어 이루어지며,상기 실링재에 대향하는 상기 기판상의 실링 영역에는 전기 광학 물질의 주위에 걸쳐 적어도 상기 제1 도전막, 상기 제2 도전막 및 제3 도전막이 적층되어 있고,상기 실링 영역을 통해 인출되는 상기 데이터선 및 상기 주사선측의 인출 배선부는 각각, 상기 제1 도전막과 제2 도전막 및 제3 도전막 중의 적어도 1개로 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제10항에 있어서, 상기 인출 배선부는 각각, 상기 제1 도전막과 제2 도전막 및 제3 도전막 중 적어도 2개가 서로 콘택트 홀을 통해 전기 접속되어 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 제10항에 있어서, 상기 인출 배선부는 각각, 상기 제1 도전막과 제2 도전막 및 제3 도전막 중 하나로 형성된 배선으로 이루어지며,상기 제1 도전막과 제2 도전막 및 제3 도전막 중 다른 2개는 상기 실링 영역에서 배선으로서 기능하지 않는 더미 배선으로 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 삭제
- 제1항에 있어서, 상기 제1 배선부에서 상기 제1 도전막의 배선폭은 상기 제2 도전막의 배선폭 이하인 것을 특징으로 하는, 전기 광학 장치.
- 기판상에 복수의 주사선과 복수의 데이터선, 상기 복수의 주사선의 각각 및 상기 복수의 데이터선의 각각의 교차에 대응하여 설치된 박막 트랜지스터와,해당 박막 트랜지스터에 대응하여 설치된 화소 전극과, 상기 박막 트랜지스터의 적어도 채널 영역을 평면적으로 덮도록 배치된 도전성 차광막과, 화상 신호를 공급하는 복수의 화상 신호선과, 해당 복수의 화상 신호선에 공급되는 상기 화상 신호를 샘플링하여 상기 복수의 데이터선 각각에 공급하는 샘플링 회로를 구비하며,상기 화상 신호선과 상기 샘플링 회로를 접속하는 배선의 적어도 일부는,상기 차광막과 동일층으로 이루어진 제1 도전막, 및 상기 주사선과 동일막으로 이루어진 제2 도전막이 절연막을 통해 중첩되고, 상기 절연막에 형성된 콘택트홀을 통해 상기 제1 도전막과 상기 제2 도전막이 접속되어 이루어진 제1 배선부와,상기 제2 도전막과는 다른 도전막을 포함하는 제2 배선부를 가지며,상기 제1 배선부는 절연막에 형성된 콘택트홀을 통해 상기 제2 배선부의 일부에 전기접속되는 것을 특징으로 하는, 전기 광학 장치.
- 제15항에 있어서, 상기 샘플링 회로에 샘플링 회로 구동 신호를 공급하는 샘플링 회로 구동 신호선의 적어도 일부는 상기 제1 도전막으로 이루어지는 것을 특징으로 하는, 전기 광학 장치.
- 한쌍의 기판 사이에 전기 광학 물질이 삽입되어 이루어지며, 해당 한쌍의 기판의 한쪽의 기판상에는 복수의 주사선과 복수의 데이터선과, 상기 각 주사선 및 상기 각 데이터선에 접속된 박막 트랜지스터와, 상기 박막 트랜지스터에 접속된 화소 전극과, 상기 박막 트랜지스터의 적어도 채널 영역을 평면적으로 덮는 위치에 설치된 도전성 차광막과, 화상 신호를 공급하는 복수의 화상 신호선과, 해당 복수의 화상 신호선에 공급되는 상기 화상 신호를 샘플링하여 상기 복수의 데이터선의 각각에 공급하는 샘플링 회로를 구비하는 전기 광학 장치의 제조 방법에 있어서,상기 화상 신호선과 상기 샘플링 회로를 접속하는 배선의 일부로 이루어진 제1 도전막과 상기 차광막을 동일 재료로 형성하는 공정과,상기 제1 도전막 및 상기 차광막 상에 제1 층간 절연막을 형성하는 공정과,해당 제1 층간 절연막상에 상기 주사선을 형성하는 동시에 상기 제1 층간 절연막에 형성한 콘택트 홀을 통해 상기 제1 도전막에 접속되는 제2 도전막을 형성하는 공정과,상기 주사선 및 상기 제2 도전막 상에 제2 층간 절연막을 형성하는 공정과,상기 제2 층간 절연막의 콘택트 홀을 통해 상기 박막 트랜지스터에 접속되는 상기 데이터선 및 상기 제2 도전막에 접속되는 상기 화상 신호선을 형성하는 공정을 갖는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
- 한쌍의 기판 사이에 전기 광학 물질이 삽입되어 이루어지며, 해당 한쌍의 기판의 한쪽 기판상에는 복수의 주사선과, 복수의 데이터선과, 상기 복수의 주사선의 각각 및 상기 복수의 데이터선의 각각에 접속된 박막 트랜지스터와, 해당 박막 트랜지스터에 접속된 화소 전극과, 상기 박막 트랜지스터의 적어도 채널 영역을 평면적으로 덮는 위치에 설치된 도전성 차광막과, 화상 신호를 공급하는 복수의 화상 신호선과, 해당 복수의 화상 신호선에 공급되는 상기 화상 신호를 샘플링하여 상기 복수의 데이터선의 각각에 공급하는 샘플링 회로를 구비하는 전기 광학 장치의 제조 방법에 있어서,상기 화상 신호선과 상기 샘플링 회로를 접속하는 배선의 일부로 이루어진 제1 도전막과 상기 차광막을 동일한 재료로 형성하는 공정과,해당 제1 도전막 및 상기 차광막 상에 제1 층간 절연막을 형성하는 공정과,해당 제1 층간 절연막상에 상기 박막 트랜지스터의 소스 및 드레인으로 이루어진 반도체층, 게이트 절연막 및 게이트 전극을 순차 적층 형성하는 공정과,상기 게이트 전극상에 제2 층간 절연막을 형성하는 공정과,상기 제2 층간 절연막의 콘택트 홀을 통해 상기 박막 트랜지스터에 접속된 상기 데이터선을 형성하며, 상기 제1 및 제2 층간 절연막의 콘택트 홀을 통해 상기 제1 도전막에 접속되는 화상 신호선을 형성하는 공정을 갖는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
- 제1항 내지 제3항, 제 15항 내지 제18항 중 어느 한 항에 따른 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP98-20002 | 1998-01-30 | ||
| JP2000298 | 1998-01-30 | ||
| JP21943398 | 1998-08-03 | ||
| JP98-219433 | 1998-08-03 | ||
| JP27211898 | 1998-09-25 | ||
| JP98-272118 | 1998-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990068231A KR19990068231A (ko) | 1999-08-25 |
| KR100516579B1 true KR100516579B1 (ko) | 2005-09-22 |
Family
ID=27282854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0003047A KR100516579B1 (ko) | 1998-01-30 | 1999-01-30 | 전기광학장치와 그 제조방법 및 전자기기 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6433767B1 (ko) |
| KR (1) | KR100516579B1 (ko) |
| TW (1) | TW556013B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11616116B2 (en) | 2019-07-03 | 2023-03-28 | Samsung Display Co., Ltd. | Display device including dummy lines overlapping connection lines |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035808A (ja) * | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
| JP4472073B2 (ja) * | 1999-09-03 | 2010-06-02 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| TW491952B (en) * | 1999-09-27 | 2002-06-21 | Seiko Epson Corp | Optoelectic apparatus and electronic apparatus |
| JP2001148480A (ja) | 1999-11-18 | 2001-05-29 | Nec Corp | 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法 |
| JP2001251557A (ja) * | 1999-12-27 | 2001-09-14 | Canon Inc | エリアセンサ、該エリアセンサを有する画像入力装置および該エリアセンサの駆動方法 |
| JP4360733B2 (ja) * | 2000-03-07 | 2009-11-11 | シャープ株式会社 | 配線構造 |
| KR100481590B1 (ko) * | 2000-04-21 | 2005-04-08 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 투사형 표시 장치 및 전기 광학 장치의제조 방법 |
| WO2001082273A1 (fr) * | 2000-04-21 | 2001-11-01 | Seiko Epson Corporation | Dispositif electro-optique |
| TWI286338B (en) * | 2000-05-12 | 2007-09-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US6355550B1 (en) * | 2000-05-19 | 2002-03-12 | Motorola, Inc. | Ultra-late programming ROM and method of manufacture |
| JP3864678B2 (ja) * | 2000-07-28 | 2007-01-10 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電気光学装置 |
| TW518552B (en) | 2000-08-18 | 2003-01-21 | Semiconductor Energy Lab | Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device |
| TW514854B (en) * | 2000-08-23 | 2002-12-21 | Semiconductor Energy Lab | Portable information apparatus and method of driving the same |
| JP3759394B2 (ja) * | 2000-09-29 | 2006-03-22 | 株式会社東芝 | 液晶駆動回路および負荷駆動回路 |
| US6509616B2 (en) * | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| KR100724745B1 (ko) * | 2000-09-30 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 검사방법 |
| US7088330B2 (en) * | 2000-12-25 | 2006-08-08 | Sharp Kabushiki Kaisha | Active matrix substrate, display device and method for driving the display device |
| JP4991052B2 (ja) * | 2001-02-28 | 2012-08-01 | 株式会社ジャパンディスプレイセントラル | 液晶表示パネル |
| JP4603190B2 (ja) * | 2001-04-16 | 2010-12-22 | 株式会社日立製作所 | 液晶表示装置 |
| US6815787B1 (en) * | 2002-01-08 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company | Grid metal design for large density CMOS image sensor |
| JP4197233B2 (ja) * | 2002-03-20 | 2008-12-17 | 株式会社日立製作所 | 表示装置 |
| JP4088190B2 (ja) * | 2002-05-21 | 2008-05-21 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US20040027526A1 (en) * | 2002-08-08 | 2004-02-12 | Hannstar Display Corporation | Liquid crystal display device |
| US6935006B2 (en) * | 2002-12-18 | 2005-08-30 | Honeywell International, Inc. | Spun metal form used to manufacture dual alloy turbine wheel |
| US7079100B2 (en) * | 2002-12-20 | 2006-07-18 | Sanyo Electric Co., Ltd. | Active matrix type display |
| US7298355B2 (en) * | 2002-12-27 | 2007-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2004281998A (ja) * | 2003-01-23 | 2004-10-07 | Seiko Epson Corp | トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器 |
| JP3800184B2 (ja) * | 2003-02-04 | 2006-07-26 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100959782B1 (ko) * | 2003-02-07 | 2010-05-27 | 삼성전자주식회사 | 모니터링 픽셀 및 이의 제조 방법 |
| JP4016955B2 (ja) | 2003-05-02 | 2007-12-05 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| JP4029802B2 (ja) * | 2003-08-28 | 2008-01-09 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置及び電子機器 |
| JP4867152B2 (ja) * | 2004-10-20 | 2012-02-01 | ソニー株式会社 | 固体撮像素子 |
| JP4650343B2 (ja) * | 2005-07-15 | 2011-03-16 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| GB2429523B (en) * | 2005-12-23 | 2008-03-26 | Astron Clinica Ltd | Method and apparatus for detecting the presence of dermal melanin in epithelial tissue |
| JP4448834B2 (ja) * | 2006-04-25 | 2010-04-14 | セイコーエプソン株式会社 | 電気光学装置、及びこれを備えた電子機器 |
| TWI299162B (en) * | 2006-07-18 | 2008-07-21 | Ind Tech Res Inst | Sensing memory device |
| JP4241777B2 (ja) * | 2006-07-25 | 2009-03-18 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4735575B2 (ja) * | 2007-03-16 | 2011-07-27 | ソニー株式会社 | 表示装置 |
| US8976103B2 (en) * | 2007-06-29 | 2015-03-10 | Japan Display West Inc. | Display apparatus, driving method for display apparatus and electronic apparatus |
| JP5301201B2 (ja) * | 2007-06-29 | 2013-09-25 | 株式会社ジャパンディスプレイウェスト | 表示装置およびその駆動方法、並びに電子機器 |
| JP2010165032A (ja) | 2009-01-13 | 2010-07-29 | Hitachi Displays Ltd | タッチパネルディスプレイ装置 |
| CN102667897A (zh) | 2009-11-18 | 2012-09-12 | 夏普株式会社 | 配线基板和显示装置 |
| KR101718499B1 (ko) * | 2010-02-01 | 2017-03-22 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP5736656B2 (ja) | 2010-03-24 | 2015-06-17 | セイコーエプソン株式会社 | 液晶装置および電子機器 |
| EP2458393A3 (de) * | 2010-08-31 | 2013-09-25 | SCHOTT Solar AG | Verfahren zur Bestimmung der Kenngrössen einer photovoltaischen Einrichtung |
| TWI463583B (zh) * | 2011-08-10 | 2014-12-01 | Chunghwa Picture Tubes Ltd | 顯示裝置 |
| JP2013057823A (ja) * | 2011-09-08 | 2013-03-28 | Sony Corp | 空間光変調素子および投射型表示装置 |
| JP2014021472A (ja) * | 2012-07-24 | 2014-02-03 | Mitsubishi Electric Corp | 表示パネルおよび表示装置 |
| CN103296056B (zh) * | 2012-12-30 | 2015-10-07 | 上海天马微电子有限公司 | 有机发光二极管显示装置及其制造方法 |
| TWI612689B (zh) * | 2013-04-15 | 2018-01-21 | 半導體能源研究所股份有限公司 | 發光裝置 |
| KR102067420B1 (ko) * | 2013-08-30 | 2020-01-17 | 엘지디스플레이 주식회사 | 발광다이오드어셈블리 및 그를 포함한 액정표시장치 |
| JP6327450B2 (ja) * | 2014-03-28 | 2018-05-23 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 液晶表示装置 |
| CN110310962A (zh) * | 2014-06-13 | 2019-10-08 | 株式会社半导体能源研究所 | 显示装置 |
| CN104280939A (zh) * | 2014-09-16 | 2015-01-14 | 京东方科技集团股份有限公司 | 一种显示基板和显示装置 |
| JP2016177230A (ja) * | 2015-03-23 | 2016-10-06 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| KR102314488B1 (ko) * | 2015-04-07 | 2021-10-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR102547026B1 (ko) * | 2016-07-01 | 2023-06-27 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조 방법 |
| JP6982958B2 (ja) * | 2017-01-13 | 2021-12-17 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN110268460B (zh) * | 2017-02-23 | 2021-08-10 | 夏普株式会社 | 驱动电路、矩阵基板以及显示装置 |
| JP2019040026A (ja) * | 2017-08-24 | 2019-03-14 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102454468B1 (ko) * | 2017-09-20 | 2022-10-14 | 주식회사 디비하이텍 | 유기 발광 다이오드 표시 장치용 신호 제어 유닛, 이의 제조 방법 및 이를 포함하는 유기 발광 다이오드 소자 |
| CN109407434B (zh) | 2018-11-22 | 2020-11-24 | 武汉华星光电技术有限公司 | 液晶显示装置 |
| KR20200084964A (ko) * | 2019-01-03 | 2020-07-14 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04365016A (ja) * | 1991-06-12 | 1992-12-17 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板 |
| JPH07319428A (ja) * | 1994-05-25 | 1995-12-08 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH08227079A (ja) * | 1995-02-21 | 1996-09-03 | Hitachi Ltd | 液晶表示装置 |
| JPH08286201A (ja) * | 1995-04-17 | 1996-11-01 | Hitachi Ltd | フリップチップ方式の液晶表示素子およびその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631753A (en) | 1991-06-28 | 1997-05-20 | Dai Nippon Printing Co., Ltd. | Black matrix base board and manufacturing method therefor, and liquid crystal display panel and manufacturing method therefor |
| EP0644523B1 (en) * | 1993-08-30 | 1999-01-13 | Sharp Kabushiki Kaisha | Data signal line structure in an active matrix liquid crystal display |
| US6372534B1 (en) | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| JP3286152B2 (ja) * | 1995-06-29 | 2002-05-27 | シャープ株式会社 | 薄膜トランジスタ回路および画像表示装置 |
| JPH0980416A (ja) * | 1995-09-13 | 1997-03-28 | Sharp Corp | 液晶表示装置 |
| JPH09105953A (ja) * | 1995-10-12 | 1997-04-22 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP3526992B2 (ja) * | 1995-11-06 | 2004-05-17 | 株式会社半導体エネルギー研究所 | マトリクス型表示装置 |
| JP2853656B2 (ja) * | 1996-05-22 | 1999-02-03 | 日本電気株式会社 | 液晶パネル |
| JP3640224B2 (ja) * | 1996-06-25 | 2005-04-20 | 株式会社半導体エネルギー研究所 | 液晶表示パネル |
-
1999
- 1999-01-29 TW TW088101403A patent/TW556013B/zh not_active IP Right Cessation
- 1999-01-30 KR KR10-1999-0003047A patent/KR100516579B1/ko not_active IP Right Cessation
- 1999-02-01 US US09/240,888 patent/US6433767B1/en not_active Expired - Lifetime
-
2002
- 2002-06-26 US US10/179,391 patent/US6703997B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04365016A (ja) * | 1991-06-12 | 1992-12-17 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板 |
| JPH07319428A (ja) * | 1994-05-25 | 1995-12-08 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH08227079A (ja) * | 1995-02-21 | 1996-09-03 | Hitachi Ltd | 液晶表示装置 |
| JPH08286201A (ja) * | 1995-04-17 | 1996-11-01 | Hitachi Ltd | フリップチップ方式の液晶表示素子およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11616116B2 (en) | 2019-07-03 | 2023-03-28 | Samsung Display Co., Ltd. | Display device including dummy lines overlapping connection lines |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990068231A (ko) | 1999-08-25 |
| US6433767B1 (en) | 2002-08-13 |
| TW556013B (en) | 2003-10-01 |
| US20020175888A1 (en) | 2002-11-28 |
| US6703997B2 (en) | 2004-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100516579B1 (ko) | 전기광학장치와 그 제조방법 및 전자기기 | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| JP3381718B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| KR100598435B1 (ko) | 전기 광학 장치 및 그 제조 방법, 및 전자 기기 | |
| JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3956562B2 (ja) | 電気光学装置 | |
| JP3674356B2 (ja) | 電気光学装置及びその製造方法、ｔｆｔアレイ基板並びに電子機器 | |
| JP4206518B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP2000081636A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP3783500B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP3731368B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4013401B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3769970B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
| JP3904371B2 (ja) | 電気光学装置及び電子機器 | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
| JP3867027B2 (ja) | 電気光学装置及び電子機器 | |
| JP2000098407A (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP3664170B2 (ja) | 電気光学装置及び電子機器 | |
| JP2001075504A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3736230B2 (ja) | 電気光学装置、その製造方法及び電子機器 | |
| JP2004102256A (ja) | 電気光学装置及び電子機器 | |
| JP2000098408A (ja) | 電気光学装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120802 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130722 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140811 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150730 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160727 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170804 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180801 Year of fee payment: 14 |
|
| EXPY | Expiration of term |