JP2006053572A - 電気光学装置およびそれを用いた表示装置 - Google Patents

Abstract

【課題】 電気光学装置において、比較的簡単な構成を用いて、画像表示領域における各種配線層や素子の存在に起因する段差を低減すること。
【解決手段】 電気光学装置１は、一対の基板間に挟持された電気光学物質層１１と、ＴＦＴアレイ基板２にマトリクス状に設けられた画素電極９ａとを備える。ＴＦＴアレイ基板では、データ線６ａ、走査線３ａ、容量線３ｂおよびＴＦＴ３０のも下層側に凹部５０が形成されているので、配向膜１８を平坦に形成できる。
【選択図】 図３

Description

本発明は、薄膜トランジスタ（以下、ＴＦＴ(Thin Film Transistor)と称する。）駆動、薄膜ダイオード（以下適宜、ＴＦＤ(Thin Film Diode)と称する。）駆動などによるアクティブマトリクス駆動方式の電気光学装置、およびそれを用いた表示装置に関するものである。

各種の表示装置に用いられる電気光学装置のうち、最も代表的な液晶装置では、一対の基板の表面に画素電極および対向電極が形成され、これらの電極の表面には、所定方向にラビング処理が施された配向膜がそれぞれ形成されている。従って、一対の基板間に液晶等の電気光学物質を封入すると、これらの配向膜間において液晶等の電気光学物質が所定の状態に配向する。そして、液晶装置の動作時に、この電気光学物質に対して両電極から電界を印加すると、電気光学物質の配向状態が画素毎に変化し、電気光学装置の画像表示領域内で表示が行われる（特許文献１参照）。

従って、この種の電気光学装置において、データ線、走査線、容量線などといった配線層やＴＦＴ、ＴＦＤなどの画素スイッチング用素子を形成した領域と、これらの配線層や画素スイッチング素子などが形成されていない領域との間で、配線層や画素スイッチング素子を構成する膜の有無に起因する凹凸があって、この凹凸がそのまま電気光学物質に接する面（配向膜）にまで残っていると、その凹凸の程度に応じて電気光学物質に配向不良（ディスクリネーション）が発生し、各画素の画像の劣化につながる。すなわち、ポリイミド膜などにラビング処理を施してそれを配向膜とする際にポリイミド膜に凹凸のあると、この凹凸に起因して配向膜表面での配向規制力にばらつきが生じ、電気光学物質の配向不良が発生する。このような電気光学物質の配向不良が起こると、たとえば、電気光学物質への電圧非印加時において白表示となるノーマリーホワイトモードであれば、配向不良の箇所で白抜け現象が起こり、コントラストが低下するとともに精細度も低下してしまう。このような画像の劣化は、前記の凹凸が画像表示用の入射光が通過する各画素の開口領域付近に形成されていると顕著である。
このような事態を避けるには、基板間での配向膜間の距離（電気光学物質の層厚）を均等、かつ、所定値に保つとともに、配向膜に対するラビング処理を基板の全面に渡って均等、かつ、適切に施す必要があり、そのためには、画像表示領域内を平坦化することが重要である。

特開平８−３３４７５０

しかしながら、従来の構造のままで、画像表示領域を平坦化するには、たとえば、ＴＦＴを構成する各薄膜同士、あるいは多層に形成された配線層同士を絶縁分離するために形成される複数層の層間絶縁膜のうちの一層、あるいは複数の層によって凹凸を解消する必要がある。すなわち、配線層や画素スイッチング素子などが形成される領域の層間絶縁膜を、配線層や画素スイッチング素子などが形成されない領域の層間絶縁膜よりも薄く形成する必要がある。また、最も上層側に形成した絶縁膜の上面にＣＭＰ（Chemical Mechanical Polishing）処理を施すことにより、あるいはスピンコート等によりＳＯＧ（Spin On Glass）を形成することにより平坦化する必要がある。しかしながら、これらのいずれの方法も、製造工程がかなり複雑化するので、歩留まりの低下およびコスト上昇を招くという問題点がある。

また、層間絶縁膜の膜厚を領域毎に変えるといっても、層間絶縁膜をあまり厚く（たとえば、１００００オングストローム程度に）したのでは、クラックが発生し易くなってしまう。その一方で、層間絶縁膜をあまり薄く（たとえば、数百オングストローム程度に）したのでは、この層間絶縁膜を介して絶縁された二つの導電膜間で電界が相互に影響し合うことになる。たとえば、遮光層を有するＴＦＴのチャネル領域に対してゲート絶縁膜と反対側に形成された層間絶縁膜が薄いと、この層間絶縁膜がゲート絶縁膜として作用して、チャネル領域にバックチャネルが形成されたり、容量が付加されてしまったりする。また、薄い絶縁膜を欠陥のない状態で形成すること自身、基本的に困難であり、電気光学装置の歩留りを低下させてしまう。さらに、層間絶縁膜を一部で厚く形成し、他の部分で薄く形成することは、電気光学装置における設計の自由度を低下させることにもなる。

また、この種の電気光学装置では、各画素電極に画像信号を供給する際のデューティー比が小さくてもフリッカやクロストークが発生しないように、各画素電極に所定の静電容量（蓄積容量）を付与するための容量素子を設ける場合があるが、この場合には、容量素子を形成する電極の膜厚分、あるいは容量線の膜厚分だけ、特定領域の合計膜厚が厚くなるので、画像表示領域における段差が増大してしまう。特に、このような蓄積容量をデータ線の下層側や走査線に沿った領域に作り込むと、この部分の合計膜厚がさらに増大して画像表示領域にかなり大きな段差が発生してしまう。たとえば、データ線の下層側に蓄積容量を作り込むと、蓄積容量の厚み（第１蓄積容量電極、絶縁膜および第２蓄積容量電極の合計の厚み）とデータ線の厚みだけ、これらが存在しない画素部よりも高くなることになり、その段差は約１００００オングストロームにもなる。従って、この場合には、画像表示領域内における段差を解消するための平坦化処理は、困難、かつ、コスト高なものになるという問題点がある。

さらに、ＴＦＴを各画素に備える電気光学装置においては、特にプロジェクタに用いた際に電気光学装置を透過した投射光が裏面から戻り光として入射してＴＦＴのチャネル領域に照射されると、ＴＦＴにおいて光リークを起こすので、それを防止すべく、ＴＦＴの下層側に遮光膜を設ける場合がある。この場合にも、遮光膜の膜厚分だけＴＦＴを形成した領域の合計膜厚が他の領域よりも厚くなり、上述の段差が増大してしまう。従って、この場合にも、画像表示領域内における段差を解消するための平坦化処理は、困難、かつ、コスト高なものになるという問題点がある。

以上の問題点に鑑みて、本発明の課題は、比較的簡単な構成により、画像表示領域における配線層や画素スイッチング素子の存在に起因する段差を低減することによって、信頼性や生産性を低下させることなく、表示の品位を向上することが可能な電気光学装置および表示装置を提供することにある。

上記課題を解決するために、本発明では、マトリクス状に配置された画素スイッチング素子の上層側、および該画素スイッチング素子に対する配線層の上層側に前記画素スイッチング素子にそれぞれ接続する画素電極が形成された第１の基板と、前記画素電極に対向する対向電極が形成された第２の基板と、該第１および第２の基板の間に挟持された電気光学物質とを有する電気光学装置において、前記画素スイッチング素子および前記配線層の少なくとも一部は、当該画素スイッチング素子および当該配線層の下層側で凹む凹部内に形成されていることを特徴とする。

本発明において、第１の基板では、データ線、走査線、容量線などといった各種の配線層の少なくとも一部、あるいは画素スイッチング素子の少なくとも一部が、下層側に形成された凹部内に形成されているので、これらの配線層あるいは画素スイッチング素子が形成されている領域と、これらの配線層あるいは画素スイッチング素子が形成されていない領域との間で、それぞれの領域に形成された各膜厚の総和に差があっても、このような差は凹部が吸収、緩和してくれる。また、配線層の相重なって最も膜厚の総和が厚くなる領域を、その他の領域における膜厚の総和との差分だけ凹部によって低くすれば、これらの領域間に段差が形成されるのを防止できる。さらに、画素電極は形成されているが配線層や画素スイッチング素子が形成されていない開口領域では、配線層や画素スイッチング素子が形成されている非開口領域と比較して膜厚の総和がかなり薄いが、配線層や画素スイッチング素子が形成されている非開口領域を凹部によって低くすれば、これらの領域間に段差が形成されるのを防止できる。従って、本発明によれば、第１の基板の最も上層側を平坦化できるので、その表面に配向膜を形成するためのポリイミド膜などを平坦に形成できる。それ故、第１および第２の基板のそれぞれにラビング処理を適正に行うことができるので、第１の基板と第２の基板とを貼り合わせた後、この基板間に液晶などの電気光学物質を封入すると、電気光学物質は適正に配向する。それ故、コントラストの向上、および表示の高精彩化を図ることができる。

また、凹部はあくまで配線層や画素スイッチング素子の下層側に形成するので、製造工程の初期の段階で凹部を形成しておけば、それ以降、ＣＶＤ工程、スパッタリング工程、フォトリソグラフィ工程、エッチング工程などの各種工程を、従来と略同様、あるいは全く同一の条件で行うことができ、配線層や画素スイッチング素子を形成するのに新たな工程を追加する必要がなく、かつ、工程を複雑化する必要もない。また、層間絶縁膜の厚さを領域で変えるという手間のかかる工程を行う必要がないため、生産性が低下することもない。さらに、層間絶縁膜の膜厚が一定であれば、層間絶縁膜が厚くてクラックの発生してしまうという問題や、層間絶縁膜が薄くてバックチャネルが発生するという問題も発生しないので、信頼性が低下することもない。

本発明において、前記凹部の深さは、たとえば、０．１μｍから２．０μｍまでの範囲である。

本発明において、前記凹部は、側壁部が底部から約９０°の角度で立ち上がる場合があるが、このような形状よりも、前記凹部は、底部から４５°以上の角度で立ち上がるテーパ面からなる側壁部を備えていることが好ましい。このように構成すると、凹部内に形成したポリシリコン膜、レジストなどを除去する際に、側壁部がテーパ面になっているので、側壁部からポリシリコン膜、レジストなどを確実に除去でき、凹部内に異物が残らない。また、凹部内から凹部外に配線層を引き出すときでも、側壁部がテーパ面になっていれば、この側壁部で配線層が断線することもない。

本発明において、前記凹部の開口縁は、湾曲した断面形状を備えていることが好ましい。すなわち、前記凹部の開口縁は角張っているよりは、なだらかになっていることが好ましい。このような形状であれば、凹部内に形成したポリシリコン膜、レジストなどを除去する際に、開口縁の影になってポリシリコン膜、レジストなどが凹部内に残ることを防止できる。凹部内から凹部外に配線層を引き出すときでも、開口縁が角張っていないのであれば、この開口縁で配線層が断線することもない。

本発明において、前記凹部は、前記第１の基板の基体たる透明基板の表面に対して直接、形成されている構成、あるいは前記第１の基板の基体たる透明基板の表面に形成された絶縁膜の表面に対して形成されている構成のいずれであってもよい。
これらいずれの構成であっても、前記凹部の底部および側壁部を覆うように絶縁膜が形成され、該絶縁膜の上層側に前記画素スイッチング素子および前記配線層の少なくとも一部が形成されていることが好ましい。このような構成によれば、エッチングによって凹部を形成した際に凹部の内面が荒れていても、この表面を絶縁膜で覆うので、荒れた凹部の内面上に直接、ＴＦＴの能動層などを形成する場合と比較して、凹部の内面の表面状態がＴＦＴの能動層に対して悪影響が及ぶことを防止でききる。たとえば、しきい値電圧（Ｖｔｈ）のドリフト、能動層における移動度の低下、オフリークの上昇等の特性の劣化などといったトランジスタ特性の劣化が起こることを防止することができる。

本発明において、前記画素スイッチング素子は、たとえば薄膜トランジスタである。この場合には、前記配線層には、当該薄膜トランジシスタに接続する走査線およびデータ線が含まれていることになる。

本発明において、前記凹部は、前記画素電極が複数、形成されている前記第１の基板の画像表示領域における前記配線層の形成領域の全領域と重ねる領域に形成されていることが好ましい。このように構成すると、配線層が形成されている領域と、配線層が形成されていない領域との間の段差を凹部によって完全に解消することができる。

この場合に、前記画像表示領域における前記配線層の形成領域の幅寸法は、当該配線層の下層側に形成された前記凹部の開口幅から該凹部内で当該配線層の下層側に形成された層間絶縁膜の膜厚の２倍に相当する寸法を差し引いた値よりも狭いことが好ましい。このように構成すると、凹部の側壁部が４５度位のテーパ面であるとき、配線層は層間絶縁膜に生じた凹部内の底部に形成され、テーパ面からなる側壁部に配線層の端部が重なることがない。従って、上層側に無駄な凹凸が形成されるのを防止することができる。

また、本発明において、前記画像表示領域における前記配線層の形成領域の幅寸法は、当該配線層の下層側に形成されている前記凹部の開口幅と略等しい寸法、あるいは当該凹部の開口幅よりも１０μｍ以下だけ狭い寸法であってもよい。このように構成すると、凹部の縁付近においてその上層側に段差が形成されるのを防止することができる。

本発明において、前記凹部は、前記薄膜トランジスタの能動領域を形成する半導体膜の形成領域の全領域と重なる領域に形成されていることが好ましい。このように構成すると、前記薄膜トランジスタの能動領域が形成されている領域と、この半導体膜が形成されていない領域との間の段差を凹部によって完全に解消することができる。

この場合に、前記半導体膜の形成領域の幅寸法は、当該半導体膜の下層側に形成された前記凹部の底部の幅寸法から該凹部内で当該半導体膜の下層側に形成された層間絶縁膜の膜厚の２倍に相当する寸法を差し引いた値よりも狭いことが好ましい。このように構成すると、凹部の側壁部が４５度位のテーパ面であるときに、半導体膜は層間絶縁膜に生じた凹部内の底部に形成され、テーパ面からなる側壁部に半導体膜の端部が重なることがない。従って、上層側に無駄な凹凸が形成されるのを防止することができる。

また、本発明において、前記半導体膜の形成領域の幅寸法は、当該半導体膜の下層側に形成されている前記凹部の開口幅と略等しい幅寸法、あるいは当該凹部の開口幅よりも１０μｍ以下だけ狭い寸法であってもよい。このように構成すると、凹部の縁付近においてその上層側に段差が形成されるのを防止することができる。

本発明において、さらに、前記第１の基板には、前記画素電極に対して蓄積容量を付与する容量素子が形成されていることが好ましい。このように構成すると、容量素子によって画素電極の電位を保持できるので、各画素電極に画像信号を供給する際のデューティー比が小さくてもフリッカやクロストークが発生しない。

この場合には、前記配線層には、前記容量素子の電極を形成する容量線が含まれていることが好ましい。このように構成すると、容量素子を追加して画像の品位を向上しても、第１の基板の最上層に、容量線に起因する凹凸が形成されることがない。それ故、容量線を追加しても、配向膜を平坦に形成できるので、電気光学物質を適正に配向させることができる。

本発明において、前記凹部は、底部から４５°以上の角度で立ち上がるテーパ面からなる側壁部を備える場合があり、この場合には、前記容量素子を構成する電極の一部が、前記凹部の側壁部に相当する部分に形成されていることが好ましい。このように、テーパ面になっている側壁部を利用して容量素子を形成すると、同一の投影面積内であっても、電極の対向面積が広い容量素子を形成できるので、静電容量の大きな容量素子を形成することができる。

本発明において、前記凹部は、前記容量素子の形成領域の全領域と重なる領域に形成されていることが好ましい。このように構成すると、容量素子が形成されている領域と、容量素子が形成されていない領域との間の段差を凹部によって完全に解消することができる。

この場合に、前記容量素子を形成する電極の幅寸法は、当該電極が形成されている前記凹部の開口幅と略等しい寸法、あるいは前記凹部の開口幅よりも１０μｍ以下だけ狭い寸法であることが好ましい。このように構成すると、凹部の縁付近においてその上層側に段差が形成されるのを防止することができる。

本発明において、前記第１の基板の表面側には、前記凹部の形成領域のうち、少なくとも前記第１の基板からみて前記薄膜トランジスタのチャネル領域を覆う領域に遮光膜が形成されていることが好ましい。このように構成すると、第１の基板を透過した光が反射してきて、第１の基板の裏面側から入射しても、この光は遮光膜に遮られて、ＴＦＴのチャネル領域に入射することがない。それ故、ＴＦＴに光リークが発生することを防止できる。

この場合には、前記遮光膜は、前記凹部内に形成されている構成、あるいは前記凹部が形成されている層の下層側に形成されている構成のいずれであってもよい。

これらの構成のうち、前記遮光膜が前記凹部内に形成されている場合には、前記遮光膜は、前記凹部内のうち、当該凹部の底部および側壁部と重なる領域に形成されている場合がある。このように構成すると、第１の基板の裏面側から光が斜めに入射したときでも、側壁部と重なる領域に形成された遮光膜がこの光を遮断してくれる。

本発明において、前記第１の基板には、前記凹部と同時にアライメント用凹部を形成することが好ましい。

本発明を適用した電気光学装置を用いた表示装置では、第１の基板において、電気光学物質と接する側の面が平坦であるので、この面全体を均一、かつ、適正にラビング処理できる。それ故、第１のおよび第２の基板間で電気光学物質は適正に配向することになるので、各種の表示装置において品位の高い表示を行うことができる。とりわけ、投射型表示装置では、電気光学物質の配向状態の乱れに起因するコントラスト低下などがそのまま拡大表示されるので、液晶を適正に配向させることが強く求められるので、本発明は、投射型表示装置においてコントラストの向上、および表示の高精彩化を図るのに効果的である。

以下、本発明の実施の形態を図面に基づいて説明する。

［実施の形態１］
（電気光学装置における画像表示領域の構成）
図１ないし図４を参照して、本発明を適用した電気光学装置の画像表示領域における構成について、その動作とともに説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線層等の等価回路である。図２は、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板の相隣接する複数の画素群のうちの一部を示す平面図であり、図３、図４および図５はそれぞれ、図２のＡ−Ａ′断面図、Ｂ−Ｂ′断面図およびＣ−Ｃ′断面図である。なお、図２、図３、図４および図５においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。

図１において、本実施の形態による電気光学装置１の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９aと、この画素電極９ａを制御するためのＴＦＴ３０とを備えており、画像信号が供給されるデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。ＴＦＴ３０のゲートには、走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する。）に形成された対向電極（後述する。）との間で一定期間保持される。本形態において、電気光学物質は液晶であり、印加される電圧レベルにより分子集合の配向や秩序が画素毎に変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの電気光学物質部分を通過不可能になり、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの電気光学物質部分を通過可能となる。従って、電気光学装置１からは、画像信号に応じたコントラストを持つ光が出射する。

ここで、保持された画像信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、各画素には、画素電極９ａと対向電極との間に形成される電気光学物質容量（液晶容量）と並列に容量素子１５を付加する。たとえば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ容量素子１５により保持される。これにより、保持特性は更に改善され、コントラスト比の高い電気光学装置１を実現できる。

（画素の構成）
図２および図３において、電気光学装置１のＴＦＴアレイ基板２上には、その基体たる石英基板からなる透明基板２０上に、複数の透明な画素電極９ａがマトリクス状に形成されており、画素電極９ａの縦横の境界に各々沿って、アルミニウム膜からなるデータ線６ａと、導電化した半導体膜からなる走査線３ａおよび容量線３ｂとが形成されている。また、ＴＦＴアレイ基板２上には島状の半導体膜３０ａを利用して画素スイッチング用ＴＦＴ３０が形成されている。データ線６ａは、ポリシリコン膜等からなる半導体膜３０ａのうち、画素スイッチング用ＴＦＴ３０のソース領域３１ａにコンタクトホール５を介して電気的接続され、画素電極９ａは、半導体膜３０ａのうち、ドレイン領域３２ａにコンタクトホール８を介して電気的接続されている。また、半導体膜３０ａのうち、画素スイッチング用ＴＦＴ３０のチャネル領域３３ａに対向するように走査線３ａが配置され、走査線３ａは画素スイッチング用ＴＦＴ３０のゲート電極として機能する。

また、本形態において、容量素子１５は容量線３ｂを利用して形成され、この容量線３ｂは、走査線３ａに沿ってほぼ直線状に延びる直線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図２に対して上向き）に突出した突出部とを有している。

（ＴＦＴアレイ基板の構成）
本形態では、図２に示す太線Ｌ１で囲まれた領域には、ＴＦＴアレイ基板２０の表面側で凹む凹部５０が形成されている。この凹部５０の構成については、後に図３、図４および図５を参照して詳述するとして、図３を参照して画素スイッチング用ＴＦＴ３０の構成を説明しておく。

図３において、ＴＦＴアレイ基板２には、図３に示すように、ＩＴＯ膜（Indium Tin Oxide膜）などの透明導電性薄膜からなる画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。この画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、ゲート電極としての走査線３ａ、この走査線３ａからの電界によりチャネルが形成されるチャネル領域３３ａ、走査線３ａと半導体膜３０ａとを絶縁するゲート絶縁膜４１、ソース電極としてのデータ線６ａ、半導体膜３０ａに形成された低濃度ソース領域３１ｂ並びに高濃度ソース領域３１ｃからなるソース領域３１ａ、半導体膜３０ａに形成された低濃度ドレイン領域３２ｂ並びに高濃度ドレイン領域３２ｃからなるドレイン領域３２ａを備えている。高濃度ドレイン領域３２ｃには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域３１ａおよびドレイン領域３２ａは、後述のように、半導体膜３０ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。本形態において、画素スイッチング用ＴＦＴ３０はｎチャネル型のＴＦＴであり、このｎチャネル型のＴＦＴは、動作速度が速いという利点があるので、画素のスイッチング素子として用いられることが多い。

本形態において、データ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜４１の上には、高濃度ソース領域３１ｃへ通じるコンタクトホール５、および高濃度ドレイン領域３２ｃへ通じるコンタクトホール８が各々形成された層間絶縁膜１４が形成されている。このソース領域３１ａへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域３１ｃに電気的接続されている。さらに、データ線６ａおよび層間絶縁膜１４の上には、高濃度ドレイン領域３２ｃへのコンタクトホール８が形成された層間絶縁膜１７が形成されている。この高濃度ドレイン領域３２ｃへのコンタクトホール８を介して、層間絶縁膜１７の上層に形成された画素電極９ａが高濃度ドレイン領域３２ｃに電気的接続されている。なお、画素電極９ａと高濃度ドレイン領域３２ｃとは、データ線６ａと同時形成されたＡｌ膜などを中継して電気的接続するようにしてもよい。

画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域３１ｂおよび低濃度ドレイン領域３２ｂに相当する領域に対して不純物イオンの打ち込みを行わないオフセット構造を有していてもよいし、走査線３ａをマスクとして高濃度の不純物イオンを半導体膜３０ａに打ち込んで走査線３ａに対して自己整合的に高濃度ソースおよび高濃度ドレイン領域を形成したセルフアライン構造を有していてもよい。

また、本形態では、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造やオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。

このように構成したＴＦＴアレイ基板２において、一般には、半導体膜３０ａのチャネル領域３３ａ、低濃度ソース領域３１ｂおよび低濃度ドレイン領域３２ｂなどのポリシリコン層に強い光が入射すると、ポリシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化する。そこで、本形態では、走査線３ａを上側から覆うように、アルミニウム膜などの遮光性を有する金属膜からなるデータ線６ａが形成されているので、少なくともチャネル領域３３ａ、低濃度ソース領域３１ｂおよび低濃度ドレイン領域３２ｂには対向基板７の方から強い光が入射することはない。

（容量素子の構成）
本形態では、画素電極９ａに蓄積容量を付加する容量素子１５を形成するにあたって、ゲート絶縁膜４１を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜３０ａを延設して第１蓄積容量電極１５ａとし、更にこれらに対向するように容量線３ｂを形成してある。より詳細には、半導体膜３０ａの高濃度ドレイン領域３２ｃが、データ線６ａの下に延設されて、同じくデータ線６ａおよび走査線３ａに沿って伸びる容量線３ｂにゲート絶縁膜４１を介して対向配置されて、第１蓄積容量電極１５ａとされている。ここで、容量素子１５の誘電体としての絶縁膜は、高温酸化によりポリシリコン膜上に形成されるＴＦＴ３０のゲート絶縁膜４１に他ならないので、薄く、かつ、高耐圧の絶縁膜であるので、容量素子１５は比較的小面積で大容量の静電容量を備えている。

このように、本形態では、データ線６ａ下の領域および走査線３ａに沿って電気光学物質のディスクリネーションが発生しやすい領域に容量線３ｂを形成することにより、開口領域を外れたスペースを有効に利用して容量素子１５を形成し、画素電極９ａに蓄積容量を付加してある。このため、本形態の電気光学装置１は、小型でありながら、高精細で、かつ、明るい表示を行うことができるとともにお、コントラスト比も高い。

また、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなる。また、容量素子１５の誘電体膜と画素スイッチング用ＴＦＴ３０のゲート絶縁膜４１とは、同一の酸化膜あるいは窒化膜等の絶縁膜からなる。さらに、第１蓄積容量電極１５ａと、画素スイッチング用ＴＦＴ３０のチャネル領域３３ａ、ソース領域３１ａ、ドレイン領域３２ａなどは、同一の半導体膜３０ａからなる。このため、容量素子１５を形成するといってもＴＦＴアレイ基板２上に形成される積層構造を単純化できる。また、本形態の電気光学装置１を製造するにあっては、ＴＦＴ３０を形成していく工程を援用して容量素子１５を形成することができる。

このようにしてＴＦＴ３０および容量素子１５を形成したＴＦＴアレイ基板２において、画素電極９ａおよび層間絶縁膜１７の表面には、配向膜１８が形成されている。この配向膜１８は、画素電極９および層間絶縁膜１７の表面に形成したポリイミド膜などの有機薄膜透明導電性薄膜に対してラビング処理を行うことにより形成される。

（対向基板の構成）
このように構成したＴＦＴアレイ基板２は、ガラス板や石英などの透明基板７０を基体とする対向基板７と対向配置されている。この対向基板７には、各画素の開口領域（画像表示領域内において実際に入射光が透過して表示に有効に寄与する領域）以外の領域に、ブラックマスク或いはブラックマトリクスと称される第２遮光膜７２が設けられている。このため、対向基板７の側から入射した光が画素スイッチング用ＴＦＴ３０のチャネル領域３３ａなどに侵入することはない。さらに、第２遮光膜７２は、コントラストの向上、色材の混色防止などの機能を有する。

また、対向基板７には、遮光膜７２の上層側にＩＴＯ膜（透明導電性薄膜）からなる透明な対向電極７１が形成され、この対向電極７１の上層側には配向膜７３が形成されている。この配向膜７３も、対向電極７１の表面に形成したポリイミド膜などの有機薄膜に対してラビング処理を行うことにより形成される。

（基板の貼り合わせ構造）
このように構成した対向基板７とＴＦＴアレイ基板２とは、画素電極９ａと対向電極７１とが対面するように対向配置された後、後述するスペーサ配合のシール材により囲まれた空間内に電気光学物質（液晶）が封入され、電気光学物質層１１が形成される。電気光学物質層１１は、画素電極９ａからの電界が印加されていない状態で配向膜１８、７３により所定の配向状態をとる。電気光学物質層１１は、たとえば一種又は数種類のネマティック電気光学物質を混合した電気光学物質からなる。

（ＴＦＴアレイ基板における平坦化構造）
このように構成した電気光学装置１において、ＴＦＴアレイ基板２には、図２に太線Ｌ１で囲んだ領域には、図３に示すように、ＴＦＴアレイ基板２の透明基板２０の側において凹んだ凹部５０が形成されている。このため、図２のＢ−Ｂ′断面およびＣ−Ｃ′断面はそれぞれ、図４および図５に示すように表される。

図３、図４および図５において、凹部５０は、ＴＦＴアレイ基板２において多数の画素電極９ａが形成されている画像表示領域において、画素スイッチングＴＦＴ３０の形成領域、あるいは走査線３ａ、データ線６ａおよび容量線３ｂなどの配線層の形成領域うち、配向膜１８の表面に形成されがちな段差を相殺できる領域であれば、画素スイッチングＴＦＴ３０あるいは配線層の一部のみと平面的に重なる領域に限定して形成される場合があるが、本形態では、図２から明らかなように、画素スイッチングＴＦＴ３０や容量素子１５を形成するための半導体膜３０ａが形成される領域、および走査線３ａ、データ線６ａおよび容量線３ｂなどの配線層が形成される領域の全てと重なる領域に形成されている。

すなわち、本形態では、ＴＦＴアレイ基板２の基体である透明基板２０の表面のうち、画素スイッチングＴＦＴ３０や容量素子１５を形成するための半導体膜３０ａが形成される領域、および走査線３ａ、データ線６ａおよび容量線３ｂなどの配線層が形成される領域の全てと重なる領域に対して凹部５０が形成されている。このため、透明基板２０の表面のうち、各画素において半導体膜３０ａや配線層が形成されていない開口領域に相当する領域は、凹部５０が形成されている領域からみて一段、高い領域となっている。

但し、この凹部５０の内部には、半導体膜３０ａ、ゲート絶縁膜４１、走査線３ａ、容量線３ｂ、層間絶縁膜１４、１７が形成され、これらの膜によって、凹部５０は埋められている。しかも、半導体膜３０ａ、ゲート絶縁膜４１、走査線３ａ、容量線３ｂなどは、凹部５０の内部だけに形成され、その分だけ、凹部５０が形成されている領域における膜厚の総和は、開口領域における膜厚の総和に比較して大になっている。しかも、凹部５０の深さは、半導体膜３０ａや各配線層が形成される領域における各膜厚の総和と、これらの半導体膜３０ａや配線層が形成されない領域における膜厚の総和との差に起因する段差を解消できるように、これらの膜厚の総和に基づいて最適な値に設定される。本形態において、凹部５０の深さは、約０．１μｍから約２．０μｍまでの範囲に設定される。従って、ＴＦＴアレイ基板２において、その最も上層側（配向膜１８の表面）には大きな段差がない。

また、本形態において、凹部５０は、底部５１から４５°以上の角度で立ち上がるテーパ面からなる側壁部５２を備えている。また、凹部５０の開口縁５３は、湾曲した断面形状を備えており、角張った形状になっていない。従って、走査線３ａ、データ線６ａおよび容量線３ｂなどの配線層が、凹部５０の内部から外側に引き出されるような場合でも、凹部５０の側壁部５２や開口縁５３において断線することがない。また、このような配線層は、ＴＦＴアレイ基板２の製造工程において、ＴＦＴアレイ基板２の全面に形成した導電膜に対してパターニングを施すことによって形成されるので、不要な領域に導電膜が残ると、短絡などの原因となる。しかるに本形態において、凹部５０は側壁部５２が斜め上向きのテーパ面になっており、かつ、開口縁５３が角張っていないので、開口縁５３の影になって側壁部５２などに不要な導電膜が残ることがない。

また、本形態では、図４および図５に示すように、容量素子１５を構成する第１蓄積容量電極１５ａについては、凹部５０の底部５１およびテーパ状の側壁部５２にわたって形成され、この第１蓄積容量電極１５ａよりも容量線３ｂが幅広に形成されている。このため、同一投影面積で比較すると、凹部５０の底部５１のみで第１蓄積容量電極１５ａと容量線３ｂとが対向している構成に比較して、第１蓄積容量電極１５ａと容量線３ｂとの対向面積が広い。それ故、容量素子１５は、画素内の狭い面積に形成したにもかかわらず、大きな静電容量を有している。

（本形態の効果）
以上説明したように、本形態の電気光学装置１において、ＴＦＴアレイ基板２には、データ線６ａ、走査線３ａ、容量線３ｂ並びにＴＦＴ３０が形成された領域の下層側に、所定深さの凹部５０が形成されているので、これらの配線層などが形成された領域の最も上層側（配向膜１８の表面）は、画素の開口領域における最も上層側（配向膜１８の表面）に対して平坦化される。しかも、本形態では、データ線６ａ、走査線３ａおよび容量線３ｂ並びにＴＦＴ３０が相重なるためこれらの各種配線層やＴＦＴ３０からなる積層体が最も厚くなる領域に対して、それらの膜厚の総和に等しい深さの凹部５０を形成してあるので、この最も厚くなる領域も、開口領域に対してほぼ完全に平坦化される。その結果、ＴＦＴアレイ基板２の最も上層側において、ＴＦＴ３０や各種の配線層が形成されている領域と、これらの薄膜が形成されていない開口領域との間には段差がなく、全体が平坦であるので、ＴＦＴアレイ基板２において、その最も上層側に、配向膜１８を形成するためのポリイミド膜を平坦に形成できる。それ故、ＴＦＴアレイ基板２に対してラビング処理を適正に行うことができるので、ＴＦＴアレイ基板２と対向基板７とを貼り合わせた後、この基板間に液晶などの電気光学物質を封入すると、電気光学物質は適正に配向する。このため、電気光学物質のディスクリネーションが発生しないので、ディスクリネーションによる起因する画質の劣化がない。また、ディスククリネーションの影響が開口領域に及ばないようにするために、開口領域を狭める必要もないので、明るい表示を行うことができる。よって、本形態の電気光学装置１を用いた表示装置では、コントラストの向上、および表示の高精彩化を図ることができるなど、品位の高い表示を行うことができる。

また、本形態の電気光学装置１の製造方法については、後述するが、凹部５０はあくまで配線層や画素スイッチング用ＴＦＴ３０の下層側に形成するので、製造工程の初期の段階で凹部５０を形成しておけば、それ以降、ＣＶＤ工程、スパッタリング工程、フォトリソグラフィ工程、エッチング工程などの各種工程を、従来と略同様、あるいは全く同一の条件で行うことができる。従って、配線層や画素スイッチング用ＴＦＴ３０を形成するのに新たな工程を追加する必要がなく、かつ、工程を複雑化する必要もない。また、層間絶縁膜の厚さを領域で変えるという手間のかかる工程を行う必要がないため、生産性が低下することもない。さらに、層間絶縁膜の膜厚を領域毎に厚くしたり、薄くしたりする構成と違って、本形態のように、層間絶縁膜１４、１７の膜厚が全領域で一定であれば、層間絶縁膜が厚くてクラックが発生してしまうという問題や、層間絶縁膜が薄くてバックチャネルが発生するという問題も発生しないので、信頼性が低下することもない。

また、本形態では、ＴＦＴアレイ基板１に形成した凹部５０の側壁部５２は、テーパ状に形成され、かつ、開口縁５３が角張っていない。従って、後述するように、凹部５０として凹んだ部分に対して、フォトリソグラフィ技術を利用して画素スイッチング用ＴＦＴ３０や各配線層を形成する場合でも、側壁部５２がテーパのない凹部、あるいは側壁部５２が逆テーパの凹部を形成した場合と違って、側壁部５２を横切るように配線層を引き回しても断線などが発生せず、かつ、凹部５０の内部にポリシリコン膜やレジストなどの異物が残ることがない。このため、ＴＦＴアレイ基板２の最も上層側を確実に平坦化できるとともに、凹部５０の内部に残った異物に起因する不具合なども発生しない。

なお、ＴＦＴ３０や配線層が形成されている領域には多少の凹凸があるので、この領域のうち、どの部分における配向膜１８の高さを開口領域における配向膜１８の高さに合わせるかは任意である。たとえば、容量素子１５の上方における配向膜１８の高さを開口領域における配向膜１８の高さに合わせるようにしてもよいし、ＴＦＴ３０の形成領域から外れた走査線３ａや容量線３ｂの上層における配向膜１８の高さを合わせるようにしてもよい。さらに、ＴＦＴアレイ基板２のどの領域を凹状に窪めるかも任意であり、たとえばデータ線６ａに対向する領域においてのみ凹部を形成してもよいし、ＴＦＴ３０に対向する領域においてのみ凹部を形成してもよい。どの場合にも、開口領域から外れた領域に対して若干なりとも凹みを形成すれば、この凹みの形成領域および深さに応じた平坦化の効果が得られる。従って、このようにどの領域にどのような深さの凹みを形成するかは、実際には要求される画素開口率（画素の開口領域の非開口領域に対する比率）、精細度、歩度まりなどを勘案しての最適条件に定められる。

（電気光学装置の製造方法）
図６ないし図９を参照して、本形態に係る電気光学装置１の製造方法を説明する。図６ないし図９はいずれも、本形態のＴＦＴアレイ基板の製造方法を示す工程断面図であり、図３と同様、図２のＡ−Ａ’断面に対応している。

先ず、図６（Ａ）に示すように、ＴＦＴアレイ基板２の基体となる石英基板からなる透明基板２０を準備した後、この透明基板２０の表面に対してレジストマスク５５を形成する。
次に、レジストマスク５５の開口を介して透明基板２０の表面に反応性エッチング、反応性イオンビームエッチング等のドライエッチングを施し、画像表示領域内の各配線層およびＴＦＴが形成される予定の非開口領域（図２、図３、図４および図５を参照。）に対して、一旦テーパのないあるいはテーバの少ない凹部５０を形成する。
ここで、透明基板２０は、たとえば１ｍｍ程度の厚みを持っており、平坦化のために数ミクロン程度の凹部５０を形成したとしても何等問題は生じない。この際、本発明者の実験によれば、たとえば、ＳＦ_６／ＣＨＦ_３ガスを用いたドライエッチングを行う場合には、混合比が１４／１１２であればエッチングレートは５２９０オングストローム／min（オングストローム／分）となり、混合比が１７／９０であればエッチングレートは５１６９オングストローム／minとなり、混合比が２３／６７であればエッチングレートは４２９７オングストローム／minとなる。すなわち、ＳＦ_６／ＣＨＦ_３ガスの混合比を調節することにより所望のエッチングレートが得られ、よって所望の深さの凹部５０を形成できる。特に、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングを行うことにより凹部５０を形成した方が、凹部５０をレジストマスク５５のパターンどおりの形状にすることができる。

このようにしてドライエッチング処理によってテーパのない凹部５０を形成した後、続いて、たとえば７８０オングストローム／min程度の低いエッチングレートのウエットエッチングにより、図６（Ｂ）に示すように、凹部５０の側壁部５２をテーパ状にする。この時、凹部５０の開口縁５３もなだらかにエッチングされ、角のない状態となる。このように側壁部５２がテーパ状になっている凹部５０を形成すれば、この凹部５０内に後工程でポリシリコン膜やレジストを形成した後、それらを除去する際に、凹部５０内にポリシリコン膜やレジストがエッチングや剥離されずに異物として残ってしまうことがない。それ故、ＴＦＴアレイ基板２の歩留まりが低下せず、かつ、後で不要な凹凸が形成されない。
なお、凹部５０の側壁部５２をドライエッチングだけでテーパ状に形成するには、エッチング途中でレジストマスク５５を後退させてから、再度のドライエッチングを行えばよい。

ここで好ましくは、Ｎ_２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温で透明基板２０に対してアニール処理を行い、後に実施される高温プロセスにおいて透明基板２０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、凹部５０の形成前に、透明基板２０をそれと同じ温度か、あるいはそれ以上の温度で熱処理しておく。

なお、石英からなる透明基板２０に換えて、シリコン基板、ハードガラス等に対して上述のエッチング処理やアニール処理を施して、ＴＦＴアレイ基板２を構成してもよい。

また、以降に行われるマスキング工程などにおける透明基板２０の位置合わせ（アライメント）は、たとえば、この工程で凹部５０と同時に、位置合わせ用の凹部（アライメント用凹部）をＴＦＴアレイ基板２側の透明基板２０の所定箇所に形成し、この凹部を光の干渉等で認識することにより行えばよい。

次に図６（Ｃ）に示すように、透明基板２０の全面に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（たとえば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜からなる半導体膜３０ａを形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施すことにより、ポリシリコン膜１を約５００〜２０００オングストロームの厚さ、好ましくは約１０００オングストロームの厚さとなるまで固相成長させる。

この際、図３を参照して説明した画素スイッチング用ＴＦＴ３０として、ｎチャネル型のＴＦＴを形成する場合には、少なくともチャネル領域に相当する領域にチャネルドープを行うために、半導体膜３０ａに対してＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを僅かにイオン注入などによりドープしてもおく。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜からなる半導体膜３０ａを直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜からなる半導体膜３０ａを形成しても良い。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使用したアニール処理、エキシマレーザー等のレーザーアニールを用いても良い。

次に図６（Ｄ）に示すように、フォトリソグラフィ工程、エッチング工程等により、半導体膜３０ａを島状のパターニングする。ここで、図２を参照して説明したように、データ線６ａの下層側で容量線３ｂが形成される領域および走査線３ａに沿って容量線３ｂが形成される領域に半導体膜３０ａを延設し、第１蓄積容量電極１５ａを形成する。

次に図７（Ａ）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体膜３０ａ全体を約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３００オングストロームの比較的薄い厚さの熱酸化シリコン膜を形成し、更に減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜を約５００オングストロームの比較的薄い厚さに堆積し、多層構造を持つゲート絶縁膜４１を形成する。このゲート絶縁膜４１を形成した際に、第１蓄積容量電極１５ａの表面に形成された絶縁膜は容量素子１５の誘電体膜として利用される。このようにしてゲート絶縁膜４１を形成すると、半導体膜３０ａの厚さは、約３００〜１５００オングストロームの厚さ、好ましくは約３５０〜５００オングストロームの厚さとなり、ゲート絶縁膜４１の厚さは、約２００〜１５００オングストロームの厚さ、好ましくは約３００〜１０００オングストロームの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜からなる半導体膜３０ａを熱酸化することのみにより、単一層構造を持つゲート絶縁膜４１を形成してもよい。

なお、導入するタイミングについては特に限定されないが、半導体膜３０ａのうち、第１蓄積容量電極１５ａとなる部分に、たとえば、Ｐイオンをドーズ量約３×１０^１４／ｃｍ^２でドープして、低抵抗化させてもよい。

次に図７（Ｂ）に示すように、減圧ＣＶＤ法等によりポリシリコン層３００（半導体膜）を堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３００を導電化する。又は、Ｐイオンをポリシリコン膜３００を成膜する際に不純物を同時に導入してドープトシリコン膜を形成してもよい。

次に図７（Ｃ）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如きパターンの走査線３ａと共に容量線３ｂを形成する。このエッチング工程において、本形態では、図２ないし図５に示すように、容量線３ｂについては、半導体膜３ ａよりもわずかに幅広に形成する。これらの容量線３ｂ（走査線３ａ）の層厚は、たとえば約３５００オングストロームである。

次に図７（Ｄ）に示すように、画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体膜３０ａに、先ず低濃度領域を形成するために、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパントを低濃度で（たとえば、Ｐイオンを１〜３×１０^１３／ｃｍ^２のドーズ量にて）ドープする。これにより走査線３ａ下の半導体膜３０ａはチャネル領域３３ａとなる。この不純物のドープにより容量線３ｂおよび走査線３ａも低抵抗化される。

続いて図７（Ｅ）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース・ドレイン領域を形成するために、走査線３ａよりも幅の広いレジストマスク５６を走査線３ａを覆うように形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（たとえば、Ｐイオンを１〜３×１０^１５／ｃｍ^２のドーズ量にて）ドープする。この不純物のドープにより容量線３ｂおよび走査線３ａはさらに低抵抗化される。ここで、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、半導体膜３０ａに、低濃度ソース・ドレイン領域並びに高濃度ソース・ドレイン領域を形成するために、ＢなどのIII族元素のドーパントを用いてドープする。なお、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。

これらの工程と並行して、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路および走査線駆動回路等の回路をＴＦＴアレイ基板２上の周辺部に形成する。このように、本形態において画素スイッチング用ＴＦＴ３０は半導体膜３０ａをポリシリコンで形成するので、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、データ線駆動回路および走査線駆動回路を形成することができ、製造上有利である。

次に図８（Ａ）に示すように、画素スイッチング用ＴＦＴ３０、走査線３ａ、容量線３ｂを覆うように、たとえば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる層間絶縁膜１４を形成する。層間絶縁膜１４の層厚は、約５０００〜１５０００オングストロームが好ましい。

次に高濃度ソース領域３１ｃおよび高濃度ドレイン領域３２ｃを活性化するために約１０００℃のアニール処理を２０分程度行った後、図８（Ｂ）に示すように、データ線３１に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線層と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により層間絶縁膜１４に形成する。

次に図８（Ｃ）に示すように、層間絶縁膜１４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１０００〜５０００オングストロームの厚さ、好ましくは約３０００オングストロームに堆積した後、図８（Ｄ）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。

次に図９（Ａ）に示すように、データ線６ａ上を覆うように、たとえば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる層間絶縁膜１７を形成する。この層間絶縁膜１７の層厚は、約５０００〜１５０００オングストロームが好ましい。

次に図９（Ｂ）に示すように、フォトリソグラフィ工程、反応性エッチングや反応性イオンビームエッチング等のドライエッチング工程等により、層間絶縁膜１４、１７のうち、高濃度ドレイン領域３２ｃに対応する領域にコンタクトホール８を形成する。

次に図９（Ｃ）に示すように、層間絶縁膜１７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５００〜２０００オングストロームの厚さに堆積した後、図９（Ｄ）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。なお、反射型の電気光学装置１を形成する場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。

続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、かつ、所定方向に向けてラビング処理を施すことにより、図３に示すように配向膜１８を形成する。このようにしてＴＦＴアレイ基板２を形成する。

このように、本形態において、ＴＦＴアレイ基板２を形成するにあたって、その最も上層側を平坦に形成するといっても、凹部５０をあくまで配線層や画素スイッチング用ＴＦＴ３０の下層側に形成するので、製造工程の初期の段階で凹部５０を形成しておけば、それ以降、ＣＶＤ工程、スパッタリング工程、フォトリソグラフィ工程、エッチング工程などの各種工程を、従来と略同様、あるいは全く同一の条件で行うことができる。従って、配線層や画素スイッチング用ＴＦＴ３０を形成するのに新たな工程を追加する必要がなく、かつ、工程を複雑化する必要もないなど、生産性が低下しないなどの利点がある。

一方、図３に示す対向基板７を形成するには、まず、ガラス基板あるいは石英基板などといった透明基板３０を用意する。次に、透明基板３０に対して、たとえば金属クロム膜をスパッタ形成した後、フォトリソグラフィ工程、エッチング工程等により、各画素に対応する遮光膜７２をマトリクス状に形成するととも、画像表示領域に対する周辺見切り用としての見切り用の遮光膜を形成する。これらの遮光膜７２については、金属クロム膜に限らず、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）などの金属材料の他、Ｓｉ（シリコン）、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。

次に、対向基板７の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５００〜２０００オングストロームの厚さに堆積することにより、対向電極７１を形成する。更に、対向電極７１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すことにより、配向膜７３を形成する。このようにして対向基板７を形成する。

しかる後には、ＴＦＴアレイ基板２と対向基板７とを配向膜１８、７３同士が対面するようにシール材により貼り合わせ、真空吸引等により、両基板間の隙間内に、たとえば複数種類のネマティック電気光学物質を混合してなる電気光学物質を減圧、注入し、電気光学物質層１１を形成する。

尚、以上の製造方法において、層間絶縁膜１７の表面に対してＣＭＰ処理、あるいはスピンコート処理（ＳＯＧ）を行って層間絶縁膜１７の表面をより完全に平坦化してもよい。このように平坦化すれば、その平坦化の度合いに応じて、層間絶縁膜１７の表面の凹凸により引き起こされる電気光学物質のディスクリネーション（配向不良）をより完全に防止できる。このような処理を行う場合でも、本形態の電気光学装置１では、ＴＦＴアレイ基板２に形成した凹部５０によって層間絶縁膜１７の上面の段差がかなり低減されているため、このようなより完全なグローバル平坦化を図る工程（ＣＭＰ処理、あるいはスピンコート処理）を簡略な処理条件で済むという利点がある。

［実施の形態２］
図１０および図１１はいずれも、本形態の電気光学装置の構成を示す断面図である。ここで、本形態の電気光学装置の基本的な構成は、実施の形態１に係る電気光学装置と同様であるため、その基本的な構成については図１、図２および図３に示すとおりである。従って、本形態の特徴的な部分のみを図１０および図１１を参照して説明し、共通する部分については同一の符号を付して図１０および図１１に示すことにして、それらの説明を省略する。なお、図１０および図１１はそれぞれ、本形態の電気光学装置の断面のうち、図２のＢ−Ｂ′線およびＣ−Ｃ′線における断面図に相当する。
図１０および図１１に示すように、本形態でも、実施の形態１と同様に、画素電極９ａに蓄積容量を付加する容量素子１５を形成するにあたって、ゲート絶縁膜４１を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜３０ａを延設して第１蓄積容量電極１５ａとし、更にこれらに対向するように容量線３ｂを形成してある。また、本形態でも、ＴＦＴアレイ基板２の最も上層側を平坦化するため、透明基板２０の表面には凹部５０が形成され、この凹部５０の内部に、走査線３ａ、容量線３ｂ、画素スイッチング用ＴＦＴ３０や容量素子１５の第１蓄積容量電極１５ａを形成する半導体膜３０ａが形成されている。さらに、本形態でも、凹部５０は、底部５１およびこの底部５１から４５°の角度で斜めに立ち上がるテーパ状の側壁部５２を備えている。

本形態において、容量線３ｂの幅寸法は、第１蓄積容量電極１５ａの幅寸法よりわずかに狭く、第１蓄積容量電極１５ａの両側からはみ出していない。それでも、本形態でも、容量素子１５を構成する第１蓄積容量電極１５ａは、凹部５０の底部５１およびテーパ状の側壁部５２にわたって形成され、かつ、容量線３も凹部５０の底部５１およびテーパ状の側壁部５２にわたって形成されている。すなわち、凹部５０のテーパ状の側壁部５２を利用して容量素子１５が形成されている。このため、本形態でも、実施の形態１と同様、同一投影面積で比較すると、凹部５０の底部５１のみで第１蓄積容量電極１５ａと容量線３ｂとが対向している構成に比較して、第１蓄積容量電極１５ａと容量線３ｂとの対向面積が広い。それ故、容量素子１５は、画素内の狭い面積に形成したにもかかわらず、大きな静電容量を有している。

［実施の形態３］
なお、実施の形態１では、ＴＦＴアレイ基板２の基体たる透明基板２０の表面に、直接、エッチングを施して、画素スイッチング用のＴＦＴ３０の下層側、およびデータ線６ａ、走査線３ａ、容量線３ｂなどの配線層の下層側に凹部５０を形成したが、以下に説明するように、透明基板２０の表面に形成した絶縁膜に対して凹部を形成してもよい。
図１２は、本形態の電気光学装置において、図２のＢ−Ｂ′線に相当する位置で切断したときの断面図である。なお、本形態の電気光学装置の基本的な構成は、実施の形態１に係る電気光学装置と同様であるため、その基本的な構成については図１、図２および図３に示すとおりである。従って、本形態の特徴的な部分のみを図１２を参照して説明し、共通する部分については同一の符号を付して図１２に示すことにして、それらの説明を省略する。

図１２に示すように、本形態では、ＴＦＴアレイ基板２の基体である透明基板２０の表面には厚い下地絶縁膜２００が形成され、この下地絶縁膜２００の表面のうち、画素スイッチング用ＴＦＴ３０（図２および図３を参照。）並びに容量素子１５を形成するための半導体膜３０ａの下層側、およびデータ線６ａ、走査線３ａ、容量線３ｂなどの配線層の下層側に対して、凹部５０が形成されている。この下地絶縁膜２００としては、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等を用いることができる。その他の構成は、実施の形態１、２と同様であるため、説明を省略する。

このように構成したＴＦＴアレイ基板２を用いた電気光学装置においても、ＴＦＴアレイ基板２には、データ線６ａ、走査線３ａ、容量線３ｂ並びにＴＦＴ３０などが形成された領域の下層側に、所定深さの凹部５０が形成されているので、これらの配線層などが形成された領域の最も上層側（配向膜１８の表面）は、画素の開口領域における最も上層側（配向膜１８の表面）と同等の高さであり、大きな段差がない。従って、ＴＦＴアレイ基板２の最も上層側は、全体が平坦であるので、ＴＦＴアレイ基板２において、その最も上層側に、配向膜１８を形成するためのポリイミド膜を平坦に形成できる。それ故、ＴＦＴアレイ基板２に対してラビング処理を適正に行うことができるので、ＴＦＴアレイ基板２と対向基板７とを貼り合わせた後、この基板間に液晶などの電気光学物質を封入すると、電気光学物質は適正に配向する。このため、電気光学物質のディスクリネーションが発生しないので、ディスクリネーションによる起因する画質の劣化がないなど、実施の形態１と同様な効果を奏する。

また、本形態では、画素スイッチング用ＴＦＴ３０が凹部５０の内部に形成されるといっても、下層側には透明基板２０との間に下地絶縁膜２００が介在しているので、透明基板２０の方からの不純物が画素スイッチング用ＴＦＴ３０に対して影響を及ぼすことがない。

このような構成のＴＦＴアレイ基板２を製造するには、図６ないし図９を参照して説明した実施の形態１に係るＴＦＴアレイ基板２の製造方法のうち、図６（Ａ）、（Ｂ）を参照して説明した工程に代えて、図１２に示すように、透明基板２０の表面に厚い下地絶縁膜２００を形成した後、図６（Ａ）に示すレジストマスク５５と同一パターンのレジストマスクを形成し、次に、所定の条件で下地絶縁膜２００の表面に対してエッチングを行い、凹部５０を形成する。しかる後には、図６（ｃ）を参照して説明した工程以降の工程を行えばよい。

［実施の形態４］
図１３は、本形態の電気光学装置において、図２のＢ−Ｂ′線に相当する位置で切断したときの断面図である。なお、本形態の電気光学装置の基本的な構成は、実施の形態１に係る電気光学装置と同様であるため、その基本的な構成については図１、図２および図３に示すとおりである。従って、本形態の特徴的な部分のみを図１３を参照して説明し、共通する部分については同一の符号を付して図１３に示すことにして、それらの説明を省略する。

実施の形態１、３では、ＴＦＴアレイ基板２において、画素スイッチング用のＴＦＴ３０の下層側、およびデータ線６ａ、走査線３ａ、容量線３ｂなどの配線層の下層側に凹部５０を形成した後、この凹部５０の内部に直接、半導体膜３０ａや走査線３ａなどを形成したが、本形態では、図１３に示すように、透明基板２０の表面に凹部５０を形成した後、透明基板２０の表面全体に薄い絶縁膜２０１を形成し、しかる後に、絶縁膜２０１の表面に半導体膜３０ａや走査線３ａなどを形成した構成になっている。

従って、本形態では、凹部５０の底部５１および側壁部５２が薄い絶縁膜２０１で覆われた状態で、凹部５０内に半導体膜３０ａや走査線３ａなどが形成されている。このため、透明基板２の表面をエッチングして凹部５０を形成した際に凹部５０の内面が荒れていても、この表面を絶縁膜２０１で覆うので、荒れた凹部５０の内面上に直接、半導体膜３０ａ（画素スイッチング用ＴＦＴ３０の能動層）などを形成した場合と違って、凹部５０の内面の表面状態が画素スイッチング用ＴＦＴ３０のトランジスタ特性、たとえば、しきい値電圧（Ｖｔｈ）に影響を及ぼすことがない。それ故、本形態のＴＦＴアレイ基板２では、ＴＦＴのしきい値電圧のドリフト、能動層における移動度の低下、オフリークの上昇等の特性の劣化がないので、平坦化のために凹部５０を形成しても信頼性が低下することはない。

また、本形態では、画素スイッチング用ＴＦＴ３０が凹部５０の内部に形成されるといっても、下層側には透明基板２０との間に下地絶縁膜２００が介在しているので、透明基板２０の方からの不純物が画素スイッチング用ＴＦＴ３０に対して影響を及ぼすことがない。

［実施の形態５］
図１４は、本形態の電気光学装置において、図２のＢ−Ｂ′線に相当する位置で切断したときの断面図である。なお、本形態の電気光学装置の基本的な構成は、実施の形態１に係る電気光学装置と同様であるため、その基本的な構成については図１、図２および図３に示すとおりである。従って、本形態の特徴的な部分のみを図１３を参照して説明し、共通する部分については同一の符号を付して図１３に示すことにして、それらの説明を省略する。

実施の形態４は、実施の形態１の改良例に相当する構成であったが、同様な改良は、実施の形態３に対しても適用できる。すなわち、図１４に示すように、本形態では、ＴＦＴアレイ基板２において、透明基板２０の表面に厚い絶縁膜２００を形成した後、この絶縁膜２００の表面のうち、画素スイッチング用のＴＦＴ３０の下層側、およびデータ線６ａ、走査線３ａ、容量線３ｂなどの配線層の下層側に凹部５０を形成した後、透明基板２０の表面全体に薄い絶縁膜２０１を形成し、しかる後に、絶縁膜２０１の表面に半導体膜３０ａや走査線３ａなどを形成した構成になっている。

従って、本形態では、凹部５０の底部５１および側壁部５２が薄い絶縁膜２０１で覆われた状態で、凹部５０内に半導体膜３０ａや走査線３ａなどが形成されている。このため、透明基板２の表面をエッチングして凹部５０を形成した際に凹部５０の内面が荒れていても、この表面を絶縁膜２０１で覆うので、荒れた凹部５０の内面上に直接、半導体膜３０ａ（画素スイッチング用ＴＦＴ３０の能動層）などを形成した場合と違って、凹部５０の内面の表面状態が画素スイッチング用ＴＦＴ３０のトランジスタ特性、たとえば、しきい値電圧（Ｖｔｈ）に影響を及ぼすことがない。それ故、本形態のＴＦＴアレイ基板２では、ＴＦＴのしきい値電圧のドリフト、能動層における移動度の低下、オフリークの上昇等の特性の劣化がないので、平坦化のために凹部５０を形成しても信頼性が低下することはない。

［実施の形態６］
図１５および図１６を参照して、本発明の実施の形態６に係る電気光学装置を説明する。図１５は、本形態の電気光学装置において、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板の相隣接する複数の画素群のうちの一部を示す平面図であり、図１６は、図１５のＤ−Ｄ′断面図である。なお、本形態の電気光学装置の基本的な構成は、実施の形態１に係る電気光学装置と同様であるため、本形態の特徴的な部分のみを図１５および図１６を参照して説明し、共通する部分については同一の符号を付して図１５および図１６に示すことにして、それらの説明を省略する。

先に説明した実施の形態１ないし５では、画素電極９ａに蓄積容量を付加する容量素子１５を形成するにあたって、半導体膜３０ａを延設して第１蓄積容量電極１５ａとするとともに、この第１蓄積容量電極１５ａに対向するように容量線３ｂを形成したが、本形態では、図１５および図１６に示すように、半導体膜３０ａの高濃度ドレイン領域３２ｃがデータ線６ａに沿って前段の走査線３ａに向けて延びて、前段の走査線３ａの下層に重なる領域が第１蓄積容量電極１５ａとなっている。このような構成であっても、第１蓄積容量電極１５ａと前段の走査線３ａとは、ゲート絶縁膜４１がこの領域にまで延設された部分を誘電体膜として対向して容量素子１４が形成される。

また、本形態でも、ＴＦＴアレイ基板２には、図１５に太線Ｌ１で囲んだ領域には、図１６に示すように、ＴＦＴアレイ基板２の透明基板２０の側において凹んだ凹部５０が形成されている。この凹部５０も、実施の形態１と同様、ＴＦＴアレイ基板２において多数の画素電極９ａが形成されている画像表示領域において、画素スイッチングＴＦＴ３０が形成されている領域、走査線３ａおよびデータ線６ａなどの配線層が形成されている領域の全てと重なる領域に形成され、この凹部５０の内部には、半導体膜３０ａ、ゲート絶縁膜４１、走査線３ａ、層間絶縁膜１４、１７が形成され、これらの膜によって、凹部５０は埋められている。しかも、半導体膜３０ａ、ゲート絶縁膜４１、走査線３ａ、容量線３ｂなどは、凹部５０の内部だけに形成され、その分だけ、凹部５０が形成されている領域における膜厚の総和は、開口領域における膜厚の総和に比較して大になっているなど、実施の形態１と同様な構成を有している。

従って、本形態の電気光学装置１においても、ＴＦＴアレイ基板２には、データ線６ａ、走査線３ａ並びにＴＦＴ３０が形成された領域の下層側に、所定深さの凹部５０が形成されているので、これらの配線層などが形成された領域の最も上層側（配向膜１８の表面）は、画素の開口領域における最も上層側（配向膜１８の表面）に対して平坦化される。このため、ＴＦＴアレイ基板２の最も上層側において、配向膜１８を形成するためのポリイミド膜を平坦に形成できる。それ故、ＴＦＴアレイ基板２に対してラビング処理を適正に行うことができるので、ＴＦＴアレイ基板２と対向基板７とを貼り合わせた後、この基板間に液晶などの電気光学物質を封入すると、電気光学物質は適正に配向する。よって、電気光学物質のディスクリネーションが発生しないので、ディスクリネーションによる起因する画質の劣化がないなど、実施の形態１と同様な効果を奏する。

また、本形態では、図１６に示すように、容量素子１５を構成する第１蓄積容量電極１５ａについては、凹部５０の底部５１およびテーパ状の側壁部５２にわたって形成され、この第１蓄積容量電極１５ａよりも走査線３ａが幅広に形成されている。このため、同一投影面積で比較すると、凹部５０の底部５１のみで第１蓄積容量電極１５ａと走査線３ａとが対向している構成に比較して、第１蓄積容量電極１５ａと走査線３ａとの対向面積が広い。それ故、容量素子１５は、画素内の狭い面積に形成したにもかかわらず、大きな静電容量を有している。

［実施の形態７］
図１７ないし図２０を参照して、本発明の実施の形態７に係る電気光学装置を説明する。図１７は、本形態の電気光学装置において、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板の相隣接する複数の画素群のうちの一部を示す平面図であり、図１８、図１９および図２０はそれぞれ、図１７のＡ−Ａ′断面図、Ｂ−Ｂ′断面図およびＣ−Ｃ′断面図である。なお、本形態の電気光学装置の基本的な構成は、実施の形態１に係る電気光学装置と同様であるため、本形態の特徴的な部分のみを図１７ないし図２０を参照して説明し、共通する部分については同一の符号を付して図１７ないし図２０に示すことにして、それらの説明を省略する。

図１７ないし図２０に示すように、本形態では、実施の形態３と同様、ＴＦＴアレイ基板２の基体である透明基板２０の表面には厚い下地絶縁膜２００が形成され、この下地絶縁膜２００の表面のうち、画素スイッチング用ＴＦＴ３０並びに容量素子１５を形成するための半導体膜３０ａの下層側、およびデータ線６ａ、走査線３ａ、容量線３ｂなどの配線層の下層側に対して、凹部５０が形成されている。その他の構成は、実施の形態１、２と同様であるため、説明を省略する。

このように構成したＴＦＴアレイ基板２を用いた電気光学装置においても、ＴＦＴアレイ基板２には、データ線６ａ、走査線３ａ、容量線３ｂ並びにＴＦＴ３０などが形成された領域の下層側に、所定深さの凹部５０が形成されているので、ＴＦＴアレイ基板２の最も上層側は、全体が平坦である。このため、ＴＦＴアレイ基板２において、その最も上層側に、配向膜１８を形成するためのポリイミド膜を平坦に形成できる。それ故、ＴＦＴアレイ基板２に対してラビング処理を適正に行うことができるので、ＴＦＴアレイ基板２と対向基板７とを貼り合わせた後、この基板間に液晶などの電気光学物質を封入すると、電気光学物質は適正に配向する。このため、電気光学物質のディスクリネーションが発生しないので、ディスクリネーションによる起因する画質の劣化がないなど、実施の形態１と同様な効果を奏する。

また、本形態では、透明基板２０と下地絶縁膜２００との層間において、凹部５０と略重なる領域全体にわたって、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄのうちの少なくとも一つを含む金属単体、合金、金属シリサイド等あるいはＳｉから構成される遮光膜１６が形成され、この遮光膜１６は、画素スイッチング用ＴＦＴ３０に各々対向する状態にある。従って、画素スイッチング用ＴＦＴ３０のチャネル領域３３ａは、ＴＦＴアレイ基板２の裏面側からみて遮光膜１６で覆われた状態にある。このため、本形態では、ＴＦＴアレイ基板２の裏面側からの戻り光が画素スイッチング用ＴＦＴ３０のチャネル領域３３ａなどに入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。

また、本形態において、遮光膜１６は不透明な高融点金属などといった高耐熱性の材料で形成されている。このため、遮光膜１６を形成した以降、画素スイッチング用ＴＦＴ３０を形成するために高温処理が行われても、遮光膜１６は、破壊も溶融もすることがない。なお、遮光膜１６としては、ポリシリン膜を用いても良い。また、遮光膜１６としては、高融点金属の上層にポリシリコン膜を形成して、反射防止処理を行ったものを用いてもよい。

さらに、下地絶縁膜２００は、画素スイッチング用ＴＦＴ３０を構成する半導体膜３０ａを遮光膜１６から電気的に絶縁する層間絶縁膜として形成したものであるが、下地絶縁膜１６が、ＴＦＴアレイ基板２の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板２の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。また、下地絶縁膜１６は、遮光膜１６が画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
このような構成のＴＦＴアレイ基板２を製造するにあたっては、図６ないし図９を参照して説明した実施の形態１に係るＴＦＴアレイ基板２の製造方法のうち、図６（Ａ）、（Ｂ）を参照して説明した工程に代えて、図１８ないし図２０に示すように、透明基板２０の表面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、ＭｏおよびＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１０００〜５０００オングストローム程度の層厚、好ましくは約２０００オングストロームの層厚で形成した後、それをフォトリソグラフィ工程、エッチング工程等によりパターニングして遮光膜１６を形成する。ここで、遮光膜１６としてポリシリコン膜を用いれば、この上層側に形成される下地絶縁膜１６が遮光膜１６から受ける応力によって破壊するのを防止することができる。次に遮光膜１６の表面側に厚い下地絶縁膜２００を形成した後、図６（Ａ）に示すレジストマスク５５と同一パターンのレジストマスクを形成し、次に、所定の条件で下地絶縁膜２００の表面に対してエッチングを行い、凹部５０を形成する。しかる後には、図６（ｃ）を参照して説明した工程以降の工程を行えばよい。

なお、本形態では凹部５０と略重なるような広い領域にわたって遮光膜１６を形成したが、画素スイッチング用ＴＦＴ３０のチャネル領域３３ａを選択に覆うような領域のみに遮光膜１６を島状に形成した構成であっもよい。このような構成であれば、格子状やストライプ状に設けられた遮光膜の場合と比較して、遮光膜１６が一体として形成される部分の面積が遥かに小さいため、遮光膜１６とそれに隣接する膜との間の物性の相違により遮光膜１６に発生するストレスを大幅に緩和できる。その結果、遮光膜１６における膜剥がれや膜変形、或いはクラックの発生を防止できる。また、遮光膜１６自身のストレスにより画素スイッチング用ＴＦＴ３０の特性が劣化する事態を未然に防ぐことができる。

さらに、遮光膜１６は、定電位源又は容量素子１５に電気的接続されてもよい。たとえば、遮光膜１６は、定電位とされた容量線３ｂにコンタクトホールを介して電気的に接続されてもよい。このように構成すれば、遮光膜１６に対向配置される画素スイッチング用ＴＦＴ３０に対して遮光膜１６の電位変動が悪影響を及ぼすことはない。また、容量線３ｂを定電位とすることで、容量素子１５の第２蓄積容量電極として良好に機能し得る。この場合、定電位源としては、当該電気光学装置を駆動するための周辺回路（たとえば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極７１に供給される定電位源等が挙げられる。

［実施の形態８］
図２１を参照して、本発明の実施の形態８に係る電気光学装置を説明する。図２０は、本形態の電気光学装置に用いたＴＦＴアレイ基板の断面図である。本形態の電気光学装置の基本的な構成は、実施の形態７に係る電気光学装置と同様であるため、本形態の特徴的な部分のみを図２１を参照して説明し、共通する部分については同一の符号を付して図２１に示すことにして、それらの説明を省略する。なお、図２１は、図１７のＢ−Ｂ′線における断面に相当する。

図２１に示すように、本形態では、実施の形態１と同様、ＴＦＴアレイ基板２の基体である透明基板２０の表面のうち、画素スイッチング用ＴＦＴ３０並びに容量素子１５を形成するための半導体膜３０ａの下層側、およびデータ線６ａ、走査線３ａ、容量線３ｂなどの配線層の下層側に対して、凹部５０が形成されている。また、透明基板２０の表面側には層間絶縁膜２２０が形成されている。この層間絶縁膜２２０の表面には、透明基板２０の表面に形成した凹部５０の形状が反映され、この反映された凹部内に画素スイッチング用ＴＦＴ３０並びに容量素子１５を形成するための半導体膜３０ａ、および走査線３ａ、容量線３ｂなどの配線層が形成されている。

また、本形態では、透明基板２０と層間絶縁膜２２０との層間において、凹部５０と略重なる領域全体にわたって、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄのうちの少なくとも一つを含む金属単体、合金、金属シリサイド等あるいはＳｉから構成された遮光膜１６が形成され、この遮光膜１６は、画素スイッチング用ＴＦＴ３０に各々対向する状態にある。従って、画素スイッチング用ＴＦＴ３０のチャネル領域３３ａは、ＴＦＴアレイ基板２の裏面側からみて遮光膜１６で覆われた状態にある。このため、本形態でも、ＴＦＴアレイ基板２の裏面側からの戻り光が画素スイッチング用ＴＦＴ３０のチャネル領域３３ａなどに入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはないなど、実施の形態７と同様な効果を奏する。

［実施の形態９］
図２２および図２３を参照して、本発明の実施の形態９に係る電気光学装置を説明する。図２２および図２３はいずれも、本形態の電気光学装置に用いたＴＦＴアレイ基板の断面図である。本形態の電気光学装置の基本的な構成は、実施の形態７に係る電気光学装置と同様であるため、本形態の特徴的な部分のみを図２２および図２３を参照して説明し、共通する部分については同一の符号を付して図２２および図２３に示すことにして、それらの説明を省略する。なお、図２２および図２３はそれぞれ、図１７のＢ−Ｂ′線およびＣ−Ｃ′線における断面に相当する。

図２２および図２３に示すように、本形態でも、実施の形態１と同様、ＴＦＴアレイ基板２の基体である透明基板２０の表面のうち、画素スイッチング用ＴＦＴ３０並びに容量素子１５を形成するための半導体膜３０ａの下層側、およびデータ線６ａ、走査線３ａ、容量線３ｂなどの配線層の下層側に対して、凹部５０が形成されている。

ここで、透明基板２０の表面には層間絶縁膜２３０が形成されている。また、層間絶縁膜２３０の上層側では、画素スイッチング用ＴＦＴ３０並びに容量素子１５を形成するための半導体膜３０ａ、および走査線３ａ、容量線３ｂなどの配線層が凹部５０の内部に形成されている。しかも、層間絶縁膜２３０の上層側において、走査線３ａや容量線３ｂと、データ線６ａとの絶縁分離するための層間絶縁膜１４も、凹部５０の内部に形成されている。このため、図２３に示すように、容量素子１５を形成している部分では、層間絶縁膜１４の表面がかなり平坦化され、そこにデータ線６ａが形成されている構造になっている。従って、本形態では、凹部５０はデータ線６ａで塞がれ、その内側に容量素子１５などが形成されている状態にある。

また、図２３に示すように、データ線６ａの幅寸法Ｗ２は、その下層側に形成された凹部５０の開口幅をＬＬ１とし、凹部５０内でデータ線６ａの下層側に形成された層間絶縁膜２３０、１４の膜厚をｔａ、ｔｂとしたとき、下式
Ｗ２＜｛（ＬＬ１−２・（ｔａ+ｔｂ）｝
を満たしている。すなわち、凹部５０の側壁部５２が約４５度のテーパ面なので、凹部５０の開口付近で、その幅方向において層間絶縁膜２３０、１４が占める寸法は、データ線６ａの両側分として、層間絶縁膜２３０、１４の膜厚ｔａ、ｔｂの和の２倍であるので、凹部５０の開口幅ＬＬ１から、層間絶縁膜２３０、１４の膜厚ｔａ、ｔｂの和を２倍した値を差し引いた値以下にデータ線６ａの幅寸法Ｗ２を設定すると、データ線６ａは、層間絶縁膜１４に生じた凹部内の底部に位置することになって、テーパ状の側壁部に重ならない。従って、上層側には、データ線６ａと凹部の側壁部との重なりに起因する無駄な凹凸が発生しない。

さらに、半導体膜３０ａの幅寸法Ｗ１は、その下層側に形成された凹部５０の底部５１の幅をＬＬ２とし、凹部５０内で半導体膜３０ａの下層側に形成された層間絶縁膜２３０の膜厚をｔａとしたとき、下式
Ｗ１＜（ＬＬ２−２・ｔａ）
を満たしている。すなわち、凹部５０の側壁部５２が約４５度のテーパ面なので、凹部５０の底付近で、その幅方向において層間絶縁膜２３０が占める寸法は、半導体膜３０ａの両側分として、層間絶縁膜２３０の膜厚ｔａの２倍であるので、凹部５０の底部５１の幅寸法ＬＬ２から、層間絶縁膜２３０の膜厚ｔａを２倍した値を差し引いた値以下に半導体膜３０ａの幅寸法Ｗ１を設定すると、半導体膜３０ａは、層間絶縁膜２３０に生じた凹部内の底部に位置することになって、テーパ状の側壁部に重ならない。従って、上層側には、半導体膜３０ａと凹部の側壁部との重なりに起因する無駄な凹凸が発生しない。

それ故、本形態のＴＦＴアレイ基板２では、その最も上層側にほとんど凹凸がないので、配向膜１８を形成するためのポリイミド膜を平坦に形成できる。それ故、ＴＦＴアレイ基板２に対してラビング処理を適正に行うことができるので、ＴＦＴアレイ基板２と対向基板７とを貼り合わせた後、この基板間に液晶などの電気光学物質を封入すると、電気光学物質は適正に配向する。このため、電気光学物質のディスクリネーションが発生しないので、ディスクリネーションによる起因する画質の劣化がないなど、実施の形態１と同様な効果を奏する。

また、本形態では、凹部５０の内側において、透明基板２０と層間絶縁膜２３０との層間には、底部５１から側壁部５２にわたって、不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄのうちの少なくとも一つを含む金属単体、合金、金属シリサイド等あるいはＳｉから構成された遮光膜１６が形成され、この遮光膜１６は、画素スイッチング用ＴＦＴ３０に各々対向する状態にある。従って、画素スイッチング用ＴＦＴ３０のチャネル領域３３ａは、ＴＦＴアレイ基板２の裏面側からみて遮光膜１６で覆われた状態にある。このため、本形態でも、ＴＦＴアレイ基板２の裏面側からの戻り光が画素スイッチング用ＴＦＴ３０のチャネル領域３３ａなどに入射する事態を未然に防ぐことができ、光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはないなど、実施の形態７と同様な効果を奏する。特に、本形態では、底部５１から側壁部５２にわたって遮光膜１６が形成されているので、図２３に矢印Ｑで示すように、たとえＴＦＴアレイ基板２の裏面側から斜めに光が入射してきても、このような光を遮断することができる。

なお、本形態において、凹部５０の側壁部５２がテーパ面でない場合には、凹部５０の形成領域に重ねて形成されている半導体膜３０ａの幅寸法、容量線３ｂの幅寸法、データ線６ａの幅寸法を、いずれも凹部５０の開口幅ＬＬと比較して、略等しい寸法、あるいは凹部５０の開口幅ＬＬよりも１０μｍ以下だけ狭い寸法に形成することが好ましい。このように構成すると、半導体膜３０ａ、容量線３ｂ、データ線６ａはそれぞれの形成領域が、凹部５０の形成領域と略完全に重なっているので、凹部５０の側壁部５２と半導体膜３０ａの両端、および凹部５０の側壁部５２と容量線３ｂの両端との間に広い隙間がなく、かつ、データ線６ａの両端に透明基板２０の表面部分との間に無駄な重なりがない。

［電気光学装置の全体構成］
以上のように構成された電気光学装置の各実施の形態の全体構成を図２４および図２５を参照して説明する。尚、図２４は、ＴＦＴアレイ基板２をその上に形成された各構成要素と共に対向基板７の側から見た平面図であり、図２５は、対向基板７を含めて示す図２４のＨ−Ｈ’断面図である。

図２４において、ＴＦＴアレイ基板２の上には、シール材１５２がその縁に沿って設けられており、その内側に並行して、たとえば周辺見切り用の遮光膜１５３が形成されている。シール材１５２は、ＴＦＴアレイ基板２と対向基板７とをそれらの周辺で貼り合わせるための、たとえば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。シール材１５２の外側の領域には、データ線駆動回路１０１および実装端子１０２がＴＦＴアレイ基板２の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。たとえば奇数列のデータ線６ａは画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板２の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線層１０５が設けられている。また、対向基板７のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板２と対向基板７との間で電気的導通をとるための上下導通材１０６が設けられている。そして、図２５に示すように、図２４に示したシール材１５２とほぼ同じ輪郭を持つ対向基板７が当該シール材１５２によりＴＦＴアレイ基板２に固着されている。

ここで、データ線駆動回路１０１および走査線駆動回路１０４をＴＦＴアレイ基板２の上に設ける代わりに、たとえばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板２の周辺部に設けられた異方性導電フィルムを介して電気的および機械的に接続するようにしてもよい。また、対向基板７の投射光が入射する側およびＴＦＴアレイ基板２の出射光が出射する側には各々、たとえば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。

以上説明した各実施の形態における電気光学装置１は、カラー電気光学物質プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施の形態では、対向基板７に、カラーフィルタは設けられていない。しかしながら、遮光膜７２の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板７上に形成してもよい。このようにすれば、電気光学物質プロジェクタ以外の直視型や反射型のカラー電気光学物質テレビなどのカラー電気光学装置に各実施の形態における電気光学装置を適用できる。更に、対向基板７上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板７上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。

以上説明した各実施の形態における電気光学装置１では、従来と同様に入射光を対向基板７の側から入射することとしたが、ＴＦＴアレイ基板２の側に遮光膜１６を形成した場合には、このＴＦＴアレイ基板２の側から光を入射し、対向基板７の側から出射するようにしても良い。即ち、このようにして電気光学装置１をプロジェクタに取り付けても、半導体膜３０ａのチャネル領域３３ａなどに光が入射することを防ぐことができ、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板２の裏面側での反射を防止するために、反射防止用のＡＲ被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、ＴＦＴアレイ基板２の裏面と半導体膜３０ａの少なくともチャネル領域３３ａなどの間に遮光膜１６を形成した場合には、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板２そのものをＡＲ処理した基板を使用する必要が無くなる。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。

また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施の形態は有効である。

更に、電気光学装置の各画素のスイッチング素子として、ＴＦＴに変えて、ＴＦＤ等の２端子型非線形素子を用いてもよい。この場合には、走査線およびデータ線のうちの一方を対向基板に設けてストライプ状の対向電極とし、他方を素子アレイ基板に設けて、各ＴＦＤ素子等を介して各画素電極に接続するように構成すればよい。
［電子機器］
次に、以上詳細に説明した液晶装置１００を備えた電子機器の実施の形態について図２６から図２８を参照して説明する。

先ず図２６に、このように電気光学装置１を備えた電子機器の概略構成を示す。図２６において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、電気光学装置１を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。

次に図２７から図２８に、このように構成された電子機器の具体例を各々示す。

図２７において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された電気光学装置１を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇおよび１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。

図２８において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した電気光学装置１がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。

以上図２７から図２８を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図２６に示した電子機器の例として挙げられる。
〔発明の効果〕

以上説明したように、本発明の電気光学装置によれば、比較的簡単な構成を用いての画像表示領域内における平坦化を図ることができるので、生産性および信頼性を低下させることなく、電気光学物質のディスクリネーションの発生を低減し、画素開口領域を大きくとることができる。従って、明るく高品質の画像表示が可能な電気光学装置を実現できる。

本発明の実施の形態１に係る電気光学装置において、画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線層等の等価回路である。 図１に示す電気光学装置において、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板における画素の構成を示す平面図である。 図２のＡ−Ａ′断面図である。 図２のＢ−Ｂ′断面図である。 図２のＣ−Ｃ′断面図である。 図１に示す電気光学装置の製造方法を示す工程断面図である。 図１に示す電気光学装置の製造方法のうち、図６に示す工程に続いて行う各工程を示す工程断面図である。 図１に示す電気光学装置の製造方法のうち、図７に示す工程に続いて行う各工程を示す工程断面図である。 図１に示す電気光学装置の製造方法のうち、図８に示す工程に続いて行う各工程を示す工程断面図である。 本発明の実施の形態２に係る電気光学装置において、図２のＢ−Ｂ′線に相当する位置での断面図である。 本発明の実施の形態２に係る電気光学装置において、図２のＣ−Ｃ′線に相当する位置での断面図である。 本発明の実施の形態３に係る電気光学装置において、図２のＢ−Ｂ′線に相当する位置での断面図である。 本発明の実施の形態４に係る電気光学装置において、図２のＢ−Ｂ′線に相当する位置での断面図である。 本発明の実施の形態５に係る電気光学装置において、図２のＢ−Ｂ′線に相当する位置での断面図である。 本発明の実施の形態６に係る電気光学装置において、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板における画素の構成を示す平面図である。 図１５のＤ−Ｄ′断面図である。 本発明の実施の形態７に係る電気光学装置において、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板における画素の構成を示す平面図である。 図１７のＡ−Ａ′断面図である。 図１７のＢ−Ｂ′断面図である。 図１７のＣ−Ｃ′断面図である。 本発明の実施の形態８に係る電気光学装置において、図１７のＢ−Ｂ′線に相当する位置での断面図である。 本発明の実施の形態９に係る電気光学装置において、図１７のＡ−Ａ′線に相当する位置での断面図である。 本発明の実施の形態９に係る電気光学装置において、図１７のＣ−Ｃ′線に相当する位置での断面図である。 本発明を適用した電気光学装置のＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。 図２４のＨ−Ｈ’断面図である。 本発明を適用した電気光学装置を用いた電子機器の概略構成を示すブロック図である。 図２６に示す電子機器の一例として液晶プロジェクタを示す断面図である。 図２７に示す電子機器の他の例としてパーソナルコンピュータを示す正面図である。

符号の説明

１ 電気光学装置
２ ＴＦＴアレイ基板
３ａ 走査線
３ｂ 容量線（第２蓄積容量電極）
５、８ コンタクトホール
６ａ データ線
７ 対向基板
９ａ 画素電極
１１ 電気光学物質層
１４、１７、２３０ 層間絶縁膜
１５ 蓄積容量
１５ａ 第１蓄積容量電極
１６ ＴＦＴアレイ基板に形成した遮光膜
１８、７１ 配向膜
３０ 画素スイッチング用ＴＦＴ
３０ａ 半導体膜
３１ａ ソース領域
３１ｂ 低濃度ソース領域
３１ｃ 高濃度ソース領域
３２ａ ドレイン領域
３２ｂ 低濃度ドレイン領域
３２ｃ 高濃度ドレイン領域
３３ａ チャネル領域
４１ ゲート絶縁膜
５１ 凹部の底部
５２ 凹部の側壁部
５３ 凹部の開口縁
７１ 向電極
７３ 配向膜
７２ 対向基板に形成した遮光膜
１０１ データ線駆動回路
１０３ サンプリング回路
１０４ 走査線駆動回路
１５２ シール材
１５３ 見切り用の遮光膜

Claims (25)

1. マトリクス状に配置された画素スイッチング素子の上層側、および該画素スイッチング素子に対する配線層の上層側に前記画素スイッチング素子にそれぞれ接続する画素電極が形成された第１の基板と、前記画素電極に対向する対向電極が形成された第２の基板と、該第１および第２の基板の間に挟持された電気光学物質とを有する電気光学装置において、
   前記画素スイッチング素子および前記配線層の少なくとも一部は、当該画素スイッチング素子および当該配線層の下層側で凹む凹部内に形成されていることを特徴とする電気光学装置。
2. 請求項１において、前記凹部の深さは、０．１μｍから２．０μｍまでの範囲であることを特徴とする電気光学装置。
3. 請求項１または２において、前記凹部は、底部から４５°以上の角度で立ち上がるテーパ面からなる側壁部を備えていることを特徴とする電気光学装置。
4. 請求項１ないし３のいずれかにおいて、前記凹部の開口縁は、湾曲した断面形状を備えていることを特徴とする電気光学装置。
5. 請求項１ないし４のいずれかにおいて、前記凹部は、前記第１の基板の基体たる透明基板の表面に対して形成されていることを特徴とする電気光学装置。
6. 請求項１ないし５のいずれかにおいて、前記凹部は、前記第１の基板の基体たる透明基板の表面に形成された絶縁膜の表面に対して形成されていることを特徴とする電気光学装置。
7. 請求項１ないし６のいずれかにおいて、さらに、前記凹部の底部および側壁部を覆うように絶縁膜が形成され、該絶縁膜の上層側に前記画素スイッチング素子および前記配線層の少なくとも一部が形成されていることを特徴とする電気光学装置。
8. 請求項１ないし７のいずれかにおいて、前記画素スイッチング素子は薄膜トランジスタであり、前記配線層には、当該薄膜トランジシスタに接続する走査線およびデータ線が含まれていることを特徴とする電気光学装置。
9. 請求項８において、前記凹部は、前記画素電極が複数、形成されている前記第１の基板の画像表示領域における前記配線層の形成領域の全領域と重ねる領域に形成されていることを特徴とする電気光学装置。
10. 請求項９において、前記画像表示領域における前記配線層の形成領域の幅寸法は、当該配線層の下層側に形成された前記凹部の開口幅から該凹部内で当該配線層の下層側に形成された層間絶縁膜の膜厚の２倍に相当する寸法を差し引いた値よりも狭いことを特徴とする電気光学装置。
11. 請求項９において、前記画像表示領域における前記配線層の形成領域の幅寸法は、当該配線層の下層側に形成された前記凹部の開口幅と略等しい寸法、あるいは当該凹部の開口幅よりも１０μｍ以下だけ狭い寸法であることを特徴とする電気光学装置。
12. 請求項８において、前記凹部は、前記薄膜トランジスタの能動領域を形成する半導体膜の形成領域の全領域と重なる領域に形成されていることを特徴とする電気光学装置。
13. 請求項１２において、前記半導体膜の形成領域の幅寸法は、当該半導体膜の下層側に形成された前記凹部の底部の幅寸法から該凹部内で当該半導体膜の下層側に形成された層間絶縁膜の膜厚の２倍に相当する寸法を差し引いた値よりも狭いことを特徴とする電気光学装置。
14. 請求項１２において、前記半導体膜の形成領域の幅寸法は、当該配線層の下層側に形成された前記凹部の開口幅と略等しい幅寸法、あるいは当該凹部の開口幅よりも１０μｍ以下だけ狭い寸法であることを特徴とする電気光学装置。
15. 請求項８ないし１４のいずれかにおいて、さらに、前記第１の基板には、前記画素電極に対して蓄積容量を付与する容量素子が形成されていることを特徴とする電気光学装置。
16. 請求項１５において、前記配線層には、前記容量素子の電極を形成する容量線が含まれていることを特徴とする電気光学装置。
17. 請求項１５または１６において、前記凹部は、底部から４５°以上の角度で立ち上がるテーパ面からなる側壁部を備え、前記容量素子を構成する電極の一部は、前記凹部の側壁部に相当する部分に形成されていることを特徴とする電気光学装置。
18. 請求項１５ないし１７のいずれかにおいて、前記凹部は、前記容量素子の形成領域の全領域と重なる領域に形成されていることを特徴とする電気光学装置。
19. 請求項１８において、前記容量素子を形成する電極の幅寸法は、当該電極が形成されている前記凹部の開口幅と略等しい寸法、あるいは前記凹部の開口幅よりも１０μｍ以下だけ狭い寸法であることを特徴とする電気光学装置。
20. 請求項８ないし１９のいずれかにおいて、前記第１の基板の表面側には、前記凹部の形成領域のうち、少なくとも前記第１の基板からみて前記薄膜トランジスタのチャネル領域を覆う領域に遮光膜が形成されていることを特徴とする電気光学装置。
21. 請求項２０において、前記遮光膜は、前記凹部が形成されている層の下層側に形成されていることを特徴とする電気光学装置。
22. 請求項２０において、前記遮光膜は、前記凹部内に形成されていることを特徴とする電気光学装置。
23. 請求項２２において、前記遮光膜は、前記凹部内のうち、当該凹部の底部および側壁部と重なる領域に形成されていることを特徴とする電気光学装置。
24. 請求項１ないし２３のいずれかにおいて、前記第１の基板には、前記凹部と同時形成されたアライメント用凹部が形成されていることを特徴とする電気光学装置。
25. 請求項１ないし２４のいずれかに規定する電気光学装置を備えたことを特徴とする表示装置。
    

Images