WO2020065962A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2020065962A1
WO2020065962A1 PCT/JP2018/036447 JP2018036447W WO2020065962A1 WO 2020065962 A1 WO2020065962 A1 WO 2020065962A1 JP 2018036447 W JP2018036447 W JP 2018036447W WO 2020065962 A1 WO2020065962 A1 WO 2020065962A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
display device
wirings
insulating film
frame
Prior art date
Application number
PCT/JP2018/036447
Other languages
English (en)
French (fr)
Inventor
哲憲 田中
藤田　哲生
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2018/036447 priority Critical patent/WO2020065962A1/ja
Publication of WO2020065962A1 publication Critical patent/WO2020065962A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details

Definitions

  • the present invention relates to a display device.
  • the flexible organic EL display device covers, for example, a resin substrate, a thin film transistor (TFT) layer provided on the resin substrate, an organic EL element provided on the TFT layer, and an organic EL element. And a sealing film provided as described above.
  • TFT thin film transistor
  • Patent Document 1 in a pixel circuit provided corresponding to the intersection of a scanning line and a data line, a shield is provided from a fixed potential wiring of a pixel circuit adjacent to the pixel circuit to a lower portion of the data line of the pixel circuit.
  • An electro-optical device is disclosed in which wiring is extended and at least a part of a shield wiring crosses a data line.
  • a plurality of gate lines provided so as to extend in parallel with each other and a plurality of TFT layers provided so as to extend in parallel with each other in a direction orthogonal to each gate line are provided.
  • a source line is provided in the display region for performing image display.
  • the number of wiring cross sections where the gate lines and the source lines are orthogonal to each other increases as the screen size increases and the resolution increases. This may cause a signal delay in the source line.
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to suppress a signal delay by suppressing a parasitic capacitance generated in a wiring cross section.
  • a display device includes a display region, a resin substrate having a frame region defined around the display region, a TFT layer provided on the resin substrate, A light-emitting element provided on the layer and constituting the display area; a plurality of first wirings provided on the TFT layer in the display area and extending in parallel with each other; A plurality of second wirings extending in parallel with each other so as to cross each of the first wirings, and a plurality of second wirings corresponding to a plurality of wiring cross portions where the plurality of first wirings and the plurality of second wirings cross each other.
  • a display device provided with the pixel circuit of (1), wherein a concave portion is provided on the upper surface of the resin substrate so as to overlap at least each of the wiring cross portions, and each of the first wirings extends along an inner surface of the concave portion. Provided In each wiring cross section, between the respective first wire and each second wire, and wherein the filled inside the concave cross section packed layer is provided.
  • a concave portion is provided on the upper surface of the resin substrate so as to overlap at least each wiring cross portion, and each first wiring is provided along the inner surface of the concave portion. Since the cross portion filling layer filling the inside of the concave portion is provided between the first wiring and each of the second wirings, it is possible to suppress the parasitic capacitance generated at the wiring cross portion and suppress the signal delay. it can.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 2 is a plan view of a display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a sectional view of the organic EL display device taken along line III-III in FIG.
  • FIG. 4 is an equivalent circuit diagram of a TFT layer included in the organic EL display device according to the first embodiment of the present invention.
  • FIG. 5 is a plan view of a main part of a display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of the display area of the organic EL display device along the line VI-VI in FIG. FIG.
  • FIG. 7 is a plan view of a main part of a display area of a first modification of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 8 is a sectional view of a display area of a second modification of the organic EL display device according to the first embodiment of the present invention, and is a view corresponding to FIG.
  • FIG. 9 is a sectional view of a display area of a third modification of the organic EL display device according to the first embodiment of the present invention, and is a view corresponding to FIG.
  • FIG. 10 is a sectional view of an organic EL layer included in the organic EL display device according to the first embodiment of the present invention.
  • FIG. 11 is a cross-sectional view of the frame region of the organic EL display device taken along line XX in FIG.
  • FIG. 12 is a cross-sectional view of the bent portion of the frame region of the organic EL display device along the line XI-XI in FIG.
  • FIG. 13 is a cross-sectional view of a display area of the organic EL display device according to the second embodiment of the present invention, and is a view corresponding to FIG.
  • FIG. 14 is a cross-sectional view of a display area of the organic EL display device according to the third embodiment of the present invention, and is a view corresponding to FIG. FIG.
  • FIG. 15 is a sectional view of a display region of a modification of the organic EL display device according to the third embodiment of the present invention, and is a diagram corresponding to FIG.
  • FIG. 16 is a plan view illustrating a schematic configuration of an organic EL display device according to the fourth embodiment of the present invention.
  • FIG. 17 is a cross-sectional view of the frame region of the organic EL display device along the line XVII-XVII in FIG.
  • FIG. 18 is a sectional view of a modification of the organic EL display device according to the fourth embodiment of the present invention.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50a of the present embodiment.
  • FIG. 2 is a plan view of a display area D of the organic EL display device 50a.
  • FIG. 3 is a cross-sectional view of the organic EL display device 50a along the line III-III in FIG.
  • FIG. 4 is an equivalent circuit diagram of the TFT layer 20a constituting the organic EL display device 50a.
  • FIG. 5 is a plan view of a main part of a display area D of the organic EL display device 50a.
  • FIG. 6 is a cross-sectional view of the display area D of the organic EL display device 50a along the line VI-VI in FIG.
  • FIG. 7 is a plan view of a main part of a display area D of an organic EL display device 50aa which is a first modification of the organic EL display device 50a.
  • FIG. 8 is a sectional view of a display area D of an organic EL display device 50ab which is a second modification of the organic EL display device 50a, and is a diagram corresponding to FIG. FIG.
  • FIG. 9 is a sectional view of a display area D of an organic EL display device 50ac which is a third modification of the organic EL display device 50a, and is a diagram corresponding to FIG.
  • FIG. 10 is a cross-sectional view of the organic EL layer 23 included in the organic EL display device 50a.
  • FIG. 11 is a cross-sectional view of the frame region F of the organic EL display device 50a along the line XI-XI in FIG.
  • FIG. 12 is a cross-sectional view of the bent portion B of the frame region F of the organic EL display device 50a along the line XII-XII in FIG.
  • the organic EL display device 50a includes, for example, a display region D provided in a rectangular shape for displaying an image, and a frame region F provided in a rectangular frame shape around the display region D. ing.
  • the rectangular display area D is illustrated, but the rectangular shape may be, for example, a shape in which a side is an arc, a shape in which a corner is in an arc, or a part of a side.
  • a substantially rectangular shape such as a shape with a notch is also included.
  • a plurality of sub-pixels P are arranged in a matrix as shown in FIG.
  • a sub-pixel P having a red light-emitting region Lr for displaying red a sub-pixel P having a green light-emitting region Lg for displaying green
  • a sub-pixel P having a blue light-emitting region Lb for performing blue display is provided adjacent to each other.
  • one pixel is configured by three adjacent sub-pixels P having a red light emitting area Lr, a green light emitting area Lg, and a blue light emitting area Lb.
  • a terminal portion T is provided at the right end of the frame region F in FIG. Also, in the frame area F, as shown in FIG. 1, between the display area D and the terminal portion T, it is possible to bend (in a U-shape), for example, 180 degrees (U-shape) the bending axis in the vertical direction in the figure.
  • the bent portion B is provided so as to extend in one direction (vertical direction in the figure).
  • a substantially C-shaped trench G is provided in a flattening film 19a described later so as to penetrate the flattening film 19a, as shown in FIGS.
  • the trench G is provided in a substantially C-shape such that the terminal portion T side is opened in plan view.
  • the organic EL display device 50a includes a resin substrate layer 10a provided as a resin substrate, and a TFT (thin film transistor) layer 20a provided on the resin substrate layer 10a. And an organic EL element 25 provided on the TFT layer 20 a as a light emitting element constituting the display region D, and a sealing film 30 provided so as to cover the organic EL element 25.
  • the resin substrate layer 10a includes a first resin layer 6 provided on the side opposite to the TFT layer 20a and a second resin layer provided on the side of the TFT layer 20a. It has a layer 8 and an in-substrate inorganic insulating film 7 provided between the first resin layer 6 and the second resin layer 8.
  • the first resin layer 6 and the second resin layer 8 are formed of, for example, a polyimide resin to a thickness of about 10 ⁇ m.
  • the in-substrate inorganic insulating film 7 is formed to a thickness of about 500 nm by a single-layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride.
  • the upper surface of the second resin layer 8 is provided with a concave portion Ma in an island shape so as to overlap at least a wiring cross portion Ra described later in the display region D.
  • the recess Ma has, for example, a width of about several ⁇ m to several tens of ⁇ m and a depth of about 5 ⁇ m to 10 ⁇ m.
  • the concave portion Ma provided in an island shape has been exemplified.
  • the concave portion Ma is formed so as to overlap the source line 18f. It may be provided in a shape. Further, in the present embodiment, the concave portion Ma which does not penetrate the second resin layer 8 is illustrated, but the concave portion Ma is formed in the second resin layer 8 as in the organic EL display device 50ab of the second modification shown in FIG. It may be provided so as to penetrate the corresponding second resin layer 8ab. In the organic EL display device 50ab, in the resin substrate layer 10ab corresponding to the resin substrate layer 10a, as shown in FIG. 8, the in-substrate inorganic insulating film 7 is exposed from the second resin layer 8ab in the concave portion Ma.
  • the TFT layer 20a includes a base coat film 11 provided on the resin substrate layer 10a, a plurality of first TFTs 9a, a plurality of second TFTs 9b (see FIG. 4) provided on the base coat film 11, and a plurality of TFTs. And a plurality of capacitors 9d, and a first TFT 9a, a second TFT 9b, a third TFT 9c, and a flattening film 19a provided on each capacitor 9d.
  • a base coat film 11 a semiconductor film, a gate insulating film (first inorganic insulating film) 13, a first metal film, a first interlayer insulating film (second inorganic insulating film) 15, A second metal film, a second interlayer insulating film (third inorganic insulating film) 17, a third metal film, and a planarizing film 19a are sequentially stacked on the resin substrate layer 10a.
  • the semiconductor film constitutes a first semiconductor layer 12a and the like described later
  • the first metal film constitutes a gate line 14d and the like described later
  • the second metal film constitutes an upper conductive layer 16 and the like described later.
  • the third metal film forms a source line 18f and the like described later.
  • a plurality of gate lines 14d are formed as first wirings by the first metal film so as to extend in the horizontal direction in the drawing in parallel with each other. Is provided.
  • a plurality of light emission control lines 14e are provided as first wirings so as to extend in parallel in the horizontal direction in the drawing. It is provided by a metal film. Each light emission control line 14e is provided so as to be adjacent to each gate line 14d, as shown in FIGS.
  • the TFT layer 20a as shown in FIG.
  • a plurality of initialization power supply lines 16d are provided by the second metal film so as to extend in parallel with each other in the direction in which each gate line 14d extends. I have.
  • the initialization power supply line 16d is omitted.
  • a plurality of source lines 18f extend in the display region D so as to extend parallel to each other in a direction (vertical direction in the drawing) orthogonal to each gate line 14d. Two wirings are provided by the third metal film. Further, in the TFT layer 20a, as shown in FIGS.
  • a plurality of power supply lines 18g are provided by the third metal film so as to extend parallel to each other in the vertical direction in the drawing.
  • Each power supply line 18g is provided so as to be adjacent to each source line 18f, as shown in FIG.
  • a pixel circuit is provided corresponding to a wiring cross portion Ra where the gate line 14d or the light emission control line 14e intersects with the source line 18f. . That is, in the TFT layer 20a, the first TFT 9a, the second TFT 9b, the third TFT 9c, and the capacitor 9d are provided as the pixel circuits in each sub-pixel P.
  • the concave portion Ma is provided on the upper surface of the second resin layer 8, so that the gate line 14d (and the light emission control line 14e) is, as shown in FIG. It is provided along the inner surface.
  • the cross portion filling layer 31aa corresponding to the cross portion filling layer 31a is provided in a linear shape (band shape).
  • the cross portion filling layer 31ab corresponding to the cross portion filling layer 31a is crossed as shown in FIG. It is provided thicker than the partial filling layer 31a.
  • the cross portion filling layer 31a is provided in the same layer with the same material as a bent portion filling layer 31b described later.
  • the cross portion filling layer 31a is provided so that its surface protrudes from the surface of the second interlayer insulating film 17, as shown in FIG. In the present embodiment, the configuration in which the surface of the cross portion filling layer 31a protrudes from the surface of the second interlayer insulating film 17 is exemplified.
  • the surface of the cross portion filling layer 31ac corresponding to the cross portion filling layer 31a may be flush with the surface of the second interlayer insulating film 17.
  • the base coat film 11 is composed of, for example, a single-layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride.
  • the first TFT 9a is electrically connected to the corresponding gate line 14d, source line 18f, and second TFT 9b in each sub-pixel P, as shown in FIG.
  • the first TFT 9a includes a semiconductor layer 12a, a gate insulating film 13, a gate electrode 14a, a first interlayer insulating film 15, a second interlayer insulating film 17, and a semiconductor layer 12a sequentially provided on the base coat film 11. It has a source electrode 18a and a drain electrode 18b.
  • the semiconductor layer 12a is provided in an island shape on the base coat film 11, as shown in FIG. 3, and has a channel region, a source region, and a drain region, as described later. Further, as shown in FIG.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12a. Further, as shown in FIG. 3, the gate electrode 14a is provided on the gate insulating film 13 so as to overlap the channel region of the semiconductor layer 12a. Further, as shown in FIG. 3, the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided so as to cover the gate electrode 14a. The source electrode 18a and the drain electrode 18b are provided on the second interlayer insulating film 17 so as to be separated from each other, as shown in FIG. Further, as shown in FIG.
  • the source electrode 18a and the drain electrode 18b are connected via respective contact holes formed in a laminated film of the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17, It is electrically connected to the source region and the drain region of the semiconductor layer 12a, respectively.
  • the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are each formed of a single-layer film or a stacked film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride. .
  • the second TFT 9b is electrically connected to the corresponding first TFT 9a, power supply line 18g, and third TFT 9c in each sub-pixel P, as shown in FIG.
  • the second TFT 9b has substantially the same structure as the first TFT 9a described above and the third TFT 9c described later.
  • the third TFT 9c is electrically connected to the corresponding second TFT 9b, power supply line 18g, and emission control line 14e in each sub-pixel P.
  • the third TFT 9c includes a semiconductor layer 12b, a gate insulating film 13, a gate electrode 14b, a first interlayer insulating film 15, a second interlayer insulating film 17, and a semiconductor layer 12b sequentially provided on the base coat film 11. It has a source electrode 18c and a drain electrode 18d.
  • the semiconductor layer 12b is provided in an island shape on the base coat film 11, and has a channel region, a source region, and a drain region, like the semiconductor layer 12a. Further, as shown in FIG.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12b. Further, as shown in FIG. 3, the gate electrode 14b is provided on the gate insulating film 13 so as to overlap the channel region of the semiconductor layer 12b. Further, as shown in FIG. 3, the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided in order to cover the gate electrode 14b. The source electrode 18c and the drain electrode 18d are provided on the second interlayer insulating film 17 so as to be separated from each other, as shown in FIG. Further, as shown in FIG.
  • the source electrode 18c and the drain electrode 18d are connected via respective contact holes formed in a laminated film of the gate insulating film 13, the first interlayer insulating film 15 and the second interlayer insulating film 17, It is electrically connected to the source region and the drain region of the semiconductor layer 12b, respectively.
  • the first TFT 9a, the second TFT 9b, and the third TFT 9c of the top gate type are illustrated as the pixel TFTs, but the first TFT 9a, the second TFT 9b, and the third TFT 9c may be the bottom gate type.
  • the capacitor 9d is electrically connected to the corresponding first TFT 9a and power supply line 18g in each sub-pixel P.
  • the capacitor 9d includes a lower conductive layer 14c formed of the same material as the gate line 14d and the like, and a first interlayer insulating film provided so as to cover the lower conductive layer 14c. 15 and an upper conductive layer 16 provided on the first interlayer insulating film 15 so as to overlap the lower conductive layer 14c.
  • the upper conductive layer 16 is electrically connected to a power supply line 18g via a contact hole formed in the second interlayer insulating film 17.
  • the flattening film 19a has a flat surface in the display area D, and is made of, for example, an organic resin material such as a polyimide resin.
  • the organic EL element 25 includes a plurality of first electrodes 21a, an edge cover 22a, a plurality of organic EL layers 23, and a second electrode 24 sequentially provided on the second planarization film 19a. I have.
  • the plurality of first electrodes 21a are provided in a matrix on the planarization film 19a so as to correspond to the plurality of sub-pixels P. Further, as shown in FIG. 3, each first electrode 21a is electrically connected to a drain electrode 18d of each third TFT 9c via a contact hole formed in the flattening film 19a. Further, the first electrode 21a has a function of injecting holes (holes) into the organic EL layer 23. Further, the first electrode 21a is more preferably formed of a material having a large work function in order to improve the efficiency of hole injection into the organic EL layer 23.
  • the first electrode 21a for example, silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), gold (Au) , Titanium (Ti), ruthenium (Ru), manganese (Mn), indium (In), ytterbium (Yb), lithium fluoride (LiF), platinum (Pt), palladium (Pd), molybdenum (Mo), iridium ( Metal materials such as Ir) and tin (Sn). Further, the material forming the first electrode 21a may be an alloy such as astatine (At) / astatin oxide (AtO 2 ).
  • the material forming the first electrode 21a is, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO). There may be. Further, the first electrode 21a may be formed by stacking a plurality of layers made of the above materials. Note that examples of the compound material having a large work function include indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the edge cover 22a is provided in a lattice shape so as to cover the peripheral portion of each first electrode 21a.
  • a material forming the edge cover 22a include an organic film such as a polyimide resin, an acrylic resin, a polysiloxane resin, and a novolak resin.
  • a part of the surface of the edge cover 22a protrudes upward, as shown in FIG. 3, to form a pixel photo spacer provided in an island shape.
  • each of the organic EL layers 23 includes a hole injection layer 1, a hole transport layer 2, a light emitting layer 3, an electron transport layer 4, and an electron injection layer provided in this order on the first electrode 21a. It has a layer 5.
  • the hole injection layer 1 is also called an anode buffer layer, and has a function of making the energy levels of the first electrode 21a and the organic EL layer 23 close to each other and improving the efficiency of hole injection from the first electrode 21a to the organic EL layer 23.
  • a material constituting the hole injection layer for example, a triazole derivative, an oxadiazole derivative, an imidazole derivative, a polyarylalkane derivative, a pyrazoline derivative, a phenylenediamine derivative, an oxazole derivative, a styrylanthracene derivative, a fluorenone derivative, Hydrazone derivatives, stilbene derivatives and the like can be mentioned.
  • the hole transport layer 2 has a function of improving the efficiency of transporting holes from the first electrode 21a to the organic EL layer 23.
  • a material constituting the hole transport layer 2 for example, a porphyrin derivative, an aromatic tertiary amine compound, a styrylamine derivative, polyvinyl carbazole, poly-p-phenylene vinylene, polysilane, a triazole derivative, oxadiazole Derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, arylamine derivatives, amine-substituted chalcone derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives, hydrogenated amorphous silicon, Examples include hydrogenated amorphous silicon carbide, zinc sulfide, and zinc selenide.
  • the light emitting layer 3 when a voltage is applied by the first electrode 21a and the second electrode 24, holes and electrons are injected from the first electrode 21a and the second electrode 24, respectively, and the holes and electrons recombine. Area.
  • the light emitting layer 3 is formed of a material having high luminous efficiency. Examples of the material constituting the light emitting layer 3 include a metal oxinoid compound [8-hydroxyquinoline metal complex], a naphthalene derivative, an anthracene derivative, a diphenylethylene derivative, a vinylacetone derivative, a triphenylamine derivative, a butadiene derivative, and a coumarin derivative.
  • the electron transport layer 4 has a function of efficiently moving electrons to the light emitting layer 3.
  • a material constituting the electron transport layer 4 for example, as an organic compound, an oxadiazole derivative, a triazole derivative, a benzoquinone derivative, a naphthoquinone derivative, an anthraquinone derivative, a tetracyanoanthraquinodimethane derivative, a diphenoquinone derivative, or a fluorenone derivative , Silole derivatives, metal oxinoid compounds and the like.
  • the electron injection layer 5 has a function of making the energy levels of the second electrode 24 and the organic EL layer 23 close to each other and improving the efficiency of injecting electrons from the second electrode 24 into the organic EL layer 23.
  • the drive voltage of the organic EL element 25 can be reduced.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • a material constituting the electron injection layer 5 for example, lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), barium fluoride Examples thereof include an inorganic alkali compound such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), and strontium oxide (SrO).
  • the second electrode 24 is provided so as to cover each organic EL layer 23 and the edge cover 22a.
  • the second electrode 24 has a function of injecting electrons into the organic EL layer 23.
  • the second electrode 24 is more preferably made of a material having a small work function in order to improve the efficiency of electron injection into the organic EL layer 23.
  • the second electrode 24 for example, silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), gold (Au) , Calcium (Ca), titanium (Ti), yttrium (Y), sodium (Na), ruthenium (Ru), manganese (Mn), indium (In), magnesium (Mg), lithium (Li), ytterbium (Yb) , Lithium fluoride (LiF) and the like.
  • the second electrode 24 is made of, for example, magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), sodium (Na) / potassium (K), astatine (At) / astatin oxide (AtO 2). ), Lithium (Li) / aluminum (Al), lithium (Li) / calcium (Ca) / aluminum (Al), and lithium fluoride (LiF) / calcium (Ca) / aluminum (Al). You may.
  • the second electrode 24 may be formed of a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), and indium zinc oxide (IZO), for example. .
  • the second electrode 24 may be formed by stacking a plurality of layers made of the above materials.
  • the material having a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), and sodium (Mg).
  • (Na) / potassium (K) lithium (Li) / aluminum (Al), lithium (Li) / calcium (Ca) / aluminum (Al), lithium fluoride (LiF) / calcium (Ca) / aluminum (Al) And the like.
  • the sealing film 30 is formed on the first sealing inorganic insulating film 26 provided to cover the second electrode 24 and on the first sealing inorganic insulating film 26. It has a sealing organic film 27 provided and a second sealing inorganic insulating film 28 provided so as to cover the sealing organic film 27, and has a function of protecting the organic EL layer 23 from moisture, oxygen, and the like.
  • the first sealing inorganic insulating film 26 and the second sealing inorganic insulating film 28 are made of, for example, silicon oxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), or trisilicon tetranitride (Si 3 N 4 ).
  • the sealing organic film 27 is made of, for example, an organic material such as an acrylic resin, a polyurea resin, a parylene resin, a polyimide resin, and a polyamide resin.
  • the organic EL display device 50a includes a first frame wiring 18h (see FIG. 16) provided in a substantially C-shape outside the trench G in the frame region F, as shown in FIGS. I have.
  • the first frame wiring 18h is electrically connected to a terminal to which a low power supply voltage (ELVSS) is input in the terminal portion T.
  • the first frame wiring 18h is electrically connected to the second electrode 24 via the first conductive layer 21b as shown in FIG.
  • the first frame wiring 18h is formed in the same layer with the same material as the source line 18f.
  • the first conductive layer 21b is formed in the same layer with the same material as the first electrode 21a.
  • the organic EL display device 50a includes, in the frame region F, a second frame wiring 18i (see FIG. 16) provided in a frame shape as a power supply voltage main wiring inside the trench G in the frame region F. I have.
  • the second frame wiring 18i is electrically connected to a terminal to which a high power supply voltage (ELVDD) is input in the terminal portion T.
  • the second frame wiring 18i is electrically connected to a plurality of power supply lines 18g arranged in the display area D on the display area D side.
  • the second frame wiring 18i is formed in the same layer with the same material as the source line 18f.
  • the organic EL display device 50a is provided in a frame shape so as to surround the display region D in the frame region F as shown in FIGS.
  • the first dam wall Wa is provided with a lower resin layer 19b formed of the same material on the same layer as the planarizing film 19a, and a first conductive layer 21b provided on the lower resin layer 19b. And an upper resin layer 22c formed of the same material on the same layer as the edge cover 22a.
  • the second dam wall Wb is provided with a lower resin layer 19c formed of the same layer and the same material as the planarizing film 19a, and a first conductive layer 21b provided on the lower resin layer 19c. And an upper resin layer 22d formed of the same material on the same layer as the edge cover 22a.
  • the organic EL display device 50a has a plurality of island-shaped peripheral photos provided in the frame region F on the flattening film 19a so as to protrude upward in the drawing.
  • a spacer 22b is provided.
  • the peripheral photo spacer 22b is formed of the same material in the same layer as the edge cover 22a.
  • the slits S formed in the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 in the bent portion B are formed.
  • a bent portion filling layer 31b provided so as to be filled, a plurality of lead wirings 18j provided on the bent portion filling layer 31b and the second interlayer insulating film 17, and a plurality of lead wirings 18j are provided so as to be covered.
  • a wiring covering layer 19d is a wiring covering layer 19d.
  • the slit S penetrates through the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17, and exposes the upper surface of the resin substrate layer 10a. It is provided in a groove shape penetrating along the direction in which the bent portion B extends.
  • the bent portion filling layer 31b is made of, for example, an organic resin material such as a polyimide resin.
  • the plurality of routing wirings 18j are provided so as to extend parallel to each other in a direction orthogonal to the direction in which the bent portion B extends.
  • both ends of each lead-out wiring 18j are connected to the first gate conductive layer through each contact hole formed in the laminated film of the first interlayer insulating film 15 and the second interlayer insulating film 17. 14f and the second gate conductive layer 14g, respectively.
  • the routing wiring 18j is formed of the same material in the same layer as the source line 18f and the like.
  • the first gate conductive layer 14f is provided between the gate insulating film 13 and the first interlayer insulating film 15 as shown in FIG. 18g).
  • the second gate conductive layer 14g is provided between the gate insulating film 13 and the first interlayer insulating film 15, and is electrically connected to the terminal of the terminal portion T, as shown in FIG.
  • the wiring covering layer 19d is formed in the same layer and the same material as the flattening film 19a.
  • the first TFT 9a when a gate signal is input to the first TFT 9a via the gate line 14d, the first TFT 9a is turned on, and the gate of the second TFT 9b is connected via the source line 18f.
  • the third TFT 9c When a data signal is written to the electrode and the capacitor 9d and a light emission control signal is input to the third TFT 9c via the light emission control line 14e, the third TFT 9c is turned on, and a current corresponding to the gate voltage of the second TFT 9b is supplied to the power supply line.
  • the light is supplied from 18 g to the organic EL layer 23, the light emitting layer 3 of the organic EL layer 23 emits light, and an image is displayed.
  • the gate voltage of the second TFT 9b is held by the capacitor 9d, so that the light emitting layer 3 emits light until a gate signal of the next frame is input. It is maintained at each sub-pixel P.
  • the method for manufacturing the organic EL display device 50a according to the present embodiment includes a TFT layer forming step, an organic EL element forming step, and a sealing film forming step.
  • ⁇ TFT layer forming step> First, for example, after applying a non-photosensitive polyimide resin on a glass substrate, the first resin layer 6 is formed by performing pre-baking and post-baking on the applied film.
  • a silicon nitride film, a silicon oxide film, a silicon oxynitride film, or the like is formed on the surface of the substrate on which the first resin layer 6 is formed, for example, by a plasma CVD (chemical vapor deposition) method.
  • An inorganic insulating film 7 is formed.
  • a non-photosensitive polyimide resin is applied to the surface of the substrate on which the inorganic insulating film 7 in the substrate is formed, and the applied film is subjected to pre-baking and post-baking, and thereafter is patterned by photolithography and dry etching.
  • the second resin layer 8 having the concave portion Ma is formed, and the resin substrate layer 10a is formed.
  • the concave portion Ma is formed by patterning by photolithography and dry etching, or by locally polishing the surface of the second resin layer (8), or by forming a non-photosensitive polyimide.
  • a photosensitive polyimide resin may be applied instead of the resin, and the applied film may be formed by performing prebaking, exposure, development, and postbaking.
  • the base coat film 11, the first TFT 9a, the second TFT 9b, the third TFT 9c, the capacitor 9d, and the planarizing film 19a are formed on the resin substrate layer 10a by using a known method, and the TFT layer 20a is formed.
  • the first electrode 21a, the edge cover 22a, the organic EL layer 23 (the hole injection layer 1, the hole transport layer) are formed on the flattening film 19a of the TFT layer 20a formed in the above-described TFT layer forming step by using a known method.
  • the organic EL device 25 is formed by forming the layer 2, the light emitting layer 3, the electron transport layer 4, the electron injection layer 5) and the second electrode 24.
  • ⁇ Sealing film forming step> First, using a mask, an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed on the surface of the substrate on which the organic EL device 25 formed in the organic EL device forming step is formed by plasma.
  • the first sealing inorganic insulating film 26 is formed by the CVD method.
  • an organic resin material such as an acrylic resin is formed on the surface of the substrate on which the first sealing inorganic insulating film 26 is formed, for example, by an inkjet method, thereby forming a sealing organic film 27.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed on the substrate on which the sealing organic film 27 is formed by a plasma CVD method.
  • the sealing film 30 is formed by forming the second sealing inorganic insulating film 28.
  • a protective sheet (not shown) is attached to the surface of the substrate on which the sealing film 30 is formed, a laser beam is irradiated from the glass substrate side of the resin substrate layer 10a, so that the lower surface of the resin substrate layer 10a The substrate is peeled off, and a protective sheet (not shown) is attached to the lower surface of the resin substrate layer 10a from which the glass substrate has been peeled off.
  • the organic EL display device 50a of the present embodiment can be manufactured.
  • the resin substrate layer 10a is overlapped with each wiring cross portion Ra where the gate line 14d and the emission control line 14e intersect with the source line 18f.
  • a recess Ma is provided on the upper surface.
  • the gate line 14d and the light emission control line 14e are provided along the inner surface of the concave portion Ma at each wiring cross portion Ra.
  • a cross portion filling layer 31a filling the inside of the concave portion Ma is provided.
  • the distance between the gate line 14d and the light emission control line 14e and the source line 18f in the wiring cross section Ra in the substrate thickness direction is increased, so that the parasitic capacitance generated in the wiring cross section Ra of the source line 18f is suppressed.
  • the signal delay of the line 18f can be suppressed.
  • the cross portion filling layer 31a used in the wiring cross portion Ra is provided in the same layer with the same material as the bent portion filling layer 31b used in the bent portion B.
  • the production cost can be suppressed, and the parasitic capacitance generated at the wiring cross portion Ra of the source line 18f can be suppressed.
  • FIG. 13 shows a second embodiment of the display device according to the present invention.
  • FIG. 13 is a cross-sectional view of the display region D of the organic EL display device 50b of the present embodiment, and is a diagram corresponding to FIG.
  • the same parts as those in FIGS. 1 to 12 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the organic EL display device 50a in which the gate line 14d and the light emission control line 14e are provided as the first wiring is illustrated.
  • the device 50b is illustrated.
  • the organic EL display device 50b includes a display region D and a frame region F provided around the display region D, similarly to the organic EL display device 50a of the first embodiment.
  • the organic EL display device 50b includes a resin substrate layer 10a, a TFT layer 20b provided on the resin substrate layer 10a, an organic EL element 25 provided on the TFT layer 20b, and an organic EL device.
  • a sealing film 30 provided so as to cover the element 25.
  • the TFT layer 20b includes a base coat film 11 provided on the resin substrate layer 10a, a plurality of first TFTs 9a provided on the base coat film 11, a plurality of second TFTs 9b, a plurality of And a plurality of capacitors 9d, and a first TFT 9a, a second TFT 9b, a third TFT 9c, and a flattening film 19a provided on each capacitor 9d.
  • An insulating film) 15, a second metal film, a second interlayer insulating film (third inorganic insulating film) 17, a third metal film, and a planarizing film 19a are sequentially stacked on the resin substrate layer 10a.
  • a plurality of gate lines 14d are provided by the first metal film so as to extend in parallel with each other.
  • a plurality of light emission control lines 14e are provided by the first metal film so as to extend in parallel with each other in the direction in which each gate line 14 extends.
  • Each light emission control line 14e is provided so as to be adjacent to each gate line 14d.
  • a plurality of initialization power lines 16d are provided as first wirings by the second metal film so as to extend in parallel with each other in the direction in which each gate line 14d extends. Have been.
  • a plurality of source lines 18f are provided by the third metal film as second wirings so as to extend in parallel with each other in a direction orthogonal to each gate line 14d.
  • a plurality of power supply lines 18g are provided by the third metal film so as to extend parallel to each other in a direction orthogonal to each gate line 14d.
  • Each power line 18g is provided so as to be adjacent to each source line 18f.
  • a first TFT 9a, a second TFT 9b, a third TFT 9c, and a capacitor 9d are provided as a pixel circuit corresponding to a wiring cross portion Ra at which the initialization power supply line 16d intersects with the source line 18f. .
  • the initialization power line 16d is provided along the inner surface of the concave portion Ma as shown in FIG. Have been.
  • a cross portion filling layer 31bb filled in the recess Ma is provided between the initialization power supply line 16d and the source line 18f in an island shape.
  • the cross portion filling layer 31bb is provided in the same layer with the same material as the bent portion filling layer 31b.
  • the organic EL display device 50b described above has flexibility similarly to the organic EL display device 50a of the first embodiment, and in each sub-pixel P, via the first TFT 9a, the second TFT 9b, and the third TFT 9c, An image is displayed by appropriately emitting light from the light emitting layer 3 of the organic EL layer 23.
  • the organic EL display device 50b of the present embodiment is obtained by changing the position of the concave portion Ma formed on the upper surface of the second resin layer 8 in the method of manufacturing the organic EL display device 50a described in the first embodiment. Can be manufactured.
  • the organic EL display device 50b provided with the initialization power supply line 16d as the first wiring is illustrated.
  • the present invention is combined with the organic EL display device 50a of the first embodiment, The present invention can also be applied to an organic EL display device provided with a gate line 14d, a light emission control line 14e, and an initialization power supply line 16d as the first wiring.
  • the concave portion is formed on the upper surface of the resin substrate layer 10a so as to overlap each wiring cross portion Ra where the initialization power supply line 16d and the source line 18f intersect. Ma is provided.
  • the initialization power line 16d is provided along the inner surface of the recess Ma at each wiring cross section Ra.
  • a cross portion filling layer 31bb filled inside the concave portion Ma is provided.
  • the interval between the initialization power supply line 16d and the source line 18f in the wiring cross section Ra in the substrate thickness direction is increased, so that the parasitic capacitance generated at the wiring cross section Ra of the source line 18f is suppressed, and the Signal delay can be suppressed.
  • the cross portion filling layer 31bb used in the wiring cross portion Ra is provided in the same layer with the same material as the bent portion filling layer 31b used in the bent portion B.
  • the production cost can be suppressed, and the parasitic capacitance generated at the wiring cross portion Ra of the source line 18f can be suppressed.
  • FIG. 14 is a cross-sectional view of the display region D of the organic EL display device 50c of the present embodiment, and is a diagram corresponding to FIG.
  • FIG. 15 is a sectional view of a display area D of an organic EL display device 50ca which is a modification of the organic EL display device 50c, and is a diagram corresponding to FIG.
  • the organic EL display devices 50a and 50b in which the concave portions Ma are provided in the second resin layer 8 of the resin substrate layer 10a are illustrated.
  • An organic EL display device 50c in which contact holes Ha and Hb are provided in the second resin layer 8c is illustrated.
  • the organic EL display device 50c includes a display region D and a frame region F provided around the display region D, similarly to the organic EL display device 50a of the first embodiment.
  • the organic EL display device 50c includes a resin substrate layer 10c, a TFT layer 20c provided on the resin substrate layer 10c, an organic EL element 25 provided on the TFT layer 20c, and an organic EL device.
  • a sealing film 30 provided so as to cover the element 25.
  • the resin substrate layer 10c includes a first resin layer 6 provided on the side opposite to the TFT layer 20c, a second resin layer 8c provided on the side of the TFT layer 20c, and a first resin layer 6c. And a relay layer 32 provided between the inorganic insulating film 7 in the substrate and the second resin layer 8c so as to overlap each wiring cross portion Ra.
  • the second resin layer 8c is formed of, for example, a polyimide resin to a thickness of about 10 ⁇ m.
  • the relay layer 32 is provided by, for example, a base metal film formed of the same material as the gate line 14d and the like. As shown in FIG.
  • the first resin layer 8c (the base coat film 11 and the gate insulating film 13) is provided with the first contact so as to overlap with one end of each relay layer 32 in the display area D.
  • a hole Ha is provided, and a second contact hole Hb is provided so as to overlap the other end of each relay layer 32.
  • the gate line 14d and the emission control line 14e do not directly intersect with the source line 18f but intersect with the source line 18f via the relay layer 32.
  • the TFT layer 20c includes a base coat film 11 provided on the resin substrate layer 10c, a plurality of first TFTs 9a provided on the base coat film 11, a plurality of second TFTs 9b, a plurality of And a plurality of capacitors 9d, and a first TFT 9a, a second TFT 9b, a third TFT 9c, and a flattening film 19a provided on each capacitor 9d.
  • An insulating film) 15, a second metal film, a second interlayer insulating film (third inorganic insulating film) 17, a third metal film, and a planarizing film 19a are sequentially laminated on the resin substrate layer 10c.
  • a plurality of gate lines 14d (14dd; see FIG. 14) are provided as first wirings by the first metal film so as to extend in parallel with each other.
  • a plurality of light emission control lines 14e (14ed, see FIG. 14) are formed as first wirings by the first metal film so as to extend in parallel with each other in the direction in which each gate line 14d extends. Is provided.
  • Each light emission control line 14e is provided so as to be adjacent to each gate line 14d.
  • a plurality of initialization power lines 16d are provided by the second metal film so as to extend in parallel with each other in the direction in which each gate line 14d extends.
  • a plurality of source lines 18f are provided as second wirings by the third metal film so as to extend in parallel with each other in a direction orthogonal to the gate lines 14d.
  • a plurality of power supply lines 18g are provided by the third metal film so as to extend in parallel with each other in a direction orthogonal to each gate line 14d.
  • Each power line 18g is provided so as to be adjacent to each source line 18f.
  • a first TFT 9a, a second TFT 9b, a third TFT 9c, and a capacitor 9d are provided as a pixel circuit corresponding to a wiring cross portion Ra where the gate line 14d or the emission control line 14e intersects with the source line 18f. Have been.
  • the gate line 14d is divided, and one of the gate lines 14dd divided in the wiring cross portion Ra is connected to the second resin layer 8c, the base coat film 11, and the gate insulating film 13 as shown in FIG. Is electrically connected to one end of the relay layer 32 via the first contact hole Ha formed in the first contact hole.
  • the other of the gate lines 14dd divided by the wiring cross portion Ra passes through a second contact hole Hb formed in the second resin layer 8c, the base coat film 11, and the gate insulating film 13, as shown in FIG. And is electrically connected to the other end of the relay layer 32.
  • the light emission control line 14e is divided, and one of the light emission control lines 14ed divided in the wiring cross part Ra is, as shown in FIG. 14, the second resin layer 8c, the base coat film 11, and It is electrically connected to one end of the relay layer 32 via a first contact hole Ha formed in the gate insulating film 13.
  • the other one of the light emission control lines 14ed divided by the wiring cross portion Ra has a second contact hole Hb formed in the second resin layer 8c, the base coat film 11, and the gate insulating film 13, as shown in FIG. It is electrically connected to the other end of the relay layer 32 via the same.
  • the organic EL display device 50c described above has flexibility similarly to the organic EL display device 50a of the first embodiment, and in each sub-pixel P, via the first TFT 9a, the second TFT 9b, and the third TFT 9c, An image is displayed by appropriately emitting light from the light emitting layer 3 of the organic EL layer 23.
  • the organic EL display device 50c according to the present embodiment is obtained by, for example, using a sputtering method on the substrate surface on which the in-substrate inorganic insulating film 7 is formed in the method for manufacturing the organic EL display device 50a described in the first embodiment.
  • the relay metal layer is formed by performing a photolithography process, an etching process, and a resist stripping process on the base metal film. Thereafter, a non-photosensitive polyimide resin is applied to the surface of the substrate on which the relay layer 32 is formed, and then the pre-baking and post-baking are performed on the applied film to form the second resin layer (8c). .
  • the base coat film 11 and the gate insulating film 13 by dry etching. It can be manufactured by changing the pattern shapes of the gate lines 14d and the light emission control lines 14e.
  • the organic EL display device 50c in which the gate line 14d and the light emission control line 14e are separated from each other at the wiring cross part Ra is illustrated.
  • the organic EL display device 50ca in which the power supply line 16d is divided may be used.
  • the initialization power supply line 16d (see FIG. 2) is divided at the wiring cross section Ra, and the wiring cross section Ra As shown in FIG. 15, one of the initialization power lines 16dd divided by the first contact hole formed in the second resin layer 8c, the base coat film 11, the gate insulating film 13, and the first interlayer insulating film 15 is formed. It is electrically connected to one end of the relay layer 32 via Ha.
  • the other of the initialization power supply lines 16dd divided at the wiring cross part Ra is formed on the second resin layer 8c, the base coat film 11, the gate insulating film 13, and the interlayer insulating film 15 as shown in FIG.
  • the initialization power supply line 16d does not directly intersect with the source line 18f but intersects with the source line 18f via the relay layer 32.
  • the organic EL display device 50ca in which the initialization power supply line 16d is divided at the wiring cross portion Ra is illustrated, but the present invention is combined with the organic EL display device 50c of the present embodiment, and The present invention can also be applied to an organic EL display device in which the gate line 14d, the light emission control line 14e, and the initialization power supply line 16d are separated in the section Ra.
  • the third metal film is formed in the display region D. Does not overlap with the gate line 14d and the light emission control line 14e formed of the first metal film.
  • the display region D is formed of the third metal film. Each source line 18f does not overlap with the initialization power supply line 16d formed by the second metal film.
  • the gate line 14d and the light emission control line 14e are connected at the respective wiring cross portions Ra where the gate line 14d and the light emission control line 14e intersect with the source line 18f.
  • One of the gate lines 14dd (the light emission control lines 14ed) divided and divided at the wiring cross portion Ra passes through the first contact holes Ha formed in the second resin layer 8c, the base coat film 11, and the gate insulating film 13. And is electrically connected to one end of the relay layer 32.
  • the other of the gate lines 14dd (light emission control lines 14ed) divided at the wiring cross portion Ra is connected via the second contact holes Hb formed in the second resin layer 8c, the base coat film 11, and the gate insulating film 13.
  • the gate line 14d (the light emission control line 14e) is divided at the wiring crossing portion Ra with the source line 18f, and the divided gate lines 14dd (the light emission control lines 14ed) are disposed below the gate line 14d (the resin substrate). They are electrically connected to one another via a relay layer 32 (in layer 10c).
  • the distance between the gate line 14d and the emission control line 14e and the source line 18f in the wiring cross section Ra in the substrate thickness direction is increased, so that the parasitic capacitance generated in the wiring cross section Ra of the source line 18f is suppressed, The signal delay of the line 18f can be suppressed.
  • FIGS. 16 to 18 show a fourth embodiment of the display device according to the present invention.
  • FIG. 16 is a plan view showing a schematic configuration of the organic EL display device 50d of the present embodiment.
  • FIG. 17 is a cross-sectional view of the frame region F of the organic EL display device 50d along the line XVII-XVII in FIG.
  • FIG. 18 is a cross-sectional view of a frame region F of an organic EL display device 50da which is a modification of the organic EL display device 50d.
  • the organic EL display devices 50a and 50b in which the concave portions Ma are provided in the second resin layer 8 of the resin substrate layer 10a in the display region D have been exemplified.
  • the frame area F an organic EL display device 50d in which a frame recess Mb is provided in the second resin layer 8d of the resin substrate layer 10d is illustrated.
  • the organic EL display device 50d includes a display region D and a frame region F provided around the display region D, similarly to the organic EL display device 50a of the first embodiment. ing.
  • the organic EL display device 50d includes a resin substrate layer 10d, a TFT layer 20d provided on the resin substrate layer 10d, an organic EL element 25 provided on the TFT layer 20d, and an organic EL device.
  • a sealing film 30 provided so as to cover the element 25.
  • the resin substrate layer 10d includes a first resin layer 6 provided on the opposite side of the TFT layer 20d, a second resin layer 8d provided on the TFT layer 20d side, and a first resin layer 6d. And an in-substrate inorganic insulating film 7 provided between the second resin layer 8d.
  • the second resin layer 8d is formed of, for example, a polyimide resin to a thickness of about 10 ⁇ m.
  • a frame recess Mb is provided on the upper surface of the second resin layer 8 in the frame region F so as to overlap at least a frame wiring cross portion Rb described later. I have.
  • the frame recess Mb has, for example, a width of about 5 to 10 ⁇ m and a depth of about 5 ⁇ m to 10 ⁇ m.
  • the frame recess Mb that does not penetrate the second resin layer 8c is illustrated, but the frame recess Mb may be provided to penetrate the second resin layer 8c.
  • the TFT layer 20d includes a base coat film 11 provided on the resin substrate layer 10d, a plurality of first TFTs 9a provided on the base coat film 11, a plurality of second TFTs 9b, a plurality of And a plurality of capacitors 9d, and a first TFT 9a, a second TFT 9b, a third TFT 9c, and a flattening film 19a provided on each capacitor 9d.
  • the configuration of the display region D of the TFT layer 20d is substantially the same as the configuration of the display region D of the TFT layer 20a of the first embodiment.
  • the TFT layer 20d includes a control circuit section C provided on a pair of opposing sides of a frame region F orthogonal to the gate lines 14d and the emission control lines 14e.
  • the control circuit section C is provided with the trench G interposed therebetween.
  • the control circuit section C inside the trench G includes, for example, a scanning signal circuit.
  • a light emission control circuit is provided in the control circuit portion C provided outside the trench G.
  • the gate line 14 d and the light emission control line 14 e are provided to extend to the control circuit section C.
  • the above-described second frame wiring 18i is provided between the display area D and the control circuit section C.
  • each gate line 14d and each light emission control line 14e intersect with the second frame wiring 18i at the frame wiring crossing portion Rb as shown in FIG.
  • the gate line 14d and the light emission control line 14e are provided along the inner surface of the frame recess Mb formed in the frame wiring cross portion Rb, as shown in FIG.
  • a frame cross portion filling layer 31d filling the inside of the frame recess Mb is provided between the gate line 14d and the light emission control line 14e and the second frame wiring 18i.
  • the frame cross portion filling layer 31d is provided in the same layer with the same material as the bent portion filling layer 31b.
  • the organic EL display device 50d described above has flexibility similarly to the organic EL display device 50a of the first embodiment, and in each sub-pixel P, via the first TFT 9a, the second TFT 9b, and the third TFT 9c, An image is displayed by appropriately emitting light from the light emitting layer 3 of the organic EL layer 23.
  • the organic EL display device 50d of the present embodiment differs from the method of manufacturing the organic EL display device 50a described in the first embodiment in that the position of the concave portion Ma formed on the upper surface of the second resin layer 8 is changed. It can be manufactured by forming the recess Mb.
  • the organic EL display device 50d in which the frame region F is provided with the frame recess Mb is illustrated.
  • the display region D and the frame region F are provided with the recess Ma and the frame recess Mb, respectively. It can also be applied to an organic EL display device.
  • the organic EL display device 50d in which the frame concave portion Mb is provided in the resin substrate layer 10d is illustrated.
  • the organic EL display device 50d is provided in the second resin layer 8da of the resin substrate layer 10da.
  • the organic EL display device 50da provided with the contact holes Hc and Hd may be used.
  • the organic EL display device 50da includes a resin substrate layer 10da, a TFT layer 20da provided on the resin substrate layer 10da, and an organic EL element 25 provided on the TFT layer 20da. And a sealing film 30 provided so as to cover the organic EL element 25.
  • the resin substrate layer 10da includes a first resin layer 6 provided on the side opposite to the TFT layer 20da, a second resin layer 8da provided on the side of the TFT layer 20da, and a first resin layer 6 And a frame relay provided between the inorganic insulating film 7 in the substrate and the second resin layer 8da so as to overlap each frame wiring cross portion Rb between the inorganic insulating film 7 in the substrate and the second resin layer 8da. And a layer 32a.
  • the second resin layer 8da is formed of, for example, a polyimide resin to a thickness of about 10 ⁇ m.
  • the frame relay layer 32a is provided by, for example, a base metal film formed of the same material as the gate line 14d and the like. As shown in FIG. 18, the third resin layer 8da (the base coat film 11 and the gate insulating film 13) has a third resin layer 8da that overlaps one end of each frame relay layer 32a in the frame region F. A contact hole Hc is provided, and a fourth contact hole Hd is provided so as to overlap the other end of each frame relay layer 32a.
  • the TFT layer 20da includes a base coat film 11 provided on the resin substrate layer 10da, a plurality of first TFTs 9a provided on the base coat film 11, a plurality of second TFTs 9b, a plurality of And a plurality of capacitors 9d, and a first TFT 9a, a second TFT 9b, a third TFT 9c, and a flattening film 19a provided on each capacitor 9d.
  • An insulating film) 15, a second metal film, a second interlayer insulating film (third inorganic insulating film) 17, a third metal film, and a planarizing film 19a are sequentially stacked on the resin substrate layer 10da.
  • a plurality of gate lines 14d (14dd; see FIG. 18) are provided by the first metal film as first wirings so as to extend in parallel with each other.
  • a plurality of light emission control lines 14e (14ed, see FIG. 18) are formed as first wirings by the first metal film so as to extend in parallel with each other in the direction in which each gate line 14d extends. Is provided.
  • Each light emission control line 14e is provided so as to be adjacent to each gate line 14d.
  • the second frame wiring 18i is provided in the frame region F so as to extend in a direction orthogonal to each gate line 14dd and each light emission control line 14ed.
  • the gate line 14d is divided, and one of the gate lines 14dd divided at the frame wiring cross portion Rb is shown in FIG. As described above, it is electrically connected to one end of the frame relay layer 32a via the third contact hole Hc formed in the second resin layer 8da, the base coat film 11, and the gate insulating film 13.
  • the other of the gate lines 14dd divided by the frame wiring cross portion Rb has a fourth contact hole Hd formed in the second resin layer 8da, the base coat film 11, and the gate insulating film 13, as shown in FIG. It is electrically connected to the other end of the frame relay layer 32a via the same.
  • the light emission control line 14e is divided, and one of the light emission control lines 14ed divided at the frame wiring cross portion Rb is: As shown in FIG. 18, it is electrically connected to one end of the frame relay layer 32a via a third contact hole Hc formed in the second resin layer 8da, the base coat film 11, and the gate insulating film 13. . As shown in FIG. 18, the other of the light emission control lines 14ed divided by the frame wiring cross portion Rb is a fourth contact hole Hd formed in the second resin layer 8da, the base coat film 11, and the gate insulating film 13. And is electrically connected to the other end of the frame relay layer 32a via the.
  • the gate line 14d and the light emission control line 14e are separated at the frame wiring crossing portion Rb with the second frame wiring 18i.
  • the second frame wiring 18i formed of the metal film does not overlap the gate line 14d and the light emission control line 14e formed of the first metal film.
  • the gate line 14d and the light emission control line 14e do not directly cross the second frame wiring 18i but cross the second frame wiring 18i via the frame relay layer 32a. .
  • the organic EL display device 50da described above has flexibility similarly to the organic EL display device 50a of the first embodiment, and in each sub-pixel P, via the first TFT 9a, the second TFT 9b, and the third TFT 9c, An image is displayed by appropriately emitting light from the light emitting layer 3 of the organic EL layer 23.
  • the organic EL display device 50da of the present embodiment can be manufactured in the same manner as the method of manufacturing the organic EL display device 50c described in the third embodiment.
  • the resin substrate is overlapped with each frame wiring cross portion Rb where the gate line 14d and the light emission control line 14e intersect with the second frame wiring 18i.
  • a frame recess Mb is provided on the upper surface of the layer 10d.
  • the gate line 14d and the light emission control line 14e are provided along the inner surface of the frame recess Mb at each frame wiring cross portion Rb.
  • a frame cross portion filling layer 31d filled inside the frame recess Mb is provided between the gate line 14d and the light emission control line 14e and the second frame wiring 18i. I have.
  • the distance between the gate line 14d and the light emission control line 14e and the second frame wiring 18i in the frame wiring cross section Rb is increased in the substrate thickness direction, so that the parasitic capacitance generated in the frame wiring cross section Rb of the second frame wiring 18i. And the signal delay of the second frame wiring 18i can be suppressed.
  • the cross portion filling layer 31d used in the frame wiring cross portion Rb is provided in the same layer with the same material as the bent portion filling layer 31b used in the bent portion B. Therefore, the production cost can be suppressed, and the parasitic capacitance generated at the frame wiring cross portion Rb of the second frame wiring 18i can be suppressed.
  • the organic EL layer having a five-layered structure of the hole injection layer, the hole transport layer, the light emitting layer, the electron transport layer, and the electron injection layer is exemplified. It may have a three-layer structure of a layer / hole transport layer, a light emitting layer, and an electron transport layer / electron injection layer.
  • the organic EL display device in which the first electrode is used as an anode and the second electrode is used as a cathode is exemplified.
  • the present invention inverts the stacked structure of the organic EL layer and uses the first electrode as a cathode. It can be applied to an organic EL display device using the second electrode as an anode.
  • the organic EL display device in which the electrode of the TFT connected to the first electrode is used as the drain electrode is exemplified.
  • the present invention relates to the case where the electrode of the TFT connected to the first electrode is used as the source electrode. It can also be applied to an organic EL display device called.
  • the organic EL display device has been described as an example of the display device, but the present invention can be applied to a display device having a plurality of light emitting elements driven by current.
  • the present invention can be applied to a display device including a QLED (Quantum-dot-light-emitting-diode) which is a light-emitting element using a quantum dot-containing layer.
  • QLED Quantum-dot-light-emitting-diode
  • the present invention is useful for a flexible display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

樹脂基板（１０ａ）の上面には、少なくとも各配線クロス部（Ｒａ）に重なるように凹部（Ｍａ）が設けられ、各第１配線（１４ｄ）は、凹部（Ｍａ）の内面に沿って設けられ、各配線クロス部（Ｒａ）において、各第１配線（１４ｄ）と各第２配線（１８ｆ）との間には、凹部（Ｍａ）の内部に充填されたクロス部充填層（３１ａ）が設けられている。

Description

表示装置
　本発明は、表示装置に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機ＥＬ（electroluminescence）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。この有機ＥＬ表示装置では、可撓性を有する樹脂基板上に有機ＥＬ素子等が設けられた形成したフレキシブルな有機ＥＬ表示装置が提案されている。ここで、フレキシブルな有機ＥＬ表示装置は、例えば、樹脂基板と、樹脂基板上に設けられたＴＦＴ（thin film transistor）層と、ＴＦＴ層上に設けられた有機ＥＬ素子と、有機ＥＬ素子を覆うように設けられた封止膜とを備えている。
　例えば、特許文献１には、走査線とデータ線との交差に対応して設けられた画素回路において、当該画素回路に隣接する画素回路の固定電位配線から当該画素回路のデータ線の下部までシールド配線を延設し、シールド配線の少なくとも一部がデータ線と交差している、電気光学装置が開示されている。
特開２０１３－１１７６５８号公報
　ところで、ＴＦＴ層は、画像表示を行う表示領域において、例えば、互いに平行に延びるように設けられた複数のゲート線と、各ゲート線に直交する方向に互いに平行に延びるように設けられた複数のソース線とを備えている。ここで、フレキシブルな有機ＥＬ表示装置では、画面の大型化及び高精細化に伴って、例えば、ゲート線及びソース線が直交する配線クロス部の個数が増えているので、ソース線に生じる寄生容量によって、ソース線において、信号遅延が発生するおそれがある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、配線クロス部で生じる寄生容量を抑制して、信号遅延を抑制することにある。
　上記目的を達成するために、本発明に係る表示装置は、表示領域、及び該表示領域の周囲に額縁領域が規定された樹脂基板と、上記樹脂基板上に設けられたＴＦＴ層と、上記ＴＦＴ層上に設けられ、上記表示領域を構成する発光素子と、上記表示領域において、上記ＴＦＴ層に設けられ、互いに平行に延びる複数の第１配線と、上記表示領域において、上記ＴＦＴ層に設けられ、上記各第１配線と交差するように互いに平行に延びる複数の第２配線とを備え、上記複数の第１配線及び上記複数の第２配線が交差する複数の配線クロス部に対応して複数の画素回路が設けられた表示装置であって、上記樹脂基板の上面には、少なくとも上記各配線クロス部に重なるように凹部が設けられ、上記各第１配線は、上記凹部の内面に沿って設けられ、上記各配線クロス部において、上記各第１配線と上記各第２配線との間には、上記凹部の内部に充填されたクロス部充填層が設けられていることを特徴とする。
　本発明によれば、樹脂基板の上面には、少なくとも各配線クロス部に重なるように凹部が設けられ、各第１配線は、凹部の内面に沿って設けられ、各配線クロス部において、各第１配線と各第２配線との間には、凹部の内部に充填されたクロス部充填層が設けられているので、配線クロス部で生じる寄生容量を抑制して、信号遅延を抑制することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の平面図である。 図３は、図１中のIII－III線に沿った有機ＥＬ表示装置の断面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の等価回路図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の要部平面図である。 図６は、図５中のVI－VI線に沿った有機ＥＬ表示装置の表示領域の断面図である。 図７は、本発明の第１の実施形態に係る有機ＥＬ表示装置の第１変形例の表示領域の要部平面図である。 図８は、本発明の第１の実施形態に係る有機ＥＬ表示装置の第２変形例の表示領域の断面図であり、図６に相当する図である。 図９は、本発明の第１の実施形態に係る有機ＥＬ表示装置の第３変形例の表示領域の断面図であり、図６に相当する図である。 図１０は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層の断面図である。 図１１は、図１中のX－X線に沿った有機ＥＬ表示装置の額縁領域の断面図である。 図１２は、図１中のXI－XI線に沿った有機ＥＬ表示装置の額縁領域の折り曲げ部の断面図である。 図１３は、本発明の第２の実施形態に係る有機ＥＬ表示装置の表示領域の断面図であり、図６に相当する図である。 図１４は、本発明の第３の実施形態に係る有機ＥＬ表示装置の表示領域の断面図であり、図６に相当する図である。 図１５は、本発明の第３の実施形態に係る有機ＥＬ表示装置の変形例の表示領域の断面図であり、図６に相当する図である。 図１６は、本発明の第４の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図１７は、図１６中のXVII－XVII線に沿った有機ＥＬ表示装置の額縁領域の断面図である。 図１８は、本発明の第４の実施形態に係る有機ＥＬ表示装置の変形例の断面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図１２は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、発光素子を備えた表示装置として、有機ＥＬ素子を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０ａの概略構成を示す平面図である。また、図２は、有機ＥＬ表示装置５０ａの表示領域Ｄの平面図である。また、図３は、図１中のIII－III線に沿った有機ＥＬ表示装置５０ａの断面図である。また、図４は、有機ＥＬ表示装置５０ａを構成するＴＦＴ層２０ａの等価回路図である。また、図５は、有機ＥＬ表示装置５０ａの表示領域Ｄの要部平面図である。また、図６は、図５中のVI－VI線に沿った有機ＥＬ表示装置５０ａの表示領域Ｄの断面図である。また、図７は、有機ＥＬ表示装置５０ａの第１変形例である有機ＥＬ表示装置５０ａａの表示領域Ｄの要部平面図である。また、図８は、有機ＥＬ表示装置５０ａの第２変形例である有機ＥＬ表示装置５０ａｂの表示領域Ｄの断面図であり、図６に相当する図である。また、図９は、有機ＥＬ表示装置５０ａの第３変形例である有機ＥＬ表示装置５０ａｃの表示領域Ｄの断面図であり、図６に相当する図である。また、図１０は、有機ＥＬ表示装置５０ａを構成する有機ＥＬ層２３の断面図である。また、図１１は、図１中のXI－XI線に沿った有機ＥＬ表示装置５０ａの額縁領域Ｆの断面図である。また、図１２は、図１中のXII－XII線に沿った有機ＥＬ表示装置５０ａの額縁領域Ｆの折り曲げ部Ｂの断面図である。
　有機ＥＬ表示装置５０ａは、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に矩形枠状に設けられた額縁領域Ｆとを備えている。なお、本実施形態では、矩形状の表示領域Ｄを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれている。
　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域Ｄでは、図２に示すように、例えば、赤色の表示を行うための赤色発光領域Ｌｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｌｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｌｂを有するサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、赤色発光領域Ｌｒ、緑色発光領域Ｌｇ及び青色発光領域Ｌｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。
　額縁領域Ｆの図１中右端部には、端子部Ｔが設けられている。また、額縁領域Ｆにおいて、図１に示すように、表示領域Ｄ及び端子部Ｔの間には、図中縦方向を折り曲げの軸として、例えば、１８０°に（Ｕ字状に）折り曲げ可能な折り曲げ部Ｂが一方向（図中縦方向）に延びるように設けられている。また、額縁領域Ｆにおいて、後述する平坦化膜１９ａには、図１、図３及び図１１に示すように、略Ｃ状のトレンチＧが平坦化膜１９ａを貫通するように設けられている。ここで、トレンチＧは、図１に示すように、平面視で端子部Ｔ側が開口するように略Ｃ字状に設けられている。
　有機ＥＬ表示装置５０ａは、図３、図６及び図１１に示すように、樹脂基板として設けられた樹脂基板層１０ａと、樹脂基板層１０ａ上に設けられたＴＦＴ（thin film transistor）層２０ａと、ＴＦＴ層２０ａ上に表示領域Ｄを構成する発光素子として設けられた有機ＥＬ素子２５と、有機ＥＬ素子２５を覆うように設けられた封止膜３０とを備えている。
　樹脂基板層１０ａは、図３、図６、図１１及び図１２に示すように、ＴＦＴ層２０ａと反対側に設けられた第１樹脂層６と、ＴＦＴ層２０ａ側に設けられた第２樹脂層８と、第１樹脂層６及び第２樹脂層８の間に設けられた基板内無機絶縁膜７とを備えている。ここで、第１樹脂層６及び第２樹脂層８は、例えば、ポリイミド樹脂等により、厚さ１０μｍ程度に形成されている。また、基板内無機絶縁膜７は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により、厚さ５００ｎｍ程度に形成されている。また、第２樹脂層８の上面には、図５及び図６に示すように、表示領域Ｄにおいて、少なくとも後述する配線クロス部Ｒａに重なるように、凹部Ｍａが島状に設けられている。なお、凹部Ｍａは、例えば、その幅が数μｍ～数１０μｍ程度であり、その深さが５μｍ～１０μｍ程度である。なお、本実施形態では、島状に設けられた凹部Ｍａを例示したが、図７に示す第１変形例の有機ＥＬ表示装置５０ａａのように、凹部Ｍａは、ソース線１８ｆに重なるように線状に設けられていてもよい。また、本実施形態では、第２樹脂層８を貫通しない凹部Ｍａを例示したが、図８に示す第２変形例の有機ＥＬ表示装置５０ａｂのように、凹部Ｍａは、第２樹脂層８に相当する第２樹脂層８ａｂを貫通するように設けられていてもよい。この有機ＥＬ表示装置５０ａｂにおいて、樹脂基板層１０ａに相当する樹脂基板層１０ａｂでは、図８に示すように、凹部Ｍａにおいて、基板内無機絶縁膜７が第２樹脂層８ａｂから露出している。
　ＴＦＴ層２０ａは、図３に示すように、樹脂基板層１０ａ上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ（図４参照）、複数の第３ＴＦＴ９ｃ及び複数のキャパシタ９ｄと、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ、各第３ＴＦＴ９ｃ及び各キャパシタ９ｄ上に設けられた平坦化膜１９ａとを備えている。
　ＴＦＴ層２０ａでは、図３に示すように、ベースコート膜１１、半導体膜、ゲート絶縁膜（第１無機絶縁膜）１３、第１金属膜、第１層間絶縁膜（第２無機絶縁膜）１５、第２金属膜、第２層間絶縁膜（第３無機絶縁膜）１７、第３金属膜及び平坦化膜１９ａが樹脂基板層１０ａ上に順に積層されている。ここで、上記半導体膜は、後述する第１半導体層１２ａ等を構成し、上記第１金属膜は、後述するゲート線１４ｄ等を構成し、上記第２金属膜は、後述する上部導電層１６等を構成し、上記第３金属膜は、後述するソース線１８ｆ等を構成している。
　ＴＦＴ層２０ａでは、図２、図４及び図５に示すように、表示領域Ｄにおいて、図中横方向に互いに平行に延びるように複数のゲート線１４ｄが第１配線として上記第１金属膜により設けられている。また、ＴＦＴ層２０ａでは、図２、図４及び図５に示すように、表示領域Ｄにおいて、図中横方向に互いに平行に延びるように複数の発光制御線１４ｅが第１配線として上記第１金属膜により設けられている。なお、各発光制御線１４ｅは、図２及び図５に示すように、各ゲート線１４ｄと隣り合うように設けられている。また、ＴＦＴ層２０ａでは、図２に示すように、表示領域Ｄにおいて、各ゲート線１４ｄの延びる方向に互いに平行に延びるように複数の初期化電源線１６ｄが上記第２金属膜により設けられている。なお、図４の等価回路図では、初期化電源線１６ｄが省略されている。また、ＴＦＴ層２０ａでは、図２及び図４に示すように、表示領域Ｄにおいて、各ゲート線１４ｄと直交する方向（図中縦方向）に互いに平行に延びるように複数のソース線１８ｆが第２配線として上記第３金属膜により設けられている。また、ＴＦＴ層２０ａでは、図２及び図４に示すように、表示領域Ｄにおいて、図中縦方向に互いに平行に延びるように複数の電源線１８ｇが上記第３金属膜により設けられている。なお、各電源線１８ｇは、図２に示すように、各ソース線１８ｆと隣り合うように設けられている。ここで、また、ＴＦＴ層２０ａでは、図４に示すように、ゲート線１４ｄ又は発光制御線１４ｅと、ソース線１８ｆとが交差する配線クロス部Ｒａに対応して、画素回路が設けられている。すなわち、ＴＦＴ層２０ａでは、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、第３ＴＦＴ９ｃ及びキャパシタ９ｄが上記画素回路としてそれぞれ設けられている。
　配線クロス部Ｒａでは、上述したように、第２樹脂層８の上面に凹部Ｍａが設けられているので、ゲート線１４ｄ（及び発光制御線１４ｅ）は、図６に示すように、凹部Ｍａの内面に沿って設けられている。また、配線クロス部Ｒａでは、図５及び図６に示すように、ゲート線１４ｄ（及び発光制御線１４ｅ）とソース線１８ｆとの間に凹部Ｍａの内部に充填されたクロス部充填層３１ａが島状に設けられている。なお、上述した第１変形例の有機ＥＬ表示装置５０ａａでは、図７に示すように、クロス部充填層３１ａに相当するクロス部充填層３１ａａが線状（帯状）に設けられている。また、上述した第２変形例の有機ＥＬ表示装置５０ａｂの（ＴＦＴ層２０ａに相当する）ＴＦＴ層２０ａｂでは、図８に示すように、クロス部充填層３１ａに相当するクロス部充填層３１ａｂがクロス部充填層３１ａよりも厚く設けられている。ここで、クロス部充填層３１ａは、後述する折曲部充填層３１ｂと同一材料により同一層に設けられている。また、クロス部充填層３１ａは、図６に示すように、その表面が第２層間絶縁膜１７の表面から突出するように設けられている。なお、本実施形態では、クロス部充填層３１ａの表面が第２層間絶縁膜１７の表面から突出した構成を例示したが、図９に示す第３変形例の有機ＥＬ表示装置５０ａｃの（ＴＦＴ層２０ａに相当する）ＴＦＴ層２０ａｃのように、クロス部充填層３１ａに相当するクロス部充填層３１ａｃの表面が第２層間絶縁膜１７の表面と面一になっていてもよい。
　ベースコート膜１１は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第１ＴＦＴ９ａは、図４に示すように、各サブ画素Ｐにおいて、対応するゲート線１４ｄ、ソース線１８ｆ及び第２ＴＦＴ９ｂに電気的に接続されている。また、第１ＴＦＴ９ａは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ａ、ゲート絶縁膜１３、ゲート電極１４ａ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ａ及びドレイン電極１８ｂを備えている。ここで、半導体層１２ａは、図３に示すように、ベースコート膜１１上に島状に設けられ、後述するように、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ａを覆うように設けられている。また、ゲート電極１４ａは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ａのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ａを覆うように順に設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ａのソース領域及びドレイン領域にそれぞれ電気的に接続されている。なお、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第２ＴＦＴ９ｂは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ、電源線１８ｇ及び第３ＴＦＴ９ｃに電気的に接続されている。なお、第２ＴＦＴ９ｂは、上述した第１ＴＦＴ９ａ及び後述する第３ＴＦＴ９ｃと実質的に同じ構造を有している。
　第３ＴＦＴ９ｃは、図４に示すように、各サブ画素Ｐにおいて、対応する第２ＴＦＴ９ｂ、電源線１８ｇ及び発光制御線１４ｅに電気的に接続されている。また、第３ＴＦＴ９ｃは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ｂ、ゲート絶縁膜１３、ゲート電極１４ｂ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ｃ及びドレイン電極１８ｄを備えている。ここで、半導体層１２ｂは、図３に示すように、ベースコート膜１１上に島状に設けられ、半導体層１２ａと同様に、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ｂを覆うように設けられている。また、ゲート電極１４ｂは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ｂのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ｂを覆うように順に設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ｂのソース領域及びドレイン領域にそれぞれ電気的に接続されている。
　なお、本実施形態では、画素ＴＦＴとしてとして、トップゲート型の第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃを例示したが、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃは、ボトムゲート型であってもよい。
　キャパシタ９ｄは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線１８ｇに電気的に接続されている。ここで、キャパシタ９ｄは、図３に示すように、ゲート線１４ｄ等と同一層に同一材料により形成された下部導電層１４ｃと、下部導電層１４ｃを覆うように設けられた第１層間絶縁膜１５と、第１層間絶縁膜１５上に下部導電層１４ｃと重なるように設けられた上部導電層１６とを備えている。なお、上部導電層１６は、第２層間絶縁膜１７に形成されたコンタクトホールを介して電源線１８ｇに電気的に接続されている。
　平坦化膜１９ａは、表示領域Ｄにおいて平坦な表面を有し、例えば、ポリイミド樹脂等の有機樹脂材料により構成されている。
　有機ＥＬ素子２５は、図３に示すように、第２平坦化膜１９ａ上に順に設けられた複数の第１電極２１ａ、エッジカバー２２ａ、複数の有機ＥＬ層２３及び第２電極２４を備えている。
　複数の第１電極２１ａは、図３に示すように、複数のサブ画素Ｐに対応するように、平坦化膜１９ａ上にマトリクス状に設けられている。また、各第１電極２１ａは、図３に示すように、平坦化膜１９ａに形成されたコンタクトホールを介して、各第３ＴＦＴ９ｃのドレイン電極１８ｄに電気的に接続されている。また、第１電極２１ａは、有機ＥＬ層２３にホール（正孔）を注入する機能を有している。また、第１電極２１ａは、有機ＥＬ層２３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極２１ａを構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極２１ａを構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極２１ａを構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極２１ａは、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　エッジカバー２２ａは、図３に示すように、各第１電極２１ａの周縁部を覆うように格子状に設けられている。ここで、エッジカバー２２ａを構成する材料としては、例えば、ポリイミド樹脂、アクリル樹脂、ポリシロキサン樹脂、ノボラック樹脂等の有機膜が挙げられる。なお、エッジカバー２２ａの表面の一部は、図３に示すように、上方に突出して、島状に設けられた画素フォトスペーサになっている。
　複数の有機ＥＬ層２３は、図３に示すように、各第１電極２１ａ上に配置され、複数のサブ画素Ｐに対応するように、マトリクス状に設けられている。ここで、各有機ＥＬ層２３は、図１０に示すように、第１電極２１ａ上に順に設けられた正孔注入層１、正孔輸送層２、発光層３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極２１ａと有機ＥＬ層２３とのエネルギーレベルを近づけ、第１電極２１ａから有機ＥＬ層２３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極２１ａから有機ＥＬ層２３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層３は、第１電極２１ａ及び第２電極２４による電圧印加の際に、第１電極２１ａ及び第２電極２４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層３は、発光効率が高い材料により形成されている。そして、発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンズチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極２４と有機ＥＬ層２３とのエネルギーレベルを近づけ、第２電極２４から有機ＥＬ層２３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子２５の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれる。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極２４は、図３に示すように、各有機ＥＬ層２３及びエッジカバー２２ａを覆うように設けられている。また、第２電極２４は、有機ＥＬ層２３に電子を注入する機能を有している。また、第２電極２４は、有機ＥＬ層２３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極２４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極２４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極２４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極２４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　封止膜３０は、図３、図６及び図１１に示すように、第２電極２４を覆うように設けられた第１封止無機絶縁膜２６と、第１封止無機絶縁膜２６上に設けられた封止有機膜２７と、封止有機膜２７を覆うように設けられた第２封止無機絶縁膜２８とを備え、有機ＥＬ層２３を水分や酸素等から保護する機能を有している。ここで、第１封止無機絶縁膜２６及び第２封止無機絶縁膜２８は、例えば、酸化シリコン（ＳｉＯ２）や酸化アルミニウム（Ａｌ２Ｏ３）、四窒化三ケイ素（Ｓｉ３Ｎ４）のような窒化シリコン（ＳｉＮｘ（ｘは正数））、炭窒化ケイ素（ＳｉＣＮ）等の無機材料により構成されている。また、封止有機膜２７は、例えば、アクリル樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機材料により構成されている。
　また、有機ＥＬ表示装置５０ａは、図３及び図１１に示すように、額縁領域Ｆにおいて、トレンチＧの外側に略Ｃ字状に設けられた第１額縁配線１８ｈ（図１６参照）を備えている。ここで、第１額縁配線１８ｈは、端子部Ｔにおいて、低電源電圧（ＥＬＶＳＳ）が入力される端子と電気的に接続されている。また、第１額縁配線１８ｈは、図１１に示すように、第１導電層２１ｂを介して、第２電極２４と電気的に接続されている。なお、第１額縁配線１８ｈは、ソース線１８ｆと同一材料により同一層に形成されている。また、第１導電層２１ｂは、第１電極２１ａと同一材料により同一層に形成されている。
　また、有機ＥＬ表示装置５０ａは、図３に示すように、額縁領域Ｆにおいて、トレンチＧの内側に電源電圧幹配線として枠状に設けられた第２額縁配線１８ｉ（図１６参照）を備えている。ここで、第２額縁配線１８ｉは、端子部Ｔにおいて、高電源電圧（ＥＬＶＤＤ）が入力される端子と電気的に接続されている。また、第２額縁配線１８ｉは、表示領域Ｄ側において、表示領域Ｄに配置された複数の電源線１８ｇと電気的に接続されている。なお、第２額縁配線１８ｉは、ソース線１８ｆと同一材料により同一層に形成されている。
　また、有機ＥＬ表示装置５０ａは、図１及び図１１に示すように、額縁領域Ｆにおいて、表示領域Ｄを囲むように枠状に設けられて封止膜３０の封止有機膜２７の周端部に重なる第１堰き止め壁Ｗａと、第１堰き止め壁Ｗａを囲むように枠状に設けられた第２堰き止め壁Ｗｂとを備えている。
　第１堰き止め壁Ｗａは、図１１に示すように、平坦化膜１９ａと同一層に同一材料により形成された下層樹脂層１９ｂと、下層樹脂層１９ｂ上に第１導電層２１ｂを介して設けられ、エッジカバー２２ａと同一層に同一材料により形成された上層樹脂層２２ｃとを備えている。
　第２堰き止め壁Ｗｂは、図１１に示すように、平坦化膜１９ａと同一層に同一材料により形成された下層樹脂層１９ｃと、下層樹脂層１９ｃ上に第１導電層２１ｂを介して設けられ、エッジカバー２２ａと同一層に同一材料により形成された上層樹脂層２２ｄとを備えている。
　また、有機ＥＬ表示装置５０ａは、図２及び図１１に示すように、額縁領域Ｆにおいて、平坦化膜１９ａ上に、図中上方に突出するように、島状に設けられた複数の周辺フォトスペーサ２２ｂを備えている。ここで、周辺フォトスペーサ２２ｂは、エッジカバー２２ａと同一層に同一材料により形成されている。
　また、有機ＥＬ表示装置５０ａは、図１２に示すように、折り曲げ部Ｂにおいて、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７に形成されたスリットＳを埋めるように設けられた折曲部充填層３１ｂと、折曲部充填層３１ｂ及び第２層間絶縁膜１７上に設けられた複数の引き回し配線１８ｊと、各引き回し配線１８ｊを覆うように設けられた配線被覆層１９ｄとを備えている。
　スリットＳは、図１２に示すように、ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７を貫通して、樹脂基板層１０ａの上面を露出させるように、折り曲げ部Ｂの延びる方向に沿って突き抜ける溝状に設けられている。
　折曲部充填層３１ｂは、例えば、ポリイミド樹脂等の有機樹脂材料により構成されている。
　複数の引き回し配線１８ｊは、折り曲げ部Ｂの延びる方向と直交する方向に互いに平行に延びるように設けられている。ここで、各引き回し配線１８ｊの両端部は、図１２に示すように、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して第１ゲート導電層１４ｆ及び第２ゲート導電層１４ｇにそれぞれ電気的に接続されている。なお、引き回し配線１８ｊは、ソース線１８ｆ等と同一層に同一材料により形成されている。また、第１ゲート導電層１４ｆは、図１２に示すように、ゲート絶縁膜１３及び第１層間絶縁膜１５の間に設けられ、表示領域Ｄに配置された表示配線（ソース線１８ｆや電源線１８ｇ等）に電気的に接続されている。また、第２ゲート導電層１４ｇは、図１２に示すように、ゲート絶縁膜１３及び第１層間絶縁膜１５の間に設けられ、端子部Ｔの端子と電気的に接続されている。また、配線被覆層１９ｄは、平坦化膜１９ａと同一層に同一材料により形成されている。
　上述した有機ＥＬ表示装置５０ａは、各サブ画素Ｐにおいて、ゲート線１４ｄを介して第１ＴＦＴ９ａにゲート信号が入力されることにより、第１ＴＦＴ９ａがオン状態となり、ソース線１８ｆを介して第２ＴＦＴ９ｂのゲート電極及びキャパシタ９ｄにデータ信号が書き込まれて、発光制御線１４ｅを介して第３ＴＦＴ９ｃに発光制御信号が入力されたときに第３ＴＦＴ９ｃがオン状態となり、第２ＴＦＴ９ｂのゲート電圧に応じた電流が電源線１８ｇから有機ＥＬ層２３に供給されることにより、有機ＥＬ層２３の発光層３が発光して、画像表示が行われる。なお、有機ＥＬ表示装置５０ａでは、第１ＴＦＴ９ａがオフ状態になっても、第２ＴＦＴ９ｂのゲート電圧がキャパシタ９ｄによって保持されるので、次のフレームのゲート信号が入力されるまで発光層３による発光が各サブ画素Ｐで維持される。
　次に、本実施形態の有機ＥＬ表示装置５０ａの製造方法について説明する。なお、本実施形態の有機ＥＬ表示装置５０ａの製造方法は、ＴＦＴ層形成工程、有機ＥＬ素子形成工程及び封止膜形成工程を備える。
　＜ＴＦＴ層形成工程＞
　まず、例えば、ガラス基板上に非感光性のポリイミド樹脂を塗布した後、その塗布膜に対して、プリベーク及びポストベークを行うことにより、第１樹脂層６を形成する。
　続いて、第１樹脂層６が形成された基板表面に、例えば、プラズマＣＶＤ（chemical vapor deposition）法により、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等を成膜することにより、基板内無機絶縁膜７を形成する。
　さらに、基板内無機絶縁膜７が形成された基板表面に、非感光性のポリイミド樹脂を塗布し、その塗布膜に対して、プリベーク及びポストベークを行った後に、フォトリソグラフィ及びドライエッチングによりパターニングすることにより、凹部Ｍａを有する第２樹脂層８を形成して、樹脂基板層１０ａを形成する。なお、凹部Ｍａは、上述したように、フォトリソグラフィ及びドライエッチングによりパターニングして形成する他に、第２樹脂層（８）の表面を局所的に研磨して形成したり、非感光性のポリイミド樹脂の代わりに感光性のポリイミド樹脂を塗布し、その塗布膜に対して、プリベーク、露光、現像及びポストベークを行って形成したりしてもよい。
　その後、樹脂基板層１０ａ上に、周知の方法を用いて、ベースコート膜１１、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、第３ＴＦＴ９ｃ、キャパシタ９ｄ及び平坦化膜１９ａを形成して、ＴＦＴ層２０ａを形成する。
　＜有機ＥＬ素子形成工程＞
　上記ＴＦＴ層形成工程で形成されたＴＦＴ層２０ａの平坦化膜１９ａ上に、周知の方法を用いて、第１電極２１ａ、エッジカバー２２ａ、有機ＥＬ層２３（正孔注入層１、正孔輸送層２、発光層３、電子輸送層４、電子注入層５）及び第２電極２４を形成して、有機ＥＬ素子２５を形成する。
　＜封止膜形成工程＞
　まず、上記有機ＥＬ素子形成工程で形成された有機ＥＬ素子２５が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第１封止無機絶縁膜２６を形成する。
　続いて、第１封止無機絶縁膜２６が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、封止有機膜２７を形成する。
　さらに、封止有機膜２７が形成された基板に対して、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第２封止無機絶縁膜２８を形成することにより、封止膜３０を形成する。
　最後に、封止膜３０が形成された基板表面に保護シート（不図示）を貼付した後に、樹脂基板層１０ａのガラス基板側からレーザー光を照射することにより、樹脂基板層１０ａの下面からガラス基板を剥離させ、さらに、ガラス基板を剥離させた樹脂基板層１０ａの下面に保護シート（不図示）を貼付する。
　以上のようにして、本実施形態の有機ＥＬ表示装置５０ａを製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ａによれば、ゲート線１４ｄ及び発光制御線１４ｅとソース線１８ｆとが交差する各配線クロス部Ｒａに重なるように、樹脂基板層１０ａの上面に凹部Ｍａが設けられている。そして、ゲート線１４ｄ及び発光制御線１４ｅは、各配線クロス部Ｒａで凹部Ｍａの内面に沿って設けられている。ここで、各配線クロス部Ｒａにおいて、ゲート線１４ｄ及び発光制御線１４ｅとソース線１８ｆとの間には、凹部Ｍａの内部に充填されたクロス部充填層３１ａが設けられている。これにより、配線クロス部Ｒａにおけるゲート線１４ｄ及び発光制御線１４ｅとソース線１８ｆとの基板厚さ方向の間隔が広がるので、ソース線１８ｆの配線クロス部Ｒａで生じる寄生容量を抑制して、ソース線１８ｆの信号遅延を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ａによれば、配線クロス部Ｒａで用いるクロス部充填層３１ａが折り曲げ部Ｂで用いる折曲部充填層３１ｂと同一材料により同一層に設けられているので、製造コストを抑制して、ソース線１８ｆの配線クロス部Ｒａで生じる寄生容量を抑制することができる。
　《第２の実施形態》
　図１３は、本発明に係る表示装置の第２の実施形態を示している。ここで、図１３は、本実施形態の有機ＥＬ表示装置５０ｂの表示領域Ｄの断面図であり、図６に相当する図である。なお、以下の各実施形態において、図１～図１２と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記第１の実施形態では、第１配線としてゲート線１４ｄ及び発光制御線１４ｅが設けられた有機ＥＬ表示装置５０ａを例示したが、第１配線として初期化電源線１６ｄが設けられた有機ＥＬ表示装置５０ｂを例示する。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　有機ＥＬ表示装置５０ｂは、図１３に示すように、樹脂基板層１０ａと、樹脂基板層１０ａ上に設けられたＴＦＴ層２０ｂと、ＴＦＴ層２０ｂ上に設けられた有機ＥＬ素子２５と、有機ＥＬ素子２５を覆うように設けられた封止膜３０とを備えている。
　ＴＦＴ層２０ｂは、上記第１の実施形態のＴＦＴ２０ａと同様に、樹脂基板層１０ａ上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ、複数の第３ＴＦＴ９ｃ及び複数のキャパシタ９ｄと、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ、各第３ＴＦＴ９ｃ及び各キャパシタ９ｄ上に設けられた平坦化膜１９ａとを備えている。
　ＴＦＴ層２０ｂでは、上記第１の実施形態のＴＦＴ２０ａと同様に、ベースコート膜１１、半導体膜、ゲート絶縁膜（第１無機絶縁膜）１３、第１金属膜、第１層間絶縁膜（第２無機絶縁膜）１５、第２金属膜、第２層間絶縁膜（第３無機絶縁膜）１７、第３金属膜及び平坦化膜１９ａが樹脂基板層１０ａ上に順に積層されている。
　ＴＦＴ層２０ｂでは、表示領域Ｄにおいて、互いに平行に延びるように複数のゲート線１４ｄ（図２参照）が上記第１金属膜により設けられている。また、ＴＦＴ層２０ｂでは、表示領域Ｄにおいて、各ゲート線１４の延びる方向に互いに平行に延びるように複数の発光制御線１４ｅ（図２参照）が上記第１金属膜により設けられている。なお、各発光制御線１４ｅは、各ゲート線１４ｄと隣り合うように設けられている。また、ＴＦＴ層２０ｂでは、表示領域Ｄにおいて、各ゲート線１４ｄの延びる方向に互いに平行に延びるように複数の初期化電源線１６ｄ（図２参照）が第１配線として上記第２金属膜により設けられている。また、ＴＦＴ層２０ｂでは、表示領域Ｄにおいて、各ゲート線１４ｄと直交する方向に互いに平行に延びるように複数のソース線１８ｆ（図２参照）が第２配線として上記第３金属膜により設けられている。また、ＴＦＴ層２０ｂでは、表示領域Ｄにおいて、各ゲート線１４ｄと直交する方向に互いに平行に延びるように複数の電源線１８ｇ（図２参照）が上記第３金属膜により設けられている。なお、各電源線１８ｇは、各ソース線１８ｆと隣り合うように設けられている。ここで、ＴＦＴ層２０ｂでは、初期化電源線１６ｄと、ソース線１８ｆとが交差する配線クロス部Ｒａに対応して、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、第３ＴＦＴ９ｃ及びキャパシタ９ｄが画素回路として設けられている。
　配線クロス部Ｒａでは、上述したように、第２樹脂層８の上面に凹部Ｍａが設けられているので、初期化電源線１６ｄは、図１３に示すように、凹部Ｍａの内面に沿って設けられている。また、配線クロス部Ｒａでは、図１３に示すように、初期化電源線１６ｄとソース線１８ｆとの間に凹部Ｍａの内部に充填されたクロス部充填層３１ｂｂが島状に設けられている。ここで、クロス部充填層３１ｂｂは、折曲部充填層３１ｂと同一材料により同一層に設けられている。
　上述した有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、可撓性を有し、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃを介して、有機ＥＬ層２３の発光層３を適宜発光させることにより、画像表示を行うように構成されている。
　本実施形態の有機ＥＬ表示装置５０ｂは、上記第１の実施形態で説明した有機ＥＬ表示装置５０ａの製造方法において、第２樹脂層８の上面に形成する凹部Ｍａの位置を変更することにより、製造することができる。
　なお、本実施形態では、第１配線として初期化電源線１６ｄが設けられた有機ＥＬ表示装置５０ｂを例示したが、本発明は、上記第１の実施形態の有機ＥＬ表示装置５０ａと組み合わせて、第１配線としてゲート線１４ｄ、発光制御線１４ｅ及び初期化電源線１６ｄが設けられた有機ＥＬ表示装置にも適用することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ｂによれば、初期化電源線１６ｄとソース線１８ｆとが交差する各配線クロス部Ｒａに重なるように、樹脂基板層１０ａの上面に凹部Ｍａが設けられている。そして、初期化電源線１６ｄは、各配線クロス部Ｒａで凹部Ｍａの内面に沿って設けられている。ここで、各配線クロス部Ｒａにおいて、初期化電源線１６ｄとソース線１８ｆとの間には、凹部Ｍａの内部に充填されたクロス部充填層３１ｂｂが設けられている。これにより、配線クロス部Ｒａにおける初期化電源線１６ｄとソース線１８ｆとの基板厚さ方向の間隔が広がるので、ソース線１８ｆの配線クロス部Ｒａで生じる寄生容量を抑制して、ソース線１８ｆの信号遅延を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ｂによれば、配線クロス部Ｒａで用いるクロス部充填層３１ｂｂが折り曲げ部Ｂで用いる折曲部充填層３１ｂと同一材料により同一層に設けられているので、製造コストを抑制して、ソース線１８ｆの配線クロス部Ｒａで生じる寄生容量を抑制することができる。
　《第３の実施形態》
　図１４及び図１５は、本発明に係る表示装置の第３の実施形態を示している。ここで、図１４は、本実施形態の有機ＥＬ表示装置５０ｃの表示領域Ｄの断面図であり、図６に相当する図である。また、図１５は、有機ＥＬ表示装置５０ｃの変形例である有機ＥＬ表示装置５０ｃａの表示領域Ｄの断面図であり、図６に相当する図である。
　上記第１及び第２の実施形態では、樹脂基板層１０ａの第２樹脂層８に凹部Ｍａが設けられた有機ＥＬ表示装置５０ａ及び５０ｂを例示したが、本実施形態では、樹脂基板層１０ｃの第２樹脂層８ｃにコンタクトホールＨａ及びＨｂが設けられた有機ＥＬ表示装置５０ｃを例示する。
　有機ＥＬ表示装置５０ｃは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　有機ＥＬ表示装置５０ｃは、図１４に示すように、樹脂基板層１０ｃと、樹脂基板層１０ｃ上に設けられたＴＦＴ層２０ｃと、ＴＦＴ層２０ｃ上に設けられた有機ＥＬ素子２５と、有機ＥＬ素子２５を覆うように設けられた封止膜３０とを備えている。
　樹脂基板層１０ｃは、図１４に示すように、ＴＦＴ層２０ｃと反対側に設けられた第１樹脂層６と、ＴＦＴ層２０ｃ側に設けられた第２樹脂層８ｃと、第１樹脂層６及び第２樹脂層８ｃの間に設けられた基板内無機絶縁膜７と、基板内無機絶縁膜７及び第２樹脂層８ｃの間に各配線クロス部Ｒａに重なるように設けられた中継層３２とを備えている。ここで、第２樹脂層８ｃは、例えば、ポリイミド樹脂等により、厚さ１０μｍ程度に形成されている。また、中継層３２は、例えば、ゲート線１４ｄ等と同一材料により形成された下地金属膜により設けられている。また、第２樹脂層８ｃ（、ベースコート膜１１及びゲート絶縁膜１３）には、図１４に示すように、表示領域Ｄにおいて、各中継層３２の一方の端部に重なるように、第１コンタクトホールＨａが設けられ、各中継層３２の他方の端部に重なるように、第２コンタクトホールＨｂが設けられている。なお、本実施形態の配線クロス部Ｒａにおいて、ゲート線１４ｄ及び発光制御線１４ｅは、ソース線１８ｆと直接的に交差せずに、ソース線１８ｆと中継層３２を介して交差している。
　ＴＦＴ層２０ｃは、上記第１の実施形態のＴＦＴ２０ａと同様に、樹脂基板層１０ｃ上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ、複数の第３ＴＦＴ９ｃ及び複数のキャパシタ９ｄと、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ、各第３ＴＦＴ９ｃ及び各キャパシタ９ｄ上に設けられた平坦化膜１９ａとを備えている。
　ＴＦＴ層２０ｃでは、上記第１の実施形態のＴＦＴ２０ａと同様に、ベースコート膜１１、半導体膜、ゲート絶縁膜（第１無機絶縁膜）１３、第１金属膜、第１層間絶縁膜（第２無機絶縁膜）１５、第２金属膜、第２層間絶縁膜（第３無機絶縁膜）１７、第３金属膜及び平坦化膜１９ａが樹脂基板層１０ｃ上に順に積層されている。
　ＴＦＴ層２０ｃでは、表示領域Ｄにおいて、互いに平行に延びるように複数のゲート線１４ｄ（１４ｄｄ、図１４参照）が第１配線として上記第１金属膜により設けられている。また、ＴＦＴ層２０ｃでは、表示領域Ｄにおいて、各ゲート線１４ｄの延びる方向に互いに平行に延びるように複数の発光制御線１４ｅ（１４ｅｄ、図１４参照）が第１配線として上記第１金属膜により設けられている。なお、各発光制御線１４ｅは、各ゲート線１４ｄと隣り合うように設けられている。また、ＴＦＴ層２０ｃでは、表示領域Ｄにおいて、各ゲート線１４ｄの延びる方向に互いに平行に延びるように複数の初期化電源線１６ｄが上記第２金属膜により設けられている。また、ＴＦＴ層２０ｃでは、表示領域Ｄにおいて、各ゲート線１４ｄと直交する方向に互いに平行に延びるように複数のソース線１８ｆが第２配線として上記第３金属膜により設けられている。また、ＴＦＴ層２０ｃでは、表示領域Ｄにおいて、各ゲート線１４ｄと直交する方向に互いに平行に延びるように複数の電源線１８ｇが上記第３金属膜により設けられている。なお、各電源線１８ｇは、各ソース線１８ｆと隣り合うように設けられている。ここで、ＴＦＴ層２０ｃでは、ゲート線１４ｄ又は発光制御線１４ｅと、ソース線１８ｆとが交差する配線クロス部Ｒａに対応して、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、第３ＴＦＴ９ｃ及びキャパシタ９ｄが画素回路として設けられている。
　配線クロス部Ｒａでは、ゲート線１４ｄが分断され、配線クロス部Ｒａで分断された各ゲート線１４ｄｄの一方は、図１４に示すように、第２樹脂層８ｃ、ベースコート膜１１及びゲート絶縁膜１３に形成された第１コンタクトホールＨａを介して中継層３２の一方の端部に電気的に接続されている。また、配線クロス部Ｒａで分断された各ゲート線１４ｄｄの他方は、図１４に示すように、第２樹脂層８ｃ、ベースコート膜１１及びゲート絶縁膜１３に形成された第２コンタクトホールＨｂを介して中継層３２の他方の端部に電気的に接続されている。
　さらに、配線クロス部Ｒａでは、発光制御線１４ｅが分断され、配線クロス部Ｒａで分断された各発光制御線１４ｅｄの一方は、図１４に示すように、第２樹脂層８ｃ、ベースコート膜１１及びゲート絶縁膜１３に形成された第１コンタクトホールＨａを介して中継層３２の一方の端部に電気的に接続されている。また、配線クロス部Ｒａで分断された各発光制御線１４ｅｄの他方は、図１４に示すように、第２樹脂層８ｃ、ベースコート膜１１及びゲート絶縁膜１３に形成された第２コンタクトホールＨｂを介して中継層３２の他方の端部に電気的に接続されている。
　上述した有機ＥＬ表示装置５０ｃは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、可撓性を有し、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃを介して、有機ＥＬ層２３の発光層３を適宜発光させることにより、画像表示を行うように構成されている。
　本実施形態の有機ＥＬ表示装置５０ｃは、上記第１の実施形態で説明した有機ＥＬ表示装置５０ａの製造方法において、まず、基板内無機絶縁膜７が形成された基板表面に、例えば、スパッタリング法により、下地金属膜を成膜し、その下地金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、中継層３２を形成する。その後、中継層３２が形成された基板表面に、非感光性のポリイミド樹脂を塗布した後、その塗布膜に対して、プリベーク及びポストベークを行うことにより、第２樹脂層（８ｃ）を形成する。さらに、第１ＴＦＴ９ａのゲート電極１４ａ等を形成する前に、第２樹脂層（８ｃ）、ベースコート膜１１及びゲート絶縁膜１３にドライエッチングにより第１コンタクトホールＨａ及び第２コンタクトホールＨｂを形成した後に、ゲート線１４ｄ及び発光制御線１４ｅのパターン形状を変更することにより、製造することができる。
　なお、本実施形態では、配線クロス部Ｒａでゲート線１４ｄ及び発光制御線１４ｅが分断された有機ＥＬ表示装置５０ｃを例示したが、図１５に示す変形例のように、配線クロス部Ｒａで初期化電源線１６ｄが分断された有機ＥＬ表示装置５０ｃａであってもよい。
　有機ＥＬ表示装置５０ｃａの（ＴＦＴ層２０ｃに相当する）ＴＦＴ層２０ｃａでは、図１５に示すように、配線クロス部Ｒａにおいて、初期化電源線１６ｄ（図２参照）が分断され、配線クロス部Ｒａで分断された各初期化電源線１６ｄｄの一方は、図１５に示すように、第２樹脂層８ｃ、ベースコート膜１１、ゲート絶縁膜１３及び第１層間絶縁膜１５に形成された第１コンタクトホールＨａを介して中継層３２の一方の端部に電気的に接続されている。また、配線クロス部Ｒａで分断された初期化電源線１６ｄｄの他方は、図１５に示すように、第２樹脂層８ｃ、ベースコート膜１１、ゲート絶縁膜１３及び層間絶縁膜１５に形成された第２コンタクトホールＨｂを介して中継層３２の他方の端部に電気的に接続されている。なお、本変形例の配線クロス部Ｒａにおいて、初期化電源線１６ｄは、ソース線１８ｆと直接的に交差せずに、ソース線１８ｆと中継層３２を介して交差している。また、本変形例では、配線クロス部Ｒａで初期化電源線１６ｄが分断された有機ＥＬ表示装置５０ｃａを例示したが、本発明は、本実施形態の有機ＥＬ表示装置５０ｃと組み合わせて、配線クロス部Ｒａでゲート線１４ｄ、発光制御線１４ｅ及び初期化電源線１６ｄが分断された有機ＥＬ表示装置にも適用することができる。ここで、本実施形態の有機ＥＬ表示装置５０ｃでは、各ソース線１８ｆとの配線クロス部Ｒａでゲート線１４ｄ及び発光制御線１４ｅが分断されているので、表示領域Ｄにおいて、上記第３金属膜により形成された各ソース線１８ｆが上記第１金属膜により形成されたゲート線１４ｄ及び発光制御線１４ｅと重なっていない。また、本変形例の有機ＥＬ表示装置５０ｃａでは、各ソース線１８ｆとの配線クロス部Ｒａで初期化電源線１６ｄが分断されているので、表示領域Ｄにおいて、上記第３金属膜により形成された各ソース線１８ｆが上記第２金属膜により形成された初期化電源線１６ｄと重なっていない。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ｃによれば、ゲート線１４ｄ及び発光制御線１４ｅとソース線１８ｆとが交差する各配線クロス部Ｒａでゲート線１４ｄ及び発光制御線１４ｅが分断され、配線クロス部Ｒａで分断された各ゲート線１４ｄｄ（発光制御線１４ｅｄ）の一方は、第２樹脂層８ｃ、ベースコート膜１１及びゲート絶縁膜１３に形成された第１コンタクトホールＨａを介して中継層３２の一方の端部に電気的に接続されている。また、配線クロス部Ｒａで分断された各ゲート線１４ｄｄ（発光制御線１４ｅｄ）の他方は、第２樹脂層８ｃ、ベースコート膜１１及びゲート絶縁膜１３に形成された第２コンタクトホールＨｂを介して中継層３２の他方の端部に電気的に接続されている。そのため、ゲート線１４ｄ（発光制御線１４ｅ）は、ソース線１８ｆとの配線クロス部Ｒａで分断され、分断されたゲート線１４ｄｄ（発光制御線１４ｅｄ）同士がゲート線１４ｄよりも下層の（樹脂基板層１０ｃ中の）中継層３２を介して互いに電気的に接続されている。これにより、配線クロス部Ｒａにおけるゲート線１４ｄ及び発光制御線１４ｅとソース線１８ｆとの基板厚さ方向の間隔が広がるので、ソース線１８ｆの配線クロス部Ｒａで生じる寄生容量を抑制して、ソース線１８ｆの信号遅延を抑制することができる。
　《第４の実施形態》
　図１６～図１８は、本発明に係る表示装置の第４の実施形態を示している。ここで、図１６は、本実施形態の有機ＥＬ表示装置５０ｄの概略構成を示す平面図である。また、図１７は、図１６中のXVII－XVII線に沿った有機ＥＬ表示装置５０ｄの額縁領域Ｆの断面図である。また、図１８は、有機ＥＬ表示装置５０ｄの変形例である有機ＥＬ表示装置５０ｄａの額縁領域Ｆの断面図である。
　上記第１及び第２の実施形態では、表示領域Ｄにおいて、樹脂基板層１０ａの第２樹脂層８に凹部Ｍａが設けられた有機ＥＬ表示装置５０ａ及び５０ｂを例示したが、本実施形態では、額縁領域Ｆにおいて、樹脂基板層１０ｄの第２樹脂層８ｄに額縁凹部Ｍｂが設けられた有機ＥＬ表示装置５０ｄを例示する。
　有機ＥＬ表示装置５０ｄは、図１６に示すように、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　有機ＥＬ表示装置５０ｄは、図１７に示すように、樹脂基板層１０ｄと、樹脂基板層１０ｄ上に設けられたＴＦＴ層２０ｄと、ＴＦＴ層２０ｄ上に設けられた有機ＥＬ素子２５と、有機ＥＬ素子２５を覆うように設けられた封止膜３０とを備えている。
　樹脂基板層１０ｄは、図１７に示すように、ＴＦＴ層２０ｄと反対側に設けられた第１樹脂層６と、ＴＦＴ層２０ｄ側に設けられた第２樹脂層８ｄと、第１樹脂層６及び第２樹脂層８ｄの間に設けられた基板内無機絶縁膜７とを備えている。ここで、第２樹脂層８ｄは、例えば、ポリイミド樹脂等により、厚さ１０μｍ程度に形成されている。また、第２樹脂層８の上面には、図５及び図６に示すように、額縁領域Ｆにおいて、少なくとも後述する額縁配線クロス部Ｒｂに重なるように、額縁凹部Ｍｂが島状に設けられている。なお、額縁凹部Ｍｂは、例えば、その幅が５～１０μｍ程度であり、その深さが５μｍ～１０μｍ程度である。なお、本実施形態では、第２樹脂層８ｃを貫通しない額縁凹部Ｍｂを例示したが、額縁凹部Ｍｂは、第２樹脂層８ｃを貫通するように設けられていてもよい。
　ＴＦＴ層２０ｄは、上記第１の実施形態のＴＦＴ２０ａと同様に、樹脂基板層１０ｄ上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ、複数の第３ＴＦＴ９ｃ及び複数のキャパシタ９ｄと、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ、各第３ＴＦＴ９ｃ及び各キャパシタ９ｄ上に設けられた平坦化膜１９ａとを備えている。
　ＴＦＴ層２０ｄの表示領域Ｄの構成は、上記第１の実施形態のＴＦＴ層２０ａの表示領域Ｄの構成と実質的に同じになっている。
　ＴＦＴ層２０ｄは、図１６に示すように、各ゲート線１４ｄ及び発光制御線１４ｅと直交する額縁領域Ｆの対向する一対の辺に設けられた制御回路部Ｃを備えている。ここで、制御回路部Ｃは、図１６に示すように、トレンチＧを挟んで設けられ、トレンチＧのよりも内側（表示領域Ｄ側）の制御回路部Ｃには、例えば、走査信号回路が設けられ、トレンチＧのよりも外側の制御回路部Ｃには、例えば、発光制御回路が設けられている。
　額縁領域Ｆにおいて、ゲート線１４ｄ及び発光制御線１４ｅは、制御回路部Ｃまで延びるように設けられている。
　額縁領域Ｆにおいて、表示領域Ｄ及び制御回路部Ｃの間には、上述した第２額縁配線１８ｉが設けられている。
　額縁領域Ｆにおいて、各ゲート線１４ｄ及び各発光制御線１４ｅと、第２額縁配線１８ｉとは、図１７に示すように、額縁配線クロス部Ｒｂで交差している。ここで、ゲート線１４ｄ及び発光制御線１４ｅは、図１７に示すように、額縁配線クロス部Ｒｂに形成された額縁凹部Ｍｂの内面に沿って設けられている。そして、額縁配線クロス部Ｒｂにおいて、ゲート線１４ｄ及び発光制御線１４ｅと第２額縁配線１８ｉとの間には、額縁凹部Ｍｂの内部に充填された額縁クロス部充填層３１ｄが設けられている。なお、額縁クロス部充填層３１ｄは、折曲部充填層３１ｂと同一材料により同一層に設けられている。
　上述した有機ＥＬ表示装置５０ｄは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、可撓性を有し、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃを介して、有機ＥＬ層２３の発光層３を適宜発光させることにより、画像表示を行うように構成されている。
　本実施形態の有機ＥＬ表示装置５０ｄは、上記第１の実施形態で説明した有機ＥＬ表示装置５０ａの製造方法において、第２樹脂層８の上面に形成する凹部Ｍａの位置を変更して、額縁凹部Ｍｂを形成することにより、製造することができる。
　なお、本実施形態では、額縁領域Ｆに額縁凹部Ｍｂが設けられた有機ＥＬ表示装置５０ｄを例示したが、本発明は、表示領域Ｄ及び額縁領域Ｆに凹部Ｍａ及び額縁凹部Ｍｂがそれぞれ設けられた有機ＥＬ表示装置にも適用することができる。
　また、本実施形態では、樹脂基板層１０ｄに額縁凹部Ｍｂが設けられた有機ＥＬ表示装置５０ｄを例示したが、上記第３の実施形態のように、樹脂基板層１０ｄａの第２樹脂層８ｄａにコンタクトホールＨｃ及びＨｄが設けられた有機ＥＬ表示装置５０ｄａであってもよい。
　具体的に有機ＥＬ表示装置５０ｄａは、図１８に示すように、樹脂基板層１０ｄａと、樹脂基板層１０ｄａ上に設けられたＴＦＴ層２０ｄａと、ＴＦＴ層２０ｄａ上に設けられた有機ＥＬ素子２５と、有機ＥＬ素子２５を覆うように設けられた封止膜３０とを備えている。
　樹脂基板層１０ｄａは、図１８に示すように、ＴＦＴ層２０ｄａと反対側に設けられた第１樹脂層６と、ＴＦＴ層２０ｄａ側に設けられた第２樹脂層８ｄａと、第１樹脂層６及び第２樹脂層８ｄａの間に設けられた基板内無機絶縁膜７と、基板内無機絶縁膜７及び第２樹脂層８ｄａの間に各額縁配線クロス部Ｒｂに重なるように設けられた額縁中継層３２ａとを備えている。ここで、第２樹脂層８ｄａは、例えば、ポリイミド樹脂等により、厚さ１０μｍ程度に形成されている。また、額縁中継層３２ａは、例えば、ゲート線１４ｄ等と同一材料により形成された下地金属膜により設けられている。また、第２樹脂層８ｄａ（、ベースコート膜１１及びゲート絶縁膜１３）には、図１８に示すように、額縁領域Ｆにおいて、各額縁中継層３２ａの一方の端部に重なるように、第３コンタクトホールＨｃが設けられ、各額縁中継層３２ａの他方の端部に重なるように、第４コンタクトホールＨｄが設けられている。
　ＴＦＴ層２０ｄａは、上記第１の実施形態のＴＦＴ２０ａと同様に、樹脂基板層１０ｄａ上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ、複数の第３ＴＦＴ９ｃ及び複数のキャパシタ９ｄと、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ、各第３ＴＦＴ９ｃ及び各キャパシタ９ｄ上に設けられた平坦化膜１９ａとを備えている。
　ＴＦＴ層２０ｄａでは、上記第１の実施形態のＴＦＴ２０ａと同様に、ベースコート膜１１、半導体膜、ゲート絶縁膜（第１無機絶縁膜）１３、第１金属膜、第１層間絶縁膜（第２無機絶縁膜）１５、第２金属膜、第２層間絶縁膜（第３無機絶縁膜）１７、第３金属膜及び平坦化膜１９ａが樹脂基板層１０ｄａ上に順に積層されている。
　ＴＦＴ層２０ｄａでは、額縁領域Ｆにおいて、互いに平行に延びるように複数のゲート線１４ｄ（１４ｄｄ、図１８参照）が第１配線として上記第１金属膜により設けられている。また、ＴＦＴ層２０ｄａでは、額縁領域Ｆにおいて、各ゲート線１４ｄの延びる方向に互いに平行に延びるように複数の発光制御線１４ｅ（１４ｅｄ、図１８参照）が第１配線として上記第１金属膜により設けられている。なお、各発光制御線１４ｅは、各ゲート線１４ｄと隣り合うように設けられている。また、ＴＦＴ層２０ｄａでは、額縁領域Ｆにおいて、各ゲート線１４ｄｄ及び各発光制御線１４ｅｄと直交する方向に延びるように第２額縁配線１８ｉが設けられている。
　各ゲート線１４ｄと第２額縁配線１８ｉとが交差する各額縁配線クロス部Ｒｂでは、ゲート線１４ｄが分断され、額縁配線クロス部Ｒｂで分断された各ゲート線１４ｄｄの一方は、図１８に示すように、第２樹脂層８ｄａ、ベースコート膜１１及びゲート絶縁膜１３に形成された第３コンタクトホールＨｃを介して額縁中継層３２ａの一方の端部に電気的に接続されている。また、額縁配線クロス部Ｒｂで分断された各ゲート線１４ｄｄの他方は、図１８に示すように、第２樹脂層８ｄａ、ベースコート膜１１及びゲート絶縁膜１３に形成された第４コンタクトホールＨｄを介して額縁中継層３２ａの他方の端部に電気的に接続されている。
　さらに、各発光制御線１４ｅと第２額縁配線１８ｉとが交差する額縁配線クロス部Ｒｂでは、発光制御線１４ｅが分断され、額縁配線クロス部Ｒｂで分断された各発光制御線１４ｅｄの一方は、図１８に示すように、第２樹脂層８ｄａ、ベースコート膜１１及びゲート絶縁膜１３に形成された第３コンタクトホールＨｃを介して額縁中継層３２ａの一方の端部に電気的に接続されている。また、額縁配線クロス部Ｒｂで分断された各発光制御線１４ｅｄの他方は、図１８に示すように、第２樹脂層８ｄａ、ベースコート膜１１及びゲート絶縁膜１３に形成された第４コンタクトホールＨｄを介して額縁中継層３２ａの他方の端部に電気的に接続されている。
　ここで、本変形例の有機ＥＬ表示装置５０ｄａでは、第２額縁配線１８ｉとの額縁配線クロス部Ｒｂでゲート線１４ｄ及び発光制御線１４ｅが分断されているので、額縁領域Ｆにおいて、上記第３金属膜により形成された第２額縁配線１８ｉが上記第１金属膜により形成されたゲート線１４ｄ及び発光制御線１４ｅと重なっていない。なお、額縁配線クロス部Ｒｂにおいて、ゲート線１４ｄ及び発光制御線１４ｅは、第２額縁配線１８ｉと直接的に交差せずに、第２額縁配線１８ｉと額縁中継層３２ａを介して交差している。
　上述した有機ＥＬ表示装置５０ｄａは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、可撓性を有し、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及び第３ＴＦＴ９ｃを介して、有機ＥＬ層２３の発光層３を適宜発光させることにより、画像表示を行うように構成されている。
　本実施形態の有機ＥＬ表示装置５０ｄａは、上記第３の実施形態で説明した有機ＥＬ表示装置５０ｃの製造方法と同様にして、製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ｄによれば、ゲート線１４ｄ及び発光制御線１４ｅと第２額縁配線１８ｉとが交差する各額縁配線クロス部Ｒｂに重なるように、樹脂基板層１０ｄの上面に額縁凹部Ｍｂが設けられている。そして、ゲート線１４ｄ及び発光制御線１４ｅは、各額縁配線クロス部Ｒｂで額縁凹部Ｍｂの内面に沿って設けられている。ここで、各額縁配線クロス部Ｒｂにおいて、ゲート線１４ｄ及び発光制御線１４ｅと第２額縁配線１８ｉとの間には、額縁凹部Ｍｂの内部に充填された額縁クロス部充填層３１ｄが設けられている。これにより、額縁配線クロス部Ｒｂにおけるゲート線１４ｄ及び発光制御線１４ｅと第２額縁配線１８ｉとの基板厚さ方向の間隔が広がるので、第２額縁配線１８ｉの額縁配線クロス部Ｒｂで生じる寄生容量を抑制して、第２額縁配線１８ｉの信号遅延を抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ｄによれば、額縁配線クロス部Ｒｂで用いるクロス部充填層３１ｄが折り曲げ部Ｂで用いる折曲部充填層３１ｂと同一材料により同一層に設けられているので、製造コストを抑制して、第２額縁配線１８ｉの額縁配線クロス部Ｒｂで生じる寄生容量を抑制することができる。
　《その他の実施形態》
　上記各実施形態では、有機ＥＬ表示装置５０ａ～５０ｄを例示したが、本発明は、各実施形態及びその変形例の構成を組み合わせた有機ＥＬ表示装置にも適用することができる。
　上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記各実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、第１電極に接続されたＴＦＴの電極をドレイン電極とした有機ＥＬ表示装置を例示したが、本発明は、第１電極に接続されたＴＦＴの電極をソース電極と呼ぶ有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができる。例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｂ　　　　折り曲げ部
Ｃ　　　　制御回路部
Ｄ　　　　表示領域
Ｆ　　　　額縁領域
Ｈａ　　　第１コンタクトホール
Ｈｂ　　　第２コンタクトホール
Ｈｃ　　　第３コンタクトホール
Ｈｄ　　　第４コンタクトホール
Ｍａ　　　凹部
Ｍｂ　　　額縁凹部
Ｒａ　　　配線クロス部
Ｒｂ　　　額縁配線クロス部
Ｓ　　　　スリット
Ｔ　　　　端子部
６　　　　第１樹脂層
７　　　　基板内無機絶縁膜
８，８ａｃ，８ｃ，８ｄ　　　第２樹脂層
９ａ　　　第１ＴＦＴ（画素回路）
９ｂ　　　第２ＴＦＴ（画素回路）
９ｃ　　　第３ＴＦＴ（画素回路）
９ｄ　　　キャパシタ（画素回路）
１０ａ，１０ａｃ０，１０ｃ，１０ｄ　　　樹脂基板層（樹脂基板）
１１　　　ベースコート膜（無機絶縁膜）
１３　　　ゲート絶縁膜（第１無機絶縁膜）
１４ｄ　　ゲート線（第１配線）
１４ｅ　　発光制御線（第１配線）
１５　　　第１層間絶縁膜（第２無機絶縁膜）
１６ｄ　　初期化電源線（第１配線）
１７　　　第２層間絶縁膜（第３無機絶縁膜）
１８ｆ　　ソース線（第２配線）
１８ｉ　　第２額縁配線（電源電圧幹配線）
１８ｊ　　引き回し配線
２０　　　ＴＦＴ層
２５　　　有機ＥＬ素子（発光素子）
３１ａ　　クロス部充填層
３１ｂ　　折曲部充填層
３１ｄ　　額縁クロス部充填層
３２　　　中継層
３２ａ　　額縁中継層
５０ａ～５０ｄ，５０ａａ～５０ａｃ，５０ｃａ，５０ｄａ　　有機ＥＬ表示装置

Claims (22)

  1. 　表示領域、及び該表示領域の周囲に額縁領域が規定された樹脂基板と、
    　上記樹脂基板上に設けられたＴＦＴ層と、
    　上記ＴＦＴ層上に設けられ、上記表示領域を構成する発光素子と、
    　上記表示領域において、上記ＴＦＴ層に設けられ、互いに平行に延びる複数の第１配線と、
    　上記表示領域において、上記ＴＦＴ層に設けられ、上記各第１配線と交差するように互いに平行に延びる複数の第２配線とを備え、
    　上記複数の第１配線及び上記複数の第２配線が交差する複数の配線クロス部に対応して複数の画素回路が設けられた表示装置であって、
    　上記樹脂基板の上面には、少なくとも上記各配線クロス部に重なるように凹部が設けられ、
    　上記各第１配線は、上記凹部の内面に沿って設けられ、
    　上記各配線クロス部において、上記各第１配線と上記各第２配線との間には、上記凹部の内部に充填されたクロス部充填層が設けられていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記額縁領域の端部には、端子部が設けられ、
    　上記表示領域及び上記端子部の間には、一方向に延びる折り曲げ部が設けられ、
    　上記折り曲げ部では、上記ＴＦＴ層を構成する少なくとも１層の無機絶縁膜に該無機絶縁膜を貫通して上記樹脂基板の上面を露出させるスリットが設けられ、
    　上記スリットの内部には、折曲部充填層が充填され、
    　上記折曲部充填層上には、上記折り曲げ部の延びる方向に交差する方向に互いに平行に延びる複数の引き回し配線が設けられ、
    　上記クロス部充填層は、上記折曲部充填層と同一材料により同一層に設けられていることを特徴とする表示装置。
  3. 　請求項１又は２に記載された表示装置において、
    　上記ＴＦＴ層は、上記樹脂基板上に順に設けられた第１無機絶縁膜、第１金属膜、第２無機絶縁膜、第２金属膜、第３無機絶縁膜及び第３金属膜を備え、
    　上記各第２配線は、上記第３金属膜により形成されていることを特徴とする表示装置。
  4. 　請求項３に記載された表示装置において、
    　上記各第１配線は、上記第１金属膜により形成されていることを特徴とする表示装置。
  5. 　請求項４に記載された表示装置において、
    　上記各第１配線は、ゲート線又は発光制御線であり、
    　上記各第２配線は、ソース線であることを特徴とする表示装置。
  6. 　請求項３に記載された表示装置において、
    　上記各第１配線は、上記第２金属膜により形成されていることを特徴とする表示装置。
  7. 　請求項６に記載された表示装置において、
    　上記各第１配線は、初期化電源線であり、
    　上記各第２配線は、ソース線であることを特徴とする表示装置。
  8. 　請求項３～７の何れか１つに記載された表示装置において、
    　上記クロス部充填層の表面は、上記第３無機絶縁膜の表面から突出していることを特徴とする表示装置。
  9. 　請求項３～７の何れか１つに記載された表示装置において、
    　上記クロス部充填層の表面は、上記第３無機絶縁膜の表面と面一になっていることを特徴とする表示装置。
  10. 　請求項１～９の何れか１つに記載された表示装置において、
    　上記凹部及び上記クロス部充填層は、上記各配線クロス部において、島状に設けられていることを特徴とする表示装置。
  11. 　請求項１～９の何れか１つに記載された表示装置において、
    　上記凹部及び上記クロス部充填層は、上記各第２配線に重なるように線状に設けられていることを特徴とする表示装置。
  12. 　請求項１～１１の何れか１つに記載された表示装置において、
    　上記樹脂基板は、上記ＴＦＴ層と反対側に設けられた第１樹脂層と、上記ＴＦＴ層側に設けられた第２樹脂層と、上記第１樹脂層及び上記第２樹脂層の間に設けられた基板内無機絶縁膜とを備え、
    　上記凹部において、上記第２樹脂層から上記基板内無機絶縁膜が露出していることを特徴とする表示装置。
  13. 　請求項１～１２の何れか１つに記載された表示装置において、
    　上記額縁領域は、矩形枠状に設けられ、
    　上記各第１配線と交差する上記額縁領域の辺には、制御回路部が設けられ、
    　上記各第１配線は、上記制御回路部まで延びるように設けられ、
    　上記表示領域及び上記制御回路部の間には、上記各第２配線と同一材料により同一層に形成された電源電圧幹配線が設けられ、
    　上記複数の第１配線及び上記電源電圧幹配線は、複数の額縁配線クロス部で交差し、
    　上記樹脂基板の上面には、少なくとも上記各額縁配線クロス部に重なるように額縁凹部が設けられ、
    　上記各第１配線は、上記額縁凹部の内面に沿って設けられ、
    　上記各額縁配線クロス部において、上記各第１配線と上記電源電圧幹配線との間には、上記額縁凹部の内部に充填された額縁クロス部充填層が設けられていることを特徴とする表示装置。
  14. 　請求項１～１３の何れか１つに記載された表示装置において、
    　上記発光素子は、有機ＥＬ素子であることを特徴とする表示装置。
  15. 　表示領域及び該表示領域の周囲に額縁領域が規定され、第１樹脂層、基板内無機絶縁膜及び第２樹脂層が順に設けられた樹脂基板と、
    　上記第２樹脂層上に設けられたＴＦＴ層と、
    　上記ＴＦＴ層上に設けられ、上記表示領域を構成する発光素子と、
    　上記表示領域において、上記ＴＦＴ層に設けられ、互いに平行に延びる複数の第１配線と、
    　上記表示領域において、上記ＴＦＴ層に設けられ、上記各第１配線と交差するように互いに平行に延びる複数の第２配線とを備え、
    　上記複数の第１配線及び上記複数の第２配線が交差する複数の配線クロス部に対応して複数の画素回路が設けられた表示装置であって、
    　上記各第１配線は、上記各配線クロス部で分断され、
    　上記各配線クロス部で分断された上記各第１配線の一方は、上記基板内無機絶縁膜及び上記第２樹脂層の間に設けられた中継層の一方の端部に上記第２樹脂層に形成された第１コンタクトホールを介して電気的に接続され、
    　上記各配線クロス部で分断された上記各第１配線の他方は、上記中継層の他方の端部に上記第２樹脂層に形成された第２コンタクトホールを介して電気的に接続されていることを特徴とする表示装置。
  16. 　請求項１５に記載された表示装置において、
    　上記基板内無機絶縁膜及び上記第２樹脂層の間に下地金属膜が設けられ、
    　上記中継層は、上記下地金属膜により形成され、
    　上記ＴＦＴ層は、上記第２樹脂層上に順に設けられた第１無機絶縁膜、第１金属膜、第２無機絶縁膜、第２金属膜、第３無機絶縁膜及び第３金属膜を備え、
    　上記各第２配線は、上記第３金属膜により形成されていることを特徴とする表示装置。
  17. 　請求項１６に記載された表示装置において、
    　上記各第１配線は、上記第１金属膜により形成されていることを特徴とする表示装置。
  18. 　請求項１７に記載された表示装置において、
    　上記各第１配線は、ゲート線又は発光制御線であり、
    　上記各第２配線は、ソース線であることを特徴とする表示装置。
  19. 　請求項１６に記載された表示装置において、
    　上記各第１配線は、上記第２金属膜により形成されていることを特徴とする表示装置。
  20. 　請求項１９に記載された表示装置において、
    　上記各第１配線は、初期化電源線であり、
    　上記各第２配線は、ソース線であることを特徴とする表示装置。
  21. 　請求項１５～２０の何れか１つに記載された表示装置において、
    　上記額縁領域は、矩形枠状に設けられ、
    　上記各第１配線と交差する上記額縁領域の辺には、制御回路部が設けられ、
    　上記各第１配線は、上記制御回路部まで延びるように設けられ、
    　上記表示領域及び上記制御回路部の間には、上記各第２配線と同一材料により同一層に形成された電源電圧幹配線が設けられ、
    　上記複数の第１配線及び上記電源電圧幹配線は、複数の額縁配線クロス部で交差し、
    　上記各第１配線は、上記各額縁配線クロス部で分断され、
    　上記各額縁配線クロス部で分断された上記各第１配線の一方は、上記基板内無機絶縁膜及び上記第２樹脂層の間に設けられた額縁中継層の一方の端部に上記第２樹脂層に形成された第３コンタクトホールを介して電気的に接続され、
    　上記各額縁配線クロス部で分断された上記各第１配線の他方は、上記額縁中継層の他方の端部に上記第２樹脂層に形成された第４コンタクトホールを介して電気的に接続されていることを特徴とする表示装置。
  22. 　請求項１５～２１の何れか１つに記載された表示装置において、
    　上記発光素子は、有機ＥＬ素子であることを特徴とする表示装置。
PCT/JP2018/036447 2018-09-28 2018-09-28 表示装置 WO2020065962A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/036447 WO2020065962A1 (ja) 2018-09-28 2018-09-28 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/036447 WO2020065962A1 (ja) 2018-09-28 2018-09-28 表示装置

Publications (1)

Publication Number Publication Date
WO2020065962A1 true WO2020065962A1 (ja) 2020-04-02

Family

ID=69951231

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/036447 WO2020065962A1 (ja) 2018-09-28 2018-09-28 表示装置

Country Status (1)

Country Link
WO (1) WO2020065962A1 (ja)

Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234079A (ja) * 1985-04-10 1986-10-18 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置とその製造方法
JPS63246728A (ja) * 1987-04-01 1988-10-13 Ricoh Co Ltd 液晶アクテイブマトリクスパネル
JPH04180031A (ja) * 1990-11-15 1992-06-26 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH04305625A (ja) * 1991-04-03 1992-10-28 Sony Corp 液晶表示装置
JPH0895062A (ja) * 1994-09-27 1996-04-12 Casio Comput Co Ltd 液晶表示素子
JP2006053572A (ja) * 2005-09-01 2006-02-23 Seiko Epson Corp 電気光学装置およびそれを用いた表示装置
JP2006250985A (ja) * 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2007128049A (ja) * 2005-10-03 2007-05-24 Sanyo Electric Co Ltd 表示パネル
JP2007305796A (ja) * 2006-05-11 2007-11-22 Seiko Epson Corp 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
US20110073864A1 (en) * 2009-09-25 2011-03-31 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method
JP2012119532A (ja) * 2010-12-01 2012-06-21 Seiko Epson Corp 薄膜トランジスタ形成用基板、半導体装置、電気装置
CN102681274A (zh) * 2011-09-29 2012-09-19 京东方科技集团股份有限公司 液晶显示器阵列基板及制造方法
JP2013117658A (ja) * 2011-12-05 2013-06-13 Seiko Epson Corp 電気光学装置および電子機器
US20140217397A1 (en) * 2013-02-01 2014-08-07 Lg Display Co., Ltd. Flexible display substrate, flexible organic light emitting display device and method of manufacturing the same
JP2014174189A (ja) * 2013-03-06 2014-09-22 Seiko Epson Corp 電気光学装置及び電子機器
US20150102353A1 (en) * 2013-10-10 2015-04-16 Tianma Micro-Electronics Co., Ltd. Tft array substrate, display panel and display device
US20160066409A1 (en) * 2014-08-30 2016-03-03 Lg Display Co., Ltd. Flexible Display Device With Side Crack Protection Structure And Manufacturing Method For The Same
US20160218305A1 (en) * 2015-01-28 2016-07-28 Samsung Display Co., Ltd. Display device
US20160293630A1 (en) * 2015-04-01 2016-10-06 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, forming method for the same, and display device
US20160291790A1 (en) * 2015-04-01 2016-10-06 Shanghai Tianma Micro-electronics Co., Ltd. Touch display panel and touch display device
JP2017098020A (ja) * 2015-11-20 2017-06-01 株式会社ジャパンディスプレイ 表示装置
JP2017120375A (ja) * 2015-12-25 2017-07-06 Ｎｌｔテクノロジー株式会社 表示装置及び表示装置の製造方法
JP2017187580A (ja) * 2016-04-04 2017-10-12 株式会社ジャパンディスプレイ 表示装置
US20180047799A1 (en) * 2016-08-12 2018-02-15 Samsung Display Co., Ltd. Display device

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234079A (ja) * 1985-04-10 1986-10-18 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置とその製造方法
JPS63246728A (ja) * 1987-04-01 1988-10-13 Ricoh Co Ltd 液晶アクテイブマトリクスパネル
JPH04180031A (ja) * 1990-11-15 1992-06-26 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH04305625A (ja) * 1991-04-03 1992-10-28 Sony Corp 液晶表示装置
JPH0895062A (ja) * 1994-09-27 1996-04-12 Casio Comput Co Ltd 液晶表示素子
JP2006250985A (ja) * 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2006053572A (ja) * 2005-09-01 2006-02-23 Seiko Epson Corp 電気光学装置およびそれを用いた表示装置
JP2007128049A (ja) * 2005-10-03 2007-05-24 Sanyo Electric Co Ltd 表示パネル
JP2007305796A (ja) * 2006-05-11 2007-11-22 Seiko Epson Corp 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
US20110073864A1 (en) * 2009-09-25 2011-03-31 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method
JP2012119532A (ja) * 2010-12-01 2012-06-21 Seiko Epson Corp 薄膜トランジスタ形成用基板、半導体装置、電気装置
CN102681274A (zh) * 2011-09-29 2012-09-19 京东方科技集团股份有限公司 液晶显示器阵列基板及制造方法
JP2013117658A (ja) * 2011-12-05 2013-06-13 Seiko Epson Corp 電気光学装置および電子機器
US20140217397A1 (en) * 2013-02-01 2014-08-07 Lg Display Co., Ltd. Flexible display substrate, flexible organic light emitting display device and method of manufacturing the same
JP2014174189A (ja) * 2013-03-06 2014-09-22 Seiko Epson Corp 電気光学装置及び電子機器
US20150102353A1 (en) * 2013-10-10 2015-04-16 Tianma Micro-Electronics Co., Ltd. Tft array substrate, display panel and display device
US20160066409A1 (en) * 2014-08-30 2016-03-03 Lg Display Co., Ltd. Flexible Display Device With Side Crack Protection Structure And Manufacturing Method For The Same
US20160218305A1 (en) * 2015-01-28 2016-07-28 Samsung Display Co., Ltd. Display device
US20160293630A1 (en) * 2015-04-01 2016-10-06 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, forming method for the same, and display device
US20160291790A1 (en) * 2015-04-01 2016-10-06 Shanghai Tianma Micro-electronics Co., Ltd. Touch display panel and touch display device
JP2017098020A (ja) * 2015-11-20 2017-06-01 株式会社ジャパンディスプレイ 表示装置
JP2017120375A (ja) * 2015-12-25 2017-07-06 Ｎｌｔテクノロジー株式会社 表示装置及び表示装置の製造方法
JP2017187580A (ja) * 2016-04-04 2017-10-12 株式会社ジャパンディスプレイ 表示装置
US20180047799A1 (en) * 2016-08-12 2018-02-15 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
CN111567142B (zh) 显示装置及其制造方法
WO2020026417A1 (ja) 表示装置及びその製造方法
WO2020174612A1 (ja) 表示装置
CN113615318B (zh) 显示装置
WO2020065710A1 (ja) 表示装置
WO2021176508A1 (ja) 表示装置
WO2021161465A1 (ja) 表示装置
WO2019171581A1 (ja) 表示装置
WO2019163030A1 (ja) 表示装置及びその製造方法
WO2019163045A1 (ja) 表示装置
WO2021079412A1 (ja) 表示装置
WO2020039555A1 (ja) 表示装置
WO2019187121A1 (ja) 表示装置
WO2019224917A1 (ja) 表示装置
WO2019186702A1 (ja) 表示装置
WO2019130581A1 (ja) 表示装置及びその製造方法
WO2020178910A1 (ja) 表示装置
WO2020194427A1 (ja) 表示装置及びその製造方法
WO2019186812A1 (ja) 表示装置及びその製造方法
WO2019167270A1 (ja) 表示装置及びその製造方法
WO2022113333A1 (ja) 表示装置
WO2020053923A1 (ja) 表示装置
WO2020174605A1 (ja) 表示装置及びその製造方法
WO2020065962A1 (ja) 表示装置
WO2019142261A1 (ja) 表示装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18934957

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18934957

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP