WO2019171581A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2019171581A1
WO2019171581A1 PCT/JP2018/009235 JP2018009235W WO2019171581A1 WO 2019171581 A1 WO2019171581 A1 WO 2019171581A1 JP 2018009235 W JP2018009235 W JP 2018009235W WO 2019171581 A1 WO2019171581 A1 WO 2019171581A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
display device
film
layer
insulating film
Prior art date
Application number
PCT/JP2018/009235
Other languages
English (en)
French (fr)
Inventor
貴翁 斉藤
誠二 金子
庸輔 神崎
昌彦 三輪
雅貴 山中
屹 孫
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2018/009235 priority Critical patent/WO2019171581A1/ja
Priority to CN201880091027.2A priority patent/CN111819614B/zh
Priority to US16/979,453 priority patent/US11659746B2/en
Publication of WO2019171581A1 publication Critical patent/WO2019171581A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Definitions

  • the present invention relates to a display device.
  • a self-luminous organic EL display device using an organic EL (electroluminescence) element has attracted attention as a display device that replaces a liquid crystal display device.
  • a flexible organic EL display device in which an organic EL element or the like is formed on a flexible resin substrate has been proposed.
  • the organic EL display device there is a demand for reducing the frame area by providing a rectangular display area for displaying an image and a frame area around the display area.
  • the wiring arranged in the frame area may be broken.
  • Patent Document 1 discloses a flexible display device that prevents a disconnection of wiring by removing a part of each of a buffer film, a gate insulating film, and an interlayer insulating film corresponding to a bending region by forming a bending hole. It is disclosed.
  • an inorganic insulating film such as a base coat film, a gate insulating film, and an interlayer insulating film is provided on a resin substrate, in order to suppress disconnection of wiring arranged in the frame region.
  • the inorganic insulating film in the bent portion of the frame region is removed to prevent the inorganic insulating film from being broken in the bent portion.
  • the first and second bent portions are provided.
  • the inorganic insulating film in the portion can be removed, and the breakage of the inorganic insulating film at the first and second bent portions can be suppressed.
  • the organic EL display device having such a configuration although disconnection of the first and second wirings provided in the first and second bent portions can be suppressed, for example, the first wiring and the second wiring There is room for improvement since the electrical connection with is not considered.
  • the present invention has been made in view of such points, and an object of the present invention is to electrically connect the first wiring provided in the first bent portion and the second wiring provided in the second bent portion. Easy to connect to.
  • a display device includes a resin substrate, a TFT layer provided on the resin substrate, a light emitting element provided on the TFT layer and constituting a display region, A frame region of at least three sides provided around the display region, a terminal unit provided at one end of the frame region of at least three sides, and extending in one direction between the display region and the terminal unit A first bent portion provided as described above, a second bent portion provided to extend in one direction on the other side of the frame region adjacent to one side of the frame region having the first bent portion, and At least one inorganic insulating film that is provided in the frame region of at least three sides and that constitutes the TFT layer laminated on the resin substrate, and a first planarization provided on the at least one inorganic insulating film Membrane and 1 of the frame area
  • a slit that penetrates and exposes the upper surface of the resin substrate is formed, and the first wiring and the second wiring extend to the upper surface of the resin substrate exposed from the slit, 1 flattening film is provided, and the first flattening film is provided in the slit so as to expose the upper surface of the resin substrate between the extended portions of the first wiring and the second wiring.
  • the first wiring and the second wiring are It is provided between the end surface of the first planarizing film and the upper surface of the resin substrate, and is electrically connected via a third wiring formed of the same material in the same layer as the first wiring and the second wiring. It is characterized by being.
  • the first wiring and the second wiring are provided between the end surface of the first planarization film and the upper surface of the resin substrate, and are formed of the same material in the same layer as the first wiring and the second wiring. Since it is electrically connected via the third wiring, the first wiring provided in the first bent portion and the second wiring provided in the second bent portion can be electrically connected easily. Can do.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 2 is a plan view of the display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of the display region of the organic EL display device taken along line III-III in FIG.
  • FIG. 4 is an equivalent circuit diagram showing a TFT layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing an organic EL layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 6 is a plan view of the organic EL display device in which the region Y in FIG. 1 is enlarged.
  • FIG. 7 is a plan view of the organic EL display device before dividing the substrate, in which the region Y in FIG. 1 is enlarged.
  • FIG. 8 is a cross-sectional view of the organic EL display device taken along line VIII-VIII in FIG.
  • FIG. 9 is a cross-sectional view of the organic EL display device taken along line IX-IX in FIG.
  • FIG. 10 is a cross-sectional view of the organic EL display device taken along line XX in FIG.
  • FIG. 11 is a cross-sectional view of the organic EL display device taken along line XI-XI in FIG.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50 of the present embodiment.
  • FIG. 2 is a plan view of the display area D of the organic EL display device 50.
  • FIG. 3 is a cross-sectional view of the display region D of the organic EL display device 50 taken along line III-III in FIG.
  • FIG. 4 is an equivalent circuit diagram showing the TFT layer 20 constituting the organic EL display device 50.
  • FIG. 5 is a cross-sectional view showing the organic EL layer 23 constituting the organic EL display device 50.
  • FIG. 6 is a plan view of the organic EL display device 50 in which the region Y in FIG. 1 is enlarged.
  • FIG. 7 is a plan view of the organic EL display device 50 before dividing the substrate, in which the region Y in FIG. 1 is enlarged.
  • 8, 9, 10 and 11 are cross-sectional views of the organic EL display device 50 taken along lines VIII-VIII, IX-IX, XX and XI-XI in FIG. is there.
  • the organic EL display device 50 includes, for example, a display area D that displays an image provided in a rectangular shape, and a frame area F that has four sides provided around the display area D. Yes.
  • the configuration organic EL display device 50 in which the four frame regions F are provided around the rectangular display region D is illustrated.
  • the present invention provides at least the periphery of the polygonal display region. The present invention can be applied to an organic EL display device provided with a frame region F having three sides.
  • a plurality of sub-pixels P are arranged in a matrix.
  • the sub-pixel P having a red light-emitting area Lr for displaying red the sub-pixel P having a green light-emitting area Lg for displaying green
  • the sub-pixels P having the blue light emitting region Lb for performing the display are provided so as to be adjacent to each other.
  • one pixel is constituted by three adjacent sub-pixels P each having the red light emitting area Lr, the green light emitting area Lg, and the blue light emitting area Lb.
  • a terminal portion T is provided on the right side of the frame region F in FIG. Further, in the frame region F, the upper corner portion and the lower corner portion of the right side in FIG. 1 arranged with the terminal portion T interposed therebetween are cut out in an L shape in plan view. Further, on the right side in FIG. 1 of the frame region F, a bent portion B that is bent at 180 ° (in a U shape) between the display region D and the terminal portion T with the vertical direction in FIG. (First bent portion Ba, see FIG. 6) is provided so as to extend in the vertical direction in FIG. Further, the upper side and the lower side in FIG. 1 of the frame region F are bent portions B (second bent portions Bb, FIG. 6) which are bent at 180 ° (in a U shape) with the horizontal direction in FIG. Are provided so as to extend in the horizontal direction in FIG.
  • the organic EL display device 50 includes, in the display region D, a resin substrate layer 10 provided as a resin substrate, a TFT (thin film transistor) layer 20 provided on the resin substrate layer 10, And an organic EL element 30 provided as a light emitting element constituting the display region D on the TFT layer.
  • the resin substrate layer 10 is made of, for example, a polyimide resin.
  • the TFT layer 20 includes a base coat film 11 provided on the resin substrate layer 10, a plurality of first TFTs 9a, a plurality of second TFTs 9b, and a plurality of capacitors 9c provided on the base coat film 11.
  • Each first TFT 9a, each second TFT 9b, and a second planarization film 19 provided on each capacitor 9c are provided.
  • the frame region F is provided with a first planarization film 8 as will be described later.
  • a plurality of gate lines 14 are provided so as to extend in parallel in the horizontal direction in the drawings.
  • FIGS. 2 a plurality of gate lines 14 are provided so as to extend in parallel in the horizontal direction in the drawings.
  • a plurality of source lines 18 f are provided so as to extend in parallel to each other in the vertical direction in the drawing.
  • a plurality of power supply lines 18g are provided adjacent to each source line 18f so as to extend parallel to each other in the vertical direction in the drawing.
  • a first TFT 9a, a second TFT 9b, and a capacitor 9c are provided in each sub-pixel P.
  • the base coat film 11 is composed of, for example, a single layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, silicon oxynitride or the like.
  • the first TFT 9a is connected to the corresponding gate line 14 and source line 18f in each sub-pixel P.
  • the first TFT 9a includes a semiconductor layer 12a, a gate insulating film 13, a gate electrode 14a, a first interlayer insulating film 15, a second interlayer insulating film 17 and the like provided in order on the base coat film 11.
  • a source electrode 18a and a drain electrode 18b are provided.
  • the semiconductor layer 12a is provided in an island shape on the base coat film 11, and has a channel region, a source region, and a drain region.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12a. As shown in FIG.
  • the gate electrode 14a is provided on the gate insulating film 13 so as to overlap the channel region of the semiconductor layer 12a. Further, as shown in FIG. 3, the first interlayer insulating film 15 and the second interlayer insulating film 17 are sequentially provided so as to cover the gate electrode 14a. Further, as shown in FIG. 3, the source electrode 18a and the drain electrode 18b are provided on the second interlayer insulating film 17 so as to be separated from each other. Further, as shown in FIG. 3, the source electrode 18a and the drain electrode 18b are connected to each other through contact holes formed in the laminated film of the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17, respectively. The semiconductor layer 12a is connected to the source region and the drain region, respectively.
  • the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are composed of a single layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride, for example. .
  • the second TFT 9b is connected to the corresponding first TFT 9a and the power supply line 18g in each sub-pixel P.
  • the first TFT 9b includes a semiconductor layer 12b, a gate insulating film 13, a gate electrode 14b, a first interlayer insulating film 15, a second interlayer insulating film 17 and the like, which are sequentially provided on the base coat film 11.
  • a source electrode 18c and a drain electrode 18d are provided.
  • the semiconductor layer 12b is provided in an island shape on the base coat film 11, and has a channel region, a source region, and a drain region. Further, as shown in FIG.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12b.
  • the gate electrode 14b is provided on the gate insulating film 13 so as to overlap the channel region of the semiconductor layer 12b.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 are sequentially provided so as to cover the gate electrode 14b.
  • the source electrode 18c and the drain electrode 18d are provided on the second interlayer insulating film 17 so as to be separated from each other, as shown in FIG. As shown in FIG.
  • the source electrode 18c and the drain electrode 18d are connected to each other through contact holes formed in the laminated film of the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17, respectively.
  • the semiconductor layer 12b is connected to the source region and the drain region, respectively.
  • top gate type first TFT 9a and the second TFT 9b are illustrated, but the first TFT 9a and the second TFT 9b may be bottom gate type TFTs.
  • the capacitor 9c is connected to the corresponding first TFT 9a and the power supply line 18g in each sub-pixel P.
  • the capacitor 9c includes a lower conductive layer 14c formed in the same layer with the same material as the gate electrodes 14a and 14b, and a first interlayer insulation provided so as to cover the lower conductive layer 14c.
  • a film 15 and an upper conductive layer 16 provided on the first interlayer insulating film 15 so as to overlap the lower conductive layer 14c are provided.
  • the second planarization film 19 is made of, for example, an organic resin material such as polyimide resin.
  • the organic EL element 30 includes a plurality of first electrodes 21, an edge cover 22, a plurality of organic EL layers 23, a second electrode 24, and a sealing layer that are sequentially provided on the second planarization film 19.
  • a membrane 28 is provided.
  • the plurality of first electrodes 21 are provided as pixel electrodes in a matrix on the second planarization film 19 so as to correspond to the plurality of subpixels P. Further, as shown in FIG. 3, the first electrode 21 is connected to the drain electrode 18d of each second TFT 9b through a contact hole formed in the second planarizing film 19.
  • the first electrode 21 has a function of injecting holes into the organic EL layer 23.
  • the first electrode 21 is more preferably formed of a material having a high work function in order to improve the efficiency of hole injection into the organic EL layer 23.
  • examples of the material constituting the first electrode 21 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au). , Titanium (Ti), ruthenium (Ru), manganese (Mn), indium (In), ytterbium (Yb), lithium fluoride (LiF), platinum (Pt), palladium (Pd), molybdenum (Mo), iridium ( Examples thereof include metal materials such as Ir) and tin (Sn).
  • the material constituting the first electrode 21 may be, for example, an alloy such as astatine (At) / oxidized astatine (AtO 2 ).
  • the material constituting the first electrode 21 is, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO), or the like. There may be.
  • the first electrode 21 may be formed by stacking a plurality of layers made of the above materials. Examples of the compound material having a large work function include indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the edge cover 22 is provided in a lattice shape so as to cover the peripheral portion of each first electrode 21.
  • the material constituting the edge cover 22 include organic films such as polyimide resin, acrylic resin, polysiloxane resin, and novolac resin.
  • each organic EL layer 23 includes a hole injection layer 1, a hole transport layer 2, a light emitting layer 3, an electron transport layer 4, and an electron injection provided on the first electrode 21 in order.
  • Layer 5 is provided.
  • the hole injection layer 1 is also called an anode buffer layer, and has a function of improving the efficiency of hole injection from the first electrode 21 to the organic EL layer 23 by bringing the energy levels of the first electrode 21 and the organic EL layer 23 closer to each other.
  • a material constituting the hole injection layer for example, a triazole derivative, an oxadiazole derivative, an imidazole derivative, a polyarylalkane derivative, a pyrazoline derivative, a phenylenediamine derivative, an oxazole derivative, a styrylanthracene derivative, a fluorenone derivative, Examples include hydrazone derivatives and stilbene derivatives.
  • the hole transport layer 2 has a function of improving the hole transport efficiency from the first electrode 21 to the organic EL layer 23.
  • examples of the material constituting the hole transport layer 2 include porphyrin derivatives, aromatic tertiary amine compounds, styrylamine derivatives, polyvinylcarbazole, poly-p-phenylene vinylene, polysilane, triazole derivatives, oxadiazole.
  • Derivatives imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, arylamine derivatives, amine-substituted chalcone derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives, hydrogenated amorphous silicon, Examples include hydrogenated amorphous silicon carbide, zinc sulfide, and zinc selenide.
  • the light emitting layer 3 when voltage is applied by the first electrode 21 and the second electrode 24, holes and electrons are injected from the first electrode 21 and the second electrode 24, respectively, and the holes and electrons are recombined. It is an area.
  • the light emitting layer 3 is formed of a material having high light emission efficiency. Examples of the material constituting the light emitting layer 3 include metal oxinoid compounds [8-hydroxyquinoline metal complexes], naphthalene derivatives, anthracene derivatives, diphenylethylene derivatives, vinylacetone derivatives, triphenylamine derivatives, butadiene derivatives, and coumarin derivatives.
  • the electron transport layer 4 has a function of efficiently moving electrons to the light emitting layer 3.
  • examples of the material constituting the electron transport layer 4 include organic compounds such as oxadiazole derivatives, triazole derivatives, benzoquinone derivatives, naphthoquinone derivatives, anthraquinone derivatives, tetracyanoanthraquinodimethane derivatives, diphenoquinone derivatives, and fluorenone derivatives. , Silole derivatives, metal oxinoid compounds and the like.
  • the electron injection layer 5 has a function of bringing the energy level of the second electrode 24 and the organic EL layer 23 closer to each other and improving the efficiency of injecting electrons from the second electrode 24 to the organic EL layer 23. With this function, The drive voltage of the organic EL element 30 can be lowered.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • a material constituting the electron injection layer 5 for example, lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), barium fluoride.
  • Inorganic alkali compounds such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), strontium oxide (SrO), and the like can be given.
  • the second electrode 24 is provided as a common electrode so as to cover each organic EL layer 23 and the edge cover 22.
  • the second electrode 24 has a function of injecting electrons into the organic EL layer 23.
  • the second electrode 24 is more preferably composed of a material having a small work function in order to improve the efficiency of electron injection into the organic EL layer 23.
  • examples of the material forming the second electrode 24 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au).
  • the second electrode 24 is formed of, for example, magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), sodium (Na) / potassium (K), astatine (At) / oxidized astatine (AtO 2).
  • the second electrode 24 may be formed of a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO), or the like. .
  • the second electrode 24 may be formed by laminating a plurality of layers made of the above materials.
  • Examples of materials having a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), and sodium.
  • (Na) / potassium (K) lithium (Li) / aluminum (Al), lithium (Li) / calcium (Ca) / aluminum (Al), lithium fluoride (LiF) / calcium (Ca) / aluminum (Al) Etc.
  • the sealing film 28 includes a first inorganic film 25 provided so as to cover the second electrode 24, an organic film 26 provided on the first inorganic film 25, and the organic film 26. And a second inorganic film 27 provided so as to cover it, and has a function of protecting the organic EL layer 23 from moisture, oxygen, and the like.
  • the first inorganic film 25 and the second inorganic film 27 are, for example, silicon nitride (SiO 2 ), aluminum oxide (Al 2 O 3 ), silicon nitride (Si 3 N 4 ) such as silicon nitride (Si 3 N 4 ).
  • the organic film 26 is made of an organic material such as acrylate, polyurea, parylene, polyimide, or polyamide.
  • the organic EL display device 50 includes a resin substrate layer 10, an inorganic insulating laminated film L provided on the resin substrate layer 10, and a first layer in the frame region F.
  • a flattening film 8, a second flattening film 19, a first wiring 18h, a second wiring 18i, a third wiring 18j, a fourth wiring 21a, and a fifth wiring 18k are provided.
  • the inorganic insulating laminated film L is at least one inorganic insulating film constituting the TFT layer 20, and as shown in FIGS. 8 to 10, the base coat film 11 and the gate insulating film 13 are sequentially laminated on the resin substrate layer 10.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided.
  • the inorganic insulating laminated film L has an inorganic insulating laminated film L as shown in FIGS. 6, 8, 9 and 11.
  • a slit S is formed through which the upper surface of the resin substrate layer 10 is exposed.
  • the slit S is provided in the groove
  • the first wiring 18 h is provided on the first planarizing film 8 on one side of the frame region F (the right side in FIG. 1). Further, as shown in FIGS. 6 and 10, the first wiring 18 h is exposed from the slit S of the inorganic insulating laminated film L and is exposed from the opening A of the first planarization film 8 described later. The extending portion E is extended to the upper surface.
  • the first wiring 18h and the second wiring 18i are formed of the same material in the same layer as the source electrodes 18a and 18c.
  • the second wiring 18i is provided on the first planarization film 8 on one side of the frame region F (upper side and lower side in FIG. 1). Further, as shown in FIGS. 6 and 10, the second wiring 18 h is exposed from the slit S of the inorganic insulating laminated film L and is exposed from the opening A of the first planarization film 8 described later. The extending portion E is extended to the upper surface.
  • the first planarizing film 8 is provided inside the slit S formed on the inorganic insulating laminated film L and on the edge of the slit S, as shown in FIGS.
  • the first planarization film 8 is formed in the resin substrate layer 10 between the extended portions E where the first wiring 18 h and the second wiring 18 i are extended inside the slit S of the inorganic insulating laminated film L. It is provided so that the upper surface is exposed. That is, as shown in FIG. 7, the first planarizing film 8 includes a resin substrate between the extended portion E of the first wiring 18h and the extended portion E of the second wiring 18i in a state before the substrate is divided. An opening A that exposes the upper surface of the layer 10 is provided.
  • the dashed-dotted line C in FIG. 7 is a dividing line of a board
  • the first planarizing film 8 is formed with a slit S of the inorganic insulating laminated film L on the side opposite to the display area D of the first bent portion Ba and the second bent portion Bb. It is provided to expose the upper surface of the end portion.
  • the third wiring 18j is provided between the end face of the first flat film 8 and the upper surface of the resin substrate layer 10, and is formed in the same layer as the first wiring 18h and the second wiring 18i. It is made of the same material.
  • the first wiring 18h and the second wiring 18i are electrically connected to each other by the third wiring 18j as shown in FIGS.
  • the peripheral end surface of the opening A of the first planarizing film 8 (for example, about 2 ⁇ m in thickness) is inclined at a relatively high angle (for example, about 50 °) with respect to the upper surface of the resin substrate layer 10.
  • a conductive film to be the source electrodes 18 a and 18 c is formed so as to cover the first planarization film 8, and a resist coating film applied on the conductive film is formed around the opening A of the first planarization film 8. Thick at the edges.
  • the resist pattern obtained by exposing and developing the resist coating film remains at the peripheral end portion of the opening A of the first planarizing film 8, so that the conductive film under the remaining resist pattern is Three wirings 18j are formed.
  • the peripheral end surface of the opening A of the first planarizing film 8 is similarly inclined at a relatively high angle with respect to the upper surface of the inorganic insulating laminated film L on the resin substrate layer 10, the first planar film As shown in FIGS. 6 and 9, a conductive film 18m is formed between the end face 8 and the upper surface of the inorganic insulating laminated film L.
  • one end of the fourth wiring 21a is electrically connected to the first wiring 18h through a contact hole Ha formed in the second planarizing film 19.
  • the other end of the fourth wiring 21a is electrically connected to the second wiring 18i through a contact hole Hb formed in the second planarizing film 19, as shown in FIG.
  • the fourth wiring 21 a is formed of the same material in the same layer as the first electrode 21.
  • the first wiring 18 and the second wiring 18i are also electrically connected to each other by the fourth wiring 21a.
  • the first wiring 18h, the second wiring 18i, the third wiring 18j, and the fourth wiring 21a are electrically connected to the high level power supply line 18g (ELDVV).
  • the fifth wiring 18 k is on the first planarizing film 8 and the inorganic insulating laminated film L exposed from the first planarizing film 8 on one side of the frame region F (the right side in FIG. 1). Are provided in parallel to each other in a direction intersecting with the direction in which the first bent portion Ba extends. Further, as shown in FIG. 11, both end portions of the fifth wiring 18k are connected to the first gate conductive layer 14c through contact holes formed in the laminated film of the first interlayer insulating film 15 and the second interlayer insulating film 17, respectively. And the second gate conductive layer 14d.
  • the fifth wiring 18k is formed of the same material in the same layer as the source electrodes 18a and 18c. As shown in FIG.
  • the first gate conductive layer 14c is provided between the gate insulating film 13 and the first interlayer insulating film 15, and the signal wiring (gate line 14, source) of the TFT layer 20 in the display region D is provided. Line 18f, power supply line 18g, etc.).
  • the second gate conductive layer 14 d is provided between the gate insulating film 13 and the first interlayer insulating film 15 and extends to the terminal portion T.
  • the first gate conductive layer 14c and the second gate conductive layer 14d are formed of the same material in the same layer as the gate electrodes 14a and 14b.
  • the first planarizing film 19 is provided so as to cover the first wiring 18h, the second wiring 18i, the third wiring 18j, and the fifth wirings 18k.
  • a gate signal is input to the first TFT 9a via the gate line 14, thereby turning on the first TFT 9a, and the gate electrode of the second TFT 9b via the source line 18f.
  • a predetermined voltage corresponding to the source signal is written to 14b and the capacitor 9c, and a current from the power supply line 18g defined based on the gate voltage of the second TFT 9b is supplied to the organic EL layer 23.
  • the light emitting layer 3 emits light and is configured to display an image. In the organic EL display device 50a, even when the first TFT 9a is turned off, the gate voltage of the second TFT 9b is held by the capacitor 9c. Therefore, the light emitting layer 3 emits light until the gate signal of the next frame is input. Maintained.
  • the organic EL display device 50 forms a TFT layer 20 and an organic EL element 30 on a resin substrate layer (10) formed on a glass substrate using a well-known method, and then irradiates laser light. Can be manufactured by peeling the glass substrate and cutting out two corners of the resin substrate layer (10).
  • the third wiring 18j provided between the peripheral end surface of the opening A of the first planarization film 8 and the upper surface of the resin substrate layer 10.
  • the first wiring 18h and the second wiring 18i are electrically connected to each other via the.
  • the third wiring 18j is formed of the same material in the same layer as the first wiring 18h and the second wiring 18i, but utilizes the inclined shape of the peripheral end surface of the opening A of the first planarization film 8. Therefore, it is not necessary to reflect the planar shape of the third wiring 18j in the photomask used when forming the first wiring 18h and the second wiring 18i.
  • the third wiring 18j can be easily formed, so that the first wiring 18h provided in the first bent portion Ba and the second wiring 18i provided in the second bent portion Bb are electrically connected. Can be connected easily.
  • the first wiring 18 h and the second wiring 18 i are electrically connected via the fourth wiring 21 a provided on the second planarization film 19. Therefore, even if the third wiring 18j is disconnected, the electrical connection between the first wiring 18h and the second wiring 18i can be ensured by the fourth wiring 21a.
  • an organic EL display device having a bent portion that can be bent at three sides of the frame region is illustrated.
  • the present invention is a bent portion that can be bent at two adjacent sides or four sides of the frame region.
  • the present invention can also be applied to an organic EL display device having the above.
  • an organic EL layer is a hole, for example A three-layer structure of an injection layer / hole transport layer, a light emitting layer, and an electron transport layer / electron injection layer may be employed.
  • the organic EL display device using the first electrode as the anode and the second electrode as the cathode is illustrated.
  • the present invention reverses the stacked structure of the organic EL layers and uses the first electrode as the cathode.
  • the present invention can also be applied to an organic EL display device using the second electrode as an anode.
  • the organic electroluminescence display provided with the element substrate which used the electrode of TFT connected to the 1st electrode as a drain electrode was illustrated, this invention is the electrode of TFT connected to the 1st electrode.
  • the organic EL display device is described as an example of the display device.
  • the present invention can be applied to a display device including a plurality of light emitting elements driven by current.
  • the present invention can be applied to a display device including a QLED (Quantum-dot light emitting diode) that is a light-emitting element using a quantum dot-containing layer.
  • QLED Quantum-dot light emitting diode
  • the present invention is useful for flexible display devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

第１配線（１８ｈ）及び第２配線（１８ｉ）は、少なくとも１層の無機絶縁膜に形成されたスリット（Ｓ）から露出する樹脂基板の上面まで延設され、第１平坦化膜（８）は、スリット（Ｓ）内において、第１配線（１８ｈ）及び第２配線（１８ｉ）が延設された部分の間で樹脂基板の上面を露出させるように設けられ、第１配線（１８ｈ）及び第２配線（１８ｉ）は、第１平坦化膜（８）の端面と樹脂基板の上面との間に設けられた第３配線（１８ｊ）を介して電気的に接続されている。

Description

表示装置
　本発明は、表示装置に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機ＥＬ（electroluminescence）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。この有機ＥＬ表示装置では、可撓性を有する樹脂基板上に有機ＥＬ素子等を形成したフレキシブルな有機ＥＬ表示装置が提案されている。ここで、有機ＥＬ表示装置では、画像表示を行う矩形状の表示領域と、その表示領域の周囲に額縁領域とが設けられ、額縁領域を縮小させることが要望されている。そして、フレキシブルな有機ＥＬ表示装置では、額縁領域を折り曲げることにより、額縁領域を縮小させると、その額縁領域に配置された配線が破断するおそれがある。
　例えば、特許文献１には、ベンディングホールを形成することにより、ベンディング領域に対応するバッファー膜、ゲート絶縁膜及び層間絶縁膜のそれぞれ一部を除去して、配線の断線を防止するフレキシブル表示装置が開示されている。
特開２０１４－２３２３００号公報
　ところで、フレキシブルな有機ＥＬ表示装置では、樹脂基板上にベースコート膜、ゲート絶縁膜及び層間絶縁膜等の無機絶縁膜が設けられているので、額縁領域に配置された配線の断線を抑制するために、額縁領域の折り曲げ部における無機絶縁膜を除去して、折り曲げ部での無機絶縁膜の破断を抑制することがある。ここで、例えば、矩形状の表示領域を有し、表示領域の隣り合う２辺に沿う額縁領域に第１及び第２折り曲げ部がそれぞれ設けられた有機ＥＬ表示装置では、第１及び第２折り曲げ部の無機絶縁膜を除去して、第１及び第２折り曲げ部での無機絶縁膜の破断を抑制することができる。しかし、このような構成の有機ＥＬ表示装置では、第１及び第２折り曲げ部にそれぞれ設けられた第１及び第２配線の断線を抑制することができるものの、例えば、第１配線と第２配線との電気的な接続については、考慮されていないので、改善の余地がある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、第１折り曲げ部に設けられた第１配線と、第２折り曲げ部に設けられた第２配線とを電気的に容易に接続することにある。
　上記目的を達成するために、本発明に係る表示装置は、樹脂基板と、上記樹脂基板上に設けられたＴＦＴ層と、上記ＴＦＴ層上に設けられ、表示領域を構成する発光素子と、上記表示領域の周囲に設けられた少なくとも３辺の額縁領域と、上記少なくとも３辺の額縁領域の１辺の端部に設けられた端子部と、上記表示領域及び端子部の間に１方向に延びるように設けられた第１折り曲げ部と、上記第１折り曲げ部を有する額縁領域の１辺に隣り合う額縁領域の他の１辺に１方向に延びるように設けられた第２折り曲げ部と、上記少なくとも３辺の額縁領域に設けられ、上記樹脂基板上に積層された上記ＴＦＴ層を構成する少なくとも１層の無機絶縁膜と、上記少なくとも１層の無機絶縁膜上に設けられた第１平坦化膜と、上記額縁領域の１辺において、上記第１平坦化膜上に設けられた第１配線と、上記額縁領域の他の１辺において、上記第１平坦化膜上に設けられた第２配線と、上記第１配線及び第２配線を覆うように設けられた第２平坦化膜とを備えた表示装置であって、上記第１折り曲げ部及び第２折り曲げ部では、上記少なくとも１層の無機絶縁膜に該無機絶縁膜を貫通して上記樹脂基板の上面を露出させるスリットが形成され、上記第１配線及び第２配線は、上記スリットから露出する上記樹脂基板の上面まで延設され、上記スリットの内部には、上記第１平坦化膜が設けられ、上記第１平坦化膜は、上記スリットの内部において、上記第１配線及び第２配線が延設された部分の間で上記樹脂基板の上面を露出させるように設けられ、上記第１配線及び第２配線は、上記第１平坦化膜の端面と上記樹脂基板の上面との間に設けられて該第１配線及び第２配線と同一層に同一材料により形成された第３配線を介して電気的に接続されていることを特徴とする。
　本発明によれば、第１配線及び第２配線は、第１平坦化膜の端面と樹脂基板の上面との間に設けられて第１配線及び第２配線と同一層に同一材料により形成された第３配線を介して電気的に接続されているので、第１折り曲げ部に設けられた第１配線と、第２折り曲げ部に設けられた第２配線とを電気的に容易に接続することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の平面図である。 図３は、図１中のIII－III線に沿った有機ＥＬ表示装置の表示領域の断面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層を示す等価回路図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層を示す断面図である。 図６は、図１中の領域Ｙを拡大した有機ＥＬ表示装置の平面図である。 図７は、図１中の領域Ｙを拡大した基板分断前の有機ＥＬ表示装置の平面図である。 図８は、図６中のVIII－VIII線に沿った有機ＥＬ表示装置の断面図である。 図９は、図６中のIX－IX線に沿った有機ＥＬ表示装置の断面図である。 図１０は、図６中のX－X線に沿った有機ＥＬ表示装置の断面図である。 図１１は、図６中のXI－XI線に沿った有機ＥＬ表示装置の断面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図１１は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、発光素子を備えた表示装置として、有機ＥＬ素子を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０の概略構成を示す平面図である。また、図２は、有機ＥＬ表示装置５０の表示領域Ｄの平面図である。また、図３は、図１中のIII－III線に沿った有機ＥＬ表示装置５０の表示領域Ｄの断面図である。また、図４は、有機ＥＬ表示装置５０を構成するＴＦＴ層２０を示す等価回路図である。また、図５は、有機ＥＬ表示装置５０を構成する有機ＥＬ層２３を示す断面図である。また、図６は、図１中の領域Ｙを拡大した有機ＥＬ表示装置５０の平面図である。また、図７は、図１中の領域Ｙを拡大した基板分断前の有機ＥＬ表示装置５０の平面図である。また、図８、図９、図１０及び図１１は、図６中のVIII－VIII線、IX－IX線、X－X線及びXI－XI線に沿った有機ＥＬ表示装置５０の断面図である。
　有機ＥＬ表示装置５０は、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に設けられた４辺の額縁領域Ｆとを備えている。なお、本実施形態では、矩形状の表示領域Ｄの周囲に４辺の額縁領域Ｆが設けられた構成有機ＥＬ表示装置５０を例示したが、本発明は、多角形状の表示領域の周囲に少なくとも３辺の額縁領域Ｆが設けられた有機ＥＬ表示装置に適用することができる。
　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状に配置されている。また、表示領域Ｄでは、図２に示すように、赤色の表示を行うための赤色発光領域Ｌｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｌｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｌｂを有するサブ画素Ｐが互いに隣り合うように設けられている。ここで、表示領域Ｄでは、赤色発光領域Ｌｒ、緑色発光領域Ｌｇ及び青色発光領域Ｌｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。
　額縁領域Ｆの図１中の右辺には、図１に示すように、端子部Ｔが設けられている。また、額縁領域Ｆにおいて、端子部Ｔを挟んで配置された図１中の右辺の上角部及び下角部は、平面視でＬ字状に切り欠かれている。また、額縁領域Ｆの図１中の右辺において、表示領域Ｄ及び端子部Ｔの間には、図１中の縦方向を折り曲げの軸として１８０°に（Ｕ字状に）折り曲げられる折り曲げ部Ｂ（第１折り曲げ部Ｂａ、図６参照）が図１中の縦方向に延びるように設けられている。また、額縁領域Ｆの図１中の上辺及び下辺には、図１中の横方向を折り曲げの軸として１８０°に（Ｕ字状に）折り曲げられる折り曲げ部Ｂ（第２折り曲げ部Ｂｂ、図６参照）が図１中の横方向に延びるようにそれぞれ設けられている。
　有機ＥＬ表示装置５０は、図３に示すように、表示領域Ｄにおいて、樹脂基板として設けられた樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ（thin film transistor）層２０と、ＴＦＴ層上に表示領域Ｄを構成する発光素子として設けられた有機ＥＬ素子３０とを備えている。
　樹脂基板層１０は、例えば、ポリイミド樹脂等により構成されている。
　ＴＦＴ層２０は、図３に示すように、樹脂基板層１０上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ及び複数のキャパシタ９ｃと、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ及び各キャパシタ９ｃ上に設けられた第２平坦化膜１９とを備えている。なお、額縁領域Ｆには、後述するように、第１平坦化膜８が設けられている。ここで、ＴＦＴ層２０では、図２及び図４に示すように、図中横方向に互いに平行に延びるように複数のゲート線１４が設けられている。また、ＴＦＴ層２０では、図２及び図４に示すように、図中縦方向に互いに平行に延びるように複数のソース線１８ｆが設けられている。また、ＴＦＴ層２０では、図２及び図４に示すように、各ソース線１８ｆと隣り合って、図中縦方向に互いに平行に延びるように複数の電源線１８ｇが設けられている。また、ＴＦＴ層２０では、図４に示すように、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及びキャパシタ９ｃがそれぞれ設けられている。
　ベースコート膜１１は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第１ＴＦＴ９ａは、図４に示すように、各サブ画素Ｐにおいて、対応するゲート線１４及びソース線１８ｆに接続されている。また、第１ＴＦＴ９ａは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ａ、ゲート絶縁膜１３、ゲート電極１４ａ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ａ及びドレイン電極１８ｂを備えている。ここで、半導体層１２ａは、図３に示すように、ベースコート膜１１上に島状に設けられ、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ａを覆うように設けられている。また、ゲート電極１４ａは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ａのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ａを覆うように順に設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ａのソース領域及びドレイン領域にそれぞれ接続されている。なお、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第２ＴＦＴ９ｂは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線１８ｇに接続されている。また、第１ＴＦＴ９ｂは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ｂ、ゲート絶縁膜１３、ゲート電極１４ｂ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ｃ及びドレイン電極１８ｄを備えている。ここで、半導体層１２ｂは、図３に示すように、ベースコート膜１１上に島状に設けられ、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ｂを覆うように設けられている。また、ゲート電極１４ｂは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ｂのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ｂを覆うように順に設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ｂのソース領域及びドレイン領域にそれぞれ接続されている。
　なお、本実施形態では、トップゲート型の第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂを例示したが、第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂは、ボトムゲート型のＴＦＴであってもよい。
　キャパシタ９ｃは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線１８ｇに接続されている。ここで、キャパシタ９ｃは、図３に示すように、ゲート電極１４ａ及び１４ｂと同一材料により同一層に形成された下部導電層１４ｃと、下部導電層１４ｃを覆うように設けられた第１層間絶縁膜１５と、第１層間絶縁膜１５上に下部導電層１４ｃと重なるように設けられた上部導電層１６とを備えている。
　第２平坦化膜１９は、例えば、ポリイミド樹脂等の有機樹脂材料により構成されている。
　有機ＥＬ素子３０は、図３に示すように、第２平坦化膜１９上に順に設けられた複数の第１電極２１、エッジカバー２２、複数の有機ＥＬ層２３、第２電極２４及び封止膜２８を備えている。
　複数の第１電極２１は、図３に示すように、複数のサブ画素Ｐに対応するように、第２平坦化膜１９上にマトリクス状に画素電極として設けられている。また、第１電極２１は、図３に示すように、第２平坦化膜１９に形成されたコンタクトホールを介して、各第２ＴＦＴ９ｂのドレイン電極１８ｄに接続されている。また、第１電極２１は、有機ＥＬ層２３にホール（正孔）を注入する機能を有している。また、第１電極２１は、有機ＥＬ層２３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極２１を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極２１を構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極２１を構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極２１は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　エッジカバー２２は、図３に示すように、各第１電極２１の周縁部を覆うように格子状に設けられている。ここで、エッジカバー２２を構成する材料としては、例えば、ポリイミド樹脂、アクリル樹脂、ポリシロキサン樹脂、ノボラック樹脂等の有機膜が挙げられる。
　複数の有機ＥＬ層２３は、図３に示すように、各第１電極２１上に配置され、複数のサブ画素に対応するように、マトリクス状に設けられている。ここで、各有機ＥＬ層２３は、図５に示すように、第１電極２１上に順に設けられた正孔注入層１、正孔輸送層２、発光層３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極２１と有機ＥＬ層２３とのエネルギーレベルを近づけ、第１電極２１から有機ＥＬ層２３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極２１から有機ＥＬ層２３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層３は、第１電極２１及び第２電極２４による電圧印加の際に、第１電極２１及び第２電極２４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層３は、発光効率が高い材料により形成されている。そして、発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンズチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極２４と有機ＥＬ層２３とのエネルギーレベルを近づけ、第２電極２４から有機ＥＬ層２３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子３０の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれる。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極２４は、図３に示すように、各有機ＥＬ層２３及びエッジカバー２２を覆うように共通電極として設けられている。また、第２電極２４は、有機ＥＬ層２３に電子を注入する機能を有している。また、第２電極２４は、有機ＥＬ層２３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極２４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極２４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極２４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極２４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　封止膜２８は、図３に示すように、第２電極２４を覆うように設けられた第１無機膜２５と、第１無機膜２５上に設けられた有機膜２６と、有機膜２６を覆うように設けられた第２無機膜２７とを備え、有機ＥＬ層２３を水分や酸素等から保護する機能を有している。ここで、第１無機膜２５及び第２無機膜２７は、例えば、酸化シリコン（ＳｉＯ２）や酸化アルミニウム（Ａｌ２Ｏ３）、四窒化三ケイ素（Ｓｉ３Ｎ４）のような窒化シリコン（ＳｉＮｘ（ｘは正数））、炭窒化ケイ素（ＳｉＣＮ）等の無機材料により構成されている。また、有機膜２６は、例えば、アクリレート、ポリ尿素、パリレン、ポリイミド、ポリアミド等の有機材料により構成されている。
　また、有機ＥＬ表示装置５０は、図６、図８～図１１に示すように、額縁領域Ｆにおいて、樹脂基板層１０と、樹脂基板層１０上に設けられた無機絶縁積層膜Ｌ、第１平坦化膜８、第２平坦化膜１９、第１配線１８ｈ、第２配線１８ｉ、第３配線１８ｊ、第４配線２１ａ及び第５配線１８ｋとを備えている。
　無機絶縁積層膜Ｌは、ＴＦＴ層２０を構成する少なくとも１層の無機絶縁膜であり、図８～１０に示すように、樹脂基板層１０上に順に積層されたベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７を備えている。ここで、折り曲げ部Ｂ（第１折り曲げ部Ｂａ及び第２折り曲げ部Ｂｂ）において、無機絶縁積層膜Ｌには、図６、図８、図９及び図１１に示すように、無機絶縁積層膜Ｌを貫通して樹脂基板層１０の上面を露出させるスリットＳが形成されている。なお、スリットＳは、第１折り曲げ部Ｂａ及び第２折り曲げ部Ｂｂの延びる方向に沿って突き抜ける溝状に設けられている。
　第１配線１８ｈは、図８及び図１０に示すように、額縁領域Ｆの１辺（図１中の右辺）において、第１平坦化膜８上に設けられている。また、第１配線１８ｈは、図６及び図１０に示すように、無機絶縁積層膜ＬのスリットＳから露出する共に後述する第１平坦化膜８の開口部Ａから露出する樹脂基板層１０の上面まで延設された延設部Ｅを有している。ここで、第１配線１８ｈ及び第２配線１８ｉは、ソース電極１８ａ及び１８ｃと同一層に同一材料により形成されている。
　第２配線１８ｉは、図１０に示すように、額縁領域Ｆの１辺（図１中の上辺及び下辺）において、第１平坦化膜８上に設けられている。また、第２配線１８ｈは、図６及び図１０に示すように、無機絶縁積層膜ＬのスリットＳから露出する共に後述する第１平坦化膜８の開口部Ａから露出する樹脂基板層１０の上面まで延設された延設部Ｅを有している。
　第１平坦化膜８は、図６及び図１１に示すように、無機絶縁積層膜Ｌに形成されたスリットＳの内部、及びスリットＳの縁部上に設けられている。ここで、第１平坦化膜８は、無機絶縁積層膜ＬのスリットＳの内部において、第１配線１８ｈ及び第２配線１８ｉが延設された各延設部Ｅの間で樹脂基板層１０の上面を露出させるように設けられている。すなわち、第１平坦化膜８には、図７に示すように、基板分断前の状態において、第１配線１８ｈの延設部Ｅと第２配線１８ｉの延設部Ｅとの間で樹脂基板層１０の上面を露出させる開口部Ａが設けられている。なお、図７中の１点鎖線Ｃは、基板の分断ラインである。また、第１平坦化膜８は、図６及び図９に示すように、第１折り曲げ部Ｂａ及び第２折り曲げ部Ｂｂの表示領域Ｄと反対側において、無機絶縁積層膜ＬのスリットＳが形成された端部の上面を露出するように設けられている。
　第３配線１８ｊは、図６及び図９に示すように、第１平坦膜８の端面と樹脂基板層１０の上面との間に設けられ、第１配線１８ｈ及び第２配線１８ｉと同一層に同一材料により形成されている。なお、第１配線１８ｈ及び第２配線１８ｉは、図６及び図１０に示すように、第３配線１８ｊによって、互いに電気的に接続されている。ここで、第１平坦化膜８（例えば、厚さ２μｍ程度）の開口部Ａの周端面は、樹脂基板層１０の上面に対して比較的高角度（例えば、５０°程度）に傾斜しているので、第１平坦化膜８を覆うようにソース電極１８ａ及び１８ｃとなる導電膜を成膜し、その導電膜上に塗布するレジスト塗布膜が第１平坦化膜８の開口部Ａの周端部で厚くなる。その結果、上記レジスト塗布膜を露光及び現像して得られるレジストパターンは、第１平坦化膜８の開口部Ａの周端部に残存するので、その残存したレジストパターン下の導電膜により、第３配線１８ｊが形成される。さらに、第１平坦化膜８の開口部Ａの周端面は、樹脂基板層１０上の無機絶縁積層膜Ｌの上面に対して同様に比較的高角度に傾斜しているので、第１平坦膜８の端面と無機絶縁積層膜Ｌの上面との間には、図６及び図９に示すように、導電膜１８ｍが形成される。
　第４配線２１ａの一方の端部は、図６及び図８に示すように、第２平坦化膜１９に形成されたコンタクトホールＨａを介して第１配線１８ｈに電気的に接続されている。また、第４配線２１ａの他方の端部は、図６に示すように、第２平坦化膜１９に形成されたコンタクトホールＨｂを介して第２配線１８ｉに電気的に接続されている。ここで、第４配線２１ａは、第１電極２１と同一層に同一材料により形成されている。なお、第１配線１８及び第２配線１８ｉは、第４配線２１ａによっても、互いに電気的に接続されている。また、第１配線１８ｈ、第２配線１８ｉ、第３配線１８ｊ及び第４配線２１ａは、ハイレベル電源線１８ｇ（ＥＬＤＶＶ）に電気的に接続されている。
　第５配線１８ｋは、図６に示すように、額縁領域Ｆの１辺（図１中の右辺）において、第１平坦化膜８及び第１平坦化膜８から露出する無機絶縁積層膜Ｌ上に第１折り曲げ部Ｂａの延びる方向と交差する方向に互いに平行に延びるように複数設けられている。また、第５配線１８ｋの両端部は、図１１に示すように、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して第１ゲート導電層１４ｃ及び第２ゲート導電層１４ｄにそれぞれ電気的に接続されている。ここで、第５配線１８ｋは、ソース電極１８ａ及び１８ｃと同一層に同一材料により形成されている。また、第１ゲート導電層１４ｃは、図１１に示すように、ゲート絶縁膜１３及び第１層間絶縁膜１５の間に設けられ、表示領域ＤのＴＦＴ層２０の信号配線（ゲート線１４、ソース線１８ｆ、電源線１８ｇ等）に電気的に接続されている。また、第２ゲート導電層１４ｄは、図６に示すように、ゲート絶縁膜１３及び第１層間絶縁膜１５の間に設けられ、端子部Ｔに延びている。なお、第１ゲート導電層１４ｃ及び第２ゲート導電層１４ｄは、ゲート電極１４ａ及び１４ｂと同一層に同一材料により形成されている。
　第１平坦化膜１９は、図８～図１１に示すように、第１配線１８ｈ、第２配線１８ｉ、第３配線１８ｊ及び各第５配線１８ｋを覆うように設けられている。
　上述した有機ＥＬ表示装置５０は、各サブ画素Ｐにおいて、ゲート線１４を介して第１ＴＦＴ９ａにゲート信号を入力することにより、第１ＴＦＴ９ａをオン状態にし、ソース線１８ｆを介して第２ＴＦＴ９ｂのゲート電極１４ｂ及びキャパシタ９ｃにソース信号に対応する所定の電圧を書き込み、第２ＴＦＴ９ｂのゲート電圧に基づいて規定された電源線１８ｇからの電流が有機ＥＬ層２３に供給されることにより、有機ＥＬ層２３の発光層３が発光して、画像表示を行うように構成されている。なお、有機ＥＬ表示装置５０ａでは、第１ＴＦＴ９ａがオフ状態になっても、第２ＴＦＴ９ｂのゲート電圧がキャパシタ９ｃによって保持されるので、次のフレームのゲート信号が入力されるまで発光層３による発光が維持される。
　本実施形態の有機ＥＬ表示装置５０は、例えば、ガラス基板上に形成した樹脂基板層（１０）上に周知の方法を用いてＴＦＴ層２０及び有機ＥＬ素子３０を形成した後に、レーザー光の照射によりガラス基板を剥離させ、樹脂基板層（１０）の２つの角部を切り欠くことにより、製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０によれば、第１平坦化膜８の開口部Ａの周端面と樹脂基板層１０の上面との間に設けられた第３配線１８ｊを介して、第１配線１８ｈ及び第２配線１８ｉが互いに電気的に接続されている。ここで、第３配線１８ｊは、第１配線１８ｈ及び第２配線１８ｉと同一層に同一材料により形成されるが、第１平坦化膜８の開口部Ａの周端面の傾斜した形状を利用して自動的に形成されるので、第１配線１８ｈ及び第２配線１８ｉを形成する際に用いるフォトマスクに第３配線１８ｊの平面形状を反映させる必要がない。これにより、第３配線１８ｊを容易に形成することができるので、第１折り曲げ部Ｂａに設けられた第１配線１８ｈと、第２折り曲げ部Ｂｂに設けられた第２配線１８ｉとを電気的に容易に接続することができる。
　また、本実施形態の有機ＥＬ表示装置５０によれば、第１配線１８ｈ及び第２配線１８ｉが第２平坦化膜１９上に設けられた第４配線２１ａを介して電気的に接続されているので、仮に、第３配線１８ｊが断線しても、第１配線１８ｈ及び第２配線１８ｉの間の電気的な接続を第４配線２１ａにより確保することができる。
　《その他の実施形態》
　なお、上記実施形態では、額縁領域の３辺で折り曲げ可能な折り曲げ部を有する有機ＥＬ表示装置を例示したが、本発明は、額縁領域の隣り合う２辺、又は４辺で折り曲げ可能な折り曲げ部を有する有機ＥＬ表示装置にも適用することができる。
　また、上記実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記実施形態では、第１電極に接続されたＴＦＴの電極をドレイン電極とした素子基板を備えた有機ＥＬ表示装置を例示したが、本発明は、第１電極に接続されたＴＦＴの電極をソース電極と呼ぶ素子基板を備えた有機ＥＬ表示装置にも適用することができる。
　また、上記実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができる。例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｂ　　　　折り曲げ部
Ｂａ　　　第１折り曲げ部
Ｂｂ　　　第２折り曲げ部
Ｃ　　　　分断ライン
Ｄ　　　　表示領域
Ｆ　　　　額縁領域
Ｈａ，Ｈｂ　　　　コンタクトホール
Ｌ　　　　無機絶縁積層膜（少なくとも１層の無機絶縁膜）
Ｓ　　　　スリット
Ｔ　　　　端子部
８　　　　額縁平坦化膜（第１平坦化膜）
１０　　　樹脂基板
１８ａ，１８ｃ　　ソース電極
１８ｇ　　電源線
１８ｈ　　第１配線
１８ｉ　　第２配線
１８ｊ　　第３配線
１８ｋ　　第５配線
１８ｍ　　導電膜
１９　　　第２平坦化膜
２０　　　ＴＦＴ層
２１　　　第１電極（画素電極）
２１ａ　　第４配線
３０　　　有機ＥＬ素子（発光素子）
５０　　　有機ＥＬ表示装置

Claims (13)

  1. 　樹脂基板と、
    　上記樹脂基板上に設けられたＴＦＴ層と、
    　上記ＴＦＴ層上に設けられ、表示領域を構成する発光素子と、
    　上記表示領域の周囲に設けられた少なくとも３辺の額縁領域と、
    　上記少なくとも３辺の額縁領域の１辺の端部に設けられた端子部と、
    　上記表示領域及び端子部の間に１方向に延びるように設けられた第１折り曲げ部と、
    　上記第１折り曲げ部を有する額縁領域の１辺に隣り合う額縁領域の他の１辺に１方向に延びるように設けられた第２折り曲げ部と、
    　上記少なくとも３辺の額縁領域に設けられ、上記樹脂基板上に積層された上記ＴＦＴ層を構成する少なくとも１層の無機絶縁膜と、
    　上記少なくとも１層の無機絶縁膜上に設けられた第１平坦化膜と、
    　上記額縁領域の１辺において、上記第１平坦化膜上に設けられた第１配線と、
    　上記額縁領域の他の１辺において、上記第１平坦化膜上に設けられた第２配線と、
    　上記第１配線及び第２配線を覆うように設けられた第２平坦化膜とを備えた表示装置であって、
    　上記第１折り曲げ部及び第２折り曲げ部では、上記少なくとも１層の無機絶縁膜に該無機絶縁膜を貫通して上記樹脂基板の上面を露出させるスリットが形成され、
    　上記第１配線及び第２配線は、上記スリットから露出する上記樹脂基板の上面まで延設され、
    　上記スリットの内部には、上記第１平坦化膜が設けられ、
    　上記第１平坦化膜は、上記スリットの内部において、上記第１配線及び第２配線が延設された部分の間で上記樹脂基板の上面を露出させるように設けられ、
    　上記第１配線及び第２配線は、上記第１平坦化膜の端面と上記樹脂基板の上面との間に設けられて該第１配線及び第２配線と同一層に同一材料により形成された第３配線を介して電気的に接続されていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記第１配線及び第２配線は、上記第２平坦化膜上に設けられた第４配線を介して電気的に接続されていることを特徴とする表示装置。
  3. 　請求項２に記載された表示装置において、
    　上記発光素子は、画素電極を有し、
    　上記第４配線は、上記画素電極と同一層に同一材料により形成されていることを特徴とする表示装置。
  4. 　請求項１～３の何れか１つに記載された表示装置において、
    　上記ＴＦＴ層は、ソース電極を有し、
    　上記第１配線、第２配線及び第３配線は、上記ソース電極と同一層に同一材料により形成されていることを特徴とする表示装置。
  5. 　請求項１～４の何れか１つに記載された表示装置において、
    　上記第１平坦化膜及び第２平坦化膜は、有機絶縁膜であることを特徴とする表示装置。
  6. 　請求項２又は３に記載された表示装置において、
    　上記第１配線及び第２配線は、上記第２平坦化膜に形成されたコンタクトホールを介して上記第４配線に電気的に接続されていることを特徴とする表示装置。
  7. 　請求項１～６の何れか１つに記載された表示装置において、
    　上記第１平坦化膜は、上記第１折り曲げ部及び第２折り曲げ部の上記表示領域と反対側において、上記少なくとも１層の無機絶縁膜の端部の上面を露出するように設けられ、
    　上記第１平坦化膜の端面と上記少なくとも１層の無機絶縁膜の上面との間には、上記第１配線及び第２配線と同一層に同一材料により形成された導電膜が残存していることを特徴とする表示装置。
  8. 　請求項１～７の何れか１つに記載された表示装置において、
    　上記第３配線は、上記少なくとも１層の無機絶縁膜と重ならないように設けられていることを特徴とする表示装置。
  9. 　請求項１～８の何れか１つに記載された表示装置において、
    　上記額縁領域の１辺において、上記第１平坦化膜及び該第１平坦化膜から露出する上記少なくとも１層の無機絶縁膜上に上記第１折り曲げ部の延びる方向と交差する方向に互いに平行に延びるように複数の第５配線が設けられ、
    　上記各第５配線は、第１配線及び第２配線と同一層に同一材料により形成されていることを特徴とする表示装置。
  10. 　請求項１～９の何れか１つに記載された表示装置において、
    　上記スリットは、上記第１折り曲げ部及び第２折り曲げ部の延びる方向に沿って突き抜ける溝状に設けられていることを特徴とする表示装置。
  11. 　請求項１～１０の何れか１つに記載された表示装置において、
    　上記額縁領域の１辺と上記額縁領域の他の１辺とが交差する部分では、上記樹脂基板の一部が切り欠かれていることを特徴とする表示装置。
  12. 　請求項１～１１の何れか１つに記載された表示装置において、
    　上記第１配線、第２配線及び第３配線は、ハイレベル電源線に電気的に接続されていることを特徴とする表示装置。
  13. 　請求項１～１２の何れか１つに記載された表示装置において、
    　上記発光素子は、有機ＥＬ素子であることを特徴とする表示装置。
PCT/JP2018/009235 2018-03-09 2018-03-09 表示装置 WO2019171581A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2018/009235 WO2019171581A1 (ja) 2018-03-09 2018-03-09 表示装置
CN201880091027.2A CN111819614B (zh) 2018-03-09 2018-03-09 显示装置
US16/979,453 US11659746B2 (en) 2018-03-09 2018-03-09 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/009235 WO2019171581A1 (ja) 2018-03-09 2018-03-09 表示装置

Publications (1)

Publication Number Publication Date
WO2019171581A1 true WO2019171581A1 (ja) 2019-09-12

Family

ID=67846612

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/009235 WO2019171581A1 (ja) 2018-03-09 2018-03-09 表示装置

Country Status (3)

Country Link
US (1) US11659746B2 (ja)
CN (1) CN111819614B (ja)
WO (1) WO2019171581A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021260901A1 (ja) * 2020-06-25 2021-12-30 シャープ株式会社 表示装置及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11968866B2 (en) * 2019-06-20 2024-04-23 Sharp Kabushiki Kaisha Display device
CN110429107B (zh) * 2019-07-05 2021-04-27 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
TWI795341B (zh) * 2022-11-17 2023-03-01 友達光電股份有限公司 顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014232300A (ja) * 2013-05-28 2014-12-11 エルジー ディスプレイ カンパニー リミテッド フレキシブル表示装置及びその製造方法
US20170150575A1 (en) * 2012-06-27 2017-05-25 Samsung Display Co., Ltd. Flexible display panel and display apparatus including the same
US20180062094A1 (en) * 2014-09-30 2018-03-01 Lg Display Co., Ltd. Flexible Display Device with Bend Stress Reduction Member and Manufacturing Method for the Same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2383607A1 (en) * 2006-07-19 2011-11-02 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel and television receiver
WO2008126250A1 (ja) * 2007-03-30 2008-10-23 Pioneer Corporation 発光装置
CN101617352B (zh) * 2007-04-24 2012-04-04 夏普株式会社 显示装置用基板、显示装置以及配线基板
US20110134075A1 (en) * 2008-08-07 2011-06-09 Sharp Kabushiki Kaisha Touch panel, display, and electronic device
JPWO2010146730A1 (ja) * 2009-06-19 2012-11-29 シャープ株式会社 有機ｅｌ表示装置およびその製造方法
US8593061B2 (en) * 2009-08-25 2013-11-26 Seiko Epson Corporation Electro-optical device and electronic apparatus
US10061356B2 (en) * 2011-06-30 2018-08-28 Samsung Display Co., Ltd. Flexible display panel and display apparatus including the flexible display panel
KR102091030B1 (ko) * 2013-10-18 2020-03-19 삼성디스플레이 주식회사 표시장치
US9430180B2 (en) * 2013-11-15 2016-08-30 Semiconductor Energy Laboratory Co., Ltd Display panel and electronic device
JP6561399B2 (ja) * 2013-11-20 2019-08-21 株式会社Ｊｏｌｅｄ 表示装置、およびその製造方法
US9666814B2 (en) * 2014-03-07 2017-05-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same
EP3279924B1 (en) * 2015-03-31 2021-11-17 Hamamatsu Photonics K.K. Semiconductor device manufacturing method
KR102455318B1 (ko) * 2015-10-30 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
US9837475B2 (en) * 2015-12-21 2017-12-05 Japan Display Inc. Display device
KR102513997B1 (ko) * 2016-02-04 2023-03-24 삼성디스플레이 주식회사 표시 장치
KR102550695B1 (ko) * 2016-04-06 2023-07-04 삼성디스플레이 주식회사 디스플레이 장치
KR102505879B1 (ko) * 2016-03-24 2023-03-06 삼성디스플레이 주식회사 디스플레이 장치
KR102560703B1 (ko) * 2016-04-29 2023-07-28 삼성디스플레이 주식회사 디스플레이 장치
KR102596956B1 (ko) * 2016-05-23 2023-11-01 삼성디스플레이 주식회사 표시 장치
US10256165B2 (en) * 2016-09-06 2019-04-09 Samsung Display Co., Ltd. Bendable display apparatus
KR20180027705A (ko) * 2016-09-06 2018-03-15 삼성디스플레이 주식회사 디스플레이 장치
KR102650172B1 (ko) * 2016-09-12 2024-03-22 삼성디스플레이 주식회사 표시장치
KR20180030325A (ko) * 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시장치
KR102583831B1 (ko) * 2016-11-25 2023-09-27 엘지디스플레이 주식회사 플렉서블 전계발광 표시장치
KR102333671B1 (ko) * 2017-05-29 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2019021466A1 (ja) * 2017-07-28 2019-01-31 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
WO2019026237A1 (ja) * 2017-08-03 2019-02-07 シャープ株式会社 表示装置
WO2019038835A1 (ja) * 2017-08-22 2019-02-28 シャープ株式会社 表示装置
WO2019053784A1 (ja) * 2017-09-12 2019-03-21 シャープ株式会社 表示装置
KR102417112B1 (ko) * 2017-09-28 2022-07-06 삼성디스플레이 주식회사 디스플레이 장치
WO2019064591A1 (ja) * 2017-09-29 2019-04-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法
KR102586041B1 (ko) * 2018-05-09 2023-10-10 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170150575A1 (en) * 2012-06-27 2017-05-25 Samsung Display Co., Ltd. Flexible display panel and display apparatus including the same
JP2014232300A (ja) * 2013-05-28 2014-12-11 エルジー ディスプレイ カンパニー リミテッド フレキシブル表示装置及びその製造方法
US20180062094A1 (en) * 2014-09-30 2018-03-01 Lg Display Co., Ltd. Flexible Display Device with Bend Stress Reduction Member and Manufacturing Method for the Same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021260901A1 (ja) * 2020-06-25 2021-12-30 シャープ株式会社 表示装置及びその製造方法

Also Published As

Publication number Publication date
US11659746B2 (en) 2023-05-23
CN111819614A (zh) 2020-10-23
CN111819614B (zh) 2022-03-04
US20210005702A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
WO2019130480A1 (ja) 表示装置及びその製造方法
US11957015B2 (en) Display device
WO2020174612A1 (ja) 表示装置
WO2019171581A1 (ja) 表示装置
WO2019163045A1 (ja) 表示装置
WO2020044439A1 (ja) 表示装置
WO2019163030A1 (ja) 表示装置及びその製造方法
WO2019215863A1 (ja) 表示装置
US11985876B2 (en) Display device
US20220130929A1 (en) Display device
WO2019187121A1 (ja) 表示装置
WO2020039555A1 (ja) 表示装置
WO2019186819A1 (ja) 表示装置及びその製造方法
WO2019224917A1 (ja) 表示装置
US20190363152A1 (en) Display device
US11430856B2 (en) Display device with island-shaped conductors overlapping wiring lines in bending portion
WO2019186812A1 (ja) 表示装置及びその製造方法
WO2019186712A1 (ja) 表示装置
WO2019167270A1 (ja) 表示装置及びその製造方法
WO2019064436A1 (ja) 表示装置
WO2021176508A1 (ja) 表示装置
WO2020053923A1 (ja) 表示装置
WO2019064429A1 (ja) 表示装置
WO2023073781A1 (ja) 表示装置
CN112740309B (zh) 显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18909123

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18909123

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP