WO2019186812A1 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
WO2019186812A1
WO2019186812A1 PCT/JP2018/012916 JP2018012916W WO2019186812A1 WO 2019186812 A1 WO2019186812 A1 WO 2019186812A1 JP 2018012916 W JP2018012916 W JP 2018012916W WO 2019186812 A1 WO2019186812 A1 WO 2019186812A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
display device
conductive
film
display
Prior art date
Application number
PCT/JP2018/012916
Other languages
English (en)
French (fr)
Inventor
貴翁 斉藤
庸輔 神崎
雅貴 山中
屹 孫
昌彦 三輪
誠二 金子
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2018/012916 priority Critical patent/WO2019186812A1/ja
Publication of WO2019186812A1 publication Critical patent/WO2019186812A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/06Electrode terminals

Definitions

  • the present invention relates to a display device and a manufacturing method thereof.
  • a self-luminous organic EL display device using an organic EL (electroluminescence) element has attracted attention as a display device that replaces a liquid crystal display device.
  • a flexible organic EL display device in which an organic EL element or the like is formed on a flexible resin substrate has been proposed.
  • the organic EL display device there is a demand for reducing the frame area by providing a rectangular display area for displaying an image and a frame area around the display area.
  • the wiring arranged in the frame area may be broken.
  • Patent Document 1 discloses a flexible display device that prevents a disconnection of a wiring by removing a part of each of a buffer film, a gate insulating film, and an interlayer insulating film corresponding to a bending region by forming a bending hole. It is disclosed.
  • an inorganic insulating film such as a base coat film, a gate insulating film, and an interlayer insulating film is provided on a resin substrate, in order to suppress disconnection of wiring arranged in the frame region.
  • the inorganic insulating film in the bent portion of the frame region is removed, a planarization film is formed on the removed portion, and a plurality of wirings extending in parallel to each other are formed on the planarization film.
  • the metal film formed on the planarizing film is patterned by dry etching, the surface of the planarizing film made of a resin material is also etched.
  • the surface of the planarizing film is inclined at a relatively high angle (for example, 30 ° or more) with respect to the surface of the resin substrate, the resist pattern used for patterning the metal film However, it is formed thick at that portion. In this case, an unnecessary metal film remains between the plurality of wirings, and thus the plurality of wirings may be short-circuited.
  • the present invention has been made in view of such a point, and an object of the present invention is to suppress contamination in the chamber and to suppress a short circuit between wirings in a bent portion of a frame region.
  • a display device manufacturing method includes a resin substrate, a TFT layer provided on the resin substrate, and a light emitting element provided on the TFT layer and constituting a display region.
  • a frame region provided around the display region, a terminal portion provided at an end of the frame region, and a bent portion provided to extend in one direction between the display region and the terminal portion,
  • the TFT layer is configured, and at least one inorganic insulating film provided on the resin substrate and the TFT layer are configured, and in the frame region, extend parallel to each other in a direction intersecting with the extending direction of the bent portion.
  • a display device comprising a plurality of wirings provided as described above, wherein the resin substrate is exposed through the at least one inorganic insulating film through the inorganic insulating film in the bent portion.
  • a plurality of first conductive layers are formed to extend in parallel with each other between the display area and the bent portion, and a plurality of second conductive layers are extended in parallel with each other between the bent portion and the terminal portion.
  • a plurality of first conductive layers are formed to extend in parallel between the display area and the bent portion, and a plurality of second conductive layers are extended in parallel to each other between the bent portion and the terminal portion.
  • Forming a third conductive trunk layer so that the plurality of first conductive layers and the plurality of second conductive layers are connected to each other at the bent portion, and dividing the third conductive trunk layer into a plurality of parts As a result, a plurality of third conductive layers made up of the divided third conductive trunk layers, a plurality of first conductive layers, and a plurality of second conductive layers are connected in one row to form a plurality of wirings. Since the second patterning step is performed, contamination in the chamber can be suppressed and a short circuit between the wirings in the bent portion of the frame region can be suppressed.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 2 is a plan view showing a detailed configuration of the display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of the display region of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 4 is an equivalent circuit diagram showing a TFT layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing an organic EL layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 2 is a plan view showing a detailed configuration of the display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of the
  • FIG. 6 is a cross-sectional view of a frame region of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 7 is a plan view after the first patterning step in the method of manufacturing the organic EL display device according to the first embodiment of the invention.
  • FIG. 8 is a cross-sectional view after the first patterning step in the method for manufacturing the organic EL display device along the line VIII-VIII in FIG.
  • FIG. 9 is a cross-sectional view after the first patterning step in the method for manufacturing the organic EL display device along the line IX-IX in FIG.
  • FIG. 10 is a plan view after the second patterning step in the method for manufacturing the organic EL display device according to the first embodiment of the invention.
  • FIG. 11 is a cross-sectional view after the second patterning step in the method for manufacturing the organic EL display device along the line XI-XI in FIG.
  • FIG. 12 is a cross-sectional view after the second patterning step in the method for manufacturing the organic EL display device along the line XII-XII in FIG.
  • FIG. 13 is a cross-sectional view before the second patterning step in the method for manufacturing the organic EL display device.
  • FIG. 14 is a cross-sectional view of a frame region of an organic EL display device according to the second embodiment of the present invention.
  • FIG. 15 is a plan view after the first patterning step in the method for manufacturing the organic EL display device according to the second embodiment of the invention.
  • FIG. 16 is a cross-sectional view after the first patterning step in the method of manufacturing the organic EL display device along the line XVI-XVI in FIG.
  • FIG. 17 is a cross-sectional view after the first patterning step in the method of manufacturing the organic EL display device along the line XVII-XVII in FIG.
  • FIG. 18 is a plan view after the second patterning step in the method of manufacturing the organic EL display device according to the second embodiment of the invention.
  • FIG. 19 is a cross-sectional view after the second patterning step in the method of manufacturing the organic EL display device along the line XIX-XIX in FIG.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50a of the present embodiment.
  • FIG. 2 is a plan view showing a detailed configuration of the display area D of the organic EL display device 50a.
  • FIG. 3 is a cross-sectional view of the display region D of the organic EL display device 50a.
  • FIG. 4 is an equivalent circuit diagram showing the TFT layer 20 constituting the organic EL display device 50a.
  • FIG. 5 is a cross-sectional view showing the organic EL layer 23 constituting the organic EL display device 50a.
  • FIG. 6 is a cross-sectional view of the frame region F of the organic EL display device 50a.
  • the organic EL display device 50 a includes, for example, a display area D for displaying an image provided in a rectangular shape and a frame area F provided around the display area D.
  • a plurality of sub-pixels P are arranged in a matrix.
  • the sub-pixel P having a red light-emitting area Lr for displaying red the sub-pixel P having a green light-emitting area Lg for displaying green
  • sub-pixels P having a blue light emitting region Lb for blue display are provided adjacent to each other.
  • one pixel is configured by three adjacent sub-pixels P having a red light emitting area Lr, a green light emitting area Lg, and a blue light emitting area Lb.
  • a terminal region T is provided at the right end of the frame region F in FIG. Further, in the frame region F, as shown in FIG. 1, a bent portion B that can be bent at 180 ° (in a U shape) between the display region D and the terminal portion T with the vertical direction in the drawing as the axis of bending. Are provided so as to extend in one direction (vertical direction in the figure).
  • the organic EL display device 50 a includes a resin substrate layer 10 provided as a resin substrate in a display region D, and a TFT (thin film film transistor) layer 20 provided on the resin substrate layer 10.
  • the organic EL element 30 provided as a light emitting element which comprises the display area D on the TFT layer 20 is provided.
  • the resin substrate layer 10 is made of, for example, a polyimide resin.
  • the TFT layer 20 includes a base coat film 11 provided on the resin substrate layer 10, a plurality of first TFTs 9a, a plurality of second TFTs 9b, and a plurality of capacitors 9c provided on the base coat film 11.
  • Each first TFT 9a, each second TFT 9b, and a second planarization film 19 provided on each capacitor 9c are provided.
  • the first planarization film 8 is provided in the frame region F as will be described later.
  • a plurality of gate lines 14 are provided so as to extend in parallel in the horizontal direction in the drawings.
  • FIGS. 2 and 4 a plurality of gate lines 14 are provided so as to extend in parallel in the horizontal direction in the drawings.
  • a plurality of source lines 18 f are provided so as to extend in parallel to each other in the vertical direction in the drawing.
  • a plurality of power supply lines 18g are provided so as to extend in parallel to each other in the vertical direction in the drawing.
  • Each power line 18g is provided adjacent to each source line 18f as shown in FIG.
  • a first TFT 9a, a second TFT 9b, and a capacitor 9c are provided in each sub-pixel P.
  • the base coat film 11 is composed of, for example, a single layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, silicon oxynitride or the like.
  • the first TFT 9a is connected to the corresponding gate line 14 and source line 18f in each sub-pixel P.
  • the first TFT 9a includes a semiconductor layer 12a, a gate insulating film 13, a gate electrode 14a, a first interlayer insulating film 15, a second interlayer insulating film 17 and the like provided in order on the base coat film 11.
  • a source electrode 18a and a drain electrode 18b are provided.
  • the semiconductor layer 12a is provided in an island shape on the base coat film 11, and has a channel region, a source region, and a drain region.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12a. As shown in FIG.
  • the gate electrode 14a is provided on the gate insulating film 13 so as to overlap the channel region of the semiconductor layer 12a. Further, as shown in FIG. 3, the first interlayer insulating film 15 and the second interlayer insulating film 17 are sequentially provided so as to cover the gate electrode 14a. Further, as shown in FIG. 3, the source electrode 18a and the drain electrode 18b are provided on the second interlayer insulating film 17 so as to be separated from each other. Further, as shown in FIG. 3, the source electrode 18a and the drain electrode 18b are connected to each other through contact holes formed in the laminated film of the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17, respectively. The semiconductor layer 12a is connected to the source region and the drain region, respectively.
  • the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are composed of a single layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride, for example. .
  • the second TFT 9b is connected to the corresponding first TFT 9a and the power supply line 18g in each sub-pixel P.
  • the first TFT 9b includes a semiconductor layer 12b, a gate insulating film 13, a gate electrode 14b, a first interlayer insulating film 15, a second interlayer insulating film 17 and the like, which are sequentially provided on the base coat film 11.
  • a source electrode 18c and a drain electrode 18d are provided.
  • the semiconductor layer 12b is provided in an island shape on the base coat film 11, and has a channel region, a source region, and a drain region. Further, as shown in FIG.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12b.
  • the gate electrode 14b is provided on the gate insulating film 13 so as to overlap the channel region of the semiconductor layer 12b.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 are sequentially provided so as to cover the gate electrode 14b.
  • the source electrode 18c and the drain electrode 18d are provided on the second interlayer insulating film 17 so as to be separated from each other, as shown in FIG. As shown in FIG.
  • the source electrode 18c and the drain electrode 18d are connected to each other through contact holes formed in the laminated film of the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17, respectively.
  • the semiconductor layer 12b is connected to the source region and the drain region, respectively.
  • top gate type first TFT 9a and the second TFT 9b are illustrated, but the first TFT 9a and the second TFT 9b may be bottom gate type TFTs.
  • the capacitor 9c is connected to the corresponding first TFT 9a and the power supply line 18g in each sub-pixel P.
  • the capacitor 9c includes a lower conductive layer 14c formed in the same layer with the same material as the gate electrodes 14a and 14b, and a first interlayer insulation provided so as to cover the lower conductive layer 14c.
  • a film 15 and an upper conductive layer 16 provided on the first interlayer insulating film 15 so as to overlap the lower conductive layer 14c are provided.
  • the upper conductive layer 16 is electrically connected to the power supply line 18g through a contact hole formed in the second interlayer insulating film 17, as shown in FIG.
  • the second planarization film 19 has a flat surface in the display region D and is made of, for example, an organic resin material such as polyimide resin.
  • the organic EL element 30 includes a plurality of first electrodes 21, an edge cover 22, a plurality of organic EL layers 23, a second electrode 24, and a sealing layer that are sequentially provided on the second planarization film 19.
  • a membrane 28 is provided.
  • the plurality of first electrodes 21 are provided as pixel electrodes in a matrix on the second planarization film 19 so as to correspond to the plurality of subpixels P. Further, as shown in FIG. 3, each first electrode 21 is connected to the drain electrode 18d of each second TFT 9b through a contact hole formed in the second planarizing film 19.
  • the first electrode 21 has a function of injecting holes into the organic EL layer 23.
  • the first electrode 21 is more preferably formed of a material having a high work function in order to improve the efficiency of hole injection into the organic EL layer 23.
  • examples of the material constituting the first electrode 21 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au). , Titanium (Ti), ruthenium (Ru), manganese (Mn), indium (In), ytterbium (Yb), lithium fluoride (LiF), platinum (Pt), palladium (Pd), molybdenum (Mo), iridium ( Examples thereof include metal materials such as Ir) and tin (Sn).
  • the material constituting the first electrode 21 may be, for example, an alloy such as astatine (At) / oxidized astatine (AtO 2 ).
  • the material constituting the first electrode 21 is, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO), or the like. There may be.
  • the first electrode 21 may be formed by stacking a plurality of layers made of the above materials. Examples of the compound material having a large work function include indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the edge cover 22 is provided in a lattice shape so as to cover the peripheral portion of each first electrode 21.
  • the material constituting the edge cover 22 include organic films such as polyimide resin, acrylic resin, polysiloxane resin, and novolac resin.
  • each organic EL layer 23 includes a hole injection layer 1, a hole transport layer 2, a light emitting layer 3, an electron transport layer 4, and an electron injection provided on the first electrode 21 in order.
  • Layer 5 is provided.
  • the hole injection layer 1 is also called an anode buffer layer, and has a function of improving the efficiency of hole injection from the first electrode 21 to the organic EL layer 23 by bringing the energy levels of the first electrode 21 and the organic EL layer 23 closer to each other.
  • a material constituting the hole injection layer for example, a triazole derivative, an oxadiazole derivative, an imidazole derivative, a polyarylalkane derivative, a pyrazoline derivative, a phenylenediamine derivative, an oxazole derivative, a styrylanthracene derivative, a fluorenone derivative, Examples include hydrazone derivatives and stilbene derivatives.
  • the hole transport layer 2 has a function of improving the hole transport efficiency from the first electrode 21 to the organic EL layer 23.
  • examples of the material constituting the hole transport layer 2 include porphyrin derivatives, aromatic tertiary amine compounds, styrylamine derivatives, polyvinylcarbazole, poly-p-phenylene vinylene, polysilane, triazole derivatives, oxadiazole.
  • Derivatives imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, arylamine derivatives, amine-substituted chalcone derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives, hydrogenated amorphous silicon, Examples include hydrogenated amorphous silicon carbide, zinc sulfide, and zinc selenide.
  • the light emitting layer 3 when voltage is applied by the first electrode 21 and the second electrode 24, holes and electrons are injected from the first electrode 21 and the second electrode 24, respectively, and the holes and electrons are recombined. It is an area.
  • the light emitting layer 3 is formed of a material having high light emission efficiency. Examples of the material constituting the light emitting layer 3 include metal oxinoid compounds [8-hydroxyquinoline metal complexes], naphthalene derivatives, anthracene derivatives, diphenylethylene derivatives, vinylacetone derivatives, triphenylamine derivatives, butadiene derivatives, and coumarin derivatives.
  • the electron transport layer 4 has a function of efficiently moving electrons to the light emitting layer 3.
  • examples of the material constituting the electron transport layer 4 include organic compounds such as oxadiazole derivatives, triazole derivatives, benzoquinone derivatives, naphthoquinone derivatives, anthraquinone derivatives, tetracyanoanthraquinodimethane derivatives, diphenoquinone derivatives, and fluorenone derivatives. , Silole derivatives, metal oxinoid compounds and the like.
  • the electron injection layer 5 has a function of bringing the energy level of the second electrode 24 and the organic EL layer 23 closer to each other and improving the efficiency of injecting electrons from the second electrode 24 to the organic EL layer 23. With this function, The drive voltage of the organic EL element 30 can be lowered.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • a material constituting the electron injection layer 5 for example, lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), barium fluoride.
  • Inorganic alkali compounds such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), strontium oxide (SrO), and the like can be given.
  • the second electrode 24 is provided as a common electrode so as to cover each organic EL layer 23 and the edge cover 22.
  • the second electrode 24 has a function of injecting electrons into the organic EL layer 23.
  • the second electrode 24 is more preferably composed of a material having a small work function in order to improve the efficiency of electron injection into the organic EL layer 23.
  • examples of the material forming the second electrode 24 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au).
  • the second electrode 24 is formed of, for example, magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), sodium (Na) / potassium (K), astatine (At) / oxidized astatine (AtO 2).
  • the second electrode 24 may be formed of a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO), or the like. .
  • the second electrode 24 may be formed by laminating a plurality of layers made of the above materials.
  • Examples of materials having a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), and sodium.
  • (Na) / potassium (K) lithium (Li) / aluminum (Al), lithium (Li) / calcium (Ca) / aluminum (Al), lithium fluoride (LiF) / calcium (Ca) / aluminum (Al) Etc.
  • the sealing film 28 includes a first inorganic film 25 provided so as to cover the second electrode 24, an organic film 26 provided on the first inorganic film 25, and the organic film 26. And a second inorganic film 27 provided so as to cover it, and has a function of protecting the organic EL layer 23 from moisture, oxygen, and the like.
  • the first inorganic film 25 and the second inorganic film 27 are, for example, silicon nitride (SiO 2 ), aluminum oxide (Al 2 O 3 ), silicon nitride (Si 3 N 4 ) such as silicon nitride (Si 3 N 4 ).
  • the organic film 26 is made of an organic material such as acrylic resin, polyurea resin, parylene resin, polyimide resin, or polyamide resin.
  • the organic EL display device 50 a includes a resin substrate layer 10, an inorganic insulating laminated film M provided on the resin substrate layer 10, a first planarizing film 8, and a routing in the frame region F.
  • a wiring 18h and a second planarizing film 19 are provided.
  • the inorganic insulating laminated film M is at least one inorganic insulating film constituting the TFT layer 20, and as shown in FIGS. 3 and 6, a base coat film 11 and a gate insulating film sequentially laminated on the resin substrate layer 10. 13, a first interlayer insulating film 15 and a second interlayer insulating film 17 are provided.
  • the inorganic insulating laminated film M is formed with a slit S that penetrates the inorganic insulating laminated film M and exposes the upper surface of the resin substrate layer 10.
  • the slit S is provided in a groove shape that penetrates along the direction in which the bent portion B extends.
  • the first planarization film 8 is provided so as to fill the slit S as shown in FIG.
  • the first planarization film 8 is made of, for example, an organic resin material such as polyimide resin.
  • each routing wiring 18 h includes a first conductive layer 18 ha provided on one end portion where the slit S of the inorganic insulating laminated film M is formed, and an inorganic insulating laminated film.
  • the second conductive layer 18hb provided on the other end where the M slit S is formed, and the first conductive layer 18ha and the second conductive layer 18hb are provided on the first planarization film 8 and connected to the first conductive layer 18ha and the second conductive layer 18hb. And a third conductive layer 18hc.
  • the plurality of first conductive layers 18ha are provided between the display region D and the bent portion B so as to extend in parallel to each other.
  • the plurality of second conductive layers 18 hb are provided between the bent portion B and the terminal portion T so as to extend in parallel to each other.
  • the plurality of third conductive layers 18hc are provided to extend in parallel with each other on the bent portion B and both outer sides thereof.
  • the lead wiring 18h (the first conductive layer 18ha, the second conductive layer 18hb, and the third conductive layer 18hc) is formed of the same material in the same layer as the source electrode 18a and the like. Further, as shown in FIG.
  • the width of the third conductive layer 18hc is wider than the width of the first conductive layer 18ha and the second conductive layer 18hb. Further, as shown in FIG. 10, the third conductive layer 18 hc is provided so as to overlap the end portion of the first planarization film 8. Further, the first conductive layer 18ha and the second conductive layer 18hb are provided so as to be orthogonal to the end portion of the first planarization film 8, as shown in FIG.
  • the end portion of the first conductive layer 18ha on the display region D side is connected to the first gate through a contact hole formed in the laminated film of the first interlayer insulating film 15 and the second interlayer insulating film 17. It is electrically connected to the conductive layer 14c.
  • the first gate conductive layer 14c is provided between the gate insulating film 13 and the first interlayer insulating film 15, and the signal wiring (gate line 14, Source line 18f, power supply line 18g, etc.).
  • the end of the second conductive layer 18hb on the terminal region T side is connected to the second gate through a contact hole formed in the laminated film of the first interlayer insulating film 15 and the second interlayer insulating film 17. It is electrically connected to the conductive layer 14d.
  • the second gate conductive layer 14 d is provided between the gate insulating film 13 and the first interlayer insulating film 15 and extends to the terminal portion T.
  • the second planarizing film 19 is provided so as to cover each routing wiring 18h.
  • a gate signal is input to the first TFT 9a via the gate line 14, thereby turning on the first TFT 9a, and the gate electrode of the second TFT 9b via the source line 18f.
  • a predetermined voltage corresponding to the source signal is written to 14b and the capacitor 9c, the magnitude of the current from the power supply line 18g is defined based on the gate voltage of the second TFT 9b, and the defined current is supplied to the organic EL layer 23.
  • the light emitting layer 3 of the organic EL layer 23 emits light to display an image.
  • the gate voltage of the second TFT 9b is held by the capacitor 9c. Therefore, the light emitting layer 3 emits light until the gate signal of the next frame is input. Maintained.
  • FIG. 7 is a plan view after the first patterning step in the method of manufacturing the organic EL display device 50a.
  • 8 and 9 are cross-sectional views after the first patterning step in the method of manufacturing the organic EL display device 50a along the lines VIII-VIII and IX-IX in FIG.
  • FIG. 10 is a plan view after the second patterning step in the method for manufacturing the organic EL display device 50a.
  • 11 and 12 are cross-sectional views after the second patterning step in the method for manufacturing the organic EL display device 50a taken along the lines XI-XI and XII-XII in FIG.
  • FIG. 7 is a plan view after the first patterning step in the method of manufacturing the organic EL display device 50a.
  • 8 and 9 are cross-sectional views after the first patterning step in the method of manufacturing the organic EL display device 50a along the lines VIII-VIII and IX-IX in FIG.
  • FIG. 10 is a plan view after the second patterning step in the method for manufacturing the
  • the manufacturing method of the organic EL display device 50a includes a TFT layer formation process including a slit formation process, a first planarization film formation process, and a wiring formation process including a first patterning process and a second patterning process.
  • a process, and an organic EL element formation process includes a TFT layer formation process including a slit formation process, a first planarization film formation process, and a wiring formation process including a first patterning process and a second patterning process.
  • the base coat film 11, the first TFT 9a, the second TFT 9b, the capacitor 9c, and the second planarizing film 19 are formed on the surface of the resin substrate layer 10 formed on the glass substrate by using a well-known method, and the TFT layer 20 is formed.
  • the base coat film 11 the gate insulating film 13, and the first interlayer insulating film.
  • 15 and a slit S that penetrates the inorganic insulating laminated film M of the second interlayer insulating film 17 and exposes the upper surface of the resin substrate layer 10 is formed by dry etching (slit forming step).
  • the first planarizing film 8 is formed so as to fill the slit S by filling the inside of the slit S with an organic resin material such as polyimide resin by an inkjet method, for example (first planarizing film forming step). ).
  • a metal film 18m such as a titanium film / aluminum film / titanium metal laminated film is formed by sputtering, for example, so as to cover the first planarizing film 8, and then the first resist is formed on the metal film 18m.
  • the first conductive layer 18ha, the second conductive layer 18hb and the third conductive layer 18hb are formed as shown in FIGS.
  • Conductive trunk layer 18hm is formed (first patterning step / wiring forming step).
  • first patterning step as shown in FIG.
  • a trunk layer 18hm is formed.
  • a two-dot chain line A in FIG. 7 indicates an opening A of the second resist pattern Rb used in the subsequent second patterning step, and the opening A corresponds to a pair of adjacent first conductive layers 18ha.
  • a part of the third conductive trunk layer 18hm formed between the pair of second conductive layers 18hb is exposed, and is formed so as to straddle the third conductive trunk layer 18hm.
  • the second resist pattern Rb is formed on the first conductive layer 18ha, the second conductive layer 18hb, the third conductive trunk layer 18hm, and the second interlayer insulating film 17, the third conductive exposed from the second resist pattern Ra.
  • the third conductive trunk layer 18hm is divided into a plurality of third conductive layers 18hc as shown in FIGS. 10 to 12 (second patterning step / Wiring formation process).
  • the second planarizing film 19 is formed so as to cover the respective lead wirings 18h formed by connecting the first conductive layer 18ha, the second conductive layer 18hb, and the third conductive layer 18hc in one row.
  • the second resist pattern Ra overlaps the source line 18f and the power supply line 18g in the display region D, and straddles the first conductive layer 18ha and the corresponding second conductive layer 18hb in the frame region F. It is formed.
  • a recess C is formed on the surface of the second interlayer insulating film 17 exposed from the first planarizing film 8 between the adjacent lead wirings 18h. It is formed.
  • the width of the display region D is larger than that of the first resist pattern Ra in the second patterning step.
  • the metal film 18m exposed from the narrow second resist pattern Rb may be removed by dry etching, and the source line 18 may be formed by two-stage dry etching. According to this method, since the metal film 18m is etched twice, an unnecessary metal film hardly remains between the adjacent source line 18f and the power supply line 18g. A short circuit between them can be suppressed.
  • the first electrode 21, the edge cover 22, the organic EL layer 23 (the hole injection layer 1) are formed on the second planarization film 19 of the TFT layer 20 formed in the TFT layer forming step using a known method.
  • Hole transport layer 2, light emitting layer 3, electron transport layer 4, electron injection layer 5) and second electrode 24 are formed.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed on the surface of the substrate on which the organic EL element 25 is formed by a plasma CVD (chemical vapor deposition) method. Then, the first inorganic film 25 is formed.
  • an organic resin material such as acrylic resin is formed on the surface of the substrate on which the first inorganic film 25 is formed, for example, by an ink jet method to form the organic film 26.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed on the substrate on which the organic film 26 has been formed by a plasma CVD method using a mask.
  • An inorganic film 27 is formed.
  • the sealing film 28 composed of the first inorganic film 25, the organic film 26, and the second inorganic film 27 is formed, and the organic EL element 30 is formed.
  • the glass substrate side of the resin substrate layer 10 is irradiated with laser light, whereby glass is applied from the lower surface of the resin substrate layer 10.
  • a substrate is peeled off, and a protective sheet (not shown) is attached to the lower surface of the resin substrate layer 10 from which the glass substrate has been peeled off.
  • the organic EL display device 50a of this embodiment can be manufactured.
  • the plurality of first conductive materials extend in parallel with each other between the display region D and the bent portion B.
  • the layer 18ha is formed, and a plurality of second conductive layers 18hb are formed so as to extend in parallel with each other between the bent portion B and the terminal portion T.
  • the plurality of first conductive layers 18ha and the plurality of second conductive layers are formed at the bent portion B.
  • a third conductive trunk layer 18hm is formed so that the layers 18hb are connected to each other.
  • the third conductive trunk layer 18hm is divided into a plurality of parts, whereby a plurality of third conductive layers 18hc composed of the divided third conductive trunk layers 18hm, a plurality of first conductive layers 18ha, The plurality of second conductive layers 18hb are connected to each other to form a plurality of routing wirings 18h.
  • the metal film 18 m between the portions to be the plurality of lead wirings 18 h at both ends of the first planarization film 8 is formed. Since it is removed, it is possible to suppress a short circuit between the lead wires 18h. Therefore, contamination in the chamber can be suppressed, and a short circuit between the lead wires 18h in the bent portion B of the frame region F can be suppressed.
  • FIG. 14 is a cross-sectional view of the frame region F of the organic EL display device 50b of the present embodiment.
  • the same parts as those in FIGS. 1 to 13 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the organic EL display device 50a configured to prevent the end portion of the first planarization film 8 from being exposed from the third conductive trunk layer 18hm formed in the first patterning step, and the method for manufacturing the same.
  • the organic EL display device 50b configured such that the end of the first planarization film 8 is partially exposed from the third conductive trunk layer 18im formed in the first patterning step; The manufacturing method is illustrated.
  • the organic EL display device 50b includes a display region D and a frame region F provided around the display region D, like the organic EL display device 50a of the first embodiment.
  • the organic EL display device 50b includes a resin substrate layer 10, a TFT layer 20 provided on the resin substrate layer 10, and a TFT layer in the display region D. 20 and an organic EL element 30 provided on 20.
  • the organic EL display device 50 b includes a resin substrate layer 10, an inorganic insulating laminated film M provided on the resin substrate layer 10, a first planarizing film 8, and a lead wiring 18 i in the frame region F. And a second planarizing film 19.
  • each lead wiring 18 i includes a first conductive layer 18 ia provided on one end portion where the slit S of the inorganic insulating laminated film M is formed, and an inorganic insulating laminated film.
  • the second conductive layer 18ib provided on the other end where the M slit S is formed, and the first conductive layer 18ia and the second conductive layer 18ib are provided on the first planarizing film 8 and connected to the first conductive layer 18ia and the second conductive layer 18ib. And a third conductive layer 18ic.
  • the plurality of first conductive layers 18ia are provided between the display region D and the bent portion B so as to extend in parallel with each other.
  • the plurality of second conductive layers 18ib are provided between the bent portion B and the terminal portion T so as to extend in parallel to each other.
  • the plurality of third conductive layers 18ic are provided on the bent portion B and both outer sides thereof so as to extend in parallel to each other.
  • the routing wiring 18i (the first conductive layer 18ia, the second conductive layer 18ib, and the third conductive layer 18ic) is formed of the same material in the same layer as the source electrode 18a and the like. Further, as shown in FIG.
  • the width of the third conductive layer 18ic is wider than the width of the first conductive layer 18ia and the second conductive layer 18ib. Further, the first conductive layer 18 ia and the second conductive layer 18 ib are provided so as to be orthogonal to the end portion of the first planarization film 8 as shown in FIG.
  • the end of the first conductive layer 18 ia on the display region D side is connected to the first gate through a contact hole formed in the laminated film of the first interlayer insulating film 15 and the second interlayer insulating film 17. It is electrically connected to the conductive layer 14c.
  • the end of the second conductive layer 18 ib on the terminal region T side is connected to the second gate through a contact hole formed in the laminated film of the first interlayer insulating film 15 and the second interlayer insulating film 17. It is electrically connected to the conductive layer 14d.
  • the second planarizing film 19 is provided so as to cover each routing wiring 18i.
  • the organic EL display device 50b described above is flexible like the organic EL display device 50a of the first embodiment, and in each subpixel P, the organic EL layer 23 is interposed via the first TFT 9a and the second TFT 9b.
  • the light emitting layer 3 is configured to emit an image by appropriately emitting light.
  • FIG. 15 is a plan view after the first patterning step in the method of manufacturing the organic EL display device 50b.
  • 16 and 17 are cross-sectional views after the first patterning step in the method of manufacturing the organic EL display device 50b along the XVI-XVI line and the XVII-XVII line in FIG.
  • FIG. 18 is a plan view after the second patterning step in the method for manufacturing the organic EL display device 50b.
  • FIG. 19 is a cross-sectional view after the second patterning step in the method for manufacturing the organic EL display device 50b along the line XIX-XIX in FIG.
  • the manufacturing method of the organic EL display device 50b of the present embodiment includes a TFT layer forming step and an organic EL element forming step, as in the manufacturing method of the organic EL display device 50a of the first embodiment. Since the formation process is substantially the same up to the first planarization film formation process, the wiring formation process and subsequent steps will be described.
  • a metal film 18m such as a titanium film / aluminum film / titanium metal laminated film is formed by sputtering, for example, so as to cover the first planarization film 8 formed in the first planarization film formation step.
  • a first resist pattern Ra is formed on the metal film 18m, and the metal film 18m exposed from the first resist pattern Ra is etched, so that the first conductive layer 18ia is formed as shown in FIGS.
  • the second conductive layer 18ib and the third conductive trunk layer 18im are formed (first patterning step / wiring forming step).
  • first patterning step as shown in FIG.
  • the third conductive trunk layer 18im is formed so that the plurality of first conductive layers 18ia and the plurality of second conductive layers 18ib are connected to each other. Note that both end portions of the first planarizing film 8 are exposed from the third conductive trunk layer 18im as shown in FIG. Further, a two-dot chain line A in FIG. 15 indicates the opening A of the second resist pattern Rb used in the subsequent second patterning step, and the opening A includes the pair of adjacent first conductive layers 18ia and the first conductive layer 18ia. A part of the third conductive trunk layer 18im formed between the corresponding pair of second conductive layers 18ib is exposed so as to straddle the third conductive trunk layer 18im.
  • a second resist pattern Rb is formed on the first conductive layer 18ia, the second conductive layer 18ib, the third conductive trunk layer 18im, and the second interlayer insulating film 17, and then the third resist pattern Rb exposed from the second resist pattern Rb.
  • the conductive trunk layer 18im is etched to divide the third conductive trunk layer 18im into a plurality of third conductive layers 18ic as shown in FIGS. 11, 18 and 19 (second patterning step). / Wiring forming process).
  • the first planarizing film 19 is formed so as to cover each lead wiring 18i formed by connecting the first conductive layer 18ia, the second conductive layer 18ib, and the third conductive layer 18ic in one row.
  • the plurality of first conductive materials extend in parallel with each other between the display region D and the bent portion B.
  • the layer 18 ia is formed, a plurality of second conductive layers 18 ib are formed so as to extend in parallel between the bent portion B and the terminal portion T, and the plurality of first conductive layers 18 ia and the plurality of second conductive layers are formed at the bent portion B.
  • the third conductive trunk layer 18im is formed so that the layers 18ib are connected to each other.
  • the third conductive trunk layer 18im is divided into a plurality of parts, whereby a plurality of third conductive layers 18ic composed of the divided third conductive trunk layers 18im, a plurality of first conductive layers 18ia, The plurality of second conductive layers 18ib are connected to each other to form a plurality of routing wirings 18i.
  • first patterning step only the surfaces of both end portions of the first planarizing film 8 are partially exposed when dry etching, and the exposure of the surface of the first planarizing film 8 is suppressed. Contamination due to the resin material in the chamber of the dry etching apparatus can be suppressed.
  • the metal film 18m between the portions to be the plurality of lead wirings 18i at both ends of the first planarizing film 8 is formed. Since it is removed, it is possible to suppress a short circuit between the lead wires 18i. Therefore, contamination in the chamber can be suppressed, and a short circuit between the lead wires 18i in the bent portion B of the frame region F can be suppressed.
  • an organic EL layer having a five-layer structure of a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer has been exemplified.
  • a three-layer structure of a layer / hole transport layer, a light emitting layer, and an electron transport layer / electron injection layer may be employed.
  • the organic EL display device using the first electrode as an anode and the second electrode as a cathode has been exemplified.
  • the present invention reverses the stacked structure of the organic EL layers and uses the first electrode as a cathode.
  • the present invention can also be applied to an organic EL display device using the second electrode as an anode.
  • the organic EL display device using the TFT electrode connected to the first electrode as the drain electrode has been exemplified.
  • the TFT electrode connected to the first electrode is used as the source electrode. It can also be applied to an organic EL display device called.
  • the organic EL display device is described as an example of the display device.
  • the present invention can be applied to a display device including a plurality of light emitting elements driven by current.
  • the present invention can be applied to a display device including a QLED (Quantum-dot light emitting diode) that is a light-emitting element using a quantum dot-containing layer.
  • QLED Quantum-dot light emitting diode
  • the present invention is useful for flexible display devices.
  • a opening B bending part D display area F frame area M inorganic insulating laminated film M (at least one layer of inorganic insulating film) Ra 1st resist pattern Rb 2nd resist pattern S Slit T Terminal part 8 1st planarization film 10 Resin substrate layer 18m Metal film 18h, 18i Lead wiring 18ha, 18ia 1st conductive layer 18hb, 18ib 2nd conductive layer 18hc, 18ic Third conductive layer 18hm, 18im Third conductive trunk layer 20 TFT layer 30 Organic EL element (light emitting element) 50a, 50b Organic EL display device

Abstract

表示領域及び折り曲げ部(B)の間で複数の第1導電層(18ha)を形成し、折り曲げ部(B)及び端子部の間で複数の第2導電層(18hb)を形成し、折り曲げ部(B)で複数の第1導電層(18ha)及び複数の第2導電層(18hb)が連結するように第3導電幹層(18hm)を形成する第1パターニング工程と、第3導電幹層(18hm)を複数に分割することにより、その分割された第3導電幹層と、複数の第1導電層(18ha)と、複数の第2導電層(18hb)とをそれぞれ1列に連結して、複数の配線を形成する第2パターニング工程とを備える。

Description

表示装置及びその製造方法
 本発明は、表示装置及びその製造方法に関するものである。
 近年、液晶表示装置に代わる表示装置として、有機EL(electroluminescence)素子を用いた自発光型の有機EL表示装置が注目されている。この有機EL表示装置では、可撓性を有する樹脂基板上に有機EL素子等を形成したフレキシブルな有機EL表示装置が提案されている。ここで、有機EL表示装置では、画像表示を行う矩形状の表示領域と、その表示領域の周囲に額縁領域とが設けられ、額縁領域を縮小させることが要望されている。そして、フレキシブルな有機EL表示装置では、額縁領域を折り曲げることにより、額縁領域を縮小させると、その額縁領域に配置された配線が破断するおそれがある。
 例えば、特許文献1には、ベンディングホールを形成することにより、ベンディング領域に対応するバッファ膜、ゲート絶縁膜及び層間絶縁膜のそれぞれ一部を除去して、配線の断線を防止するフレキシブル表示装置が開示されている。
特開2014-232300号公報
 ところで、フレキシブルな有機EL表示装置では、樹脂基板上にベースコート膜、ゲート絶縁膜及び層間絶縁膜等の無機絶縁膜が設けられているので、額縁領域に配置された配線の断線を抑制するために、額縁領域の折り曲げ部における無機絶縁膜を除去して、その除去した部分に平坦化膜を形成し、その平坦化膜上に互いに平行に延びる複数の配線を形成することがある。ここで、平坦化膜上に複数の配線を形成する際には、平坦化膜上に成膜した金属膜をドライエッチングによりパターニングすると、樹脂材料からなる平坦化膜の表面もエッチングされるので、ドライエッチング装置のチャンバー内が汚染するおそれがある。また、平坦化膜の端部では、その表面が樹脂基板の表面に対して、比較的高角度(例えば、30°以上)に傾斜しているので、金属膜をパターンニングする際に用いるレジストパターンがその部分で厚く形成されてしまう。そうなると、複数の配線間に不要な金属膜が残存してしまうので、複数の配線が短絡するおそれがある。
 本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、チャンバー内の汚染を抑制して、額縁領域の折り曲げ部における配線間の短絡を抑制することにある。
 上記目的を達成するために、本発明に係る表示装置の製造方法は、樹脂基板と、上記樹脂基板上に設けられたTFT層と、上記TFT層上に設けられ、表示領域を構成する発光素子と、上記表示領域の周囲に設けられた額縁領域と、上記額縁領域の端部に設けられた端子部と、上記表示領域及び端子部の間に一方向に延びるよう設けられた折り曲げ部と、上記TFT層を構成し、上記樹脂基板上に設けられた少なくとも一層の無機絶縁膜と、上記TFT層を構成し、上記額縁領域において、上記折り曲げ部の延びる方向と交差する方向に互いに平行に延びるように設けられた複数の配線とを備えた表示装置を製造する方法であって、上記折り曲げ部において、上記少なくとも一層の無機絶縁膜に該無機絶縁膜を貫通して上記樹脂基板を露出させるスリットを形成するスリット形成工程と、上記スリットを埋めるように平坦化膜を形成する平坦化膜形成工程と、上記平坦化膜上に上記複数の配線を形成する配線形成工程とを備え、上記配線形成工程は、上記表示領域及び折り曲げ部の間で互いに平行に延びるように複数の第1導電層を形成し、上記折り曲げ部及び端子部の間で互いに平行に延びるように複数の第2導電層を形成し、上記折り曲げ部で上記複数の第1導電層及び上記複数の第2導電層が互いに連結するように第3導電幹層を形成する第1パターニング工程と、該第3導電幹層を複数に分割することにより、分割された上記第3導電幹層からなる複数の第3導電層と、上記複数の第1導電層と、上記複数の第2導電層とをそれぞれ1列に連結して、上記各配線を形成する第2パターニング工程とを備えることを特徴とする。
 本発明によれば、表示領域及び折り曲げ部の間で互いに平行に延びるように複数の第1導電層を形成し、折り曲げ部及び端子部の間で互いに平行に延びるように複数の第2導電層を形成し、折り曲げ部で複数の第1導電層及び複数の第2導電層が互いに連結するように第3導電幹層を形成する第1パターニング工程と、第3導電幹層を複数に分割することにより、分割された第3導電幹層からなる複数の第3導電層と、複数の第1導電層と、複数の第2導電層とをそれぞれ1列に連結して、複数の配線を形成する第2パターニング工程とを備えるので、チャンバー内の汚染を抑制して、額縁領域の折り曲げ部における配線間の短絡を抑制することができる。
図1は、本発明の第1の実施形態に係る有機EL表示装置の概略構成を示す平面図である。 図2は、本発明の第1の実施形態に係る有機EL表示装置の表示領域の詳細構成を示す平面図である。 図3は、本発明の第1の実施形態に係る有機EL表示装置の表示領域の断面図である。 図4は、本発明の第1の実施形態に係る有機EL表示装置を構成するTFT層を示す等価回路図である。 図5は、本発明の第1の実施形態に係る有機EL表示装置を構成する有機EL層を示す断面図である。 図6は、本発明の第1の実施形態に係る有機EL表示装置の額縁領域の断面図である。 図7は、本発明の第1の実施形態に係る有機EL表示装置の製造方法における第1パターニング工程後の平面図である。 図8は、図7中のVIII-VIII線に沿った有機EL表示装置の製造方法における第1パターニング工程後の断面図である。 図9は、図7中のIX-IX線に沿った有機EL表示装置の製造方法における第1パターニング工程後の断面図である。 図10は、本発明の第1の実施形態に係る有機EL表示装置の製造方法における第2パターニング工程後の平面図である。 図11は、図10中のXI-XI線に沿った有機EL表示装置の製造方法における第2パターニング工程後の断面図である。 図12は、図10中のXII-XII線に沿った有機EL表示装置の製造方法における第2パターニング工程後の断面図である。 図13は、有機EL表示装置の製造方法における第2パターニング工程前の断面図である。 図14は、本発明の第2の実施形態に係る有機EL表示装置の額縁領域の断面図である。 図15は、本発明の第2の実施形態に係る有機EL表示装置の製造方法における第1パターニング工程後の平面図である。 図16は、図15中のXVI-XVI線に沿った有機EL表示装置の製造方法における第1パターニング工程後の断面図である。 図17は、図15中のXVII-XVII線に沿った有機EL表示装置の製造方法における第1パターニング工程後の断面図である。 図18は、本発明の第2の実施形態に係る有機EL表示装置の製造方法における第2パターニング工程後の平面図である。 図19は、図18中のXIX-XIX線に沿った有機EL表示装置の製造方法における第2パターニング工程後の断面図である。
 以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
 《第1の実施形態》
 図1~図13は、本発明に係る表示装置及びその製造方法の第1の実施形態を示している。なお、以下の各実施形態では、発光素子を備えた表示装置として、有機EL素子を備えた有機EL表示装置を例示する。ここで、図1は、本実施形態の有機EL表示装置50aの概略構成を示す平面図である。また、図2は、有機EL表示装置50aの表示領域Dの詳細構成を示す平面図である。また、図3は、有機EL表示装置50aの表示領域Dの断面図である。また、図4は、有機EL表示装置50aを構成するTFT層20を示す等価回路図である。また、図5は、有機EL表示装置50aを構成する有機EL層23を示す断面図である。また、図6は、有機EL表示装置50aの額縁領域Fの断面図である。
 有機EL表示装置50aは、図1に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Dと、表示領域Dの周囲に設けられた額縁領域Fとを備えている。
 表示領域Dには、図2に示すように、複数のサブ画素Pがマトリクス状に配列されている。また、表示領域Dでは、図2に示すように、例えば、赤色の表示を行うための赤色発光領域Lrを有するサブ画素P、緑色の表示を行うための緑色発光領域Lgを有するサブ画素P、及び青色の表示を行うための青色発光領域Lbを有するサブ画素Pが互いに隣り合うように設けられている。なお、表示領域Dでは、例えば、赤色発光領域Lr、緑色発光領域Lg及び青色発光領域Lbを有する隣り合う3つのサブ画素Pにより、1つの画素が構成されている。
 額縁領域Fの図1中右端部には、端子領域Tが設けられている。また、額縁領域Fにおいて、図1に示すように、表示領域D及び端子部Tの間には、図中縦方向を折り曲げの軸として180°に(U字状に)折り曲げ可能な折り曲げ部Bが一方向(図中縦方向)に延びるように設けられている。
 有機EL表示装置50aは、図3に示すように、表示領域Dにおいて、樹脂基板として設けられた樹脂基板層10と、樹脂基板層10上に設けられたTFT(thin film transistor)層20と、TFT層20上に表示領域Dを構成する発光素子として設けられた有機EL素子30とを備えている。
 樹脂基板層10は、例えば、ポリイミド樹脂等により構成されている。
 TFT層20は、図3に示すように、樹脂基板層10上に設けられたベースコート膜11と、ベースコート膜11上に設けられた複数の第1TFT9a、複数の第2TFT9b及び複数のキャパシタ9cと、各第1TFT9a、各第2TFT9b及び各キャパシタ9c上に設けられた第2平坦化膜19とを備えている。なお、第1平坦化膜8は、後述するように、額縁領域Fに設けられている。ここで、TFT層20では、図2及び図4に示すように、図中横方向に互いに平行に延びるように複数のゲート線14が設けられている。また、TFT層20では、図2及び図4に示すように、図中縦方向に互いに平行に延びるように複数のソース線18fが設けられている。また、TFT層20では、図2及び図4に示すように、図中縦方向に互いに平行に延びるように複数の電源線18gが設けられている。なお、各電源線18gは、図2に示すように、各ソース線18fと隣り合うように設けられている。また、TFT層20では、図4に示すように、各サブ画素Pにおいて、第1TFT9a、第2TFT9b及びキャパシタ9cがそれぞれ設けられている。
 ベースコート膜11は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
 第1TFT9aは、図4に示すように、各サブ画素Pにおいて、対応するゲート線14及びソース線18fに接続されている。また、第1TFT9aは、図3に示すように、ベースコート膜11上に順に設けられた半導体層12a、ゲート絶縁膜13、ゲート電極14a、第1層間絶縁膜15、第2層間絶縁膜17、並びにソース電極18a及びドレイン電極18bを備えている。ここで、半導体層12aは、図3に示すように、ベースコート膜11上に島状に設けられ、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜13は、図3に示すように、半導体層12aを覆うように設けられている。また、ゲート電極14aは、図3に示すように、ゲート絶縁膜13上に半導体層12aのチャネル領域と重なるように設けられている。また、第1層間絶縁膜15及び第2層間絶縁膜17は、図3に示すように、ゲート電極14aを覆うように順に設けられている。また、ソース電極18a及びドレイン電極18bは、図3に示すように、第2層間絶縁膜17上に互いに離間するように設けられている。また、ソース電極18a及びドレイン電極18bは、図3に示すように、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17の積層膜に形成された各コンタクトホールを介して、半導体層12aのソース領域及びドレイン領域にそれぞれ接続されている。なお、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
 第2TFT9bは、図4に示すように、各サブ画素Pにおいて、対応する第1TFT9a及び電源線18gに接続されている。また、第1TFT9bは、図3に示すように、ベースコート膜11上に順に設けられた半導体層12b、ゲート絶縁膜13、ゲート電極14b、第1層間絶縁膜15、第2層間絶縁膜17、並びにソース電極18c及びドレイン電極18dを備えている。ここで、半導体層12bは、図3に示すように、ベースコート膜11上に島状に設けられ、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜13は、図3に示すように、半導体層12bを覆うように設けられている。また、ゲート電極14bは、図3に示すように、ゲート絶縁膜13上に半導体層12bのチャネル領域と重なるように設けられている。また、第1層間絶縁膜15及び第2層間絶縁膜17は、図3に示すように、ゲート電極14bを覆うように順に設けられている。また、ソース電極18c及びドレイン電極18dは、図3に示すように、第2層間絶縁膜17上に互いに離間するように設けられている。また、ソース電極18c及びドレイン電極18dは、図3に示すように、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17の積層膜に形成された各コンタクトホールを介して、半導体層12bのソース領域及びドレイン領域にそれぞれ接続されている。
 なお、本実施形態では、トップゲート型の第1TFT9a及び第2TFT9bを例示したが、第1TFT9a及び第2TFT9bは、ボトムゲート型のTFTであってもよい。
 キャパシタ9cは、図4に示すように、各サブ画素Pにおいて、対応する第1TFT9a及び電源線18gに接続されている。ここで、キャパシタ9cは、図3に示すように、ゲート電極14a及び14bと同一材料により同一層に形成された下部導電層14cと、下部導電層14cを覆うように設けられた第1層間絶縁膜15と、第1層間絶縁膜15上に下部導電層14cと重なるように設けられた上部導電層16とを備えている。なお、上部導電層16は、図3に示すように、第2層間絶縁膜17に形成されたコンタクトホールを介して電源線18gに電気的に接続されている。
 第2平坦化膜19は、表示領域Dにおいて平坦な表面を有し、例えば、ポリイミド樹脂等の有機樹脂材料により構成されている。
 有機EL素子30は、図3に示すように、第2平坦化膜19上に順に設けられた複数の第1電極21、エッジカバー22、複数の有機EL層23、第2電極24及び封止膜28を備えている。
 複数の第1電極21は、図3に示すように、複数のサブ画素Pに対応するように、第2平坦化膜19上にマトリクス状に画素電極として設けられている。また、各第1電極21は、図3に示すように、第2平坦化膜19に形成されたコンタクトホールを介して、各第2TFT9bのドレイン電極18dに接続されている。また、第1電極21は、有機EL層23にホール(正孔)を注入する機能を有している。また、第1電極21は、有機EL層23への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第1電極21を構成する材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、コバルト(Co)、ニッケル(Ni)、タングステン(W)、金(Au)、チタン(Ti)、ルテニウム(Ru)、マンガン(Mn)、インジウム(In)、イッテルビウム(Yb)、フッ化リチウム(LiF)、白金(Pt)、パラジウム(Pd)、モリブデン(Mo)、イリジウム(Ir)、スズ(Sn)等の金属材料が挙げられる。また、第1電極21を構成する材料は、例えば、アスタチン(At)/酸化アスタチン(AtO)等の合金であっても構わない。さらに、第1電極21を構成する材料は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)のような導電性酸化物等であってもよい。また、第1電極21は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物(ITO)やインジウム亜鉛酸化物(IZO)等が挙げられる。
 エッジカバー22は、図3に示すように、各第1電極21の周縁部を覆うように格子状に設けられている。ここで、エッジカバー22を構成する材料としては、例えば、ポリイミド樹脂、アクリル樹脂、ポリシロキサン樹脂、ノボラック樹脂等の有機膜が挙げられる。
 複数の有機EL層23は、図3に示すように、各第1電極21上に配置され、複数のサブ画素に対応するように、マトリクス状に設けられている。ここで、各有機EL層23は、図5に示すように、第1電極21上に順に設けられた正孔注入層1、正孔輸送層2、発光層3、電子輸送層4及び電子注入層5を備えている。
 正孔注入層1は、陽極バッファ層とも呼ばれ、第1電極21と有機EL層23とのエネルギーレベルを近づけ、第1電極21から有機EL層23への正孔注入効率を改善する機能を有している。ここで、正孔注入層1を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
 正孔輸送層2は、第1電極21から有機EL層23への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層2を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ-p-フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
 発光層3は、第1電極21及び第2電極24による電圧印加の際に、第1電極21及び第2電極24から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層3は、発光効率が高い材料により形成されている。そして、発光層3を構成する材料としては、例えば、金属オキシノイド化合物[8-ヒドロキシキノリン金属錯体]、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンズチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ-p-フェニレンビニレン、ポリシラン等が挙げられる。
 電子輸送層4は、電子を発光層3まで効率良く移動させる機能を有している。ここで、電子輸送層4を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
 電子注入層5は、第2電極24と有機EL層23とのエネルギーレベルを近づけ、第2電極24から有機EL層23へ電子が注入される効率を向上させる機能を有し、この機能により、有機EL素子30の駆動電圧を下げることができる。なお、電子注入層5は、陰極バッファ層とも呼ばれる。ここで、電子注入層5を構成する材料としては、例えば、フッ化リチウム(LiF)、フッ化マグネシウム(MgF)、フッ化カルシウム(CaF)、フッ化ストロンチウム(SrF)、フッ化バリウム(BaF)のような無機アルカリ化合物、酸化アルミニウム(Al)、酸化ストロンチウム(SrO)等が挙げられる。
 第2電極24は、図3に示すように、各有機EL層23及びエッジカバー22を覆うように共通電極として設けられている。また、第2電極24は、有機EL層23に電子を注入する機能を有している。また、第2電極24は、有機EL層23への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第2電極24を構成する材料としては、例えば、銀(Ag)、アルミニウム(Al)、バナジウム(V)、コバルト(Co)、ニッケル(Ni)、タングステン(W)、金(Au)、カルシウム(Ca)、チタン(Ti)、イットリウム(Y)、ナトリウム(Na)、ルテニウム(Ru)、マンガン(Mn)、インジウム(In)、マグネシウム(Mg)、リチウム(Li)、イッテルビウム(Yb)、フッ化リチウム(LiF)等が挙げられる。また、第2電極24は、例えば、マグネシウム(Mg)/銅(Cu)、マグネシウム(Mg)/銀(Ag)、ナトリウム(Na)/カリウム(K)、アスタチン(At)/酸化アスタチン(AtO)、リチウム(Li)/アルミニウム(Al)、リチウム(Li)/カルシウム(Ca)/アルミニウム(Al)、フッ化リチウム(LiF)/カルシウム(Ca)/アルミニウム(Al)等の合金により形成されていてもよい。また、第2電極24は、例えば、酸化スズ(SnO)、酸化亜鉛(ZnO)、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)等の導電性酸化物により形成されていてもよい。また、第2電極24は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム(Mg)、リチウム(Li)、フッ化リチウム(LiF)、マグネシウム(Mg)/銅(Cu)、マグネシウム(Mg)/銀(Ag)、ナトリウム(Na)/カリウム(K)、リチウム(Li)/アルミニウム(Al)、リチウム(Li)/カルシウム(Ca)/アルミニウム(Al)、フッ化リチウム(LiF)/カルシウム(Ca)/アルミニウム(Al)等が挙げられる。
 封止膜28は、図3に示すように、第2電極24を覆うように設けられた第1無機膜25と、第1無機膜25上に設けられた有機膜26と、有機膜26を覆うように設けられた第2無機膜27とを備え、有機EL層23を水分や酸素等から保護する機能を有している。ここで、第1無機膜25及び第2無機膜27は、例えば、酸化シリコン(SiO)や酸化アルミニウム(Al)、四窒化三ケイ素(Si)のような窒化シリコン(SiNx(xは正数))、炭窒化ケイ素(SiCN)等の無機材料により構成されている。また、有機膜26は、例えば、アクリル樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機材料により構成されている。
 また、有機EL表示装置50aは、図6に示すように、額縁領域Fにおいて、樹脂基板層10と、樹脂基板層10上に設けられた無機絶縁積層膜M、第1平坦化膜8、引き回し配線18h及び第2平坦化膜19とを備えている。
 無機絶縁積層膜Mは、TFT層20を構成する少なくとも1層の無機絶縁膜であり、図3及び図6に示すように、樹脂基板層10上に順に積層されたベースコート膜11、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17を備えている。ここで、折り曲げ部Bにおいて、無機絶縁積層膜Mには、図6に示すように、無機絶縁積層膜Mを貫通して樹脂基板層10の上面を露出させるスリットSが形成されている。なお、スリットSは、折り曲げ部Bの延びる方向に沿って突き抜ける溝状に設けられている。
 第1平坦化膜8は、図6に示すように、スリットSを埋めるように設けられている。ここで、第1平坦化膜8は、例えば、ポリイミド樹脂等の有機樹脂材料により構成されている。
 引き回し配線18hは、図6に示すように、無機絶縁積層膜MのスリットSが形成された両端部及び第1平坦化膜8上に設けられている。また、引き回し配線18hは、図6及び後述する図10に示すように、折り曲げ部Bの延びる方向と直交する方向に互いに平行に延びるように複数設けられている。また、各引き回し配線18hは、図6及び図10に示すように、無機絶縁積層膜MのスリットSが形成された一方の端部上に設けられた第1導電層18haと、無機絶縁積層膜MのスリットSが形成された他方の端部上に設けられた第2導電層18hbと、第1平坦化膜8上に設けられ、第1導電層18ha及び第2導電層18hbに連結された第3導電層18hcとを備えている。
 複数の第1導電層18haは、表示領域D及び折り曲げ部Bの間に互いに平行に延びるように設けられている。また、複数の第2導電層18hbは、折り曲げ部B及び端子部Tの間に互いに平行に延びるように設けられている。また、複数の第3導電層18hcは、折り曲げ部B及びその両外側に互いに平行に延びるように設けられている。ここで、引き回し配線18h(第1導電層18ha、第2導電層18hb及び第3導電層18hc)は、ソース電極18a等と同一層に同一材料により形成されている。また、第3導電層18hcの幅は、図10に示すように、第1導電層18ha及び第2導電層18hbの幅よりも広くなっている。また、第3導電層18hcは、図10に示すように、第1平坦化膜8の端部と重なるように設けられている。また、第1導電層18ha及び第2導電層18hbは、図10に示すように、第1平坦化膜8の端部と直交するように設けられている。
 第1導電層18haの表示領域D側の端部は、図6に示すように、第1層間絶縁膜15及び第2層間絶縁膜17の積層膜に形成されたコンタクトホールを介して第1ゲート導電層14cに電気的に接続されている。ここで、第1ゲート導電層14cは、図6に示すように、ゲート絶縁膜13及び第1層間絶縁膜15の間に設けられ、表示領域DのTFT層20の信号配線(ゲート線14、ソース線18f、電源線18g等)に電気的に接続されている。
 第2導電層18hbの端子領域T側の端部は、図6に示すように、第1層間絶縁膜15及び第2層間絶縁膜17の積層膜に形成されたコンタクトホールを介して第2ゲート導電層14dに電気的に接続されている。ここで、第2ゲート導電層14dは、図6に示すように、ゲート絶縁膜13及び第1層間絶縁膜15の間に設けられ、端子部Tに延びている。
 第2平坦化膜19は、図6に示すように、各引き回し配線18hを覆うように設けられている。
 上述した有機EL表示装置50aは、各サブ画素Pにおいて、ゲート線14を介して第1TFT9aにゲート信号を入力することにより、第1TFT9aをオン状態にし、ソース線18fを介して第2TFT9bのゲート電極14b及びキャパシタ9cにソース信号に対応する所定の電圧を書き込み、第2TFT9bのゲート電圧に基づいて電源線18gからの電流の大きさが規定され、その規定された電流が有機EL層23に供給されることにより、有機EL層23の発光層3が発光して、画像表示を行うように構成されている。なお、有機EL表示装置50aでは、第1TFT9aがオフ状態になっても、第2TFT9bのゲート電圧がキャパシタ9cによって保持されるので、次のフレームのゲート信号が入力されるまで発光層3による発光が維持される。
 次に、本実施形態の有機EL表示装置50aの製造方法について、図7~図13を用いて説明する。ここで、図7は、有機EL表示装置50aの製造方法における第1パターニング工程後の平面図である。また、図8及び図9は、図7中のVIII-VIII線及びIX-IX線に沿った有機EL表示装置50aの製造方法における第1パターニング工程後の断面図である。また、図10は、有機EL表示装置50aの製造方法における第2パターニング工程後の平面図である。また、図11及び図12は、図10中のXI-XI線及びXII-XII線に沿った有機EL表示装置50aの製造方法における第2パターニング工程後の断面図である。また、図13は、有機EL表示装置50aの製造方法における第2パターニング工程前の断面図である。なお、本実施形態の有機EL表示装置50aの製造方法は、スリット形成工程と、第1平坦化膜形成工程と、第1パターニング工程及び第2パターニング工程を含む配線形成工程とを有するTFT層形成工程、並びに有機EL素子形成工程とを備える。
 <TFT層形成工程>
 例えば、ガラス基板上に形成した樹脂基板層10の表面に、周知の方法を用いて、ベースコート膜11、第1TFT9a、第2TFT9b、キャパシタ9c、及び第2平坦化膜19を形成して、TFT層20を形成する。
 ここで、第1TFT9a及び第2TFT9bを形成する際には、ソース電極18a等を形成する前に、まず、額縁領域Fの折り曲げ部Bにおいて、ベースコート膜11、ゲート絶縁膜13、第1層間絶縁膜15及び第2層間絶縁膜17の無機絶縁積層膜Mに無機絶縁積層膜Mを貫通して、樹脂基板層10の上面を露出させるスリットSをドライエッチングにより形成する(スリット形成工程)。
 続いて、例えば、インクジェット法により、ポリイミド樹脂等の有機樹脂材料をスリットSの内部に充填することにより、スリットSを埋めるように第1平坦化膜8を形成する(第1平坦化膜形成工程)。
 そして、第1平坦化膜8を覆うように、例えば、スパッタリング法により、チタン膜/アルミニウム膜/チタン膜の金属積層膜等の金属膜18mを成膜した後に、金属膜18m上に第1レジストパターンRaを形成し、第1レジストパターンRaから露出する金属膜18mをドライエッチングにより除去することにより、図7~図9に示すように、第1導電層18ha、第2導電層18hb及び第3導電幹層18hmを形成する(第1パターニング工程/配線形成工程)。ここで、第1パターニング工程では、図7に示すように、複数の第1導電層18ha及び複数の第2導電層18hbが互いに連結すると共に、第1平坦化膜8を覆うように第3導電幹層18hmを形成する。なお、図7中の2点鎖線Aは、後の第2パターニング工程で用いる第2レジストパターンRbの開口部Aを示し、開口部Aは、隣り合う一対の第1導電層18haとそれに対応する一対の第2導電層18hbとの間に形成された第3導電幹層18hmの一部を露出させ、第3導電幹層18hmを跨ぐように形成される。
 さらに、第1導電層18ha、第2導電層18hb、第3導電幹層18hm及び第2層間絶縁膜17上に第2レジストパターンRbを形成した後に、第2レジストパターンRaから露出する第3導電幹層18hmをドライエッチングにより除去することにより、図10~図12に示すように、第3導電幹層18hmを複数に分割して複数の第3導電層18hcを形成する(第2パターニング工程/配線形成工程)。その後、第1導電層18ha、第2導電層18hb、第3導電層18hcが1列に連結してなる各引き回し配線18hを覆うように、第2平坦化膜19を形成する。ここで、第2レジストパターンRaは、表示領域Dにおいて、ソース線18f及び電源線18gと重なると共に、額縁領域Fにおいて、第1導電層18haとそれに対応する第2導電層18hbとを跨ぐように形成される。また、第2パターニング工程では、図10及び図11に示すように、隣り合う引き回し配線18hの間において、第1平坦化膜8から露出する第2層間絶縁膜17の表面には、凹部Cが形成される。また、表示領域Dでは、図13に示すように、第1パターニング工程において、第1レジストパターンRaから露出する金属膜18mをエッチングした後に、第2パターニング工程において、第1レジストパターンRaよりも幅狭な第2レジストパターンRbから露出する金属膜18mをドライエッチングにより除去して、2段階のドライエッチングによりソース線18を形成してもよい。この方法によれば、金属膜18mが2回エッチングされることにより、隣り合うソース線18f及び電源線18g間に不要な金属膜が残存し難くなるので、隣り合うソース線18f及び電源線18gの間の短絡を抑制することができる。
 <有機EL素子形成工程>
 まず、上記TFT層形成工程で形成されたTFT層20の第2平坦化膜19上に、周知の方法を用いて、第1電極21、エッジカバー22、有機EL層23(正孔注入層1、正孔輸送層2、発光層3、電子輸送層4、電子注入層5)及び第2電極24を形成する。
 続いて、有機EL素子25が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマCVD(chemical vapor deposition)法により成膜して、第1無機膜25を形成する。
 その後、第1無機膜25が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機膜26を形成する。
 さらに、有機膜26が形成された基板に対して、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマCVD法により成膜して、第2無機膜27を形成する。このようにして、第1無機膜25、有機膜26及び第2無機膜27からなる封止膜28を形成して、有機EL素子30が形成される。
 最後に、有機EL素子30が形成された基板表面に保護シート(不図示)を貼付した後に、樹脂基板層10のガラス基板側からレーザー光を照射することにより、樹脂基板層10の下面からガラス基板を剥離させ、さらに、ガラス基板を剥離させた樹脂基板層10の下面に保護シート(不図示)を貼付する。
 以上のようにして、本実施形態の有機EL表示装置50aを製造することができる。
 以上説明したように、本実施形態の有機EL表示装置50a及びその製造方法によれば、第1パターニング工程において、表示領域D及び折り曲げ部Bの間で互いに平行に延びるように複数の第1導電層18haを形成し、折り曲げ部B及び端子部Tの間で互いに平行に延びるように複数の第2導電層18hbを形成し、折り曲げ部Bで複数の第1導電層18ha及び複数の第2導電層18hbが互いに連結するように第3導電幹層18hmを形成する。さらに、第2パターニング工程において、第3導電幹層18hmを複数に分割することにより、分割された第3導電幹層18hmからなる複数の第3導電層18hcと、複数の第1導電層18haと、複数の第2導電層18hbとをそれぞれ1列に連結して、複数の引き回し配線18hを形成する。これにより、第1パターニング工程において、ドライエッチングする際に第1平坦化膜8の表面が露出しないので、ドライエッチング装置のチャンバー内の樹脂材料に起因する汚染を抑制することができる。また、第2パターニング工程において、第3導電幹層18hmをドライエッチングにより複数に分割する際に、第1平坦化膜8の両端部における複数の引き回し配線18hとなる部分の間の金属膜18mが除去されるので、引き回し配線18h間の短絡を抑制することができる。したがって、チャンバー内の汚染を抑制して、額縁領域Fの折り曲げ部Bにおける引き回し配線18h間の短絡を抑制することができる。
 《第2の実施形態》
 図14~図19は、本発明に係る表示装置及びその製造方法の第2の実施形態を示している。ここで、図14は、本実施形態の有機EL表示装置50bの額縁領域Fの断面図である。なお、以下の各実施形態において、図1~図13と同じ部分については同じ符号を付して、その詳細な説明を省略する。
 上記第1の実施形態では、第1パターニング工程で形成される第3導電幹層18hmから第1平坦化膜8の端部が露出しないように構成された有機EL表示装置50a及びその製造方法を例示したが、本実施形態では、第1パターニング工程で形成される第3導電幹層18imから第1平坦化膜8の端部が部分的に露出するように構成された有機EL表示装置50b及びその製造方法を例示する。
 有機EL表示装置50bは、上記第1の実施形態の有機EL表示装置50aと同様に、表示領域Dと、表示領域Dの周囲に設けられた額縁領域Fとを備えている。
 有機EL表示装置50bは、上記第1の実施形態の有機EL表示装置50aと同様に、表示領域Dにおいて、樹脂基板層10と、樹脂基板層10上に設けられたTFT層20と、TFT層20上に設けられた有機EL素子30と備えている。
 有機EL表示装置50bは、図14に示すように、額縁領域Fにおいて、樹脂基板層10と、樹脂基板層10上に設けられた無機絶縁積層膜M、第1平坦化膜8、引き回し配線18i及び第2平坦化膜19とを備えている。
 引き回し配線18iは、図14に示すように、無機絶縁積層膜MのスリットSが形成された両端部及び第1平坦化膜8上に設けられている。また、引き回し配線18iは、図14及び後述する図18に示すように、折り曲げ部Bの延びる方向と直交する方向に互いに平行に延びるように複数設けられている。また、各引き回し配線18iは、図14及び図18に示すように、無機絶縁積層膜MのスリットSが形成された一方の端部上に設けられた第1導電層18iaと、無機絶縁積層膜MのスリットSが形成された他方の端部上に設けられた第2導電層18ibと、第1平坦化膜8上に設けられ、第1導電層18ia及び第2導電層18ibに連結された第3導電層18icとを備えている。
 複数の第1導電層18iaは、表示領域D及び折り曲げ部Bの間に互いに平行に延びるように設けられている。また、複数の第2導電層18ibは、折り曲げ部B及び端子部Tの間に互いに平行に延びるように設けられている。また、複数の第3導電層18icは、折り曲げ部B及びその両外側に互いに平行に延びるように設けられている。ここで、引き回し配線18i(第1導電層18ia、第2導電層18ib及び第3導電層18ic)は、ソース電極18a等と同一層に同一材料により形成されている。また、第3導電層18icの幅は、図18に示すように、第1導電層18ia及び第2導電層18ibの幅よりも広くなっている。また、第1導電層18ia及び第2導電層18ibは、図10に示すように、第1平坦化膜8の端部と直交するように設けられている。
 第1導電層18iaの表示領域D側の端部は、図14に示すように、第1層間絶縁膜15及び第2層間絶縁膜17の積層膜に形成されたコンタクトホールを介して第1ゲート導電層14cに電気的に接続されている。
 第2導電層18ibの端子領域T側の端部は、図14に示すように、第1層間絶縁膜15及び第2層間絶縁膜17の積層膜に形成されたコンタクトホールを介して第2ゲート導電層14dに電気的に接続されている。
 第2平坦化膜19は、図14に示すように、各引き回し配線18iを覆うように設けられている。
 上述した有機EL表示装置50bは、上記第1の実施形態の有機EL表示装置50aと同様に、可撓性を有し、各サブ画素Pにおいて、第1TFT9a及び第2TFT9bを介して有機EL層23の発光層3を適宜発光させることにより、画像表示を行うように構成されている。
 次に、本実施形態の有機EL表示装置50bの製造方法について、図15~図19を用いて説明する。ここで、図15は、有機EL表示装置50bの製造方法における第1パターニング工程後の平面図である。また、図16及び図17は、図15中のXVI-XVI線及びXVII-XVII線に沿った有機EL表示装置50bの製造方法における第1パターニング工程後の断面図である。また、図18は、有機EL表示装置50bの製造方法における第2パターニング工程後の平面図である。また、図19は、図18中のXIX-XIX線に沿った有機EL表示装置50bの製造方法における第2パターニング工程後の断面図である。なお、本実施形態の有機EL表示装置50bの製造方法は、上記第1の実施形態の有機EL表示装置50aの製造方法と同様に、TFT層形成工程及び有機EL素子形成工程を備え、TFT層形成工程については、第1平坦化膜形成工程まで実質的に同じであるので、配線形成工程以降について説明する。
 <TFT層形成工程(配線形成工程以降)>
 まず、上記第1平坦化膜形成工程で形成された第1平坦化膜8を覆うように、例えば、スパッタリング法により、チタン膜/アルミニウム膜/チタン膜の金属積層膜等の金属膜18mを成膜した後に、金属膜18m上に第1レジストパターンRaを形成し、第1レジストパターンRaから露出する金属膜18mをエッチングすることにより、図15~図17に示すように、第1導電層18ia、第2導電層18ib及び第3導電幹層18imを形成する(第1パターニング工程/配線形成工程)。ここで、第1パターニング工程では、図15に示すように、複数の第1導電層18ia及び複数の第2導電層18ibが互いに連結するように第3導電幹層18imを形成する。なお、第1平坦化膜8の両端部は、図15に示すように、第3導電幹層18imから露出している。また、図15中の2点鎖線Aは、後の第2パターニング工程で用いる第2レジストパターンRbの開口部Aを示しており、開口部Aは、隣り合う一対の第1導電層18iaとそれに対応する一対の第2導電層18ibとの間に形成された第3導電幹層18imの一部を露出させ、第3導電幹層18imを跨ぐように形成される。
 続いて、第1導電層18ia、第2導電層18ib、第3導電幹層18im及び第2層間絶縁膜17上に第2レジストパターンRbを形成した後に、第2レジストパターンRbから露出する第3導電幹層18imをエッチングすることにより、図11、図18及び図19に示すように、第3導電幹層18imを複数に分割して複数の第3導電層18icを形成する(第2パターニング工程/配線形成工程)。
 その後、第1導電層18ia、第2導電層18ib、第3導電層18icが1列に連結してなる各引き回し配線18iを覆うように、第2平坦化膜19を形成した後に、上記第1の実施形態の有機EL素子形成工程を行うことにより、本実施形態の有機EL表示装置50bを製造することができる。
 以上説明したように、本実施形態の有機EL表示装置50b及びその製造方法によれば、第1パターニング工程において、表示領域D及び折り曲げ部Bの間で互いに平行に延びるように複数の第1導電層18iaを形成し、折り曲げ部B及び端子部Tの間で互いに平行に延びるように複数の第2導電層18ibを形成し、折り曲げ部Bで複数の第1導電層18ia及び複数の第2導電層18ibが互いに連結するように第3導電幹層18imを形成する。さらに、第2パターニング工程において、第3導電幹層18imを複数に分割することにより、分割された第3導電幹層18imからなる複数の第3導電層18icと、複数の第1導電層18iaと、複数の第2導電層18ibとをそれぞれ1列に連結して、複数の引き回し配線18iを形成する。これにより、第1パターニング工程において、ドライエッチングする際に第1平坦化膜8の両端部の表面だけが部分的に露出し、第1平坦化膜8の表面の露出が抑制されているので、ドライエッチング装置のチャンバー内の樹脂材料に起因する汚染を抑制することができる。また、第2パターニング工程において、第3導電幹層18imをドライエッチングにより複数に分割する際に、第1平坦化膜8の両端部における複数の引き回し配線18iとなる部分の間の金属膜18mが除去されるので、引き回し配線18i間の短絡を抑制することができる。したがって、チャンバー内の汚染を抑制して、額縁領域Fの折り曲げ部Bにおける引き回し配線18i間の短絡を抑制することができる。
 《その他の実施形態》
 上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の5層積層構造の有機EL層を例示したが、有機EL層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の3層積層構造であってもよい。
 また、上記各実施形態では、第1電極を陽極とし、第2電極を陰極とした有機EL表示装置を例示したが、本発明は、有機EL層の積層構造を反転させ、第1電極を陰極とし、第2電極を陽極とした有機EL表示装置にも適用することができる。
 また、上記各実施形態では、第1電極に接続されたTFTの電極をドレイン電極とした有機EL表示装置を例示したが、本発明は、第1電極に接続されたTFTの電極をソース電極と呼ぶ有機EL表示装置にも適用することができる。
 また、上記各実施形態では、表示装置として有機EL表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができる。例えば、量子ドット含有層を用いた発光素子であるQLED(Quantum-dot light emitting diode)を備えた表示装置に適用することができる。
 以上説明したように、本発明は、フレキシブルな表示装置について有用である。
A    開口部
B    折り曲げ部
D    表示領域
F    額縁領域
M    無機絶縁積層膜M(少なくとも一層の無機絶縁膜)
Ra   第1レジストパターン
Rb   第2レジストパターン
S    スリット
T    端子部
8    第1平坦化膜
10   樹脂基板層
18m  金属膜
18h,18i    引き回し配線
18ha,18ia  第1導電層
18hb,18ib  第2導電層
18hc,18ic  第3導電層
18hm,18im  第3導電幹層
20   TFT層
30   有機EL素子(発光素子)
50a,50b    有機EL表示装置

Claims (14)

  1.  樹脂基板と、
     上記樹脂基板上に設けられたTFT層と、
     上記TFT層上に設けられ、表示領域を構成する発光素子と、
     上記表示領域の周囲に設けられた額縁領域と、
     上記額縁領域の端部に設けられた端子部と、
     上記表示領域及び端子部の間に一方向に延びるよう設けられた折り曲げ部と、
     上記TFT層を構成し、上記樹脂基板上に設けられた少なくとも一層の無機絶縁膜と、
     上記TFT層を構成し、上記額縁領域において、上記折り曲げ部の延びる方向と交差する方向に互いに平行に延びるように設けられた複数の配線とを備えた表示装置を製造する方法であって、
     上記折り曲げ部において、上記少なくとも一層の無機絶縁膜に該無機絶縁膜を貫通して上記樹脂基板を露出させるスリットを形成するスリット形成工程と、
     上記スリットを埋めるように平坦化膜を形成する平坦化膜形成工程と、
     上記平坦化膜上に上記複数の配線を形成する配線形成工程とを備え、
     上記配線形成工程は、上記表示領域及び折り曲げ部の間で互いに平行に延びるように複数の第1導電層を形成し、上記折り曲げ部及び端子部の間で互いに平行に延びるように複数の第2導電層を形成し、上記折り曲げ部で上記複数の第1導電層及び上記複数の第2導電層が互いに連結するように第3導電幹層を形成する第1パターニング工程と、該第3導電幹層を複数に分割することにより、分割された上記第3導電幹層からなる複数の第3導電層と、上記複数の第1導電層と、上記複数の第2導電層とをそれぞれ1列に連結して、上記各配線を形成する第2パターニング工程とを備えることを特徴とする表示装置の製造方法。
  2.  請求項1に記載された表示装置の製造方法において、
     上記第1パターニング工程では、上記平坦化膜を覆うように上記第3導電幹層を形成することを特徴とする表示装置の製造方法。
  3.  請求項1又は2に記載された表示装置の製造方法において、
     上記第1パターニング工程では、上記平坦化膜の端部と交差するように上記各第1導電層及び各第2導電層を形成することを特徴とする表示装置の製造方法。
  4.  請求項1~3の何れか1つに記載された表示装置の製造方法において、
     上記第1パターニング工程では、上記スリットが形成された上記少なくとも一層の無機絶縁膜の端部及び平坦化膜上に金属膜を成膜し、該金属膜上に第1レジストパターンを形成した後に、該第1レジストパターンから露出する金属膜をエッチングすることにより、上記表示領域において複数の表示配線を形成すると共に、上記額縁領域において上記各第1導電層、各第2導電層及び第3導電幹層を形成することを特徴とする表示装置の製造方法。
  5.  請求項4に記載された表示装置の製造方法において、
     上記第2パターニング工程では、上記表示領域において上記各表示配線と重なると共に、上記額縁領域において上記各第1導電層と該各第1導電層に対応する上記各第2導電層とを跨ぐように第2レジストパターンを形成することを特徴とする表示装置の製造方法。
  6.  請求項5に記載された表示装置の製造方法において、
     上記第2レジストパターンは、上記複数の第1導電層のうち隣り合う一対の第1導電層と該一対の第1導電層に対応する一対の第2導電層との間に形成された上記第3導電幹層の一部を露出させる開口部を有し、該開口部は、上記第3導電幹層を跨ぐように形成されることを特徴とする表示装置の製造方法。
  7.  請求項5又は6に記載された表示装置の製造方法において、
     上記各表示配線上の上記第2レジストパターンの幅は、上記第1レジストパターンの上記各表示配線に対応する部分の幅よりも狭いことを特徴とする表示装置の製造方法。
  8.  請求項1~7の何れか1つに記載された表示装置の製造方法において、
     上記スリット形成工程では、上記折り曲げ部の延びる方向に沿って突き抜けるように上記スリットを形成することを特徴とする表示装置の製造方法。
  9.  請求項1~8の何れか1つに記載された表示装置の製造方法において、
     上記発光素子は、有機EL素子であることを特徴とする表示装置の製造方法。
  10.  樹脂基板と、
     上記樹脂基板上に設けられたTFT層と、
     上記TFT層上に設けられ、表示領域を構成する発光素子と、
     上記表示領域の周囲に設けられた額縁領域と、
     上記額縁領域の端部に設けられた端子部と、
     上記表示領域及び端子部の間に一方向に延びるよう設けられた折り曲げ部と、
     上記TFT層を構成し、上記樹脂基板上に設けられた少なくとも一層の無機絶縁膜と、
     上記TFT層を構成し、上記額縁領域において、上記折り曲げ部の延びる方向と交差する方向に互いに平行に延びるように設けられた複数の配線とを備えた表示装置であって、
     上記折り曲げ部において、上記少なくとも一層の無機絶縁膜に該無機絶縁膜を貫通して上記樹脂基板を露出させるスリットが形成され、
     上記スリットを埋めるように平坦化膜が設けられ、
     上記スリットが形成された上記少なくとも一層の無機絶縁膜の端部及び平坦化膜上に上記複数の配線が設けられ、
     上記各配線は、上記表示領域及び折り曲げ部の間で延びるように設けられた第1導電層と、上記折り曲げ部及び端子部の間で延びるように設けられた第2導電層と、上記平坦化膜上に延びるように設けられ、上記第1導電層及び第2導電層に連結された第3導電層とを備え、
     上記第3導電層の幅は、上記第1導電層及び第2導電層の幅よりも広くなっていることを特徴とする表示装置。
  11.  請求項10に記載された表示装置において、
     上記第3導電層は、上記平坦化膜の端部と重なるように設けられていることを特徴とする表示装置。
  12.  請求項10又は11に記載された表示装置において、
     上記第1導電層及び第2導電層は、上記平坦化膜の端部と交差するように設けられていることを特徴とする表示装置。
  13.  請求項10~12の何れか1つに記載された表示装置において、
     上記複数の配線の間において、上記平坦化膜から露出する上記少なくとも一層の無機絶縁膜の該平坦化膜側の表面には、凹部が設けられていることを特徴とする表示装置。
  14.  請求項10~13の何れか1つに記載された表示装置において、
     上記発光素子は、有機EL素子であることを特徴とする表示装置。
PCT/JP2018/012916 2018-03-28 2018-03-28 表示装置及びその製造方法 WO2019186812A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/012916 WO2019186812A1 (ja) 2018-03-28 2018-03-28 表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/012916 WO2019186812A1 (ja) 2018-03-28 2018-03-28 表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2019186812A1 true WO2019186812A1 (ja) 2019-10-03

Family

ID=68058115

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/012916 WO2019186812A1 (ja) 2018-03-28 2018-03-28 表示装置及びその製造方法

Country Status (1)

Country Link
WO (1) WO2019186812A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021161465A1 (ja) * 2020-02-13 2021-08-19 シャープ株式会社 表示装置
WO2023007582A1 (ja) * 2021-07-27 2023-02-02 シャープディスプレイテクノロジー株式会社 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011118082A (ja) * 2009-12-02 2011-06-16 Seiko Epson Corp 電気光学装置および電子機器
US20150187279A1 (en) * 2013-12-31 2015-07-02 Lg Display Co., Ltd. Flexible display device and method for fabricating the same
JP2018028663A (ja) * 2016-08-18 2018-02-22 三星ディスプレイ株式會社Samsung Display Co.,Ltd. ディスプレイ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011118082A (ja) * 2009-12-02 2011-06-16 Seiko Epson Corp 電気光学装置および電子機器
US20150187279A1 (en) * 2013-12-31 2015-07-02 Lg Display Co., Ltd. Flexible display device and method for fabricating the same
JP2018028663A (ja) * 2016-08-18 2018-02-22 三星ディスプレイ株式會社Samsung Display Co.,Ltd. ディスプレイ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021161465A1 (ja) * 2020-02-13 2021-08-19 シャープ株式会社 表示装置
WO2023007582A1 (ja) * 2021-07-27 2023-02-02 シャープディスプレイテクノロジー株式会社 表示装置

Similar Documents

Publication Publication Date Title
WO2019130480A1 (ja) 表示装置及びその製造方法
WO2020026417A1 (ja) 表示装置及びその製造方法
US11957015B2 (en) Display device
WO2020174612A1 (ja) 表示装置
US11889728B2 (en) Display device
WO2019171581A1 (ja) 表示装置
WO2019163030A1 (ja) 表示装置及びその製造方法
WO2020017014A1 (ja) 表示装置
WO2019163045A1 (ja) 表示装置
WO2020039555A1 (ja) 表示装置
WO2019224917A1 (ja) 表示装置
WO2019163134A1 (ja) 表示装置及びその製造方法
WO2019186812A1 (ja) 表示装置及びその製造方法
CN113287368B (zh) 显示装置
WO2021079412A1 (ja) 表示装置
WO2019187121A1 (ja) 表示装置
WO2019186819A1 (ja) 表示装置及びその製造方法
WO2019186702A1 (ja) 表示装置
WO2020008588A1 (ja) 表示装置及びその製造方法
WO2019167270A1 (ja) 表示装置及びその製造方法
WO2020053923A1 (ja) 表示装置
WO2020174605A1 (ja) 表示装置及びその製造方法
CN115176299A (zh) 显示装置
WO2023073781A1 (ja) 表示装置
WO2023162094A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18913160

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18913160

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP