WO2019187121A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2019187121A1
WO2019187121A1 PCT/JP2018/013910 JP2018013910W WO2019187121A1 WO 2019187121 A1 WO2019187121 A1 WO 2019187121A1 JP 2018013910 W JP2018013910 W JP 2018013910W WO 2019187121 A1 WO2019187121 A1 WO 2019187121A1
Authority
WO
WIPO (PCT)
Prior art keywords
display device
frame
film
wiring
layer
Prior art date
Application number
PCT/JP2018/013910
Other languages
English (en)
French (fr)
Inventor
博己 谷山
遼佑 郡司
信介 齋田
市川　伸治
達 岡部
広司 有賀
彬 井上
義博 小原
康治 谷村
芳浩 仲田
浩治 神村
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2018/013910 priority Critical patent/WO2019187121A1/ja
Priority to US17/042,897 priority patent/US20210098559A1/en
Publication of WO2019187121A1 publication Critical patent/WO2019187121A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Definitions

  • the present invention relates to a display device.
  • a self-luminous organic EL display device using an organic EL (electroluminescence) element has attracted attention as a display device that replaces a liquid crystal display device.
  • organic EL display device a sealing structure in which a sealing film covering the organic EL element is configured by a laminated film of an inorganic film and an organic film in order to suppress deterioration of the organic EL element due to mixing of moisture, oxygen, or the like. has been proposed.
  • Patent Document 1 has a laminated structure in which an inorganic film layer formed by a CVD (chemical vapor deposition) method or the like and an organic film layer formed by an ink jet method or the like are alternately arranged, and organic light emission A display device including a thin film sealing layer covering an element is disclosed.
  • CVD chemical vapor deposition
  • the organic EL display device includes, for example, a resin substrate, a TFT (thin film transistor) layer provided on the resin substrate, and an organic EL element provided on the TFT layer.
  • the TFT layer includes a frame wiring provided in the frame region and a planarization film provided on the frame wiring and having a flat surface in the display region.
  • the organic EL element includes, for example, a plurality of first electrodes, an edge cover, a plurality of organic EL layers, and a second electrode that are sequentially provided on the planarizing film.
  • the damming wall is formed of the same material in the same layer as the planarizing film
  • the frame wiring is damaged from the etching solution used when forming the first electrode and the developing solution used when forming the edge cover.
  • the end of the cross-sectional shape of the frame wiring is formed in a bowl shape. If it becomes so, since the sealing performance of the sealing film formed on frame wiring will fall, there exists a possibility that an organic EL element may deteriorate.
  • the present invention has been made in view of such a point, and an object thereof is to suppress damage received during the manufacturing process of the frame wiring.
  • a display device includes a base substrate, a TFT layer provided on the base substrate, a light emitting element provided on the TFT layer and constituting a display region, A frame region provided around the display region, a terminal portion provided to extend in one direction at an end of the frame region, a TFT wiring that constitutes the TFT layer, and a frame wiring provided in the frame region; A flattening film that constitutes the TFT layer and is provided in the display region and the frame region, and in which the frame-shaped slit is formed in the frame region, and the light emitting element, and is provided on the flattening film.
  • a frame comprising: a plurality of first electrodes; and a second electrode constituting the light emitting element and provided on each first electrode via a light emitting layer, wherein the frame is exposed from the slit. Cover at least the end face of the wiring
  • the conductive layer formed by the same material in the same layer as the first electrode, characterized in that provided in the.
  • the conductive layer made of the same material is provided in the same layer as each first electrode so as to cover at least the end face of the frame wiring exposed from the slit, it is received during the manufacturing process of the frame wiring. Damage can be suppressed.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 2 is a plan view of the display area of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of the display region of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 4 is an equivalent circuit diagram showing a TFT layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing an organic EL layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 6 is an enlarged plan view of a main part of a region A in FIG. FIG.
  • FIG. 7 is a cross-sectional view of the frame region of the organic EL display device taken along line VII-VII in FIG.
  • FIG. 8 is a cross-sectional view of the frame region of the organic EL display device in the manufacturing process along the line VIII-VIII in FIG.
  • FIG. 9 is a plan view of an essential part of the frame area of the organic EL display device according to the second embodiment of the present invention, and corresponds to FIG.
  • FIG. 10 is a plan view of an essential part of a frame region of an organic EL display device according to another embodiment of the present invention.
  • FIG. 11 is a cross-sectional view of the frame region of the organic EL display device taken along line XI-XI in FIG.
  • FIG. 1 is a plan view showing a schematic configuration of the organic EL display device 50a of the present embodiment.
  • FIG. 2 is a plan view of the display area D of the organic EL display device 50a.
  • FIG. 3 is a cross-sectional view of the display region D of the organic EL display device 50a.
  • FIG. 4 is an equivalent circuit diagram showing the TFT layer 20 constituting the organic EL display device 50a.
  • FIG. 5 is a cross-sectional view showing the organic EL layer 23 constituting the organic EL display device 50a.
  • FIG. 6 is an enlarged plan view of the main part of the area A in FIG.
  • FIG. 7 is a cross-sectional view of the frame region F of the organic EL display device 50a along the line VII-VII in FIG.
  • FIG. 8 is a cross-sectional view of the frame region F of the organic EL display device 50a in the manufacturing process along the line VIII-VIII in FIG.
  • the organic EL display device 50 a includes, for example, a display area D for displaying an image provided in a rectangular shape and a frame area F provided around the display area D.
  • a plurality of sub-pixels P are arranged in a matrix.
  • the sub-pixel P having a red light-emitting area Lr for displaying red the sub-pixel P having a green light-emitting area Lg for displaying green
  • sub-pixels P having a blue light emitting region Lb for blue display are provided adjacent to each other.
  • one pixel is configured by three adjacent sub-pixels P having a red light emitting area Lr, a green light emitting area Lg, and a blue light emitting area Lb.
  • a terminal region T is provided so as to extend in one direction (vertical direction in FIG. 1). Further, in the frame area F, a planar slit 19 described later has a frame-shaped slit S so as to surround the display area D as shown in FIG. In the frame region F, a substantially C-shaped trench G is formed in the planarizing film 19 between the slit S and the display region D as shown in FIG. Here, as shown in FIG. 1, the trench G is formed in a substantially C shape so that the terminal portion T side opens in a plan view.
  • the organic EL display device 50 a includes a resin substrate layer 10 provided as a base substrate, a TFT layer 20 provided on the resin substrate layer 10, and a TFT layer 20 in the display region D.
  • An organic EL element 25 provided as a light emitting element constituting the display region D and a sealing film 30 provided so as to cover the organic EL element 25 are provided.
  • the resin substrate layer 10 is made of, for example, a polyimide resin.
  • the TFT layer 20 includes a base coat film 11 provided on the resin substrate layer 10, a plurality of first TFTs 9a, a plurality of second TFTs 9b, and a plurality of capacitors 9c provided on the base coat film 11.
  • a flattening film 19 is provided on each first TFT 9a, each second TFT 9b, and each capacitor 9c.
  • a plurality of gate lines 14 are provided so as to extend in parallel in the horizontal direction in the drawings.
  • a plurality of source lines 18 f are provided so as to extend in parallel to each other in the vertical direction in the drawing.
  • a plurality of power supply lines 18g are provided so as to extend in parallel to each other in the vertical direction in the drawing.
  • Each power line 18g is provided adjacent to each source line 18f as shown in FIG.
  • a first TFT 9a, a second TFT 9b, and a capacitor 9c are provided in each sub-pixel P.
  • the base coat film 11 is composed of, for example, a single layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, silicon oxynitride or the like.
  • the first TFT 9 a is electrically connected to the corresponding gate line 14 and source line 18 f in each subpixel P.
  • the first TFT 9a includes a semiconductor layer 12a, a gate insulating film 13, a gate electrode 14a, a first interlayer insulating film 15, a second interlayer insulating film 17 and the like provided in order on the base coat film 11.
  • a source electrode 18a and a drain electrode 18b are provided.
  • the semiconductor layer 12a is provided in an island shape on the base coat film 11, and has a channel region, a source region, and a drain region, as will be described later. Further, as shown in FIG.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12a.
  • the gate electrode 14a is provided on the gate insulating film 13 so as to overlap the channel region of the semiconductor layer 12a.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 are sequentially provided so as to cover the gate electrode 14a.
  • the source electrode 18a and the drain electrode 18b are provided on the second interlayer insulating film 17 so as to be separated from each other. Further, as shown in FIG.
  • the source electrode 18a and the drain electrode 18b are connected to each other through contact holes formed in the laminated film of the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17, respectively.
  • the semiconductor layer 12a is electrically connected to the source region and the drain region, respectively.
  • the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are composed of a single layer film or a laminated film of an inorganic insulating film such as silicon nitride, silicon oxide, or silicon oxynitride, for example. .
  • the second TFT 9b is electrically connected to the corresponding first TFT 9a and the power supply line 18g in each sub-pixel P.
  • the first TFT 9b includes a semiconductor layer 12b, a gate insulating film 13, a gate electrode 14b, a first interlayer insulating film 15, a second interlayer insulating film 17 and the like, which are sequentially provided on the base coat film 11.
  • a source electrode 18c and a drain electrode 18d are provided.
  • the semiconductor layer 12b is provided in an island shape on the base coat film 11, and has a channel region, a source region, and a drain region, like the semiconductor layer 12a. Further, as shown in FIG.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12b.
  • the gate electrode 14b is provided on the gate insulating film 13 so as to overlap the channel region of the semiconductor layer 12b.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 are sequentially provided so as to cover the gate electrode 14b.
  • the source electrode 18c and the drain electrode 18d are provided on the second interlayer insulating film 17 so as to be separated from each other, as shown in FIG. As shown in FIG.
  • the source electrode 18c and the drain electrode 18d are connected to each other through contact holes formed in the laminated film of the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17, respectively.
  • the semiconductor layer 12b is electrically connected to the source region and the drain region, respectively.
  • the top gate type first TFT 9a and the second TFT 9b are illustrated, but the first TFT 9a and the second TFT 9b may be a bottom gate type.
  • the capacitor 9c is electrically connected to the corresponding first TFT 9a and power supply line 18g in each sub-pixel P.
  • the capacitor 9c includes a lower conductive layer 14c formed of the same material in the same layer as the gate electrode 14a and the like, and a first interlayer insulating film provided so as to cover the lower conductive layer 14c. 15 and an upper conductive layer 16 provided on the first interlayer insulating film 15 so as to overlap the lower conductive layer 14c.
  • the upper conductive layer 16 is electrically connected to the power supply line 18g through a contact hole formed in the second interlayer insulating film 17, as shown in FIG.
  • the flattening film 19 has a flat surface in the display region D and is made of, for example, an organic resin material such as polyimide resin.
  • an organic resin material such as polyimide resin.
  • the planarization film 19 made of polyimide resin is exemplified, but the planarization film 19 may be made of an organic resin material such as an acrylic resin or a polysiloxane resin.
  • the organic EL element 25 includes a plurality of first electrodes 21, an edge cover 22, a plurality of organic EL layers 23, and a second electrode 24 that are sequentially provided on the TFT layer 20.
  • the plurality of first electrodes 21 are provided as anodes in a matrix on the planarizing film 19 so as to correspond to the plurality of subpixels P.
  • the first electrode 21 is electrically connected to the drain electrode 18 d of each second TFT 9 b through a contact hole formed in the planarizing film 19.
  • the first electrode 21 has a function of injecting holes into the organic EL layer 23.
  • the first electrode 21 is more preferably formed of a material having a high work function in order to improve the efficiency of hole injection into the organic EL layer 23.
  • examples of the material constituting the first electrode 21 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), and gold (Au). , Titanium (Ti), ruthenium (Ru), manganese (Mn), indium (In), ytterbium (Yb), lithium fluoride (LiF), platinum (Pt), palladium (Pd), molybdenum (Mo), iridium ( Examples thereof include metal materials such as Ir) and tin (Sn).
  • the material constituting the first electrode 21 may be, for example, an alloy such as astatine (At) / oxidized astatine (AtO 2 ).
  • the material constituting the first electrode 21 is, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO), or the like. There may be.
  • the first electrode 21 may be formed by stacking a plurality of layers made of the above materials. Examples of the compound material having a large work function include indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the edge cover 22 is provided in a lattice shape so as to cover the peripheral end portion of each first electrode 21.
  • a material which comprises the edge cover 22 organic films, such as a polyimide resin, an acrylic resin, a polysiloxane resin, are mentioned, for example.
  • each organic EL layer 23 includes a hole injection layer 1, a hole transport layer 2, a light emitting layer body 3, an electron transport layer 4, and an electron provided in order on the first electrode 21.
  • An injection layer 5 is provided.
  • the hole injection layer 1 is also called an anode buffer layer, and has a function of improving the efficiency of hole injection from the first electrode 21 to the organic EL layer 23 by bringing the energy levels of the first electrode 21 and the organic EL layer 23 closer to each other.
  • a material constituting the hole injection layer for example, a triazole derivative, an oxadiazole derivative, an imidazole derivative, a polyarylalkane derivative, a pyrazoline derivative, a phenylenediamine derivative, an oxazole derivative, a styrylanthracene derivative, a fluorenone derivative, Examples include hydrazone derivatives and stilbene derivatives.
  • the hole transport layer 2 has a function of improving the hole transport efficiency from the first electrode 21 to the organic EL layer 23.
  • examples of the material constituting the hole transport layer 2 include porphyrin derivatives, aromatic tertiary amine compounds, styrylamine derivatives, polyvinylcarbazole, poly-p-phenylene vinylene, polysilane, triazole derivatives, oxadiazole.
  • Derivatives imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, arylamine derivatives, amine-substituted chalcone derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives, hydrogenated amorphous silicon, Examples include hydrogenated amorphous silicon carbide, zinc sulfide, and zinc selenide.
  • the light emitting layer body 3 when voltage is applied by the first electrode 21 and the second electrode 24, holes and electrons are injected from the first electrode 21 and the second electrode 24, respectively, and the holes and electrons are recombined. It is an area to do.
  • the light emitting layer body 3 is formed of a material having high light emission efficiency. Examples of the material constituting the light emitting layer body 3 include metal oxinoid compounds [8-hydroxyquinoline metal complexes], naphthalene derivatives, anthracene derivatives, diphenylethylene derivatives, vinylacetone derivatives, triphenylamine derivatives, butadiene derivatives, coumarins, and the like.
  • the electron transport layer 4 has a function of efficiently moving electrons to the light emitting layer body 3.
  • examples of the material constituting the electron transport layer 4 include organic compounds such as oxadiazole derivatives, triazole derivatives, benzoquinone derivatives, naphthoquinone derivatives, anthraquinone derivatives, tetracyanoanthraquinodimethane derivatives, diphenoquinone derivatives, and fluorenone derivatives. , Silole derivatives, metal oxinoid compounds and the like.
  • the electron injection layer 5 has a function of bringing the energy level of the second electrode 24 and the organic EL layer 23 closer to each other and improving the efficiency of injecting electrons from the second electrode 24 to the organic EL layer 23. With this function, The drive voltage of the organic EL element 25 can be lowered.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • a material constituting the electron injection layer 5 for example, lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), barium fluoride.
  • Inorganic alkali compounds such as (BaF 2 ), aluminum oxide (Al 2 O 3 ), strontium oxide (SrO), and the like can be given.
  • the second electrode 24 is provided as a cathode so as to cover each organic EL layer 23 and the edge cover 22.
  • the second electrode 24 has a function of injecting electrons into the organic EL layer 23.
  • the second electrode 24 is more preferably composed of a material having a small work function in order to improve the efficiency of electron injection into the organic EL layer 23.
  • examples of the material constituting the second electrode 24 include silver (Ag), aluminum (Al), vanadium (V), calcium (Ca), titanium (Ti), yttrium (Y), and sodium (Na). , Manganese (Mn), indium (In), magnesium (Mg), lithium (Li), ytterbium (Yb), lithium fluoride (LiF), and the like.
  • the second electrode 24 is formed of, for example, magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), sodium (Na) / potassium (K), astatine (At) / oxidized astatine (AtO 2). ), Lithium (Li) / aluminum (Al), lithium (Li) / calcium (Ca) / aluminum (Al), lithium fluoride (LiF) / calcium (Ca) / aluminum (Al), etc. May be.
  • the second electrode 24 may be formed of a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO), or the like. .
  • the second electrode 24 may be formed by laminating a plurality of layers made of the above materials.
  • materials having a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg) / copper (Cu), magnesium (Mg) / silver (Ag), and sodium.
  • (Na) / potassium (K) lithium (Li) / aluminum (Al), lithium (Li) / calcium (Ca) / aluminum (Al), lithium fluoride (LiF) / calcium (Ca) / aluminum (Al) Etc.
  • the sealing film 30 is provided so as to cover the second electrode 24, and includes a first inorganic film 26, an organic film 27, and a second inorganic film 28 that are sequentially stacked on the second electrode 24. And has a function of protecting the organic EL layer 23 of the organic EL element 25 from moisture and oxygen.
  • the first inorganic film 26 and the second inorganic film 28 are made of, for example, an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film.
  • the organic film 27 is made of an organic resin material such as an acrylic resin, an epoxy resin, a silicone resin, a polyurea resin, a parylene resin, a polyimide resin, or a polyamide resin.
  • the organic EL display device 50a includes a resin substrate layer 10, an inorganic insulating laminated film M provided on the resin substrate layer 10, and an inorganic insulating laminated film in the frame region F.
  • Frame wiring provided on M that is, the first frame wiring 18h and the second frame wiring 18i, the planarizing film 19 provided on the first frame wiring 18h and the second frame wiring 18i, and the first damming wall Wa and the 2nd dam wall Wb, and the sealing film 30 provided so that the planarization film
  • the sealing film 30 disposed on the entire surface in the drawing is omitted.
  • the inorganic insulating laminated film M is a base coat film 11, a gate insulating film 13, a first interlayer insulating film 15, and a second interlayer insulating film 17 provided in order on the resin substrate layer 10.
  • a pair of first frame wirings 18 h are provided so that one end thereof (the right end in the figure) reaches both end portions of the terminal portion T. Further, the other end (the left end in FIG. 1) of each first frame wiring 18h is provided so as to reach the inside of the slit S as shown in FIGS.
  • Each first frame line 18h receives a low power supply voltage and is electrically connected to the conductive layer 21a via the first slit Sa and the second slit Sb as shown in FIG. Furthermore, the conductive layer 21a is electrically connected to the second electrode 24 through the trench G as shown in FIG. That is, each first frame wiring 18 h to which a low power supply voltage is input is electrically connected to the second electrode 24.
  • the first frame wiring 18h is formed of the same material in the same layer as the source electrode 18a and the like.
  • the first frame wiring 18h formed by a laminated film in which a titanium film, an aluminum film, and a titanium film are sequentially laminated is illustrated.
  • a refractory metal film such as molybdenum, tantalum, or tungsten may be used.
  • the conductive layer 21 a is formed of the same material in the same layer as the first electrode 21.
  • TFTs or the like constituting a gate driver circuit are provided (not shown).
  • a pair of second frame wirings 18 i are provided so that one end (right end in the figure) reaches both ends of the terminal portion T.
  • a high power supply voltage is input to each second frame wiring 18i, and the other end (the left end in FIG. 1) crosses the slit S and the first slit Sa and the display area as shown in FIG. It becomes a high power supply voltage trunk (not shown) formed between D.
  • the high power supply voltage main line is provided in the frame area F so as to be along the side of the display area D in a direction orthogonal to the source line 18f and the power supply line 18g.
  • the high power supply voltage trunk line is branched into a plurality of parts on the display area D side, and the branched parts are electrically connected to a plurality of power supply lines 18g arranged in the display area D.
  • the second frame wiring 18j itself may constitute a high power supply voltage trunk wiring.
  • the second frame wiring 18i is formed of the same material in the same layer as the source electrode 18a and the like.
  • the routing wiring C formed of the same material in the same layer as the gate electrode 14a, the upper conductive layer 16, or the source electrode 18a extends as the other frame wiring from the terminal portion T.
  • a plurality are provided so as to extend in parallel to each other in a direction orthogonal to the direction (lateral direction in FIG. 1).
  • one end portion (left end portion in FIG. 1) of each routing wiring C is electrically connected to a display wiring (gate line 14, source line 18f, etc.) provided in the display region D.
  • the other end portion (the right end portion in FIG. 1) of each routing wiring C is provided so as to reach the terminal portion T.
  • the first dam wall Wa is provided in a frame shape on the display region D side inside the slit S, and is configured to suppress the spread of the organic film 27 of the sealing film 30.
  • the first dam wall Wa is constituted by a first resin layer 19 a formed of the same material in the same layer as the planarizing film 19.
  • the second damming wall Wb is provided in a frame shape so as to surround the first damming wall Wa inside the slit, and suppresses the spread of the organic film 27 of the sealing film 30. Is configured to do.
  • the second damming wall Wb is provided on the second resin layer 19 b and the second resin layer 19 b that are formed in the same layer and the same material as the planarizing film 19, and has an edge.
  • the cover 22 and the third resin layer 22a formed of the same material on the same layer are configured. As shown in FIGS.
  • the slit S includes a first slit Sa disposed between the planarizing film 19 on the display region D side and the first dam wall Wa and the first dam wall Wa. And the second slit Sb disposed between the second damming wall Wb, the planarizing film 19 on the side opposite to the display region D (terminal portion T side), and the second damming wall Wb. 3 slits Sc.
  • the end face of the exposed first frame wiring 18h is covered on the end of the first frame wiring 18h exposed from the first slit Sa, the second slit Sb, and the third slit Sc.
  • a conductive layer 21a is provided.
  • the exposed second frame wiring 18i is exposed.
  • a conductive layer 21b is provided so as to cover the end face.
  • the conductive layer 21 b is formed of the same material in the same layer as the first electrode 21.
  • the organic film 27 of the sealing film 30 is provided in the frame region F through the first inorganic film 26 to the left side surface in the drawing of the first dam wall Wa.
  • the first inorganic film 26 and the second inorganic film 28 of the sealing film 30 are in contact with each other.
  • the configuration in which the organic film 27 is dammed by the side surface on the display region D side of the first damming wall Wa is illustrated, but the organic film 27 is, for example, the upper surface of the second damming wall Wb. May have reached.
  • the conductive layer 21a is in contact with the first inorganic film 26 as shown in FIG.
  • a gate signal is input to the first TFT 9a via the gate line 14, thereby turning on the first TFT 9a, and the gate electrode of the second TFT 9b via the source line 18f.
  • a predetermined voltage corresponding to the source signal is written to 14b and the capacitor 9c, the magnitude of the current from the power supply line 18g is defined based on the gate voltage of the second TFT 9b, and the defined current is supplied to the organic EL layer 23.
  • the light emitting layer body 3 of the organic EL layer 23 emits light and is configured to display an image.
  • the organic EL display device 50a even when the first TFT 9a is turned off, the gate voltage of the second TFT 9b is held by the capacitor 9c. Therefore, the light emission by the light emitting layer body 3 is performed until the gate signal of the next frame is input. Is maintained.
  • the manufacturing method of the organic EL display device 50a of this embodiment includes a TFT layer forming step, an organic EL element forming step, and a sealing film forming step.
  • the base coat film 11, the first TFT 9 a, the second TFT 9 b, the capacitor 9 c, and the planarizing film 19 are formed on the surface of the resin substrate layer 10 formed on the glass substrate using a known method, and the TFT layer 20 is formed. To do.
  • the first frame wiring 18h and the second frame wiring 18i are simultaneously connected in the frame region F.
  • the planarizing film 19 is formed on the first TFT 9a, the second TFT 9b, the first frame wiring 18h, and the second frame wiring 18i, in the frame region F, the first damming wall Wa (first resin layer 19a). And the lower layer (second resin layer 19b) of the second damming wall Wb is formed at the same time.
  • the first electrode 21, the edge cover 22, the organic EL layer 23 (the hole injection layer 1, the hole transport are used by a known method.
  • the layer 2, the light emitting layer body 3, the electron transport layer 4, the electron injection layer 5) and the second electrode 24 are formed, and the organic EL element 25 is formed.
  • the conductive layers 21a and 21b are simultaneously formed in the frame region F.
  • the first frame wiring 18h and the second frame wiring exposed from the second resin layer 19b serving as the planarizing film 19, the first damming wall Wa, and the second damming wall Wb Since the end face of 18i is covered with the conductive layer 21a and the conductive layer 21b (see FIG. 8), for example, the first frame wiring 18h and the second frame consisting of a laminated film of the titanium film 6, the aluminum film 7 and the titanium film 8 The end face of the wiring 18 i is not easily damaged by the etching solution used when forming the first electrode 21.
  • the edge cover 22 when the conductive layer 21a and the conductive layer 21b are not formed, the aluminum film 7 is easily damaged by the etching solution, so that the side surface Ea of the aluminum film 7 recedes as indicated by a two-dot chain line Eb in FIG.
  • the ends of the first frame wiring 18h and the second frame wiring 18i are easily formed in a bowl shape.
  • the edge cover 22 when the edge cover 22 is formed, the upper layer (third resin layer 22a) of the second damming wall Wb is simultaneously formed in the frame region F. Further, in the step of forming the edge cover 22, as in the step of forming the first electrode 21, the second resin layer 19 b that becomes the planarizing film 19, the first damming wall Wa, and the second damming wall Wb.
  • the ends of the first frame wiring 18h and the second frame wiring 18i exposed from are covered with the conductive layer 21a and the conductive layer 21b (see FIG. 8), for example, the titanium film 6, the aluminum film 7, and the titanium film 8 End faces of the first frame wiring 18 h and the second frame wiring 18 i made of a laminated film are less likely to be damaged by the etching solution used when forming the first electrode 21.
  • the conductive layer 21a and the conductive layer 21b are not formed, the aluminum film 7 is easily damaged by the etching solution, so that the side surface Ea of the aluminum film 7 recedes as indicated by a two-dot chain line Eb in FIG.
  • the ends of the first frame wiring 18h and the second frame wiring 18i are easily formed in a bowl shape.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed on the surface of the substrate on which the organic EL element 25 has been formed in the organic EL element forming step by using a plasma CVD method.
  • the first inorganic film 26 is formed by forming a film with a thickness of about 1000 nm.
  • an organic resin material such as an acrylic resin is formed to a thickness of about 10 ⁇ m on the surface of the substrate on which the first inorganic film 26 is formed, for example, by an inkjet method, thereby forming the organic film 27.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed on the substrate on which the organic film 27 is formed to a thickness of about 500 nm by plasma CVD using a mask. Then, the sealing film 30 is formed by forming the second inorganic film 28.
  • the glass substrate side of the resin substrate layer 10 is irradiated with laser light from the lower surface of the resin substrate layer 10 to form glass A substrate is peeled off, and a protective sheet (not shown) is attached to the lower surface of the resin substrate layer 10 from which the glass substrate has been peeled off.
  • the organic EL display device 50a of this embodiment can be manufactured.
  • the end faces of the first frame wiring 18h and the second frame wiring 18i exposed from the first slit Sa, the second slit Sb, and the third slit Sc are used.
  • a conductive layer 21a and a conductive layer 21b are provided so as to cover. Therefore, in the step of forming the first electrode 21, the end faces of the first frame wiring 18 h and the second frame wiring 18 i are not easily damaged by the etching solution used when forming the first electrode 21. Further, even in the step of forming the edge cover 22, the end faces of the first frame wiring 18h and the second frame wiring 18i are not easily damaged from the developer for developing the photosensitive resin precursor to be the edge cover 22.
  • the end faces of the first frame wiring 18h and the second frame wiring 18i are less likely to be damaged.
  • the damage received during the manufacturing process of the frame wiring 18i can be suppressed.
  • the end faces of the first frame wiring 18h and the second frame wiring 18i made of the laminated film of the titanium film 6, the aluminum film 7, and the titanium film 8 are not easily damaged. Therefore, the end portions of the cross-sectional shape of the first frame wiring 18h and the second frame wiring 18i are hardly formed in a bowl shape. Thereby, since the sealing performance of the sealing film 30 which covers the 1st frame wiring 18h and the 2nd frame wiring 18i can be ensured, deterioration of the organic EL element 25 can be suppressed.
  • FIG. 9 shows a second embodiment of the display device according to the present invention.
  • FIG. 9 is a main part plan view of the frame region F of the organic EL display device 50b of the present embodiment, and corresponds to FIG.
  • the same parts as those in FIGS. 1 to 8 are denoted by the same reference numerals, and detailed description thereof will be omitted.
  • the organic EL display device in which the conductive layers 21c and 21d are provided so as to cover the entire surface of the frame wiring exposed from the slit S, that is, the first frame wiring 18h and the second frame wiring 18j. 50b is illustrated.
  • the organic EL display device 50b includes a display region D and a frame region F provided around the display region D, like the organic EL display device 50a of the first embodiment.
  • the organic EL display device 50b includes a resin substrate layer 10, a TFT layer 20 provided on the resin substrate layer 10, and a TFT layer in the display region D. And an organic EL element 25 provided on 20 and a sealing film 30 provided so as to cover the organic EL element 25.
  • the organic EL display device 50b includes a resin substrate layer 10 and an inorganic insulating laminated film M provided on the resin substrate layer 10 in the frame region F.
  • the first frame wiring 18h and the second frame wiring 18j provided on the inorganic insulating laminated film M, the planarizing film 19 provided on the first frame wiring 18h and the second frame wiring 18j, and the first blocking wall Wa.
  • a second damming wall Wb, and a sealing film 30 provided so as to cover the planarizing film 19, the first damming wall Wa, and the second damming wall Wb.
  • the second frame wiring 18j is provided in a pair so that one end thereof reaches both ends of the terminal portion T, similarly to the second frame wiring 18i of the first embodiment.
  • each second frame wiring 18j receives a high power supply voltage, and the other end is drawn wide along the first slit Sa and the second slit Sb as shown in FIG. And is electrically connected to a plurality of power supply lines 18g arranged in the display area D. That is, the second frame wiring 18j is different from the configuration of the second frame wiring 18i of the first embodiment, and the second frame wiring 18j itself is branched into a plurality of branches on the display area D side, and the high power supply voltage trunk wiring Is configured.
  • the high power supply voltage main line may be provided between the first slit Sa and the display area D, as in the first embodiment.
  • the second frame wiring 18j is formed of the same material in the same layer as the source electrode 18a and the like.
  • the sealing film 30 disposed on the entire surface is omitted.
  • FIG. 9 illustrates a configuration in which the routing wiring Ca formed of the same material and in the same layer as the source electrode 18a is electrically connected to the source line 18f disposed in the display region D.
  • the lead wiring Ca is routed to the lead wiring Cb formed of the same material in the same layer as the gate electrode 17 a or the upper conductive layer 16.
  • the routing wiring Cb is routed to the source line 18f after intersecting the slit S.
  • a conductive layer 21c is provided on the first frame wiring 18h exposed from the first slit Sa, the second slit Sb, and the third slit Sc so as to cover the entire surface of the first frame wiring 18h. It has been. Further, as shown in FIG. 9, a conductive layer 21d is formed on the second frame wiring 18j exposed from the first slit Sa, the second slit Sb, and the third slit Sc so as to cover the entire surface of the second frame wiring 18j. Is provided.
  • the conductive layers 21 c and 21 d are formed of the same material in the same layer as the first electrode 21. According to this configuration, the conductive layers 21c and 21d not only protect the end faces of the first frame wiring 18h and the second frame wiring 18j, but also reduce the wiring resistance of the first frame wiring 18h and the second frame wiring 18j. You can also.
  • the organic EL display device 50b described above is flexible like the organic EL display device 50a of the first embodiment, and in each subpixel P, the organic EL layer 23 is interposed via the first TFT 9a and the second TFT 9b.
  • the light emitting layer body 3 is configured to emit an image by appropriately emitting light.
  • the organic EL display device 50b of the present embodiment is obtained by changing the planar shapes of the second frame wiring 18i and the conductive layers 21a and 21b in the method of manufacturing the organic EL display device 50a described in the first embodiment. Can be manufactured.
  • a conductive layer 21c and a conductive layer 21d are provided so as to cover the surface. Therefore, in the step of forming the first electrode 21, the end faces of the first frame wiring 18h and the second frame wiring 18j are hardly damaged from the etching solution used when forming the first electrode 21. Further, also in the step of forming the edge cover 22, the end faces of the first frame wiring 18h and the second frame wiring 18j are not easily damaged from the developer that develops the photosensitive resin precursor that becomes the edge cover 22.
  • the end faces of the first frame wiring 18h and the second frame wiring 18j are not easily damaged, and therefore the first frame wiring 18h and the second frame wiring 18h are not damaged.
  • the damage received during the manufacturing process of the frame wiring 18j can be suppressed.
  • the end faces of the first frame wiring 18h and the second frame wiring 18j made of the laminated film of the titanium film 6, the aluminum film 7, and the titanium film 8 are not easily damaged. Therefore, the end portions of the cross-sectional shape of the first frame wiring 18h and the second frame wiring 18j are not easily formed in a bowl shape. Thereby, since the sealing performance of the sealing film 30 which covers the 1st frame wiring 18h and the 2nd frame wiring 18j can be ensured, deterioration of the organic EL element 25 can be suppressed.
  • the present embodiment not only the end faces of the first frame wiring 18h and the second frame wiring 18j but also surface damage can be suppressed.
  • a titanium film and a copper film are sequentially stacked from the lower layer.
  • the present invention can also be applied to the wired wiring.
  • a refractory metal film such as molybdenum, tantalum, or tungsten may be used instead of the titanium film.
  • the routing wiring C formed of the same material in the same layer as the gate electrode 14a, the upper conductive layer 16 or the source electrode 18a is provided as another frame wiring between the pair of second frame wirings 18i.
  • the first electrode formed in the same layer as the source electrode 18a and the like is formed between the pair of second frame wirings 18i as shown in FIG.
  • the three frame wiring 18k may be provided as a frame wiring.
  • FIG. 10 is a plan view of an essential part of the frame region F in the organic EL display device of the present embodiment.
  • FIG. 11 is a cross-sectional view of the frame region F of the organic EL display device taken along line XI-XI in FIG.
  • a third frame formed of the same material and in the same layer as the source electrode 18a and the like between the pair of second frame wirings 18i as shown in FIG.
  • a plurality of wirings 18k are provided so as to extend in parallel to each other in a direction (lateral direction in FIG. 1) orthogonal to the direction in which the terminal portion T extends.
  • the entire surface of the third frame wiring 18k is covered on the third frame wiring 18k exposed from the first slit Sa, the second slit Sb, and the third slit Sc. Is provided with a conductive layer 21e.
  • the third frame wiring 18k receives, for example, a data signal voltage and is electrically connected to a plurality of source lines 18f arranged in the display region D.
  • the third frame wiring 18k has a narrower wiring width than the first frame wiring 18h and the second frame wiring 18i through which a large amount of current flows.
  • the third frame wiring 18k corresponds to the source line 18f, the number of wirings is large, and the distance between the third frame wirings 18k is shorter than the distance between the first frame wiring 18h and the second frame wiring 18i. It has become. Therefore, as shown in FIG. 10, the conductive layer 21e is provided so as to cover the entire surface of the third frame wiring 18k.
  • the conductive layer 21e is the same as in the first embodiment. In addition, it may be provided so as to cover the end face of the third frame wiring 18k.
  • the conductive layer 21e is formed of the same material in the same layer as the first electrode 21. Further, in the plan view of FIG. 10, the sealing film 30 disposed on the entire surface in the drawing is omitted.
  • an organic EL layer having a five-layer structure of a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer has been exemplified.
  • a three-layer structure of a layer / hole transport layer, a light emitting layer, and an electron transport layer / electron injection layer may be employed.
  • the organic EL display device using the first electrode as an anode and the second electrode as a cathode has been exemplified.
  • the present invention reverses the stacked structure of the organic EL layers and uses the first electrode as a cathode.
  • the present invention can also be applied to an organic EL display device using the second electrode as an anode.
  • the organic EL display device using the TFT electrode connected to the first electrode as the drain electrode has been exemplified.
  • the TFT electrode connected to the first electrode is used as the source electrode. It can also be applied to an organic EL display device called.
  • the organic EL display device is described as an example of the display device.
  • the present invention can be applied to a display device including a plurality of light emitting elements driven by current.
  • the present invention can be applied to a display device including a QLED (Quantum-dot light emitting diode) that is a light-emitting element using a quantum dot-containing layer.
  • QLED Quantum-dot light emitting diode
  • the present invention is useful for flexible display devices.

Abstract

額縁領域（Ｆ）に額縁配線（１８ｈ，１８ｉ）が設けられ、額縁領域（Ｆ）において枠状のスリット（Ｓ）が形成された平坦化膜（１９）が表示領域及び額縁領域（Ｆ）に設けられ、平坦化膜（１９）上に発光素子を構成する複数の第１電極が設けられ、スリット（Ｓ）から露出する額縁配線（１８ｈ，１８ｉ）の少なくとも端面を覆うように各第１電極と同一層に同一材料により形成された導電層（２１ａ，２１ｂ）が設けられている。

Description

表示装置
　本発明は、表示装置に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機ＥＬ（electroluminescence）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。ここで、有機ＥＬ表示装置では、水分や酸素等の混入による有機ＥＬ素子の劣化を抑制するために、有機ＥＬ素子を覆う封止膜を無機膜及び有機膜の積層膜で構成する封止構造が提案されている。
　例えば、特許文献１には、ＣＶＤ（chemical vapor deposition）法等により形成された無機膜層と、インクジェット法等により形成された有機膜層とが交互に配置された積層構造を有し、有機発光素子を覆う薄膜封止層を備えた表示装置が開示されている。
特開２０１４－８６４１５号公報
　ところで、上記特許文献１に開示された表示装置のように、封止膜の有機膜をインクジェット法により形成する場合には、有機ＥＬ素子が設けられた表示領域の周囲の額縁領域に、有機膜となるインクを堰き止めるための堰止壁を設ける必要がある。また、有機ＥＬ表示装置は、例えば、樹脂基板と、樹脂基板上に設けられたＴＦＴ（thin film transistor）層と、ＴＦＴ層上に設けられた有機ＥＬ素子とを備えている。ここで、ＴＦＴ層は、額縁領域に設けられた額縁配線と、額縁配線上に設けられ、表示領域において平坦な表面を有する平坦化膜とを備えている。また、有機ＥＬ素子は、例えば、平坦化膜上に順に設けられた複数の第１電極、エッジカバー、複数の有機ＥＬ層及び第２電極を備えている。そして、堰き止め壁を平坦化膜と同一層に同一材料により形成する場合には、第１電極を形成する際に用いるエッチング液、及びエッジカバーを形成する際に用いる現像液から額縁配線がダメージを受けて、例えば、額縁配線の横断面形状の端部が庇状に形成されてしまう。そうなると、額縁配線上に形成される封止膜の封止性能が低下してしまうので、有機ＥＬ素子が劣化するおそれがある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、額縁配線の製造工程中に受けるダメージを抑制することにある。
　上記目的を達成するために、本発明に係る表示装置は、ベース基板と、上記ベース基板上に設けられたＴＦＴ層と、上記ＴＦＴ層上に設けられ、表示領域を構成する発光素子と、上記表示領域の周囲に設けられた額縁領域と、上記額縁領域の端部に一方向に延びるように設けられた端子部と、上記ＴＦＴ層を構成し、上記額縁領域に設けられた額縁配線と、上記ＴＦＴ層を構成し、上記表示領域及び上記額縁領域に設けられ、該額縁領域において枠状のスリットが形成された平坦化膜と、上記発光素子を構成し、上記平坦化膜上に設けられた複数の第１電極と、上記発光素子を構成し、上記各第１電極上に発光層を介して設けられた第２電極とを備えた表示装置であって、上記スリットから露出する上記額縁配線の少なくとも端面を覆うように上記各第１電極と同一層に同一材料により形成された導電層が設けられていることを特徴とする。
　本発明によれば、スリットから露出する額縁配線の少なくとも端面を覆うように各第１電極と同一層に同一材料により形成された導電層が設けられているので、額縁配線の製造工程中に受けるダメージを抑制することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の平面図である。 図３は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の断面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層を示す等価回路図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層を示す断面図である。 図６は、図１中の領域Ａを拡大した要部平面図である。 図７は、図６中のVII－VII線に沿った有機ＥＬ表示装置の額縁領域の断面図である。 図８は、図６中のVIII－VIII線に沿った有機ＥＬ表示装置の額縁領域の製造工程中の断面図である。 図９は、本発明の第２の実施形態に係る有機ＥＬ表示装置の額縁領域の要部平面図であり、図６に相当する図である。 図１０は、本発明のその他の実施形態に係る有機ＥＬ表示装置の額縁領域の要部平面図である。 図１１は、図１０中のXI－XI線に沿った有機ＥＬ表示装置の額縁領域の断面図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図８は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、発光素子を備えた表示装置として、有機ＥＬ素子を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０ａの概略構成を示す平面図である。また、図２は、有機ＥＬ表示装置５０ａの表示領域Ｄの平面図である。また、図３は、有機ＥＬ表示装置５０ａの表示領域Ｄの断面図である。また、図４は、有機ＥＬ表示装置５０ａを構成するＴＦＴ層２０を示す等価回路図である。また、図５は、有機ＥＬ表示装置５０ａを構成する有機ＥＬ層２３を示す断面図である。また、図６は、図１中の領域Ａを拡大した要部平面図である。また、図７は、図６中のVII－VII線に沿った有機ＥＬ表示装置５０ａの額縁領域Ｆの断面図である。また、図８は、図６中のVIII－VIII線に沿った有機ＥＬ表示装置５０ａの額縁領域Ｆの製造工程中の断面図である。
　有機ＥＬ表示装置５０ａは、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域Ｄでは、図２に示すように、例えば、赤色の表示を行うための赤色発光領域Ｌｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｌｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｌｂを有するサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、赤色発光領域Ｌｒ、緑色発光領域Ｌｇ及び青色発光領域Ｌｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。
　額縁領域Ｆの図１中右端部には、端子領域Ｔが一方向（図１中縦方向）に延びるように設けられている。また、額縁領域Ｆにおいて、後述する平坦化膜１９には、図１に示すように、表示領域Ｄを囲むように枠状のスリットＳが形成されている。また、額縁領域Ｆにおいて、スリットＳと表示領域Ｄとの間の平坦化膜１９には、図１に示すように、略Ｃ字状のトレンチＧが形成されている。ここで、トレンチＧは、図１に示すように、平面視で端子部Ｔ側が開口するように略Ｃ字状に形成されている。
　有機ＥＬ表示装置５０ａは、図３に示すように、表示領域Ｄにおいて、ベース基板として設けられた樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層２０と、ＴＦＴ層２０上に表示領域Ｄを構成する発光素子として設けられた有機ＥＬ素子２５と、有機ＥＬ素子２５を覆うように設けられた封止膜３０と備えている。
　樹脂基板層１０は、例えば、ポリイミド樹脂等により構成されている。
　ＴＦＴ層２０は、図３に示すように、樹脂基板層１０上に設けられたベースコート膜１１と、ベースコート膜１１上に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ及び複数のキャパシタ９ｃと、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ及び各キャパシタ９ｃ上に設けられた平坦化膜１９とを備えている。ここで、ＴＦＴ層２０では、図２及び図４に示すように、図中横方向に互いに平行に延びるように複数のゲート線１４が設けられている。また、ＴＦＴ層２０では、図２及び図４に示すように、図中縦方向に互いに平行に延びるように複数のソース線１８ｆが設けられている。また、ＴＦＴ層２０では、図２及び図４に示すように、図中縦方向に互いに平行に延びるように複数の電源線１８ｇが設けられている。なお、各電源線１８ｇは、図２に示すように、各ソース線１８ｆと隣り合うように設けられている。また、ＴＦＴ層２０では、図４に示すように、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及びキャパシタ９ｃがそれぞれ設けられている。
　ベースコート膜１１は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第１ＴＦＴ９ａは、図４に示すように、各サブ画素Ｐにおいて、対応するゲート線１４及びソース線１８ｆに電気的に接続されている。また、第１ＴＦＴ９ａは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ａ、ゲート絶縁膜１３、ゲート電極１４ａ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ａ及びドレイン電極１８ｂを備えている。ここで、半導体層１２ａは、図３に示すように、ベースコート膜１１上に島状に設けられ、後述するように、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ａを覆うように設けられている。また、ゲート電極１４ａは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ａのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ａを覆うように順に設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ａのソース領域及びドレイン領域にそれぞれ電気的に接続されている。なお、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、例えば、窒化シリコン、酸化シリコン、酸窒化シリコン等の無機絶縁膜の単層膜又は積層膜により構成されている。
　第２ＴＦＴ９ｂは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線１８ｇに電気的に接続されている。また、第１ＴＦＴ９ｂは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ｂ、ゲート絶縁膜１３、ゲート電極１４ｂ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ｃ及びドレイン電極１８ｄを備えている。ここで、半導体層１２ｂは、図３に示すように、ベースコート膜１１上に島状に設けられ、半導体層１２ａと同様に、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ｂを覆うように設けられている。また、ゲート電極１４ｂは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ｂのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ｂを覆うように順に設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ｂのソース領域及びドレイン領域にそれぞれ電気的に接続されている。
　なお、本実施形態では、トップゲート型の第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂを例示したが、第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂは、ボトムゲート型であってもよい。
　キャパシタ９ｃは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線１８ｇに電気的に接続されている。ここで、キャパシタ９ｃは、図３に示すように、ゲート電極１４ａ等と同一層に同一材料により形成された下部導電層１４ｃと、下部導電層１４ｃを覆うように設けられた第１層間絶縁膜１５と、第１層間絶縁膜１５上に下部導電層１４ｃと重なるように設けられた上部導電層１６とを備えている。なお、上部導電層１６は、図３に示すように、第２層間絶縁膜１７に形成されたコンタクトホールを介して電源線１８ｇに電気的に接続されている。
　平坦化膜１９は、表示領域Ｄにおいて平坦な表面を有し、例えば、ポリイミド樹脂等の有機樹脂材料により構成されている。なお、本実施形態では、ポリイミド樹脂製の平坦化膜１９を例示したが、平坦化膜１９は、アクリル樹脂やポリシロキサン樹脂等の有機樹脂材料により構成されていてもよい。
　有機ＥＬ素子２５は、図３に示すように、ＴＦＴ層２０上に順に設けられた複数の第１電極２１、エッジカバー２２、複数の有機ＥＬ層２３及び第２電極２４を備えている。
　複数の第１電極２１は、図３に示すように、複数のサブ画素Ｐに対応するように、平坦化膜１９上にマトリクス状に陽極として設けられている。ここで、第１電極２１は、図３に示すように、平坦化膜１９に形成されたコンタクトホールを介して、各第２ＴＦＴ９ｂのドレイン電極１８ｄに電気的に接続されている。また、第１電極２１は、有機ＥＬ層２３にホール（正孔）を注入する機能を有している。また、第１電極２１は、有機ＥＬ層２３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極２１を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極２１を構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極２１を構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極２１は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　エッジカバー２２は、図３に示すように、各第１電極２１の周端部を覆うように格子状に設けられている。ここで、エッジカバー２２を構成する材料としては、例えば、ポリイミド樹脂、アクリル樹脂、ポリシロキサン樹脂等の有機膜が挙げられる。
　複数の有機ＥＬ層２３は、図３に示すように、各第１電極２１上に配置され、複数のサブ画素に対応するように、マトリクス状に発光層として設けられている。ここで、各有機ＥＬ層２３は、図５に示すように、第１電極２１上に順に設けられた正孔注入層１、正孔輸送層２、発光層本体３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極２１と有機ＥＬ層２３とのエネルギーレベルを近づけ、第１電極２１から有機ＥＬ層２３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極２１から有機ＥＬ層２３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層本体３は、第１電極２１及び第２電極２４による電圧印加の際に、第１電極２１及び第２電極２４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層本体３は、発光効率が高い材料により形成されている。そして、発光層本体３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンズチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層本体３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極２４と有機ＥＬ層２３とのエネルギーレベルを近づけ、第２電極２４から有機ＥＬ層２３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子２５の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれる。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極２４は、図３に示すように、各有機ＥＬ層２３及びエッジカバー２２を覆うように陰極として設けられている。また、第２電極２４は、有機ＥＬ層２３に電子を注入する機能を有している。また、第２電極２４は、有機ＥＬ層２３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極２４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極２４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極２４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極２４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　封止膜３０は、図３に示すように、第２電極２４を覆うように設けられ、第２電極２４上に順に積層された第１無機膜２６、有機膜２７及び第２無機膜２８を備え、有機ＥＬ素子２５の有機ＥＬ層２３を水分や酸素から保護する機能を有している。
　第１無機膜２６及び第２無機膜２８は、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜により構成されている。
　有機膜２７は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機樹脂材料により構成されている。
　また、有機ＥＬ表示装置５０ａは、図６及び図７に示すように、額縁領域Ｆにおいて、樹脂基板層１０と、樹脂基板層１０上に設けられた無機絶縁積層膜Ｍと、無機絶縁積層膜Ｍ上に設けられた額縁配線、すなわち、第１額縁配線１８ｈ及び第２額縁配線１８ｉと、第１額縁配線１８ｈ及び第２額縁配線１８ｉ上に設けられた平坦化膜１９、第１堰き止め壁Ｗａ及び第２堰き止め壁Ｗｂと、平坦化膜１９、第１堰き止め壁Ｗａ及び第２堰き止め壁Ｗｂを覆うように設けられた封止膜３０とを備えている。なお、図６の平面図では、図中全面に配置する封止膜３０が省略されている。
　無機絶縁積層膜Ｍは、図７に示すように、樹脂基板層１０上に順に設けられたベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７である。
　第１額縁配線１８ｈは、図１に示すように、その一方端（図中右側端）が端子部Ｔの両端部に到達するように一対設けられている。また、各第１額縁配線１８ｈの他方端（図１中左側端）は、図６及び図７に示すように、スリットＳの内部に到達するように設けられている。また、各第１額縁配線１８ｈは、低電源電圧が入力され、図７に示すように、第１スリットＳａ及び第２スリットＳｂを介して導電層２１ａに電気的に接続されている。さらに、導電層２１ａは、図７に示すように、トレンチＧを介して第２電極２４に電気的に接続されている。すなわち、低電源電圧が入力される各第１額縁配線１８ｈは、第２電極２４に電気的に接続されている。ここで、第１額縁配線１８ｈは、ソース電極１８ａ等と同一層に同一材料により形成されている。なお、本実施形態では、後述するように、チタン膜、アルミニウム膜及びチタン膜が順に積層された積層膜により形成された第１額縁配線１８ｈを例示するが、第１額縁配線１８ｈは、上記チタン膜の代わりに、例えば、モリブデン、タンタル、タングステン等の高融点金属膜を用いてもよい。また、導電層２１ａは、第１電極２１と同一層に同一材料により形成されている。また、トレンチＧの図１中の上辺部分及び下辺部分の両側方（図中上側及び下側）には、例えば、ゲートドライバ回路を構成するＴＦＴ等が設けられている（不図示）。
　第２額縁配線１８ｉは、図１に示すように、その一方端（図中右側端）が端子部Ｔの両端部に到達するように一対設けられている。また、各第２額縁配線１８ｉは、高電源電圧が入力され、その他方端（図１中左側端）は、図６に示すように、スリットＳを横断して、第１スリットＳａ及び表示領域Ｄの間に形成される高電源電圧幹配線（不図示）となる。この高電源電圧幹配線は、ソース線１８ｆや電源線１８ｇと直交する方向に表示領域Ｄの辺に沿うように額縁領域Ｆに設けられている。また、この高電源電圧幹配線は、表示領域Ｄ側に複数に枝分かれし、その枝分かれした部分が表示領域Ｄに配置された複数の電源線１８ｇに電気的に接続されている。なお、後述する第２の実施形態に示すように、第２額縁配線１８ｊ自体が高電源電圧幹配線を構成していてもよい。ここで、第２額縁配線１８ｉは、ソース電極１８ａ等と同一層に同一材料により形成されている。
　なお、一対の第２額縁配線１８ｉの間には、ゲート電極１４ａ、上部導電層１６又はソース電極１８ａと同一層に同一材料により形成された引き回し配線Ｃが他の額縁配線として端子部Ｔの延びる方向と直交する方向（図１中横方向）に互いに平行に延びるように複数設けられている。ここで、各引き回し配線Ｃの一方の端部（図１中左端部）は、表示領域Ｄに設けられた表示配線（ゲート線１４、ソース線１８ｆ等）に電気的に接続されている。また、各引き回し配線Ｃの他方の端部（図１中右端部）は、端子部Ｔに到達するように設けられている。
　第１堰き止め壁Ｗａは、図６及び図７に示すように、スリットＳの内部において表示領域Ｄ側に枠状に設けられ、封止膜３０の有機膜２７の拡がりを抑制するように構成されている。ここで、第１堰き止め壁Ｗａは、図７に示すように、平坦化膜１９と同一層に同一材料により形成された第１樹脂層１９ａにより構成されている。
　第２堰き止め壁Ｗｂは、図６及び図７に示すように、スリットの内部において第１堰き止め壁Ｗａを囲むように枠状に設けられ、封止膜３０の有機膜２７の拡がりを抑制するように構成されている。ここで、第２堰き止め壁Ｗｂは、図７に示すように、平坦化膜１９と同一層に同一材料により形成された第２樹脂層１９ｂと、第２樹脂層１９ｂ上に設けられ、エッジカバー２２と同一層に同一材料により形成された第３樹脂層２２ａとにより構成されている。なお、スリットＳは、図６及び図７に示すように、表示領域Ｄ側の平坦化膜１９及び第１堰き止め壁Ｗａの間に配置された第１スリットＳａと、第１堰き止め壁Ｗａ及び第２堰き止め壁Ｗｂの間に配置された第２スリットＳｂと、表示領域Ｄと反対側（端子部Ｔ側）の平坦化膜１９及び第２堰き止め壁Ｗｂの間に配置された第３スリットＳｃとを含んでいる。
　第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃから露出する第１額縁配線１８ｈの端部上には、図６に示すように、その露出する第１額縁配線１８ｈの端面を覆うように導電層２１ａが設けられている。また、第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃから露出する第２額縁配線１８ｉの端部上には、図６及び図７に示すように、その露出する第２額縁配線１８ｉの端面を覆うように導電層２１ｂが設けられている。ここで、導電層２１ｂは、第１電極２１と同一層に同一材料により形成されている。
　封止膜３０の有機膜２７は、図７に示すように、額縁領域Ｆにおいて、第１無機膜２６を介して、第１堰き止め壁Ｗａの図中左側の側面まで設けられている。ここで、第２堰き止め壁Ｗｂの上面では、封止膜３０の第１無機膜２６及び第２無機膜２８が互いに接触している。なお、本実施形態では、有機膜２７が第１堰き止め壁Ｗａの表示領域Ｄ側の側面で堰き止められた構成を例示したが、有機膜２７は、例えば、第２堰き止め壁Ｗｂの上面まで到達していてもよい。また、第１スリットＳａ及び第２スリットＳｂの内部において、導電層２１ａは、図７に示すように、第１無機膜２６に接触している。
　上述した有機ＥＬ表示装置５０ａは、各サブ画素Ｐにおいて、ゲート線１４を介して第１ＴＦＴ９ａにゲート信号を入力することにより、第１ＴＦＴ９ａをオン状態にし、ソース線１８ｆを介して第２ＴＦＴ９ｂのゲート電極１４ｂ及びキャパシタ９ｃにソース信号に対応する所定の電圧を書き込み、第２ＴＦＴ９ｂのゲート電圧に基づいて電源線１８ｇからの電流の大きさが規定され、その規定された電流が有機ＥＬ層２３に供給されることにより、有機ＥＬ層２３の発光層本体３が発光して、画像表示を行うように構成されている。なお、有機ＥＬ表示装置５０ａでは、第１ＴＦＴ９ａがオフ状態になっても、第２ＴＦＴ９ｂのゲート電圧がキャパシタ９ｃによって保持されるので、次のフレームのゲート信号が入力されるまで発光層本体３による発光が維持される。
　次に、本実施形態の有機ＥＬ表示装置５０ａの製造方法について説明する。なお、本実施形態の有機ＥＬ表示装置５０ａの製造方法は、ＴＦＴ層形成工程、有機ＥＬ素子形成工程及び封止膜形成工程を備える。
　＜ＴＦＴ層形成工程＞
　例えば、ガラス基板上に形成した樹脂基板層１０の表面に、周知の方法を用いて、ベースコート膜１１、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、キャパシタ９ｃ及び平坦化膜１９を形成して、ＴＦＴ層２０を形成する。
　ここで、第１ＴＦＴ９ａのソース電極１８ａ及びドレイン電極１８ｂ、並びに第２ＴＦＴ９ｂのソース電極１８ｃ及びドレイン電極１８ｄを形成する際には、額縁領域Ｆにおいて、第１額縁配線１８ｈ及び第２額縁配線１８ｉを同時に形成する。さらに、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、第１額縁配線１８ｈ及び第２額縁配線１８ｉ上に平坦化膜１９を形成する際には、額縁領域Ｆにおいて、第１堰き止め壁Ｗａ（第１樹脂層１９ａ）及び第２堰き止め壁Ｗｂの下層（第２樹脂層１９ｂ）を同時に形成する。
　＜有機ＥＬ素子形成工程＞
　上記ＴＦＴ層形成工程で形成されたＴＦＴ層２０の平坦化膜１９上に、周知の方法を用いて、第１電極２１、エッジカバー２２、有機ＥＬ層２３（正孔注入層１、正孔輸送層２、発光層本体３、電子輸送層４、電子注入層５）、第２電極２４を形成して、有機ＥＬ素子２５を形成する。
　ここで、第１電極２１を形成する際には、額縁領域Ｆにおいて、導電層２１ａ及び２１ｂを同時に形成する。この第１電極２１を形成する工程では、平坦化膜１９、第１堰き止め壁Ｗａ、及び第２堰き止め壁Ｗｂとなる第２樹脂層１９ｂから露出する第１額縁配線１８ｈ及び第２額縁配線１８ｉの端面が導電層２１ａ及び導電層２１ｂ（図８参照）に覆われているので、例えば、チタン膜６、アルミニウム膜７及びチタン膜８の積層膜からなる第１額縁配線１８ｈ及び第２額縁配線１８ｉの端面が第１電極２１を形成する際に用いるエッチング液からダメージを受け難くなっている。なお、導電層２１ａ及び導電層２１ｂが形成されない場合には、アルミニウム膜７がエッチング液からダメージを受け易いので、アルミニウム膜７の側面Ｅａが図８中の２点鎖線Ｅｂのように後退し、第１額縁配線１８ｈ及び第２額縁配線１８ｉの端部が庇状に形成され易い。また、エッジカバー２２を形成する際には、額縁領域Ｆにおいて、第２堰き止め壁Ｗｂの上層（第３樹脂層２２ａ）を同時に形成する。さらに、エッジカバー２２を形成する工程においても、第１電極２１を形成する工程と同様に、平坦化膜１９、第１堰き止め壁Ｗａ、及び第２堰き止め壁Ｗｂとなる第２樹脂層１９ｂから露出する第１額縁配線１８ｈ及び第２額縁配線１８ｉの端面が導電層２１ａ及び導電層２１ｂ（図８参照）に覆われているので、例えば、チタン膜６、アルミニウム膜７及びチタン膜８の積層膜からなる第１額縁配線１８ｈ及び第２額縁配線１８ｉの端面が第１電極２１を形成する際に用いるエッチング液からダメージを受け難くなっている。なお、導電層２１ａ及び導電層２１ｂが形成されない場合には、アルミニウム膜７がエッチング液からダメージを受け易いので、アルミニウム膜７の側面Ｅａが図８中の２点鎖線Ｅｂのように後退し、第１額縁配線１８ｈ及び第２額縁配線１８ｉの端部が庇状に形成され易い。
　＜封止膜形成工程＞
　まず、上記有機ＥＬ素子形成工程で有機ＥＬ素子２５が形成された基板表面に、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により厚さ１０００ｎｍ程度に成膜して、第１無機膜２６を形成する。
　続いて、第１無機膜２６が形成された基板表面に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を厚さ１０μｍ程度に成膜して、有機膜２７を形成する。
　さらに、有機膜２７が形成された基板に対して、マスクを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により厚さ５００ｎｍ程度に成膜して、第２無機膜２８を形成することにより、封止膜３０を形成する。
　最後に、封止膜３０が形成された基板表面に保護シート（不図示）を貼付した後に、樹脂基板層１０のガラス基板側からレーザー光を照射することにより、樹脂基板層１０の下面からガラス基板を剥離させ、さらに、ガラス基板を剥離させた樹脂基板層１０の下面に保護シート（不図示）を貼付する。
　以上のようにして、本実施形態の有機ＥＬ表示装置５０ａを製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ａによれば、第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃから露出する第１額縁配線１８ｈ及び第２額縁配線１８ｉの端面を覆うように導電層２１ａ及び導電層２１ｂが設けられている。そのため、第１電極２１を形成する工程において、第１電極２１を形成する際に用いるエッチング液から第１額縁配線１８ｈ及び第２額縁配線１８ｉの端面がダメージを受け難くなる。さらに、エッジカバー２２を形成する工程においても、エッジカバー２２となる感光性の樹脂前駆体を現像する現像液から第１額縁配線１８ｈ及び第２額縁配線１８ｉの端面がダメージを受け難くなる。これにより、第１電極２１を形成する工程及びエッジカバー２２を形成する工程において、第１額縁配線１８ｈ及び第２額縁配線１８ｉの端面がダメージを受け難くなるので、第１額縁配線１８ｈ及び第２額縁配線１８ｉの製造工程中に受けるダメージを抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ａによれば、チタン膜６、アルミニウム膜７及びチタン膜８の積層膜からなる第１額縁配線１８ｈ及び第２額縁配線１８ｉの端面がダメージを受け難くなるので、第１額縁配線１８ｈ及び第２額縁配線１８ｉの横断面形状の端部が庇状に形成され難くなる。これにより、第１額縁配線１８ｈ及び第２額縁配線１８ｉを覆う封止膜３０の封止性能を確保することができるので、有機ＥＬ素子２５の劣化を抑制することができる。
　《第２の実施形態》
　図９は、本発明に係る表示装置の第２の実施形態を示している。ここで、図９は、本実施形態の有機ＥＬ表示装置５０ｂの額縁領域Ｆの要部平面図であり、図６に相当する図である。なお、以下の各実施形態において、図１～図８と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記第１の実施形態では、スリットＳから露出する額縁配線、すなわち、第１額縁配線１８ｈ及び第２額縁配線１８ｉの端面を覆うように導電層２１ａ及び２１ｂが設けられた有機ＥＬ表示装置５０ａを例示したが、本実施形態では、スリットＳから露出する額縁配線、すなわち、第１額縁配線１８ｈ及び第２額縁配線１８ｊの表面全体を覆うように導電層２１ｃ及び２１ｄが設けられた有機ＥＬ表示装置５０ｂを例示する。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを備えている。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、表示領域Ｄにおいて、樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層２０と、ＴＦＴ層２０上に設けられた有機ＥＬ素子２５と、有機ＥＬ素子２５を覆うように設けられた封止膜３０と備えている。
　有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、額縁領域Ｆにおいて、樹脂基板層１０と、樹脂基板層１０上に設けられた無機絶縁積層膜Ｍと、無機絶縁積層膜Ｍ上に設けられた第１額縁配線１８ｈ及び第２額縁配線１８ｊと、第１額縁配線１８ｈ及び第２額縁配線１８ｊ上に設けられた平坦化膜１９、第１堰き止め壁Ｗａ及び第２堰き止め壁Ｗｂと、平坦化膜１９、第１堰き止め壁Ｗａ及び第２堰き止め壁Ｗｂを覆うように設けられた封止膜３０とを備えている。
　第２額縁配線１８ｊは、上記第１の実施形態の第２額縁配線１８ｉと同様に、その一方端が端子部Ｔの両端部に到達するように一対設けられている。また、各第２額縁配線１８ｊは、高電源電圧が入力され、その他方端は、図９に示すように第１スリットＳａ及び第２スリットＳｂに沿って幅広に引き出されると共に、表示領域Ｄ側に突き出されて、表示領域Ｄに配置された複数の電源線１８ｇに電気的に接続されている。つまり、第２額縁配線１８ｊは、上記第1の実施形態の第２額縁配線１８ｉの構成と異なって、第２額縁配線１８ｊ自体が表示領域Ｄ側に複数に枝分かれして、高電源電圧幹配線を構成している。この高電源電圧幹配線は、上記第1の実施形態と同様に、第１スリットＳａ及び表示領域Ｄの間に設けられていてもよい。ここで、第２額縁配線１８ｊは、ソース電極１８ａ等と同一層に同一材料により形成されている。なお、図９の平面図では、図中全面に配置する封止膜３０が省略されている。また、図９では、ソース電極１８ａと同一層に同一材料により形成された引き回し配線Ｃａが表示領域Ｄに配置されたソース線１８ｆと電気的に接続されている構成を例示している。ここで、引き回し配線Ｃａは、スリットＳと交差する前に、ゲート電極１７ａ又は上部導電層１６と同一層に同一材料により形成された引き回し配線Ｃｂに引き回されている。そして、引き回し配線Ｃｂは、スリットＳと交差した後に、ソース線１８ｆに引き回されている。
　第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃから露出する第１額縁配線１８ｈ上には、図９に示すように、第１額縁配線１８ｈの表面全体を覆うように導電層２１ｃが設けられている。また、第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃから露出する第２額縁配線１８ｊ上には、図９に示すように、第２額縁配線１８ｊの表面全体を覆うように導電層２１ｄが設けられている。ここで、導電層２１ｃ及び２１ｄは、第１電極２１と同一層に同一材料により形成されている。この構成によれば、導電層２１ｃ及び２１ｄによって、第１額縁配線１８ｈ及び第２額縁配線１８ｊの端面を保護するだけでなく、第１額縁配線１８ｈ及び第２額縁配線１８ｊの配線抵抗を低下させることもできる。
　上述した有機ＥＬ表示装置５０ｂは、上記第１の実施形態の有機ＥＬ表示装置５０ａと同様に、可撓性を有し、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂを介して有機ＥＬ層２３の発光層本体３を適宜発光させることにより、画像表示を行うように構成されている。
　本実施形態の有機ＥＬ表示装置５０ｂは、上記第１の実施形態で説明した有機ＥＬ表示装置５０ａの製造方法において、第２額縁配線１８ｉ、導電層２１ａ及び２１ｂの平面形状を変更することにより、製造することができる。
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ｂによれば、第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃから露出する第１額縁配線１８ｈ及び第２額縁配線１８ｊの表面全体を覆うように導電層２１ｃ及び導電層２１ｄが設けられている。そのため、第１電極２１を形成する工程において、第１電極２１を形成する際に用いるエッチング液から第１額縁配線１８ｈ及び第２額縁配線１８ｊの端面がダメージを受け難くなる。さらに、エッジカバー２２を形成する工程においても、エッジカバー２２となる感光性の樹脂前駆体を現像する現像液から第１額縁配線１８ｈ及び第２額縁配線１８ｊの端面がダメージを受け難くなる。これにより、第１電極２１を形成する工程及びエッジカバー２２を形成する工程において、第１額縁配線１８ｈ及び第２額縁配線１８ｊの端面がダメージを受け難くなるので、第１額縁配線１８ｈ及び第２額縁配線１８ｊの製造工程中に受けるダメージを抑制することができる。
　また、本実施形態の有機ＥＬ表示装置５０ｂによれば、チタン膜６、アルミニウム膜７及びチタン膜８の積層膜からなる第１額縁配線１８ｈ及び第２額縁配線１８ｊの端面がダメージを受け難くなるので、第１額縁配線１８ｈ及び第２額縁配線１８ｊの横断面形状の端部が庇状に形成され難くなる。これにより、第１額縁配線１８ｈ及び第２額縁配線１８ｊを覆う封止膜３０の封止性能を確保することができるので、有機ＥＬ素子２５の劣化を抑制することができる。
　なお、本実施形態においては、第１額縁配線１８ｈ及び第２額縁配線１８ｊの端面だけでなく、表面のダメージを抑制することができ、例えば、下層からチタン膜及び銅膜を順に積層して形成された配線にも適用することができる。この配線では、上記チタン膜の代わりに、例えば、モリブデン、タンタル、タングステン等の高融点金属膜を用いてもよい。
　《その他の実施形態》
　上記第１の実施形態では、一対の第２額縁配線１８ｉの間にゲート電極１４ａ、上部導電層１６又はソース電極１８ａと同一層に同一材料により形成された引き回し配線Ｃが他の額縁配線として設けられた構成を例示したが、スリットＳが形成された領域において、一対の第２額縁配線１８ｉの間に、図１０に示すように、ソース電極１８ａ等と同一層に同一材料により形成された第３額縁配線１８ｋが額縁配線として設けられていてもよい。ここで、図１０は、本実施形態の有機ＥＬ表示装置における額縁領域Ｆの要部平面図である。また、図１１は、図１０中のXI－XI線に沿った有機ＥＬ表示装置の額縁領域Ｆの断面図である。
　具体的には、スリットＳが形成された領域において、一対の第２額縁配線１８ｉの間には、図１０に示すように、ソース電極１８ａ等と同一層に同一材料により形成された第３額縁配線１８ｋが端子部Ｔの延びる方向と直交する方向（図１中横方向）に互いに平行に延びるように複数設けられている。この場合、第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃから露出する第３額縁配線１８ｋ上には、図１０及び図１１に示すように、第３額縁配線１８ｋの表面全体を覆うように導電層２１ｅが設けられている。また、第３額縁配線１８ｋは、例えば、データ信号電圧が入力され、表示領域Ｄに配置された複数のソース線１８ｆに電気的に接続されている。ここで、第３額縁配線１８ｋは、電流が多く流れる第１額縁配線１８ｈや第２額縁配線１８ｉよりも配線幅が狭くなっている。また、第３額縁配線１８ｋは、ソース線１８ｆに対応するため、配線数が多く、第３額縁配線１８ｋの配線間距離も第１額縁配線１８ｈや第２額縁配線１８ｉの配線間距離よりも短くなっている。そのため、導電層２１ｅは、図１０に示すように、第３額縁配線１８ｋの表面全体を覆うように設けられているが、配線間距離が長く取れる場合には、上記第１の実施形態と同様に、第３額縁配線１８ｋの端面を覆うように設けられていてもよい。なお、導電層２１ｅは、第１電極２１と同一層に同一材料により形成されている。また、図１０の平面図では、図中全面に配置する封止膜３０が省略されている。
　上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記各実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、第１電極に接続されたＴＦＴの電極をドレイン電極とした有機ＥＬ表示装置を例示したが、本発明は、第１電極に接続されたＴＦＴの電極をソース電極と呼ぶ有機ＥＬ表示装置にも適用することができる。
　また、上記各実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、電流によって駆動される複数の発光素子を備えた表示装置に適用することができる。例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）を備えた表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｃ，Ｃａ，Ｃｂ　　引き回し配線
Ｄ　　　　表示領域
Ｆ　　　　額縁領域
Ｓ　　　　スリット
Ｓａ　　　第１スリット
Ｓｂ　　　第２スリット
Ｓｃ　　　第３スリット
Ｔ　　　　端子部
Ｗａ　　　第１堰き止め壁
Ｗｂ　　　第２堰き止め壁
６　　　　チタン膜
７　　　　アルミニウム膜
８　　　　チタン膜
１０　　　樹脂基板層（ベース基板）
１８ｆ　　ソース線
１８ｇ　　電源線
１８ｈ　　第１額縁配線
１８ｉ　　第２額縁配線
１８ｊ　　第２額縁配線（高電源電圧幹配線）
１８ｋ　　第３額縁配線
１９　　　平坦化膜
２０　　　ＴＦＴ層
２１　　　第１電極
２１ａ～２１ｅ　　導電層
２３　　　有機ＥＬ層（発光層）
２４　　　第２電極
２５　　　有機ＥＬ素子（発光素子）
２６　　　第１無機膜
２７　　　有機膜
２８　　　第２無機膜
３０　　　封止膜
５０ａ，５０ｂ　　有機ＥＬ表示装置

Claims (14)

  1. 　ベース基板と、
    　上記ベース基板上に設けられたＴＦＴ層と、
    　上記ＴＦＴ層上に設けられ、表示領域を構成する発光素子と、
    　上記表示領域の周囲に設けられた額縁領域と、
    　上記額縁領域の端部に一方向に延びるように設けられた端子部と、
    　上記ＴＦＴ層を構成し、上記額縁領域に設けられた額縁配線と、
    　上記ＴＦＴ層を構成し、上記表示領域及び上記額縁領域に設けられ、該額縁領域において枠状のスリットが形成された平坦化膜と、
    　上記発光素子を構成し、上記平坦化膜上に設けられた複数の第１電極と、
    　上記発光素子を構成し、上記各第１電極上に発光層を介して設けられた第２電極とを備えた表示装置であって、
    　上記スリットから露出する上記額縁配線の少なくとも端面を覆うように上記各第１電極と同一層に同一材料により形成された導電層が設けられていることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記額縁配線は、第１額縁配線を含み、
    　上記第１額縁配線は、低電源電圧が入力され、上記第２電極に電気的に接続されていることを特徴とする表示装置。
  3. 　請求項２に記載された表示装置において、
    　上記第１額縁配線は、上記端子部の両端部に到達するように一対設けられていることを特徴とする表示装置。
  4. 　請求項３に記載された表示装置において、
    　上記額縁配線は、第２額縁配線を含み、
    　上記第２額縁配線は、高電源電圧が入力され、上記表示領域に配置された複数の電源線に電気的に接続されていることを特徴とする表示装置。
  5. 　請求項４に記載された表示装置において、
    　上記第２額縁配線は、上記端子部の両端部に到達するように一対設けられていることを特徴とする表示装置。
  6. 　請求項４又は５に記載された表示装置において、
    　上記第２額縁配線は、高電源電圧幹配線であり、
    　上記高電源電圧幹配線は、上記表示領域側に複数に枝分かれし、該枝分かれした部分が上記表示領域に配置された複数の電源線に電気的に接続されていることを特徴とする表示装置。
  7. 　請求項６に記載された表示装置において、
    　上記スリットと交差するように、上記表示領域に配置された複数のソース線にデータ信号電圧を入力する引き回し配線が設けられ、
    　上記引き回し配線は、上記高電源電圧幹配線と電気的に絶縁して該高電源電圧幹配線よりも上記ベース基板側に設けられていることを特徴とする表示装置。
  8. 　請求項４又は５に記載された表示装置において、
    　上記額縁配線は、第３額縁配線を含み、
    　上記第３額縁配線は、データ信号電圧が入力され、上記表示領域に配置された複数のソース線に電気的に接続されていることを特徴とする表示装置。
  9. 　請求項１～８の何れか１つに記載された表示装置において、
    　上記導電層は、上記スリットから露出する上記額縁配線の表面全体を覆うように設けられていることを特徴とする表示装置。
  10. 　請求項１～９の何れか１つに記載された表示装置において、
    　上記額縁配線は、少なくとも２層の金属積層膜により形成されていることを特徴とする表示装置。
  11. 　請求項１０に記載された表示装置において、
    　上記額縁配線は、チタン膜、アルミニウム膜及びチタン膜が順に積層された金属積層膜により形成されていることを特徴とする表示装置。
  12. 　請求項１～１１の何れか１つに記載された表示装置において、
    　上記発光素子を覆うように設けられ、第１無機膜、有機膜及び第２無機膜が順に積層された封止膜を備え、
    　上記スリットの内部において、上記導電層は、上記第１無機膜に接触していることを特徴とする表示装置。
  13. 　請求項１～１２の何れか１つに記載された表示装置において、
    　上記スリットの内部において上記表示領域側に枠状に設けられた第１堰き止め壁と、
    　上記スリットの内部において上記第１堰き止め壁を囲むように枠状に設けられた第２堰き止め壁とを備え、
    　上記スリットは、上記表示領域側の上記平坦化膜及び上記第１堰き止め壁の間に配置された第１スリットと、上記第１堰き止め壁及び上記第２堰き止め壁の間に配置された第２スリットと、上記表示領域と反対側の上記平坦化膜及び上記第２堰き止め壁の間に配置された第３スリットとを含んでいることを特徴とする表示装置。
  14. 　請求項１～１３の何れか１つに記載された表示装置において、
    　上記発光素子は、有機ＥＬ素子であることを特徴とする表示装置。
     
PCT/JP2018/013910 2018-03-30 2018-03-30 表示装置 WO2019187121A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2018/013910 WO2019187121A1 (ja) 2018-03-30 2018-03-30 表示装置
US17/042,897 US20210098559A1 (en) 2018-03-30 2018-03-30 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/013910 WO2019187121A1 (ja) 2018-03-30 2018-03-30 表示装置

Publications (1)

Publication Number Publication Date
WO2019187121A1 true WO2019187121A1 (ja) 2019-10-03

Family

ID=68058126

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/013910 WO2019187121A1 (ja) 2018-03-30 2018-03-30 表示装置

Country Status (2)

Country Link
US (1) US20210098559A1 (ja)
WO (1) WO2019187121A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653197A (zh) * 2020-06-16 2020-09-11 厦门天马微电子有限公司 一种显示面板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116568086A (zh) * 2022-01-26 2023-08-08 京东方科技集团股份有限公司 显示基板及显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357584A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 発光素子用回路基板、電子機器および表示装置
JP2006066206A (ja) * 2004-08-26 2006-03-09 Mitsubishi Electric Corp 表示装置
JP2006171745A (ja) * 2004-12-14 2006-06-29 Samsung Sdi Co Ltd 有機電界発光素子及びその製造方法
JP2007164162A (ja) * 2005-11-16 2007-06-28 Canon Inc 表示装置及びカメラ
JP2009049001A (ja) * 2007-07-20 2009-03-05 Canon Inc 有機発光装置及びその製造方法
US20150091030A1 (en) * 2013-09-30 2015-04-02 Samsung Display Co., Ltd. Display devices and methods of manufacturing display devices
US20160204373A1 (en) * 2015-01-14 2016-07-14 Samsung Display Co., Ltd. Organic light emitting diode display
US20170033312A1 (en) * 2015-07-29 2017-02-02 Samsung Display Co., Ltd. Organic light-emitting diode display
US20170125505A1 (en) * 2015-10-30 2017-05-04 Samsung Display Co., Ltd. Organic light emitting display device
JP2017168308A (ja) * 2016-03-16 2017-09-21 株式会社Ｊｏｌｅｄ 表示装置
US20170373128A1 (en) * 2016-06-27 2017-12-28 Samsung Display Co., Ltd. Display apparatus

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357584A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 発光素子用回路基板、電子機器および表示装置
JP2006066206A (ja) * 2004-08-26 2006-03-09 Mitsubishi Electric Corp 表示装置
JP2006171745A (ja) * 2004-12-14 2006-06-29 Samsung Sdi Co Ltd 有機電界発光素子及びその製造方法
JP2007164162A (ja) * 2005-11-16 2007-06-28 Canon Inc 表示装置及びカメラ
JP2009049001A (ja) * 2007-07-20 2009-03-05 Canon Inc 有機発光装置及びその製造方法
US20150091030A1 (en) * 2013-09-30 2015-04-02 Samsung Display Co., Ltd. Display devices and methods of manufacturing display devices
US20160204373A1 (en) * 2015-01-14 2016-07-14 Samsung Display Co., Ltd. Organic light emitting diode display
US20170033312A1 (en) * 2015-07-29 2017-02-02 Samsung Display Co., Ltd. Organic light-emitting diode display
US20170125505A1 (en) * 2015-10-30 2017-05-04 Samsung Display Co., Ltd. Organic light emitting display device
JP2017168308A (ja) * 2016-03-16 2017-09-21 株式会社Ｊｏｌｅｄ 表示装置
US20170373128A1 (en) * 2016-06-27 2017-12-28 Samsung Display Co., Ltd. Display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653197A (zh) * 2020-06-16 2020-09-11 厦门天马微电子有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
US20210098559A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
WO2019130480A1 (ja) 表示装置及びその製造方法
WO2020026417A1 (ja) 表示装置及びその製造方法
US11957015B2 (en) Display device
WO2020174612A1 (ja) 表示装置
US11889728B2 (en) Display device
WO2019171581A1 (ja) 表示装置
WO2019163030A1 (ja) 表示装置及びその製造方法
WO2020039555A1 (ja) 表示装置
WO2020017014A1 (ja) 表示装置
WO2019163134A1 (ja) 表示装置及びその製造方法
WO2019215863A1 (ja) 表示装置
WO2019224917A1 (ja) 表示装置
WO2019163045A1 (ja) 表示装置
WO2019187121A1 (ja) 表示装置
CN113615318B (zh) 显示装置
WO2019186812A1 (ja) 表示装置及びその製造方法
WO2020148852A1 (ja) 表示装置
WO2019186819A1 (ja) 表示装置及びその製造方法
WO2019186702A1 (ja) 表示装置
WO2020053923A1 (ja) 表示装置
WO2019167270A1 (ja) 表示装置及びその製造方法
WO2019142261A1 (ja) 表示装置及びその製造方法
WO2023162094A1 (ja) 表示装置
WO2023073781A1 (ja) 表示装置
WO2023007582A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18911600

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 18911600

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP