WO2018235206A1 - 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 - Google Patents

表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 Download PDF

Info

Publication number
WO2018235206A1
WO2018235206A1 PCT/JP2017/022901 JP2017022901W WO2018235206A1 WO 2018235206 A1 WO2018235206 A1 WO 2018235206A1 JP 2017022901 W JP2017022901 W JP 2017022901W WO 2018235206 A1 WO2018235206 A1 WO 2018235206A1
Authority
WO
WIPO (PCT)
Prior art keywords
sealing film
layer
display device
inorganic sealing
emitting element
Prior art date
Application number
PCT/JP2017/022901
Other languages
English (en)
French (fr)
Inventor
純史 太田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US16/623,461 priority Critical patent/US10991906B2/en
Priority to PCT/JP2017/022901 priority patent/WO2018235206A1/ja
Publication of WO2018235206A1 publication Critical patent/WO2018235206A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/04Sealing arrangements, e.g. against humidity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/06Electrode terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • H10K50/8445Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • H10K59/8731Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

発光素子を含む発光素子層(5)と、前記発光素子層(5)よりも下層に形成され、前記発光素子の駆動に使用されるトランジスタを含むTFT層(4)と、前記発光素子層を覆う封止層(6)とを備え、前記封止層には、第1無機封止膜(26)およびこれよりも上層の第2無機封止膜(28)が含まれ、前記第2無機封止膜が前記TFT層の端面(4t)を覆う。

Description

表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
 本発明は、表示デバイスに関する。
 有機EL素子等の発光素子は、水、酸素等の異物への耐性が低い。特許文献1には、表示デバイスにおける有機EL素子の封止構成が開示されている。
日本国公開特許公報「特開2016-72127号(2016年5月9日公開)」
 従来の封止構成は効果が低く、浸透した異物によって発光素子が劣化するという問題がある。
 発光素子を含む発光素子層と、前記発光素子層よりも下層に形成され、前記発光素子の駆動に使用されるトランジスタを含むTFT層と、前記発光素子層を覆う封止層とを備え、前記封止層には、第1無機封止膜およびこれよりも上層の第2無機封止膜が含まれ、前記第2無機封止膜が前記TFT層の端面の少なくとも一部を覆う表示デバイスとする。
 前記封止層は封止効果が高く、発光素子層が劣化しにくい。
本発明の実施形態1に係る表示デバイスの端子部周囲を示す断面図である。 本発明の実施形態1に係る表示デバイスの画素領域周囲を示す断面図である。 本発明の実施形態1に係る表示デバイスの製造工程を示すフローチャートである。 本発明の実施形態1に係る表示デバイスの封止層の製造工程を示すフローチャートである。 本発明の実施形態1に係る表示デバイスの製造工程を順に示す工程断面図である。 本発明の実施形態1に係る表示デバイスの製造工程を順に示す他の工程断面図である。 本発明の実施形態1に係る表示デバイスの製造工程を順に示す他の工程断面図である。 本発明の実施形態1に係る表示デバイスの製造工程を順に示す他の工程断面図である。 本発明の実施形態1に係る表示デバイスの製造工程を順に示す他の工程断面図である。 本発明の実施形態1に係る表示デバイスの製造工程を順に示す他の工程断面図である。 本発明の実施形態1に係る、個片化される前の表示デバイスを示す上面図である。 図11における領域Aの拡大上面図である。 本発明の実施形態1に係る表示デバイスの製造装置を示すブロック図である。 本発明の実施形態1に係る表示デバイスの端子部の存在しない額縁領域周囲を示す断面図である。 本発明の実施形態2に係る表示デバイスの製造工程を順に示す工程断面図である。 本発明の実施形態2に係る表示デバイスの製造工程を順に示す他の工程断面図である。 本発明の実施形態2に係る表示デバイスの製造工程を順に示す他の工程断面図である。 本発明の実施形態2に係る表示デバイスの製造時における、マザー基板の分断位置と無機封止膜との位置について示す上面図である。 本発明の実施形態3に係る表示デバイスの端子部周囲を示す断面図である。
 〔実施形態1〕
 図1および図2は、実施形態1に係る表示デバイス2を示す断面図である。図1においては端子部44の周囲、図2においては発光素子層5を含む画素領域の周囲における断面図を示す。
 本実施形態に係る表示デバイスの製造方法を、図3に示すフローチャートに従い、図1および図2を参照して説明する。
 図2の(b)に示すように、まず、基材10上に樹脂層12を形成する(ステップS1)。次いで、バリア層3を形成する(ステップS2)。次いで、ゲート絶縁膜16およびパッシベーション膜18・20および有機層間膜21を含むTFT層4を形成する(ステップS3)。次いで、発光素子層(例えば、OLED素子層)5を形成する(ステップS4)。次いで、無機封止膜26、有機封止膜27、および無機封止膜28を含む封止層6を形成し、積層体7とする(ステップS5)。次いで、基材10とともに積層体7を分断し、個片化する(ステップS10)。次いで、接着層38を介して機能フィルム39を貼り付ける(ステップS11)。次いで、TFT層4の端部に電子回路基板を実装する(ステップS12)。これにより、図2に示す表示デバイス2を得る。なお、前記各ステップは表示デバイスの製造装置が行う。
 なお、フレキシブルな表示デバイスを製造する場合には、図2の(a)に示すように、例えば、始めにガラス基板50上に積層体7(樹脂層12、バリア層3、TFT層4、発光素子層5および封止層6)を形成する。次いで、上面フィルムを貼り付け(ステップS6)ガラス基板50越しに樹脂層12の下面にレーザ光を照射する(ステップS7)。ここでは、樹脂層12の下面(ガラス基板50との界面)がアブレーションによって変質し、樹脂層12およびガラス基板50間の結合力が低下する。次いで、ガラス基板50を樹脂層12から剥離する(ステップS8)。次いで、樹脂層12の下面に、接着層11を介して基材10(例えば、PET等で構成された下面フィルム)を貼り付ける(ステップS9)。その後上記ステップS10に移行する。
 樹脂層12の材料としては、例えば、ポリイミド、エポキシ、ポリアミド等が挙げられる。下面フィルム10の材料としては、例えばポリエチレンテレフタレート(PET)が挙げられる。
 バリア層3は、表示デバイスの使用時に、水分または不純物等の異物が、TFT層4または発光素子層5に到達することを防ぐ層である。バリア層3は、例えば、CVDにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
 TFT層4は、半導体膜15と、半導体膜15よりも上層に形成されるゲート絶縁膜16と、ゲート絶縁膜16よりも上層に形成されるゲート電極Gと、ゲート電極Gよりも上層に形成されるパッシベーション膜18・20と、パッシベーション膜18よりも上層に形成される容量電極Cおよび端子TMと、パッシベーション膜20よりも上層に形成される、ソース配線S、およびドレイン配線極Dと、ソース配線Sおよびドレイン配線Dよりも上層に形成される有機層間膜(平坦化膜)21とを含む。半導体膜15、ゲート絶縁膜16、およびゲート電極Gを含むように薄層トランジスタ(TFT)が構成される。非アクティブ領域において、TFT層4が備える金属層には、電子回路基板との接続に用いられる複数の端子TMが形成される。
 半導体膜15は、例えば低温ポリシリコン(LTPS)あるいは酸化物半導体で構成される。ゲート絶縁膜16は、例えば、CVD法によって形成された、酸化シリコン(SiOx)膜あるいは窒化シリコン(SiNx)膜またはこれらの積層膜によって構成することができる。ゲート電極G、ソース電極S、ドレイン電極D、および端子は、例えば、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、クロム(Cr)、チタン(Ti)、銅(Cu)の少なくとも1つを含む金属の単層膜あるいは積層膜によって構成される。なお、図2では、半導体膜15をチャネルとするTFTがトップゲート構造で示されているが、ボトムゲート構造でもよい(例えば、TFTのチャネルが酸化物半導体の場合)。
 ゲート絶縁膜16およびパッシベーション膜18・20は、例えば、CVD法によって形成された、酸化シリコン(SiOx)膜あるいは窒化シリコン(SiNx)膜またはこれらの積層膜によって構成することができる。有機層間膜21は、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。
 発光素子層5(例えば、有機発光ダイオード層)は、有機層間膜21よりも上層に形成される第1電極22(例えば、アノード電極)と、第1電極22のエッジを覆う有機絶縁膜23と、第1電極22よりも上層に形成されるEL(electroluminescence)層24と、EL層24eよりも上層に形成される第2電極25とを含み、第1電極22、EL層24e、および第2電極25によって発光素子(例えば、有機発光ダイオード)が構成される。アクティブ領域DAの有機絶縁膜23は、サブピクセルを規定するバンク(画素隔壁)として機能する。
 有機絶縁膜23は、例えば、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。有機絶縁膜23は、例えば、アクティブ領域DAおよび非アクティブ領域NAに対してスリットコート方式で塗布することができる。
 非アクティブ領域NAには、アクティブ領域を取り囲むバンク状の凸部TaおよびTbが設けられる。凸部Taは有機封止膜27(例えば、インクジェット方式で形成される膜)のエッジを規定する。凸部Tbは凸部Taよりも基板の周囲側に設けられている。したがって、インクジェット方式によって塗布された有機封止膜27が凸部Taを乗り越えた場合であっても、凸部Tbによって有機封止膜27が堰き止められる。凸部TaおよびTbは、例えば、有機層間膜21および有機絶縁膜23の少なくとも一方を含むように構成される。
 EL層24eは、隔壁23cによって囲まれた領域(サブピクセル領域)に、蒸着法あるいはインクジェット法によって形成される。発光素子層5が有機発光ダイオード(OLED)層である場合、EL層24eは、例えば、下層側から順に、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層を積層することで構成される。なお、EL共通層24iのように、EL層24eの1以上の層を(複数の画素で共有する)共通層とすることもできる。
 第1電極(陽極)22は、例えばITO(Indium Tin Oxide)とAgを含む合金との積層によって構成され、光反射性を有する。第2電極(例えば、カソード電極)25は、共通電極であり、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)等の透明金属で構成することができる。
 発光素子層5がOLED層である場合、第1電極22および第2電極25間の駆動電流によって正孔と電子がEL層24e内で再結合し、これによって生じたエキシトンが基底状態に落ちることによって、光が放出される。
 発光素子層5は、OLED素子を構成する場合に限られず、無機発光ダイオードあるいは量子ドット発光ダイオードを構成してもよい。
 封止層6は発光素子層5を覆い、水、酸素等の異物の発光素子層5への浸透を防ぐ。封止層6は、有機絶縁膜23および第2電極25を含む、アクティブ領域DAの全面を覆う無機封止膜26と、無機封止膜26よりも上層に形成され、アクティブ領域DAの全面を覆い、バッファ膜として機能する有機封止膜27と、無機封止膜26および有機封止膜27を覆う無機封止膜28とを含む。特に、無機封止膜28は、無機封止膜26と有機封止膜27との端面を覆う。また、無機封止膜28は、TFT層4の複数の無機絶縁膜の端面4tの少なくとも一部を覆い、バリア層3の端部の上面と接触する。
 機能フィルム39は、例えば、光学補償機能、タッチセンサ機能、保護機能等を有する。これらの1以上の機能を有する層が発光素子層5よりも上層に積層されている場合には、機能フィルム39を薄くしたり、除いたりすることもできる。電子回路基板は、例えば、図1に示す端子TM上に実装されるICチップあるいはフレキシブルプリント基板(FPC)である。
 図1に示すように、端子部44は非アクティブ領域NAに複数の端子TMを備える。端子TMは、外部との接続に使用され、アクティブ領域DAの各トランジスタに信号を伝送するための外部接続端子である。端子TMはTFT層4の形成と同時に形成されてもよい。端子TMは、端子配線TW、迂回配線LW、および引出配線DWを介して、TFT層4のそれぞれのTFTと接続される。端子配線TW、および引出配線DWは、パッシベーション膜20の上面に設けられるが、迂回配線LWは、パッシベーション膜20の上面に設けられる。迂回配線LWは、パッシベーション膜20に形成されたホールを介して、端子配線TWおよび引出配線DWと接続する。このため、端子TMと他層との間からの異物が、端子と接続する配線を介して内部に侵入する可能性を低減できる。
 図1に示すように、無機封止膜28は端子TMの端面を覆う。端子TMの上面に形成された無機封止膜28には、端子TMの上面の一部が無機封止膜28から露出するように、端子TMの上面と重なる位置に無機封止膜28の開口28kが設けられている。
 本実施形態に係る表示デバイスの製造時における、端子部周囲の製造方法、ならびに封止層の製造方法を、図3および図4に示すフローチャートに従い、図5から図10を参照して詳細に説明する。
 まず、図5の(a)に示すように、ステップS1からS3までを実行し、ガラス基板50上に、樹脂層12と、バリア層3と、端子部44を含むTFT層4とを形成する。このとき、有機層間膜21を、露出した端子配線TW、引出配線DW、および端子TMのエッジを覆う位置においても配置する。
 次いで、発光素子層5の形成を行う。まず、図5の(b)に示すように、TFT層4のドレイン電極と接続する第1電極22を形成する。この際、端子配線TW、引出配線DW、および端子TMのエッジが有機層間膜21に覆われているため、第1電極22の形成に、ドライエッチング等を使用しても、端子配線TW、引出配線DW、および端子TMが端面から腐食されることがない。
 次いで、図6の(a)に示すように、有機絶縁膜23を塗布し、図6の(b)に示すように、フォトリソグラフィ等を使用して有機絶縁膜23をパターニングする。このとき、引出配線DW上に有機絶縁膜23を一部残すことにより、凸部Taを形成する。また、引出配線DWのエッジを覆う位置に配置した有機層間膜21の上に、有機絶縁膜23を一部残すことにより、凸部Tbを形成する。なお、有機絶縁膜23のパターニングの際に、端子配線TW、および端子TMのエッジを覆う有機層間膜21を除去する。
 次いで、図7の(a)に示すように、EL層24eおよび第2電極25を形成し、発光素子層5を形成する。この際、EL層24eはマスクを用いた蒸着により形成されてもよく、発光素子層5はマスクを用いたスパッタリングにより形成されてもよい。
 次いで、封止層6を形成する。封止層6の形成工程ステップS5の詳細を、図4にフローチャートとして示す。まず、図7の(b)に示すように、無機封止膜26と有機封止膜27とを形成する(ステップS5-1およびステップS5-2)。
 無機封止膜26は、例えば、マスクを用いたCVDにより製膜される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
 有機封止膜27は、無機封止膜26および無機封止膜28よりも厚い、透光性の有機絶縁膜であり、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。例えば、このような有機材料を含むインクを無機封止膜26上にインクジェット塗布した後、UV照射により硬化させる。
 インクジェット塗布された有機封止膜27は、図7の(b)に示すように、凸部Taによって堰き止められる。このため、有機封止膜27が端子部44まで塗布されることを防止できる。なお、凸部Taによって有機封止膜27の塗布が止まらなかった場合であっても、凸部Tbによって有機封止膜27の塗布を止めることが可能である。
 次いで、図8の(a)に示すように、無機封止膜28を、有機封止膜27の上に成膜する(ステップS5-3)。この際、例えば、無機封止膜28を、CVDを使用して製膜してもよく、端子部44を含む額縁領域においても成膜してもよい。
 次いで、図8の(b)に示すように、フォトレジストRを無機封止膜28の上から塗布する(ステップS5-4)。本実施形態においては、フォトレジストRは、露光により現像液に対する溶解性が向上する、ポジ型のフォトレジストである。しかしながら、フォトレジストRは、露光により現像液に対する溶解性が低下する、ネガ型のフォトレジストであってもよい。
 次いで、図9の(a)に示すように、フォトマスクMをフォトレジストRの上方に設置する(ステップ5-5)。フォトマスクMは、無機封止膜28を残存させる位置に対応した形状を有する。フォトレジストRがネガ型の場合、無機封止膜28を除去する位置に対応した形状を有するフォトマスクMを配置すればよい。本実施形態においては、端子TMおよび端子配線TWにおいて、エッジを除く位置に空孔を有するマスクを配置する。
 図9の(a)に示す状態において、フォトマスクMの上方からフォトレジストRに光を照射し、フォトレジストRを露光する(ステップS5-6)。フォトマスクMに遮蔽されず、光を照射されたフォトレジストRは、現像液に対する溶解性が向上する。次いで、フォトレジストRを現像液により洗浄し、フォトレジストRを現像する(ステップS5-7)。これにより、図9の(b)に示すように、フォトレジストRが、端子TMおよび端子配線TWにおいて、エッジを除く位置のみから除去するように、フォトレジストRをパターニングする。
 次いで、無機封止膜28をドライエッチングする(ステップS5-8)。このとき、無機封止膜28は、フォトレジストRが配置されていない位置においてのみエッチングが行われる。このため、図10の(a)に示すように、無機封止膜28が、端子TMおよび端子配線TWにおいて、エッジを除く位置のみから除去される。このため、無機封止膜28に開口28kが形成され、端子TMの上面が露出する。なお、発光素子層5は、既に無機封止膜26と有機封止膜27とにより覆われているため、無機封止膜28のドライエッチングする際、発光素子層5へのダメージを低減することが可能である。
 次いで、無機封止膜28上からフォトレジストRを剥離除去する(ステップS5-9)。これにより、図10の(b)に示す封止層6が得られる。この後、ステップS6からステップS11までを行うことにより、図1に示す表示デバイス2が得られる。
 図1に示す表示デバイス2においては、端子TMのエッジに有機層間膜21が存在せず、無機封止膜28のみが形成されている。このため、この後、ステップS12において、端子TMと実装基板との実装を行う際、端子TMと実装基板との距離をより近接可能であるため、端子TMと実装基板との実装精度が向上する。また、端子TMと端子配線TWとのエッジに無機封止膜28が設けられているため、端子TMと他の層との間から、発光素子層5へ異物が侵入する可能性を低減することが可能である。
 図11は、本実施形態に係る、ステップS10において個片化される直前の表示デバイス2を示す上面図である。
 本実施形態に係る表示デバイス2は、バリア層3から上の層の端面が、無機封止膜28によって覆われている。このため、バリア層3から上の層の界面から、異物が発光素子層5に侵入する可能性を低減できる。特に、バリア層3の端部の上面と無機封止膜28とは接触しているため、発光素子層5への異物の侵入を防止し、発光素子層5の信頼性をより向上させることができる。
 また、本実施形態に係る表示デバイス2は、封止層6のうち、最上層である無機封止膜28を、マスクを用いたフォトリソグラフィにより形成する。このため、無機封止膜28を、マスクを用いたCVDにより形成するよりも、形成位置の精度を高めて形成することが可能である。
 これにより、無機封止膜28を形成する端部において、必要な形成マージンを小さくすることができる。したがって、図11に示す、表示デバイス2の形成領域DLから、画素およびTFTが形成されるアクティブ領域DAを除いた額縁領域を低減することが可能である。また、本実施形態に係る表示デバイス2は、端子TMと端子配線TWとのエッジにのみ無機封止膜28を設けるように、限られた領域に複雑な構造の無機封止膜28を形成可能である。
 図12は、図11における領域Aの拡大上面図を示し、すなわち、端子TMの上面を示している。端子TMはTFT層4の金属層から構成され、非アクティブ領域NAに複数設けられる。無機封止膜28は、端子TMの端面を覆い、かつ端子TMの上面と重なる位置に開口28kをそれぞれ有する。端子TMは、開口28kを介して、外部との接続が可能である。
 図13は本実施形態に係る表示デバイス製造装置70を示すブロック図である。表示デバイス製造装置70は、コントローラ72と、分断装置74と、成膜装置76と、実装装置80とを備える。分断装置74は、表示デバイス2のマザー基板からの分断を行う。成膜装置76は、表示デバイス2の各層の形成を行う。実装装置80は、表示デバイス2の端子TMへの実装基板の実装を行う。コントローラ72は、分断装置74と、成膜装置76と、実装装置80との制御を行う。
 図14は、本実施形態に係る表示デバイス2の端子部44の存在しない額縁領域の周囲における断面図を示す。表示デバイス2の端子部44の存在しない額縁領域においても、無機封止膜28は、TFT層4の複数の無機絶縁膜の端面4tの少なくとも一部を覆い、バリア層3の端部の上面と接触する。
 〔実施形態2〕
 実施形態2に係る表示デバイス2の製造方法を、図15から図17を参照して説明する。なお、図15から図17においては、マザー基板上の隣接する二つの表示デバイス2のうち、一方の表示デバイス2の端子部44の周囲と、他方の表示デバイス2の端子部の存在しない額縁領域の周囲との断面を示す。
 まず、図15の(a)に示すように、前実施形態の表示デバイス2の製造方法と同様に、有機絶縁膜23の塗布までを行う。次いで、有機絶縁膜23のパターニングを行う。本実施形態においても、有機絶縁膜23のパターニングによって、端子TMのエッジを覆う有機層間膜21を除去する。
 次いで、積層体7の一部において、マザーガラス基板50の上側に形成したマザーバリア層3およびマザーTFT層4を除去し、第1貫通孔103を設ける。次いで、積層体7の一部において、マザーTFT層4を除去し、第2貫通孔104を設け、図15の(b)に示す構造を得る。第2貫通孔104は、平面視において、第2貫通孔104の開口の内側に前記第1貫通孔103の開口が位置するように形成される。
 次いで、図16の(a)に示すように、封止層6の形成を行う。封止層6は前実施形態と同一の方法によって形成されてもよい。この際、無機封止膜28を、第2貫通孔104の内側壁104sにおいても形成する。また、フォトリソグラフィを用いたパターニングにより、第1貫通孔103の底面103bの少なくとも一部には無機封止膜28を形成しない。この状態から、ガラス基板50を剥離し、接着層11を介して、下面フィルム10を表示デバイス2の下方から貼り付けることにより、図16の(b)に示す構造を得る。
 次いで、図17の(a)に示すように、カッターCによって二つの表示デバイス2を分断する。カッターCは、例えば、レーザカッターであってもよい。この際、第1貫通孔103の底面103bを通るように、マザーガラス基板50、マザーバリア層3およびマザーTFT層4を分断する。これにより、カッターCによって分断するべき積層物が、下面フィルム10と、接着層11と、樹脂層12とのみとできる。このため、表示デバイス2の分断の容易性が向上する。分断によって、図17の(b)に示す、複数の表示デバイス2を得る。
 図18は、上述の表示デバイス2の製造時における、マザー基板の分断位置と無機封止膜28との位置について示す上面図である。無機封止膜28は、マザー基板の分断位置に沿ってパターニングされ、第1貫通孔103が形成される。また、無機封止膜28は、端子部44においても、端子TMの上面と重なる位置において開口28kを有する。
 本実施形態によって得られた表示デバイス2においても、前実施形態に係る表示デバイス2と同様の効果を奏する。本実施形態においても、表示デバイス2の製造は、表示デバイス製造装置70が行ってもよい。
 〔実施形態3〕
 図19は、実施形態3に係る表示デバイス2を示す図である。本実施形態に係る表示デバイス2が、前実施形態に係る表示デバイス2と異なる点は、無機封止膜28が、バリア層3の端部において、バリア層3の側面と接触する点である。
 本実施形態に係る表示デバイス2の製造は、実施形態2において示した製造方法と同様に製造可能である。ただし、本実施形態においては、図15の(b)において示す第1貫通孔103および第2貫通孔104のうち、第1貫通孔103のみを形成し、無機封止膜28を形成すればよい。このため、複数の貫通孔を設けるために、複数のマスクを必要とせず、複数の追加工程を行う必要が無い。したがって、本実施形態に係る表示デバイス2は、より簡便であり、製造コストを引き下げた製造方法により製造できる。
 〔まとめ〕
 様態1の表示デバイスは、発光素子を含む発光素子層と、前記発光素子層よりも下層に形成され、前記発光素子の駆動に使用されるトランジスタを含むTFT層と、前記発光素子層を覆う封止層とを備え、前記封止層には、第1無機封止膜およびこれよりも上層の第2無機封止膜が含まれ、前記第2無機封止膜が前記TFT層の端面の少なくとも一部を覆う。
 様態2においては、前記TFT層が、外部接続用の端子を含む金属層を備え、前記第2無機封止膜が前記端子の端面を覆い、かつ前記端子の上面と重なる位置に開口を有する。
 様態3においては、前記TFT層よりも下層の樹脂層を備え、前記TFT層と前記樹脂層との間にバリア層を備え、前記第2無機封止膜が前記バリア層の端部に接触する。
 様態4においては、前記第2無機封止膜と前記バリア層の端部の上面とが接触する。
 様態5においては、前記第2無機封止膜と前記バリア層の端部の側面とが接触する。
 様態6においては、前記第1無機封止膜はアクティブ領域の全面を覆い、前記第2無機封止膜が前記第1無機封止膜の端面を覆う。
 様態7においては、前記封止層が、前記第1無機封止膜および前記第2無機封止膜の間に配された有機封止膜を含み、前記有機封止膜はアクティブ領域の全面を覆い、前記第2無機封止膜が前記有機封止膜の端面を覆う。
 様態8においては、前記TFT層に複数の無機絶縁膜が含まれ、前記第2無機封止膜が前記複数の無機絶縁膜それぞれの端面を覆う。
 様態9の表示デバイスの製造方法は、発光素子を含む発光素子層と、前記発光素子層よりも下層に形成され、前記発光素子の駆動に使用されるトランジスタを含むTFT層と、前記発光素子層を覆う封止層とを備える表示デバイスの製造方法であって、前記第1無機封止膜を形成した後に、前記第2無機封止膜をフォトリソグラフィ法を用いて形成する。
 様態10においては、前記第1無機封止膜の形成にはフォトリソグラフィ法を用いず、マスク越しの成膜によって前記第1無機封止膜をパターン形成する。
 様態11においては、前記第2無機封止膜を前記TFT層の端面の少なくとも一部を覆うように形成する。
 様態12においては、発光素子層のバンクを形成する際に、前記TFT層の端子を覆う有機層間膜を除去する。
 様態13においては、前記端子を覆うように前記第2無機封止膜を成膜した後に、フォトリソグラフィ法を用いて前記第2無機封止膜に開口を形成することで前記端子の上面を露出させる。
 様態14においては、マザーガラスの上側に形成したマザーバリア層およびマザーTFT層の前者に第1貫通孔を設け、後者に、前記第1貫通孔と連通する第2貫通孔を設け、前記第2貫通孔の内側壁に前記第2無機封止膜を形成する。
 様態15においては、平面視においては、前記第2貫通孔の開口の内側に前記第1貫通孔の開口が位置する。
 様態16においては、フォトリソグラフィ法を用いたパターニングにより、前記第1貫通孔の底面の少なくとも一部には前記第2無機封止膜を形成しない。
 様態17においては、前記第1貫通孔の底面の少なくとも一部を通るように、前記マザーガラス、前記マザーバリア層および前記マザーTFT層を分断する。
 様態18においては、前記分断の分断位置に沿って、前記第2無機封止膜のパターニングを行う。
 様態19のデバイスの製造装置は、発光素子を含む発光素子層と、前記発光素子層よりも下層に形成され、前記発光素子の駆動に使用されるトランジスタを含むTFT層と、前記発光素子層を覆う封止層とを備える表示デバイスの製造装置であって、前記第1無機封止膜を形成した後に、前記第2無機封止膜をフォトリソグラフィ法を用いて形成する。
 本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
2  表示デバイス
3  バリア層
4  TFT層
5  発光素子層
6  封止層
7  積層体
21 有機層間膜
24e EL層
26 無機封止膜(第1無機封止膜)
27 有機封止膜
28 無機封止膜(第2無機封止膜)
44 端子部
70 表示デバイス製造装置
TM 端子
TW 端子配線

Claims (19)

  1.  発光素子を含む発光素子層と、前記発光素子層よりも下層に形成され、前記発光素子の駆動に使用されるトランジスタを含むTFT層と、前記発光素子層を覆う封止層とを備え、
     前記封止層には、第1無機封止膜およびこれよりも上層の第2無機封止膜が含まれ、
     前記第2無機封止膜が前記TFT層の端面の少なくとも一部を覆う表示デバイス。
  2.  前記TFT層は、外部接続用の端子を含む金属層を備え、
     前記第2無機封止膜が前記端子の端面を覆い、かつ前記端子の上面と重なる位置に開口を有する請求項1に記載の表示デバイス。
  3.  前記TFT層よりも下層の樹脂層を備え、
     前記TFT層と前記樹脂層との間にバリア層を備え、
     前記第2無機封止膜が前記バリア層の端部に接触する請求項1または2に記載の表示デバイス。
  4.  前記第2無機封止膜と前記バリア層の端部の上面とが接触する請求項3に記載の表示デバイス。
  5.  前記第2無機封止膜と前記バリア層の端部の側面とが接触する請求項3に記載の表示デバイス。
  6.  前記第1無機封止膜はアクティブ領域の全面を覆い、前記第2無機封止膜が前記第1無機封止膜の端面を覆う請求項1~5のいずれか1項に記載の表示デバイス。
  7.  前記封止層は、前記第1無機封止膜および前記第2無機封止膜の間に配された有機封止膜を含み、
     前記有機封止膜はアクティブ領域の全面を覆い、前記第2無機封止膜が前記有機封止膜の端面を覆う請求項6に記載の表示デバイス。
  8.  前記TFT層には複数の無機絶縁膜が含まれ、
     前記第2無機封止膜が前記複数の無機絶縁膜それぞれの端面を覆う請求項1~7のいずれか1項に記載の表示デバイス。
  9.  発光素子を含む発光素子層と、前記発光素子層よりも下層に形成され、前記発光素子の駆動に使用されるトランジスタを含むTFT層と、前記発光素子層を覆い、第1無機封止膜およびこれよりも上層の第2無機封止膜を含む封止層とを備える表示デバイスの製造方法であって、
     前記第1無機封止膜を形成した後に、前記第2無機封止膜をフォトリソグラフィ法を用いて形成する表示デバイスの製造方法。
  10.  前記第1無機封止膜の形成にはフォトリソグラフィ法を用いず、マスク越しの成膜によって前記第1無機封止膜をパターン形成する請求項9記載の表示デバイスの製造方法。
  11.  前記第2無機封止膜を前記TFT層の端面の少なくとも一部を覆うように形成する請求項9または10に記載の表示デバイスの製造方法。
  12.  発光素子層のバンクを形成する際に、前記TFT層の端子を覆う有機層間膜を除去する請求項9~11のいずれか1項に記載の表示デバイスの製造方法。
  13.  前記端子を覆うように前記第2無機封止膜を成膜した後に、フォトリソグラフィ法を用いて前記第2無機封止膜に開口を形成することで前記端子の上面を露出させる請求項12に記載の表示デバイスの製造方法。
  14.  マザーガラスの上側に形成したマザーバリア層およびマザーTFT層の前者に第1貫通孔を設け、後者に、前記第1貫通孔と連通する第2貫通孔を設け、
     前記第2貫通孔の内側壁に前記第2無機封止膜を形成する請求項11に記載の表示デバイスの製造方法。
  15.  平面視においては、前記第2貫通孔の開口の内側に前記第1貫通孔の開口が位置する請求項14に記載の表示デバイスの製造方法。
  16.  フォトリソグラフィ法を用いたパターニングにより、前記第1貫通孔の底面の少なくとも一部には前記第2無機封止膜を形成しない請求項14に記載の表示デバイスの製造方法。
  17.  前記第1貫通孔の底面の少なくとも一部を通るように、前記マザーガラス、前記マザーバリア層および前記マザーTFT層を分断する請求項16に記載の表示デバイスの製造方法。
  18.  前記分断の分断位置に沿って、前記第2無機封止膜のパターニングを行う請求項17に記載の表示デバイスの製造方法。
  19.  発光素子を含む発光素子層と、前記発光素子層よりも下層に形成され、前記発光素子の駆動に使用されるトランジスタを含むTFT層と、前記発光素子層を覆い、第1無機封止膜およびこれよりも上層の第2無機封止膜を含む封止層とを備える表示デバイスの製造装置であって、
     前記第1無機封止膜を形成した後に、前記第2無機封止膜をフォトリソグラフィ法を用いて形成する表示デバイスの製造装置。
PCT/JP2017/022901 2017-06-21 2017-06-21 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 WO2018235206A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/623,461 US10991906B2 (en) 2017-06-21 2017-06-21 Display device, method for manufacturing display device, and manufacturing apparatus of display device
PCT/JP2017/022901 WO2018235206A1 (ja) 2017-06-21 2017-06-21 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/022901 WO2018235206A1 (ja) 2017-06-21 2017-06-21 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Publications (1)

Publication Number Publication Date
WO2018235206A1 true WO2018235206A1 (ja) 2018-12-27

Family

ID=64736908

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/022901 WO2018235206A1 (ja) 2017-06-21 2017-06-21 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Country Status (2)

Country Link
US (1) US10991906B2 (ja)
WO (1) WO2018235206A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102536257B1 (ko) * 2018-01-25 2023-05-24 삼성디스플레이 주식회사 표시 장치
US20210098559A1 (en) * 2018-03-30 2021-04-01 Sharp Kabushiki Kaisha Display device
EP3561893B1 (en) 2018-04-26 2022-06-15 Canon Kabushiki Kaisha Organic device and method of manufacturing the same
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
CN113574678A (zh) * 2019-12-20 2021-10-29 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100450A (ja) * 2001-06-20 2003-04-04 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
WO2003061346A1 (fr) * 2002-01-15 2003-07-24 Seiko Epson Corporation Structure d'etancheite a film fin possedant une propriete de barriere pour un element electronique, dispositif d'affichage, equipement electronique et procede de fabrication d'un element electronique
JP2004047447A (ja) * 2002-05-15 2004-02-12 Semiconductor Energy Lab Co Ltd 発光装置
JP2007080569A (ja) * 2005-09-12 2007-03-29 Toyota Industries Corp 有機エレクトロルミネッセンス素子の製造方法
JP2015195104A (ja) * 2014-03-31 2015-11-05 株式会社ジャパンディスプレイ 表示装置
JP2016004109A (ja) * 2014-06-16 2016-01-12 パナソニックIpマネジメント株式会社 表示装置
JP2017008477A (ja) * 2016-08-16 2017-01-12 和文館株式会社

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7164155B2 (en) 2002-05-15 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2016072127A (ja) 2014-09-30 2016-05-09 ソニー株式会社 有機el表示装置およびその製造方法、並びに電子機器
KR102554963B1 (ko) 2015-10-29 2023-07-11 엘지디스플레이 주식회사 유기 발광 표시 장치
JP6807223B2 (ja) * 2016-11-28 2021-01-06 株式会社ジャパンディスプレイ 表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100450A (ja) * 2001-06-20 2003-04-04 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
WO2003061346A1 (fr) * 2002-01-15 2003-07-24 Seiko Epson Corporation Structure d'etancheite a film fin possedant une propriete de barriere pour un element electronique, dispositif d'affichage, equipement electronique et procede de fabrication d'un element electronique
JP2004047447A (ja) * 2002-05-15 2004-02-12 Semiconductor Energy Lab Co Ltd 発光装置
JP2007080569A (ja) * 2005-09-12 2007-03-29 Toyota Industries Corp 有機エレクトロルミネッセンス素子の製造方法
JP2015195104A (ja) * 2014-03-31 2015-11-05 株式会社ジャパンディスプレイ 表示装置
JP2016004109A (ja) * 2014-06-16 2016-01-12 パナソニックIpマネジメント株式会社 表示装置
JP2017008477A (ja) * 2016-08-16 2017-01-12 和文館株式会社

Also Published As

Publication number Publication date
US10991906B2 (en) 2021-04-27
US20200185644A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
CN111033782B (zh) 显示设备、显示设备的制造方法、显示设备的制造装置
JP5964807B2 (ja) フレキシブル有機電界発光装置及びその製造方法
WO2018235206A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
WO2018158953A1 (ja) 表示装置およびその製造方法
JP6634290B2 (ja) 有機el表示装置
US20190312228A1 (en) Manufacturing method of electro-optical device and electro-optical device
JP2018006115A (ja) 表示装置
JP6457879B2 (ja) 表示装置及びその製造方法
CN111108541B (zh) 可弯曲性显示装置以及可弯曲性显示装置的制造方法
US11626449B2 (en) Display device and method for producing display device
JP2016062885A (ja) 表示装置およびその製造方法、ならびに電子機器
WO2014199673A1 (ja) 有機エレクトロルミネッセンス表示装置
JPWO2018179168A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置
EP2728640B1 (en) Organic light emitting diode display device and method of fabricating the same
KR20140080229A (ko) 유기발광 표시장치 및 이의 제조방법
KR20150026709A (ko) 플라스틱 유기전계 발광장치 및 그 제조방법
US20190363145A1 (en) Oled panel, method for producing oled panel, and apparatus for producing oled panel
WO2018179132A1 (ja) 表示デバイスの製造方法、表示デバイス、表示デバイスの製造装置、成膜装置
WO2020194466A1 (ja) 表示デバイス
CN111937494B (zh) 显示器件以及显示器件的制造方法
WO2019167113A1 (ja) 表示パネル
CN112425264B (zh) 显示装置
WO2019186652A1 (ja) 表示装置の製造方法及び表示装置
CN112753281A (zh) 显示装置
US11114522B2 (en) Display device, manufacturing method of display device, and exposure device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17914536

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17914536

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP